KR920003089Y1 - Switching regulrator of ringing choke converter type - Google Patents

Abstract

내용 없음.No content.

Description

링잉 초크 콘버터 방식의 스위칭 전원 장치Switching power supply with ring choke converter

제1도는 본 고안의 스위칭 전원 장치의 일실시예를 도시하는 블록도.1 is a block diagram showing an embodiment of a switching power supply of the present invention.

제2도는 제1도에 도시하는 제어 회로의 상세한 블록도.FIG. 2 is a detailed block diagram of the control circuit shown in FIG.

제3a도 내지 제3f도는 중하부 또는 전원 투입시에 있어서 제1도의 스위칭 전원 장치의 타이밍 차트에 관한 것으로서,3A to 3F relate to the timing chart of the switching power supply of FIG.

제3a도는 증폭기(AMP2)의 출력 전압(Va)를 표시하고,3a shows the output voltage Va of the amplifier AMP2,

제3b도는 발진기(OSC)의 출력 전압(Vb)를 표시하며,3b shows the output voltage Vb of the oscillator OSC,

제3c도는 트랜지스터(Q5)의 에미터 전압(Vc)을 표시하고,3c shows the emitter voltage Vc of transistor Q5,

제3d도는 2차측 권선 전류(Io)를 표시하며,3d shows the secondary winding current Io,

제3e도는 트랜지스터(Q3)의 베이스 전압(Vd)를 표시하고,3e shows the base voltage Vd of the transistor Q3,

제3f도는 트랜스(T)의 1차측 권선 전류(Ii)를 표시하는 도면.3f shows the primary winding current Ii of the transformer T.

제4a도 내지 제4e도 내지 제5a도 내지 제5e도는 각각 정상 부하시 및 경부하시에 있어서의 제1도의 스위칭 전원 장치의 타이밍 차트에 관한 것으로서,4A to 4E to 5A to 5E show timing charts of the switching power supply of FIG. 1 under normal load and light load, respectively.

제4a도와 제5a도는 증폭기(AMP2)의 출력 전압(Va) 및 발진기(OSC)의 출력 전압(Vb)를 표시하며,4a and 5a show the output voltage Va of the amplifier AMP2 and the output voltage Vb of the oscillator OSC,

제4b도와 제5b도는 트랜지스터(5)의 에미터 전압(Vc)을 표시하고,4b and 5b show the emitter voltage Vc of the transistor 5,

제4c도와 제5c도는 2차측 권선 전류(Io)를 표시하며,4c and 5c show the secondary winding current Io,

제4d도와 제5d도는 트랜지스터(Q3)의 베이스 전압(Vd)을 표시하고,4d and 5d show the base voltage Vd of the transistor Q3,

제4e도와 제5e도는 트랜스(T)의 1차측 권선 전류(Ii)를 표시하는 도면.4e and 5e show the primary winding current Ii of the transformer T;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

Q : 메인 스위칭 트랜지스터 Q2, Q3 : 제어 트랜지스터Q: main switching transistor Q2, Q3: control transistor

M : 트랜스 D1-D3 : 다이오드M: Trans D1-D3: Diode

C1-C3 : 캐패시터 R1-R9 : 저항C1-C3: Capacitor R1-R9: Resistor

PC : 포토커플러 CNT : 제어 회로PC: Photocoupler CNT: Control Circuit

OSC : 발진기 CMP : 비교기OSC: Oscillator CMP: Comparator

본 고안은 링잉 초크 콘버터 방식(Ringing choke converter)의 스위칭 전원 장치에 있어서의 스위칭 주파수의 제어 방식에 관한 것이다.The present invention relates to a control method of switching frequency in a switching power supply of a ringing choke converter.

일반적으로 링잉 초크 콘버터 방식의 스위칭 전원 장치는 스위칭 트랜지스터를 가지고 있다. 이 스위칭 트랜지스터를 반복해서 온 및 오프하므로써 자려 발진이 발생한다. 이 자려 발진에 의하여 이 스위칭 트랜지스터의 출력에 톱니 형상의 파형의 전류가 발생된다. 이 전류를 콘덴서에 의하여 평활화하여 부하에 연속적으로 직류전력이 공급된다. 이 경우 스위칭 트랜지스터의 스위칭 주파수를 일정하게 했을 경우, 접속되는 부하의 정도에 의하여 출력 전압은 변동한다. 즉 경부하의 경우에는 전원 장치의 출력 전압이 기준 전압보다 높아지고, 중부하의 경우에는 기준 전압 보다 낮아진다. 이 때문에 경부하의 경우에는 스위칭 주파수를 높이고, 중부하의 경우에는 스위칭 주파수를 낮추도록 스위칭 트랜지스터가 제어된다.In general, a ringing choke converter type switching power supply has a switching transistor. Oscillation occurs by turning on and off the switching transistor repeatedly. This oscillation generates a sawtooth-shaped current at the output of the switching transistor. This current is smoothed by a capacitor to supply DC power continuously to the load. In this case, when the switching frequency of the switching transistor is made constant, the output voltage changes depending on the degree of the load to be connected. That is, at light loads, the output voltage of the power supply device is higher than the reference voltage, and at heavy loads, it is lower than the reference voltage. For this reason, the switching transistor is controlled to increase the switching frequency at light loads and to lower the switching frequency at heavy loads.

그런데, 종래 주파수를 낮추는 제어는 가능했으나 주파수를 높이는 제어는 문제가 있었다. 즉 스위칭 트랜지스터의 특성에 따라 그 최고 주파수가 결정되므로 스위칭 트랜지스터의 스위칭 주파수를 높이므로써 전원 장치의 출력 전압을 일정하게 제어하는데에는 한계가 있었다. 이 때문에 종래에 있어서는 더미 저항을 전원 장치의 출력단에 병렬로 접속하여 부하를 중부하로 하도록 하고 있다. 이 출력 더미 저항의 손실(P)은 다음식으로 표시된다.By the way, the control to increase the frequency was possible, but the control to increase the frequency has a problem. That is, since the highest frequency is determined according to the characteristics of the switching transistor, there is a limit in controlling the output voltage of the power supply device by increasing the switching frequency of the switching transistor. For this reason, conventionally, a dummy resistor is connected to the output terminal of a power supply device in parallel, and a load is made heavy. The loss P of this output dummy resistor is expressed by the following equation.

출력 더미 저항 손실 Output dummy resistor loss

단, Vi; 입력전압, L; 트랜스의 1차 인덕턴스, T; 스위칭 주기, Ton; 스위칭 트랜지스터의 최소 온 시간Provided that Vi; Input voltage, L; Primary inductance of the transformer, T; Switching cycle, Ton; Minimum On-Time of Switching Transistor

종래 스위칭 트랜지스터의 온 시간과 오프 시간의 비율(충격 계수)은 1 : 1이다. 따라서, 식(1)에서 알 수 있듯이 주파수(T)를 높이면 출력 더미 저항 손실(P)이 커지고, 출력 전압을 내리게 된다. 이와같은 출력 더미저항으로는 예를들면 출력 에너지가 5와트의 경우 2.5 와트의 저항이 사용된다. 이 때문에 전원의 효율이 저하하고, 또 더미 저항 손실에 의하여 발열되므로 방열용의 팬이 필요해지는 등의 문제가 있다.The ratio (impact coefficient) of the on time and the off time of a conventional switching transistor is 1: 1. Therefore, as can be seen from Equation (1), increasing the frequency T increases the output dummy resistance loss P and lowers the output voltage. As such an output dummy resistor, a 2.5 watt resistor is used when the output energy is 5 watts. For this reason, since the efficiency of a power supply falls and heat-generates by a dummy resistance loss, there exists a problem that a fan for heat radiation is needed.

본 고안의 목적은 메인 스위칭 트랜지스터의 특성에는 관계없이 그 스위칭 주파수를 일정하게 설정할 수 있고, 따라서 출력 더미 저항에 의한 더미 손실을 저감할 수 있는 스위칭 전원 장치를 제공하는 것이다.An object of the present invention is to provide a switching power supply which can set the switching frequency constant regardless of the characteristics of the main switching transistor, and thus can reduce the dummy loss caused by the output dummy resistance.

상기의 목적을 달성하기 위하여 본 고안의 링잉 초크 콘버터 방식의 스위칭 전원 장치는 스위칭 트랜지스터와 스위칭 전원장치의 출력에 접속되는 부하가 경부하인 것을 검출하여 검출 신호를 출력하는 경부하 검출수단과, 상기 경부하 검출 수단 및 상기 스위칭 트랜지스터와 접속되고, 상기 경부하 검출 수단으로부터 검출 신호에 응답해서 상기 스위칭 트랜지스터의 충격 계수를 작게하는 수단을 구비하고 있다.In order to achieve the above object, a ringing choke converter-type switching power supply of the present invention includes light load detection means for detecting a light load connected to an output of a switching transistor and a switching power supply and outputting a detection signal; And a means for reducing the impact coefficient of the switching transistor in response to a detection signal from the light load detecting means.

본 고안의 스위칭 전원 장치에 의하면 출력 전압이 높아지는 경부하시에는 스위칭 주파수를 변경하지 않고 스위칭 트랜지스터의 충격 계수를 작게 하므로써 출력 전압을 제어한다. 이 때문에 고주파에 의하여 발생하는 스위칭 로스의 증대를 방지할 수 있다. 또 스위칭 주기(T)를 스위칭 트랜지스터의 특징에 따르지 않고 결정할 수 있으므로 스위칭 트랜지스터의 최소 온 시간 Ton에 대한 주기(T)의 치를 크게(Ton²/T의 치를 작게) 설정할 수 있다. 따라서 출력 더미 저항 손실을 작게할 수 있다. 이 때문에 방열팬을 설치할 필요가 없고, 원가 절감이 가능하다. 또 스위칭 주파수가 일정하므로 입력 방해 단자 전압 제어 회로의 표준화가 가능해진다.According to the switching power supply of the present invention, when the output voltage is increased, the output voltage is controlled by reducing the impact coefficient of the switching transistor without changing the switching frequency. For this reason, the increase of the switching loss which arises by a high frequency can be prevented. In addition, since the switching period T can be determined without depending on the characteristics of the switching transistor, the value of the period T for the minimum on time Ton of the switching transistor can be set large (the value of Ton ² / T small). Therefore, output dummy resistance loss can be made small. Therefore, there is no need to install a heat radiating fan, and the cost can be reduced. In addition, since the switching frequency is constant, the input disturbance terminal voltage control circuit can be standardized.

이하 본 고안의 이와같은 목적과 특징을 첨부 도면과 참조하여 더욱 상세히 설명한다.Hereinafter, such an object and features of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 스위칭 전원 장치의 일실시예를 도시하는 회로도이다. 제1도의 스위칭 전원 장치는 프라이백 트랜스포머(M) 및 메인 스위칭 트랜지스터(Q1)을 가지고 있다. 트랜지스터(Q1)의 콜렉터는 트랜스(M)의 1차 권선(N11)의 일단에 접속된다. 이 1차 권선(N11)의 타단과 트랜지스터(Q1)의 베이스와의 사이에는 저항(R1)과 저항(R2)와의 직렬 회로가 개삽된다. 저항(R1)은 기동시에 트랜지스터(Q1)를 기동시키기 위한 트리거용 저항으로서 작용한다. 저항(R2)은 트랜지스터(Q1)의 베이스 전류 제한용 저항이다. 저항(R1)과 저항(R2)와의 공통 접속점에는 다이오드(D1)와 콘덴서(C1)와의 병렬 회로의 일단이 접속되고, 이 병렬 회로의 타단에는 트랜스(M)의 1차 권선의 하나인 베이스 권선(Nb)의 일단이 접속된다. 베이스 권선(Nb)의 타단은 트랜스(M)의 1차 권선의 1인 제어 권선(Nc)의 일단 및 트랜지스터(Q1)를 오프시키기 위한 제어 트랜지스터(Q2)의 에미터에 접속된다. 제어 권선(Nc)의 타단은 다이오드(D2)의 애노드에 접속되고, 트랜지스터(Q2)의 콜렉터는 트랜지스터(Q1)의 베이스에 접속된다.1 is a circuit diagram showing one embodiment of the switching power supply of the present invention. The switching power supply of FIG. 1 has a flyback transformer M and a main switching transistor Q1. The collector of transistor Q1 is connected to one end of primary winding N11 of transformer M. A series circuit between the resistor R1 and the resistor R2 is inserted between the other end of the primary winding N11 and the base of the transistor Q1. The resistor R1 acts as a trigger resistor for starting the transistor Q1 at startup. Resistor R2 is a base current limiting resistor of transistor Q1. One end of a parallel circuit between the diode D1 and the capacitor C1 is connected to a common connection point between the resistor R1 and the resistor R2. A base winding, which is one of the primary windings of the transformer M, is connected to the other end of the parallel circuit. One end of (Nb) is connected. The other end of the base winding Nb is connected to one end of the control winding Nc, which is one of the primary windings of the transformer M, and the emitter of the control transistor Q2 for turning off the transistor Q1. The other end of the control winding Nc is connected to the anode of the diode D2, and the collector of the transistor Q2 is connected to the base of the transistor Q1.

트랜스(M)의 2차 권선(N12)의 일단은 다이오드(D3)의 애노드에 접속된다. 다이오드(D3)의 캐소드와 2차권선(N12)의 타단과의 사이에는 출력 평활용 캐패시터(C2)가 개재된다. 캐패시터(C2)에는 저하(R3)과 제너다이오드(ZD)와의 직렬 회로 및 저항(R4)과 저항(R5)과의 직렬 회로가 병렬 접속된다. 이들의 직렬 회로에는 어는 것이나 캐패시터(C2)에 의하여 평활하되 전압, 즉 출력 전압(Vo)이 인가된다. 캐패시터(C2)의 정전압단에는 포토커플러(Pc)의 일부를 형성하는 포토다이오드가 접속된다. 포토 다이오드(PD)의 캐소드에는 저항(R3)과 제너다이오드(ZD)의 애노드와의 공통접속점의 전위와 저항(R4, R5)의 공통 접속점의 전위와의 차에 따른 전압을 출력하는 증폭기(AMP1)의 출력 단자가 접속된다. 포토다이오드(PD)와 함께 포토커플러(PC)를 구성하는 포토트랜지스터(QP)의 콜렉터 및 베이스는 출력 전압(Vo)를 안정화하기 위한 제어 회로(CNT)에 접속된다. 이 제어 회로(CNT)에는 트랜지스터(Q2)의 베이스 및 에미터 및 다이오드(D2)의 캐소드가 접속된다. 또 이 스위칭 전원 장치의 출력 단자에는 출력 더미 저항(R11)이 접속되어 있다.One end of the secondary winding N12 of the transformer M is connected to the anode of the diode D3. An output smoothing capacitor C2 is interposed between the cathode of the diode D3 and the other end of the secondary winding N12. The capacitor C2 is connected in parallel with a series circuit of the drop R3 and the zener diode ZD and a series circuit of the resistor R4 and the resistor R5. In these series circuits, the freezing and smoothing are performed by the capacitor C2, but a voltage, that is, an output voltage Vo is applied. A photodiode which forms part of the photocoupler Pc is connected to the constant voltage terminal of the capacitor C2. The amplifier of the photodiode PD outputs a voltage according to the difference between the potential of the common connection point of the resistor R3 and the anode of the zener diode ZD and the potential of the common connection point of the resistors R4 and R5. ) Output terminal is connected. The collector and base of the phototransistor QP constituting the photocoupler PC together with the photodiode PD are connected to a control circuit CNT for stabilizing the output voltage Vo. The base of the transistor Q2 and the cathode of the emitter and diode D2 are connected to this control circuit CNT. Moreover, the output dummy resistor R11 is connected to the output terminal of this switching power supply.

제2도는 제1도에 도시하는 제어 회로(CNT)의 상세한 회로도이다. 제2도에 있어서 발진기(OSC)는 저항(R6) 및 캐패시터(C3)에서 결정되는 시정수의 톱니파전압(Vb)을 발생한다. 증폭기(AMP2)는 포토트랜지스터(QP)의 콜렉터에 인가되는 전압 즉 저항(R10)의 양단에 인가되는 전압과 저항(R12)의 양단에 인가되는 전압과의 차분을 증폭한다. 증폭기(AMP2)는 출력 전압(Vo)이 높아지면 출력 전압(Va)는 낮아지도록 구성되어 있다. 비교기(CMP)는 증폭기(AMP2)의 출력 전압(Va)과 발진기(OSC)로부터 톱니파 전압(Vb)과의 대소를 비교하여 Va＜Vb를 검출한다. 제어 트랜지스터(Q3)는 베이스 전압(Vd)이 고레벨의 기간중 온하여 캐패시터(C3)의 충전개시 시기를 지연한다. 제어 트랜지스터(Q4)는 비교기(CMP)의 고레벨의 출력 신호에 따라 트랜지스터(Q3)을 오프시킨다. 제어 트랜지스터(Q5)는 비교기(CMP)의 고레벨의 출력 신호에 따라 고레벨의 에미터 전압(Vc)을 발생한다. 전압(Vc)은 저항(R7)을 개재하여 트랜지스터(Q2)의 베이스에 인가된다. 트랜지스터(Q2, Q3)의 에미터는 상호 접속되고 있다. 트랜지스터(Q3)의 에미터와 다이오드(D2)의 캐소드와의 사이에는 저항(R8)과 저항(R9)이 직렬 회로로 개재되고 있다. 저항(R8, R9)의 공통 접점은 트랜지스터(Q3)의 베이스 및 트랜지스터(Q4)의 콜렉터에 접속된다.FIG. 2 is a detailed circuit diagram of the control circuit CNT shown in FIG. In Fig. 2, oscillator OSC generates a sawtooth wave voltage Vb having a time constant determined by resistor R6 and capacitor C3. The amplifier AMP2 amplifies the difference between the voltage applied to the collector of the phototransistor QP, that is, the voltage applied across the resistor R10 and the voltage applied across the resistor R12. The amplifier AMP2 is configured to reduce the output voltage Va when the output voltage Vo is increased. The comparator CMP compares the magnitude of the output voltage Va of the amplifier AMP2 and the sawtooth voltage Vb from the oscillator OSC to detect Va <Vb. The control transistor Q3 turns on the charge start time of the capacitor C3 by turning on the base voltage Vd during the period of the high level. The control transistor Q4 turns off the transistor Q3 in accordance with the high level output signal of the comparator CMP. The control transistor Q5 generates a high level emitter voltage Vc according to the high level output signal of the comparator CMP. The voltage Vc is applied to the base of the transistor Q2 via the resistor R7. The emitters of the transistors Q2 and Q3 are interconnected. A resistor R8 and a resistor R9 are interposed between the emitter of the transistor Q3 and the cathode of the diode D2 in a series circuit. The common contact of the resistors R8 and R9 is connected to the base of the transistor Q3 and the collector of the transistor Q4.

다음에 제1도 및 제2도에 도시하는 본 고안의 스위칭 전원 장치의 동작을 제3a도 내지 제3f도, 제4a도 내지 제4f도 및 제5a도 내지 제5e도를 참조하여 설명한다. 제1도에 있어서 스위칭 전원 장치에 비안정의 직류 전원, 즉 입력전압(Vi)이 인가되면 저항(R1, R2)를 개재하여 트랜지스터(Q1)에 베이스 전류가 흘러 트랜지스터(Q1)가 온된다. 이 결과 트랜스(M)의 1차 권선(N11)의 양단에는 거의 입력 전압(Vi)과 같은 전압이 인가된다. 따라서 트랜스(M)의 베이스 권선(Nb)에는 입력 전압(Vi)에 비례한 전압이 유기된다. 이 유기 전압에 의하여 다이오드(D1), 저항(R2)를 통해서 트랜지스터(Q1)에 베이스 전류가 흘러 트랜지스터(Q1)은 안정된 온 상태가 된다. 이 트랜스(M)의 2차 측의 다이오드(D3)는 전류(Ii)가 흐르는 방향에 대하여 역극성이 되도록 접속된다. 따라서 트랜스(M)의 2차측 권선 전류(Io)는 0이고, 따라서 트랜지스터(Q1)의 콜렉터 전류는 트랜스(M)의 1차측 권선 전류(Ii)와 같다.Next, the operation of the switching power supply of the present invention shown in FIGS. 1 and 2 will be described with reference to FIGS. 3A to 3F, 4A to 4F, and 5A to 5E. In FIG. 1, when an unstable DC power source, that is, an input voltage Vi is applied to the switching power supply device, a base current flows through the transistors Q1 through the resistors R1 and R2 to turn on the transistor Q1. As a result, a voltage almost equal to the input voltage Vi is applied to both ends of the primary winding N11 of the transformer M. Therefore, a voltage proportional to the input voltage Vi is induced in the base winding Nb of the transformer M. By this induced voltage, a base current flows through the diode D1 and the resistor R2 to the transistor Q1, and the transistor Q1 is brought into a stable on state. The diode D3 on the secondary side of the transformer M is connected so as to be reverse polarity with respect to the direction in which the current Ii flows. Therefore, the secondary winding current Io of the transformer M is zero, so the collector current of the transistor Q1 is equal to the primary winding current Ii of the transformer M.

여기에서, 트랜지스터(Q1)가 온하고 있는 상태에서 제4b도와 제5b도의 도시와 같이 트랜지스터(Q5)의 에미터 전압(Vc)이 고레벨이 되어 트랜지스터(Q2)가 온된 것으로 한다. 트랜지스터(Q2)가 온되면 트랜지스터(Q1)의 베이스 전류가 트랜지스터(Q2)의 콜렉터 전류에 흡수되므로 트랜지스터(Q1)가 오프한다. 트랜지스터(Q1)가 오프하면 트랜스(M)의 1차 권선(N11)에 저축되고 있던 에너지가 2차 권선(N12)에 이전되어 방출된다. 이 결과 2차 권선(N12)의 양단에 지금까지와는 반대의 극성의 역기전력이 발생하여 다이오드(D3)가 도통한다. 이 결과로 다이오드(D3)에 2차 권선 전류(Io)가 흘러 캐패시터(C2)에 의하여 평활화 된다. 이 결과를 출력 전압(Vo)이 얻어진다. 동일하게 트랜스(M)의 제어권선(Nc)에도 전압이 유기되어 다이오드(D2)가 도통하고, 2차측 권선 전류(Io)가 흐르고 있는 기간, 즉 트랜스(M)의 에너지 방출 기간, 다이오드(D2)에도 (Io)에 대응하는 전류가 흐른다. 트랜스(M)의 1차 권선(N11)에 비축되고 있던 에너지의 방출이 완료되면 트랜지스터(Q1)는 재차 온된다. 그러나, 제4b도와 제5b도의 도시와 같이 트랜지스터(Q5)의 에미터 전압(Vc)이 고레벨에 있으므로 트랜지스터(Q2)가 온 상태에 있을 경우에는 트랜지스터(Q1)의 베이스 전류가 트랜지스터(Q2)의 콜렉터 전류에 흡수되고 만다. 따라서, 트랜지스터(Q2)가 오프하기 전에 트랜지스터(Q1)가 온되는 일은 없다.Here, it is assumed that the transistor Q2 is turned on because the emitter voltage Vc of the transistor Q5 becomes high as shown in FIGS. 4B and 5B while the transistor Q1 is turned on. When transistor Q2 is on, transistor Q1 is turned off because the base current of transistor Q1 is absorbed by the collector current of transistor Q2. When the transistor Q1 is turned off, the energy stored in the primary winding N11 of the transformer M is transferred to the secondary winding N12 and released. As a result, reverse electromotive force of opposite polarity is generated at both ends of the secondary winding N12 so that the diode D3 conducts. As a result, the secondary winding current Io flows to the diode D3 and is smoothed by the capacitor C2. This result is obtained with the output voltage Vo. Similarly, the voltage is induced in the control winding Nc of the transformer M so that the diode D2 conducts and the secondary winding current Io flows, that is, the energy emission period of the transformer M and the diode D2. ) Also corresponds to (Io). When the discharge of energy stored in the primary winding N11 of the transformer M is completed, the transistor Q1 is turned on again. However, as shown in FIGS. 4B and 5B, the emitter voltage Vc of the transistor Q5 is at a high level, so that when the transistor Q2 is in the on state, the base current of the transistor Q1 is set to the transistor Q2. Is absorbed by the collector current. Therefore, the transistor Q1 is not turned on before the transistor Q2 is turned off.

출력 전압(Vo)을 저항(R3)과 제너다이오드(ZD)와의 직렬 회로 및 저항(R4)과 저항(R5)과의 직렬 회로에 인가된다. 증폭기(AMP1)는 제너다이오드(ZD)의 제너 전압(기준전압)과 저항(R5)의 양단에 걸리는 전압과의 차분을 증폭한다. 이 결과, 증폭기(AMP1)의 출력 레벨은 출력 전압(Vo)이 높아질수록 낮아지고, 출력 전압(Vo)은 낮아질수록 증폭기(AMP1)가 높아지도록 구성하고 있다. 그리고, 포토커플러(PC)의 포토다이오드(PD)에는 출력 전압(Vo)과 증폭기(AMP1)의 출력 레벨의 차분에 따른 전류가 흐른다. 이 결과로 포토트랜지스터(QP)가 온한다. 트랜지스터(Qp)의 콜렉터 전류는 출력 전압(Vo)이 높아질수록 증가하고, 출력 전압이 낮아질수록 감소한다. 다시말하면 트랜지스터(Qp)의 콜렉터 전압은 출력 전압(Vo)이 높아질수록 낮아지고, 출력 전압(Vo)이 낮아질수록 높아진다. 트랜지스터(Qp)의 콜렉터 전압은 증폭기(AMP2)에 의하여 전압(Va)으로 증폭된다.The output voltage Vo is applied to the series circuit of the resistor R3 and the zener diode ZD and the series circuit of the resistor R4 and the resistor R5. The amplifier AMP1 amplifies the difference between the zener voltage (reference voltage) of the zener diode ZD and the voltage across the resistor R5. As a result, the output level of the amplifier AMP1 decreases as the output voltage Vo increases, and the amplifier AMP1 increases as the output voltage Vo decreases. In addition, a current flows in the photodiode PD of the photocoupler PC according to the difference between the output voltage Vo and the output level of the amplifier AMP1. As a result, the phototransistor QP is turned on. The collector current of the transistor Qp increases as the output voltage Vo increases and decreases as the output voltage decreases. In other words, the collector voltage of the transistor Qp decreases as the output voltage Vo increases, and as the output voltage Vo decreases. The collector voltage of transistor Qp is amplified to voltage Va by amplifier AMP2.

발진기(OSC)는 저항(R6), 및 캐패시터(C3)로 정해지는 시정수의 톱니파전압(Vb)을 발생한다. 이 톱니파전압(Vb)의 주기는 후기하는 트랜지스터(Q3)의 동작에 따라서 제3a도, 제4a도 및 제5a도의 도시와 같이 변화한다. 이 톱니파전압(Vb)은 증폭기(AMP2)의 출력 전압(Va)과 함께 비교기(CMP)에 인가된다. 비교기(CMP)는 출력 전압(Vo)에 대응하는 전압(Va)과 톱니파 전압(Vb)과의 대소를 비교하여 Va＜Vb의 기간만 고레벨의 출력 신호를 출력한다. 비교기(CMP)의 출력 신호가 고레벨인 경우 트랜지스터(Q4, Q5)가 다같이 온한다. 트랜지스터(Q4)가 온인 경우 트랜지스터(Q3)의 베이스 전압(Vd)은 거의 O[V]가 된다. 이 결과로 트랜지스터(Q3)는 그때까지 온 상태에 있으면 오프 상태가 되고, 오프 상태에 있으면 그 상태를 유지한다. 한편 트랜지스터(Q5)가 온되므로서 그 에미터 전압(Vc)이 고레벨이 되고, 트랜지스터(Q2)가 온한다. 트랜지스터(Q2)가 온되면 트랜지스터(Q1)의 베이스 전류가 트랜지스터(Q2)의 콜렉터 전류에 흡수된다. 이 결과로 트랜지스터(Q1)는 오프된다. 이것에 대하여 VaVb이기 때문에 비교기(CMP)의 출력 신호가 저레벨이 되고 있는 경우, 트랜지스터(Q4, Q5)는 다같이 오프한다. 트랜지스터(Q4)가 오프하면 트랜지스터(Q3)의 베이스 전압(Vd)은 다이오드(D2)의 캐소드의 전압에 의하여 결정된다. 다이오드(D2)는 트랜스(M)의 에너지 방출 기간, 즉 2차측 권선 전류(Io)가 흐르는 기간만 도통한다. 따라서 트랜지스터(Q3)의 베이스 전압(Vd)을 트랜지스터(Q4)가 오프되고 또 트랜지스터(Q5)의 에미터 전압(Vc)이 저레벨을 이루고 있고, 또한 2차측 권선 전류(Io)는 흐르는 기간만 제3c도와 제4c도의 도시와 같이 고레벨이 된다. 전압(Vd)이 고레벨이 되면 트랜지스터(Q3)는 온된다. 트랜지스터(Q3)가 온되면 캐패시터(C3)의 양단은 동전위가 되므로 캐패시터(C3)에 대한 충전 개시가 불가능해진다. 이 결과로 이 톱니파전압(Vb)은 트랜지스터(Q3)가 온의 기간중에 0이 된다. 따라서 비교기(CMP)의 출력은 저레벨이 된다. 이 결과 트랜지스터(Q4, Q5)는 오프된다. 트랜지스터(Q5)가 오프되면 그 에미터 전압(Vc)은 저레벨이 되고, 트랜지스터(Q2)가 오프되면 트랜지스터(Q1)는 온 된다.Oscillator OSC generates the sawtooth wave voltage Vb of the time constant determined by resistor R6 and capacitor C3. The period of the sawtooth wave voltage Vb changes as shown in FIGS. 3A, 4A and 5A according to the operation of the transistor Q3 described later. This sawtooth voltage Vb is applied to the comparator CMP together with the output voltage Va of the amplifier AMP2. The comparator CMP compares the magnitude of the voltage Va corresponding to the output voltage Vo with the sawtooth voltage Vb, and outputs a high level output signal only for the period Va <Vb. When the output signal of the comparator CMP is at a high level, the transistors Q4 and Q5 are turned on together. When the transistor Q4 is on, the base voltage Vd of the transistor Q3 becomes almost O [V]. As a result, the transistor Q3 turns off when it is in the on state until then, and maintains the state when it is in the off state. On the other hand, when the transistor Q5 is turned on, the emitter voltage Vc becomes high level, and the transistor Q2 is turned on. When the transistor Q2 is turned on, the base current of the transistor Q1 is absorbed by the collector current of the transistor Q2. As a result, transistor Q1 is turned off. About this Va Since it is Vb, when the output signal of the comparator CMP becomes low level, the transistors Q4 and Q5 are turned off together. When the transistor Q4 is off, the base voltage Vd of the transistor Q3 is determined by the voltage of the cathode of the diode D2. The diode D2 conducts only the energy release period of the transformer M, that is, the period in which the secondary winding current Io flows. Accordingly, only the period during which the base voltage Vd of the transistor Q3 is turned off by the transistor Q4 and the emitter voltage Vc of the transistor Q5 is at a low level, and the secondary winding current Io flows. It becomes high level like the illustration of FIG. 3C and FIG. 4C. When the voltage Vd becomes high, the transistor Q3 is turned on. When the transistor Q3 is turned on, both ends of the capacitor C3 are coincident with each other, so that the charging start of the capacitor C3 becomes impossible. As a result, this sawtooth voltage Vb becomes zero during the period in which the transistor Q3 is turned on. Therefore, the output of the comparator CMP becomes low level. As a result, the transistors Q4 and Q5 are turned off. When transistor Q5 is off, its emitter voltage Vc is at a low level. When transistor Q2 is off, transistor Q1 is on.

다음에 (A) 중부하시 또는 전원 투입시, (B) 정상부하시, 및 본 고안에 직접 관계되는 (C) 경부하시에 있어서의 본 고안의 스위칭 전원 장치의 동작에 대하여 설명한다.Next, the operation of the switching power supply of the present invention at (A) heavy load or power supply, (B) normal load, and (C) light load directly related to the present invention will be described.

(A) 중부하 또는 전원 투입시 중부하 또는 전원 투입시 출력 전압(Vo)은 낮다. 증폭기(AMP2)는 출력(Vo)이 낮으면 높은 출력 전압을 출력하므로 전압(Va)이 제3a도와 같이 높아지고 있다. 이 상태에서는 전압(Va)이 전압(Vb)보다 항시 높다. 비교기(CMP)는 전압(Va)과 전압(Vb)을 비교하고, Vb＜Va일 때 고레벨의 신호를 출력한다. 따라서 이 경우 비교기(CMP)는 저레벨의 신호를 출력한다. 이 결과로 트랜지스터(Q4, Q5)는 항시 오프되고 있다.(A) Heavy-Duty or Power-On Output Voltage (Vo) is low. Since the amplifier AMP2 outputs a high output voltage when the output Vo is low, the voltage Va is increased as shown in FIG. 3a. In this state, the voltage Va is always higher than the voltage Vb. The comparator CMP compares the voltage Va with the voltage Vb and outputs a high level signal when Vb <Va. Therefore, in this case, the comparator CMP outputs a low level signal. As a result, the transistors Q4 and Q5 are always off.

따라서, 트랜지스터(Q5)의 에미터 전압(Vc)은 제3c도의 도시와 같은 항시 저레벨을 유지한다. 따라서 트랜지스터(Q2)는 오프 상태를 유지한다. 한편 다이오드(D2)의 캐소드가 고레벨에 있을때 전류(Io)는 흐르므로 전압(Vd)이 고레벨된다. 따라서 트랜지스터(Q3)은 온이 된다. 이 결과 캐패시터(C3)의 양단의 전위가 동일한 전위로 되므로 캐패시터(C3)의 충전개시는 불가능해진다. 이 결과 톱니파 전압(Vb)은 트랜지스터(Q3)가 온의 기간중 0이 된다. 트랜스(M)의 에너지 방출이 종료되고, 전류(Io)의 흐름이 중지되면 트랜지스터(Q2)는 오프되고 있으므로 트랜지스터(Q1)는 온하고 전류(Ii)가 흐른다. 즉 중부하시에는 제3d도와 제3f도의 도시와 같이 Ii와 Io가 교대로 또한 연속적으로 흐른다. 따라서, 이 경우의 주파수 변조는 종래의 스위칭 전원 장치의 주파수 변조와 동일하다.Therefore, the emitter voltage Vc of the transistor Q5 maintains a low level at all times as shown in FIG. 3C. Thus, transistor Q2 remains off. On the other hand, when the cathode of the diode D2 is at the high level, the current Io flows, so that the voltage Vd is high. Thus, transistor Q3 is turned on. As a result, since the potentials of both ends of the capacitor C3 become the same potential, the charging start of the capacitor C3 becomes impossible. As a result, the sawtooth voltage Vb becomes zero during the period in which the transistor Q3 is turned on. When the energy release of the transformer M is terminated and the flow of the current Io is stopped, the transistor Q2 is turned off, so the transistor Q1 is turned on and the current Ii flows. That is, under heavy loads, Ii and Io alternately and continuously flow as shown in FIGS. 3d and 3f. Therefore, the frequency modulation in this case is the same as that of the conventional switching power supply.

(B) 정상부하시 정상부하시에는 제4a도의 타이밍 차트의 도시와 같이 전압(Va)이 전압(Vb)이하가 되는 기간이 전기적으로 발생한다. Va＜Vb가 되면 비교기(CMP)는 고레벨의 신호를 출력한다. 이 결과로 트랜지스터(Q5, Q4)가 다같이 온이 된다. 이 결과 트랜지스터(Q5)의 에미터 전압(Vc)은 고레벨이 되므로 트랜지스터(Q2)가 온되고, 트랜지스터(Q1)의 베이스 전류가 트랜지스터(Q2)의 콜렉터 전류에 흡수된다. 따라서 트랜지스터(Q1)는 강제적으로 오프된다. 트랜지스터(Q1)가 온되면 전류(Ii)의 흐름이 중지되는 동시에 트랜스(M)의 에너지 방출이 개시된다. 트랜스(M)의 에너지가 방출되면 전류(Io)가 흐른다. 또 한편 VaVb가 되면 비교기(CMP)의 출력은 저레벨이 된다. 따라서 트랜지스터(Q5, Q4)는 다같이 온된다. 이 결과 트랜지스터(Q5)의 에미터 전압(Vc)은 제4b도의 도시와 같이 저레벨이 되므로 트랜지스터(Q2)는 오프가 된다. 이 상태는 VaVb의 기간중 계속 된다. 트랜지스터(Q3)의 베이스 전압(Vd)은 다이오드(D2)의 캐소드 전압에 의하여 결정된다. 다이오드(D2)는 트랜스(M)의 에너지 방출 기간, 즉 2차측 권선 전류(Io)가 흐르는 기간만 도통한다. 따라서 이 VaVb를 만족하고, 또 전류(Io)가 흐르는 기간중에는 제4d도와 같이 전압(Vd)이 고레벨이 된다. 따라서 트랜지스터(Q3)가 온하고 이 결과 캐패시터(C3)의 양단이 단락되므로 발진기(OSC)로부터 톱니파전압(Vb)은 0이 된다. 트랜스(M)의 에너지 방출이 종료되고, 전류(Io)의 흐름이 중지되면 트랜스(M)의 제어 권선(Nc)의 유기가 중단된다. 이 결과 다이오드(D2)의 도통이 중지되고, 트랜지스터(Q2)의 베이스 전류의 공급이 중단된다. 이 결과 트랜지스터(Q1)가 온되고, 전류(Ii)는 흐른다. 즉 정상부하시에도 제4c도 및 제4e도의 도시와 같이 전류(Io, Ii)는 교대로 또 연속적으로 흐르므로 이때의 주파수 변조는 종래의 스위칭 전원 장치의 주파수 변조가 된다.(B) Normal load During normal load, a period in which the voltage Va becomes less than the voltage Vb occurs electrically as shown in the timing chart of FIG. 4A. When Va <Vb, the comparator CMP outputs a high level signal. As a result, the transistors Q5 and Q4 are turned on together. As a result, the emitter voltage Vc of the transistor Q5 becomes high level, so the transistor Q2 is turned on, and the base current of the transistor Q1 is absorbed by the collector current of the transistor Q2. Thus, transistor Q1 is forcibly turned off. When the transistor Q1 is turned on, the flow of the current Ii is stopped and energy emission of the transformer M is started. When the energy of the transformer M is released, the current Io flows. Va on the other When Vb is reached, the output of the comparator CMP is at a low level. Thus, transistors Q5 and Q4 are turned on together. As a result, the emitter voltage Vc of the transistor Q5 is at a low level as shown in FIG. 4B, so that the transistor Q2 is turned off. This state is Va It continues for the duration of Vb. The base voltage Vd of the transistor Q3 is determined by the cathode voltage of the diode D2. The diode D2 conducts only the energy release period of the transformer M, that is, the period in which the secondary winding current Io flows. So this Va During the period in which Vb is satisfied and the current Io flows, the voltage Vd becomes a high level as shown in FIG. 4d. Accordingly, since the transistor Q3 is turned on and the both ends of the capacitor C3 are short-circuited, the sawtooth voltage Vb from the oscillator OSC becomes zero. When the energy release of the transformer M is terminated and the flow of the current Io is stopped, the induction of the control winding Nc of the transformer M is stopped. As a result, the conduction of the diode D2 is stopped, and the supply of the base current of the transistor Q2 is stopped. As a result, transistor Q1 is turned on and current Ii flows. That is, under normal load, as shown in FIGS. 4C and 4E, the currents Io and Ii alternately and continuously flow, so that the frequency modulation at this time becomes the frequency modulation of the conventional switching power supply.

(C) 경부하시 경부하시에는 전원(Va)이 전압(Vb)보다 고전압이 되는 기간은 제5a도의 도시와 같이 전기적으로 발생하나 극히 짧다. 즉 경부하시에는 Va＜Vb의 기간이 대부분이다. 이 Va＜Vb의 기간은 상기와 같이 비교기(CMP)는 고레벨의 신호를 출력한다. 이 결과 트랜지스터(Q5, Q4)는 온되어 트랜지스터(Q5)의 에미터전압(Vc)이 고레벨이 된다. 이 결과 트랜지스터(Q2)에 베이스 전류가 공급되므로 트랜지스터(Q2)는 온되고, 트랜지스터(Q1)의 베이스 전류는 트랜지스터(Q2)의 콜렉터 전류에 흡수된다. 따라서 트랜지스터(Q1)는 강제적으로 오프된다. 이 결과 제5e도의 도시와 같이 전류(Ii)의 흐름이 중지된다. 따라서 제5b도 및 제5e도와 같이 트랜지스터(Q1)의 오프 상태는 VaVb가 되어 전압(Vc)이 저레벨이 될 때까지 계속된다. 즉 경부하시는 트랜지스터(Q1)의 온기간은 극히 짧다. 따라서 Ii, Io가 흐르는 기간은 짧은 시간이 된다.(C) Under light load During light load, the period in which the power supply Va becomes higher than the voltage Vb occurs electrically as shown in FIG. 5A, but is extremely short. That is, at light load, most of the period Va <Vb. In the period of Va <Vb, the comparator CMP outputs a high level signal as described above. As a result, the transistors Q5 and Q4 are turned on so that the emitter voltage Vc of the transistor Q5 is at a high level. As a result, since the base current is supplied to the transistor Q2, the transistor Q2 is turned on, and the base current of the transistor Q1 is absorbed by the collector current of the transistor Q2. Thus, transistor Q1 is forcibly turned off. As a result, the flow of current Ii is stopped as shown in FIG. 5E. Therefore, as shown in FIGS. 5B and 5E, the off state of the transistor Q1 is Va. It continues until it becomes Vb and the voltage Vc becomes low level. In other words, the on-period of the light-emitting transistor Q1 is extremely short. Therefore, the period in which Ii and Io flow is short.

상기와 같이 트랜지스터(Q1)는 오프가 되면 트랜스(M)의 에너지 방출이 개시된다. 이 결과 다이오드(D3)는 도통되고, 제5c도의 도시와 같이 전류(Io)가 흐른다. 제5c도의 도시와 같이 전류(Io)가 흐르는 기간은 짧다.As described above, when the transistor Q1 is turned off, energy emission of the transformer M is started. As a result, diode D3 is turned on and current Io flows as shown in FIG. 5C. As shown in FIG. 5C, the period in which the current Io flows is short.

그리고 또 전류(Io) 흐르는 기간은 VaVb가 안되므로 제5d도의 도시와 같이 전압(Vd)이 고레벨되지 않는다. 따라서 트랜지스터(Q3)는 온이 되지 않으므로 톱니파전압(Vb)이 제5a도와 같이 캐패시터(C3)와 저항(R6)으로 결정되는 시정수의 소정 주기의 톱니파가 된다. 그후 VaVb가 되면 비교기(CMP)의 출력은 저레벨이 된다. 따라서 트랜지스터(Q4, Q5)는 오프가 된다. 그러므로, 제5b도의 도시와 같이 트랜지스터(Q5)의 에미터 전압(Vc)은 제5b도의 도시와 같이 저레벨이 되어 트랜지스터(Q2)가 오프한다. 트랜지스터(Q2)가 오프되면 트랜지스터(Q1)는 온되고, 제5e도의 도시와 같이 전류(Ii)가 흐른다.And the current (Io) flowing period is Va Since Vb is not present, the voltage Vd is not high level as shown in FIG. 5D. Therefore, since the transistor Q3 is not turned on, the sawtooth wave voltage Vb becomes a sawtooth wave of a predetermined period of time constant determined by the capacitor C3 and the resistor R6 as shown in FIG. 5A. Then Va When Vb is reached, the output of the comparator CMP is at a low level. Thus, the transistors Q4 and Q5 are turned off. Therefore, as shown in FIG. 5B, the emitter voltage Vc of the transistor Q5 becomes low as shown in FIG. 5B, and the transistor Q2 is turned off. When transistor Q2 is off, transistor Q1 is on and current Ii flows as shown in FIG. 5E.

Claims (2)

링잉 초크 콘버터 방식의 스위칭 전원 장치에 있어서, 스위칭 트랜지스터(Q1)와; 상기 스위칭 전원 장치에 접속되는 부하가 중부하 및 정상 부하와 경부하중 어느 것인지를 검출함과 아울러 검출 신호를 출력하는 부하 검출 수단(CNT, PC, AMP1, CMP)과; 톱니파 전압을 발생하는 톱니파 전압 발생 수단(CNT, OSC, R6, C3, Q3)과; 상기 부하 검출 수단에 의하여 중부하 및 정상 부하의 어느 하나가 검출되었을때 상기 톱니파 전압 발생 수단의 충격 계수를 크게하는 수단(CNT, Q2, Q3, Q4, Q5, D2)과; 상기 부하 검출 수단에 의하여 경부하가 검출되었을 때 상기 스위칭 트랜지스터를 오프하고, 상기 스위칭 트랜지스터의 충격 계수를 작게 하는 수단(CNT, Q2, Q3, Q4, Q5, D2)을 구비하는 것을 특징으로 하는 링잉 초크 콘버터 방식의 스위칭 전원장치.1. A ringing choke converter type switching power supply, comprising: a switching transistor (Q1); Load detection means (CNT, PC, AMP1, CMP) for detecting whether the load connected to the switching power supply unit is a heavy load, a normal load or a light load, and outputting a detection signal; Sawtooth voltage generating means (CNT, OSC, R6, C3, Q3) for generating sawtooth voltage; Means (CNT, Q2, Q3, Q4, Q5, D2) for increasing the impact coefficient of the sawtooth voltage generating means when either the heavy load or the normal load is detected by the load detecting means; And ringing means (CNT, Q2, Q3, Q4, Q5, D2) for turning off the switching transistor when the light load is detected by the load detecting means and reducing the impact coefficient of the switching transistor. Choke converter type switching power supply. 제1항에 있어서, 상기 스위칭 트랜지스터의 온기간 중에 에너지를 비축하고 상기 스위칭 트랜지스터의 오프 기간중에 상기 에너지를 방출하는 트랜스(M, N11, N12)와; 상기 스위칭 전원 장치의 출력 전압을 검출함과 아울러 그 출력 전압의 증가 또는 감소에 따라 감소 또는 증가하는 검출 전압을 발생하는 출력 전압 검출수단(R3, R4, R5, ZD, AMP1)과; 상기 톱니파전압 발생 수단에서 발생된 톱니파전압 출력과, 상기 검출 출력 전압과의 대소를 비교하는 비교 수단(AMP, CMP)과; 상기 트랜스의 에너지 방출 기간을 검출하는 에너지 검출수단(CNT, PC, D3)과; 상기 트랜스의 에너지 방출 기간에 있어서, 상기 비교 수단에 의하여 상기 톱니파 전압이 상기 검출 출력 전압보다 작은 것이 검출되는 기간이 온되고, 상기 톱니파전압 발생 수단이 톱니파전압 발생을 지연시키는 제1제어 트랜지스터(Q3)와; 상기 비교 수단에 의하여 상기 톱니파 전압이 상기 검출 출력 전압 보다 큰 것이 검출되는 기간이 온되어 상기 스위칭 트랜지스터를 오프하는 제2제어 트랜지스터(Q2)와; 상기 스위칭 전원 장치에 접속되는 부하가 경부하일때 상기 제1제어 트랜지스터가 온되는 것을 저지하는 수단(CNT)을 구비하는 것을 특징으로 하는 링잉 초크 콘버터 방식의 스위칭 전원 장치.2. The transformer of claim 1, further comprising: a transformer (M, N11, N12) for storing energy during the on-period of the switching transistor and releasing the energy during the off-period of the switching transistor; Output voltage detection means (R3, R4, R5, ZD, AMP1) for detecting the output voltage of the switching power supply and generating a detection voltage which decreases or increases with the increase or decrease of the output voltage; Comparison means (AMP, CMP) for comparing the magnitude of the sawtooth voltage output generated by the sawtooth voltage generation means with the detected output voltage; Energy detection means (CNT, PC, D3) for detecting an energy release period of said transformer; In the energy discharge period of the transformer, a period during which the sawtooth voltage is detected by the comparing means smaller than the detected output voltage is turned on, and the sawtooth voltage generating means delays the sawtooth voltage generation (Q3). )Wow; A second control transistor (Q2) for turning off the switching transistor by turning on a period during which the sawtooth voltage is detected to be larger than the detection output voltage by the comparing means; And a means (CNT) for preventing the first control transistor from turning on when the load connected to the switching power supply is lightly loaded.