KR920003011B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR920003011B1
KR920003011B1 KR1019870700469A KR870700469A KR920003011B1 KR 920003011 B1 KR920003011 B1 KR 920003011B1 KR 1019870700469 A KR1019870700469 A KR 1019870700469A KR 870700469 A KR870700469 A KR 870700469A KR 920003011 B1 KR920003011 B1 KR 920003011B1
Authority
KR
South Korea
Prior art keywords
collector
electrode
region
base
layer
Prior art date
Application number
KR1019870700469A
Other languages
English (en)
Other versions
KR880700467A (ko
Inventor
도시다까 후꾸시마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR880700467A publication Critical patent/KR880700467A/ko
Application granted granted Critical
Publication of KR920003011B1 publication Critical patent/KR920003011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
반도체 장치
[도면의 간단한 설명]
제1도는 종래의 TTL 회로의 일예도.
제2도는 쇼트키 배리어 다이오드 클램프 트랜지스터(이후 SBD 트랜지스터로 칭함)를 사용하는 종래의 TTL 회로의 일예도.
제3도는 제2도에 보인 회로에 사용되는 SBD 트랜지스터의 등가회로도.
제4도는 제3도에 보인 SBD 트랜지스터의 횡단면도.
제5도는 종래의 출력 트랜지스터의 콜렉터전류-콜렉터 전압 특성도.
제6도는 본 발명에 의한 SBC 트랜지스터의 등가회로도.
제7도는 제6도에 보인 SBD 트랜지스터의 일실시예의 횡단면도.
제8도는 제6도에 보인 SBD 트랜지스터의 다른 실시예의 횡단면도.
제9도는 제7도에 보인 구성의 평면도.
제10도는 제8도에 보인 구성의 평면도.
제11도는 본 발명에 의한 SBD 트랜지스터와 종래의 것과 비교된 콜렉터전류-콜렉터 전압 특성도.
[발명의 상세한 설명]
[기술분야]
본 발명은 반도체 장치 특히, 쇼트키 배리어 다이오드 클램프 트랜지스터(이하 SBD로 칭함)에 관한 것이다. 본 발명에 의한 SBD 트랜지스터는 저레벨측에서 출력전압의 동작마아진을 증가시키는데 아주 효과적이며, 또한 디지탈회로의 논리회로 예를 들어, TTL(트랜지스터 트랜지스터논리) 또는 ECL(에미터 결합논리)의 출력 트랜지스터로서 사용될 때 스위칭 속도를 개선하는데 아주 효과적이다.
[기술배경]
종래의 논리회로의 일예로서, TTL 회로가 제1도에 도시되어 있다. 공지된 바와 같이, 제1도에 보인 회로의 동작은 다음과 같이 간단히 설명된다. 즉, 양입력 전압들 VIN1과 VIN2가 고(H)레벨이 될 때 입력 멀티에미터 트랜지스터 Tr1의 베이스전류는 트랜지스터 Tr2의 베이스로 흘러 트랜지스터 Tr2가 ON되면 출력전압 VOUT는 저(L)레벨이 된다. 반대로 어느 한 입력전압 L레벨이 될 때 트랜지스터 Tr2의 베이스 전하들은 트랜지스터 게이트를 통해 인출되어 트랜지스터 Tr2는 OFF된다. 그때 출력 트랜지스터 Tr4의 베이스 전하들은 비교적 낮은 베이스저항 RB를 통해 접지(GND)측으로 인출된다. 그와 동시에 최종단이 OFF되기 전에 OFF된 트랜지스터 Tr2의 콜렉터에 연결된 트랜지스터 Tr3이 구동된다. 버퍼단의 트랜지스터 Tr3는 출력 트랜지스터 Tr4의 콜렉터 전위를 강제로 상승시키도록 동작하므로 트랜지스터 Tr4의 스위칭 속도는 상승될 수 있다. 용량성 부하가 출력단자에 존재할 때 용량성 부하는 트랜지스터 Tr3에 의해 급속히 충전되므로 출력전압 VOUT는 상승되어 H레벨이 된다.
상술한 바와 같이, 출력 Tr4는 인버터 트랜지스터로서 작용한다. 일반적으로, TTL 회로는 인버터 트랜지스터가 ON 될 때 포화되는 포화형회로를 사용한다. 즉, 트랜지스터의 포화영역은 TTL 회로에서 기본으로 사용되며, 특히, 출력 트랜지스터는 다음 단에 연결되는 부하에 대한 구동능력을 상승시키기 위해 비교적 큰 베이스전류를 통과시킨다. 이러한 이유 때문에, 베이스전류와 콜렉터전류간의 상호관계를 나타내는 구동인수는 일반적으로 2 내지 3이 된다. 즉, 스위칭 동작에 필요한 콜렉터전류의 2 내지 3배의 베이스전류가 베이스내에 흐른다. 이 큰 베이스전류는 출력 트랜지스터 ON될 때, 즉, 출력이 L레벨일 때 포화상태가 농후하게 되고, 베이스 영역에서의 캐리어 축적이 증가되는 결과를 갖는다. 대응책으로서 비록 베이스 전하들의 방전이 금확산 방법에 의해 신속히 될 수 있다 할지라도 스위칭 시간은 이 방법에 불구하고 지연되는 문제점이 있다.
이 방법을 해결하기 위해, 순방향 전압강하가 거의 드물며, 제2도에 보인 바와 같이 베이스와 콜렉터간에 제공되는 SBD 트랜지스터와 쇼트키 배리어 다이오드(SBD)를 사용하는 방법이 있다. 출력단 SBD 트랜지스터 TR4의 등가회로는 제3도에 도시되며 또한 그의 횡단면도는 제4도에 도시된다. 제3도에서 단자들 B, C 및 E는 출력 트랜지스터 TR4의 베이스, 콜렉터 및 에미터 단자들에 해당한다. SBD는 쇼트키 배리어 다이오드를 나타내며, 또한 클램핑회로를 구성한다(이 경우에,SBD만 도시되며,클램핑회로는 ＂클램핑 소자＂가 된다). 이 방법에 의하면, 쇼트키 배리어 다이오드 SBD는 제4도에 보인 바와 같이 베이스 B와 동일한 전극창을 이용하여 확산층내에 형성된다. 따라서, 콜렉터 전위 VO는 식 VO=VBE-VF에 의해 클램프된다. 왜냐하면, 클램핑회로내에 저항이 없기 때문이다. 여기서, VBE제3도에 도시된 트랜지스터의 등가회로의 베이스-에미터 전압을 나타내며, VF는 SBD의 전압강하를 나타낸다. 예를 들어 만일 VBE=0.8V, VF=0.4V일 경우, VO는 0.4V가 된다. 제5도에서 점쇄선으로 된 직선 II로 보인 바와 같이, 동작마아진은 VOLMAX=0.5V로 얻어진다. 왜냐하면, VO가 0.4V로부터 상승되어 결국 포화의 문제점이 해결되고 또한 스위칭 속도의 지연이 해결되기 때문이다. 제5도에서 점선으로 보인 직선 I는 제1도에 보인 바와 같이 SBD에 의한 클램핑회로가 존재하지 않는 경우에 IO-VO특성을 나타낸다.
그러나, 제5도에 보인 바와 같이, 비록 L레벨의 선연부의 전위가 이 방법에서 강하될 수 있을지라도 콜렉터 저항성분 RO(RO=a+b+c)는 무조건적으로 제4도에서 기생 저항성분들 a, b 및 c로 보인 바와 같은 구성을 기준으로 결정된다. 그러므로, 콜렉터의 저레벨 출력전압은 쇼트키 배리어 다이오드 SBD의 VF에 대한 고전위 방향을 향해 이동하는 직선 II의 IO-VO특성이 된다.
한편, SBD 트랜지스터의 또다른 종래의 예(도시안됨)로서, 쇼트키 배리어 다이오드 SBD가 베이스측 B의 베이스 전극의 창으로부터 개별창에 제공되는 구조가 일본특허 공보 47-21743, 우선권 미국특허 제683,238호에 설명되어 있다. 이 경우에, 제4도에 보인 바와 같이, 지점 P1또는 P2까지 콜렉터측의 기생 저항성분은 매립 저항성분 b와 콜렉터 저항성분 c의 합 b+c로 나타내며 또한 에미터측의 콜렉터 기생성분은 참조문자 a로 나타낸다.
SBD와 베이스 B의 창이 동일장소에 위치되거나 또는 베이스 B의 근처에 위치될 때 기생 저항성분은 상관식 b+c＞a로 주어진다. 한편, 베이스 B와 SBD의 창이 분리될 때 저항성분은 SBD측의 기생 저항성분밑의 SBD에 직렬로 삽입되는 효과가 발생한다. 따라서, 제5도에 점쇄선의 직선들 IIX, IIY및 IIZ에 의해 보인 바와 같이, 저레벨 출력전압 VOL의 동작마아진을 얻는 것이 가능하다. 그러나, 콜렉터측의 기생 저항성분은 b+c가 상술한 바와 같이 에미터측의 기생 저항성분 a보다 더 크기 때문에, 콜렉터전류 IO를 더 큰 값으로 설정하고자 할 때 그러한 큰 콜렉터전류를 얻기가 어렵다. 왜냐하면, 직선들 IIX, IIY및 IIZ로 보인 바와 같이 VOL이 VOLMAX에 도달하기 때문이다.
상술한 바와 같이, 종래의 SBD 트랜지스터를 사용하는 출력 트랜지스터의 구조에서 비록 스위칭 속도가 개선될 수 있을지라도, VOL의 동작마아진은 SBD와 트랜지스터의 베이스-에미터의 순방향 전압의 분산에 의해 감소되는 문제점이 있다. 이는 동작마아진이 줄어들기 때문에 분산 제조 허용범위가 제조업자의 관점으로부터 좁아지게 되고 결과적으로 수율이 낮아지고, 비용이 증가되고, 더우기 장치의 회로설계와 인쇄회로 기판의 배열의 융통성이 줄어든다.
[발명의 개시]
본 발명의 목적은 종래의 반도체 장치 특히, SBD 트랜지스터의 구성을 개선하는데 있다. 이러한 개선에 의하면, 논리회로의 저레벨 출력전압의 동작마아진을 증가시키고, 더 큰 콜렉터 포화전류를 얻고 또한, 스위칭 속도를 개선하는 것이 가능하다. 이러한 목적을 달성하기 위해 본 발명에 의하면, SBD 트랜지스터에 의해 구성된 논리회로에 사용되는 반도체 장치에서 콜렉터-베이스에 제공되는 클램핑회로는 출력 트랜지스터로서 사용되는 SBD 트랜지스터의 콜렉터 전위를 클램프시키도록 쇼트키 배리어 다이오드와 직렬 저항성분에 의해 구성되며 또한 콜렉터 저항성분은 직렬 저항성분에 의해 적당한 율로 분할된다. 더우기, 본 발명에 의하면, 쇼트키 배리어 다이오드 SBD의 창은 콜렉터 C의 창의 근처에 별도로 제공되며, 또한 에미터측의 내부 저항성분 a+b(이 내부 저항성분들은 본 발명에서 양성적으로 이용되기 때문에 ＂내부 저항성분＂으로서 알려졌으나 전술한 기체 저항성분과 동일함)은 콜렉터측의 내부 저항성분 c보다 더 큰값으로 제공된다.
[발명의 양호한 실시예의 설명]
이후, 본 발명에 의한 반도체 장치의 실시예를 첨부도면을 참조하여 상세히 설명한다.
제6도는 본 발명의 일실시예에 의한 SBD 트랜지스터의 등가회로도이다. 제6도에서, 단자 B, C 및 E는 SBD 트랜지스터의 베이스, 콜렉터와 에미터 단자 각각에 해당한다. 도면으로부터 명백한 바와 같이, 쇼트키 배리어 다이오드 SBD와 직렬 연결된 저항성분 R3로 구성되는 클램핑회로는 콜렉터전압 VO을 적당히 클램프하기 위해 베이스와 콜렉터간에 제공된다. 클램핑회로가 제공될 때, 그것은 콜렉터측의 콜렉터 저항성분 R1과 에미터측의 콜렉터 저항성분 R2간의 공통접촉점 P에 연결된다. 저항성분값은 그 저항성분을 저항성분 R3와 콜렉터 저항성분 R1과 R2로 분할함으로서 최적값을 얻도록 결정된다. 이에 대해서 아래에 설명한다.
제6도에 보인 등가회로에서, 콜렉터 출력전압 VO는 다음과 같이 주어진다.
Figure kpo00001
여기서, VBF는 베이스-에미터전압이고, VF는 쇼트키 배리어 다이오드 SBD의 전압강하이고, IB는 베이스전류, IO는 콜렉터전류이다.
더우기, 트랜지스터가 포화영역에 도달할 때 콜렉터전류 IOMAX의 최대값은 다음 식으로 주어진다. 즉,
Figure kpo00002
여기서, VBC는 콜렉터-에미터전압이다.
VBE=VBC=0.8V, VF=0.4V, h=FE=100, R1=2Ω R2=5Ω 및 IB=2mA일 때, R3, VO및 IOMAX의 상호관계는 다음과 같이 식(1)과 식(2)에 주어진다. 이 경우에, 전류 유니트는 mA이고, 저항성분 유니트는 kΩ이다.
Figure kpo00003
Figure kpo00004
이 식으로부터, SBD 트랜지스터의 IO-VO특성은 제11도에서 실선으로 보인 바와 같이 얻어진다. 제11도로부터 명백한 바와 같이 콜렉터 출력 VO의 직렬 저항성분 R3의 영향은 직선들 IIIA, IIIB, IIIC로 나타낸다. 즉, 이 직선들은 상술한 값들의 각각과 100, 50 및 10Ω로 각각 주어지는 저항성분 R3에 대해 식(1)로 주어진다. 이 직선들 IIIA, IIIB및 IIIC에서, 저항성분 R3는 각각 100, 50 및 10Ω에 해당한다. 더우기, 지점들 A, B 및 C는 포화영역내의 전류값 IOMAX를 나타낸다. 전술한 바와 같이, 직선 I는 SBD 트랜지스터가 제1도에 보인 바와 같이 사용되지 않는 종래의 회로의 경우를 나타낸다. 직선 II는 SBD 트랜지스터가 제2도에 도시된 바와 같이 사용되는 다른 종래의 회로의 경우를 나타낸다. 직선 ⅡX, ⅡY및 ⅡZ는 SBD가 베이스B의 창 근처에 제공되는 경우를 나타낸다. 이 경우에, 저항성분 R1은 구조적 제한하여 저항성분 R2보다 커지게 되기 때문에, 콜렉터전류 IO에 대한 충분한 동작마아진이 주어지지 않는다.
다음 표 1는 제11도에 보인 특성의 요약을 나타낸다.
[표 1]
Figure kpo00005
표 1에 보인 바와 같이, 직선 IIIA, IIIB및 IIIC의 경사에 의해 유효콜렉터 저항성분이 감소된다. 이는 클램핑회로(SBD+R3)로부터 제6도의 지점 P로 흐르는 전류가 베이스전류 IB의 변동에 반응하여 변경되고 또한 저항성분 R3에서 전압강하가 또한 변동되기 때문이다. 이 경우에, 클램핑회로에 흐르는 전류가 감소될 때, 저항성분 R3의 전압 또한 강하하여 지점 P의 전위는 실질적으로 올라가고 또한 콜렉터 저항성분은 명백히 감소되는 것 같은 기능을 한다.
제7 및 8도는 제6도에 보인 등가회로의 SBD 트랜지스터의 횡단면도이다. 제6도에 보인 등가회로의 저항성분들 R1, R2및 R3에서 R1=C, R2=a+b, R3=d간의 상호관계는 콜렉터측의 내부 저항성분 C, 에이터측의 내부 콜렉터 저항성분 a, 매립 저항성분 b, 그리고 SBD의 내부 저항성분 d에 관한 지점 PO에서 얻어진다. 제7도에 보인 바와 같이, 본 발명의 특징은 쇼트키 배리어 다이오드 SBD의 전극을 형성하는 창이 베이스 B의 창으로부터 격리된 창으로서 콜렉터 C의 전극을 형성하는 창의 외측 근처에 제공된다. 상기 구조로 저항성분 R1＜R2의 상호관계를 달성하는 것은 쉽다.
제8도는 제7도에 보인 구조의 쌍으로 된 경우를 나타낸다. 도면으로부터 명백한 바와 같이, 각 SBD는 콜렉터 C의 창 근처에 제공된다. 저항성분 R1＜R2의 상호관계는 제7도뿐만 아니라 지점들 P1과 P2각각에서 얻어질 수 있다. 상술한 바와 같이, 종래의 SBD의 창은 제4도에 보인 바와 같이 베이스 B와 동일한 창에 제공되거나 또는 베이스 B(도시안됨) 근처에 제공된다. 그러므로, 전자에서는, 기생 저항성분들 a, b 및 c만이 제공되며, 또한 본 발명에 의한 저항성분 R3는 제공되지 않는다. 후자에서는, 저항성분 R1＜R2의 상호관계는 구조적 제한으로부터 발생된다. 따라서, 콜렉터전류 IO는 충분히 큰값으로 얻어질 수 없다.
제7 및 제8도의 횡단면도로부터 명백히 볼 수 있는 바와 같이, 금속 배선층으로서, 제1층은 베이스 B, 콜렉터 C, 에미터 E 및 쇼트키 배리어 다이오드 SBD의 전극들로서 형성되며, 제2층은 상기 전극들에 대한 배선용으로 형성된다.
제9 및 10도는 제7 및 6도에 보인 구조의 평면도들이다. 도면으로부터 명백히 알 수 있는 바와 같이, 본 발명에 의한 SBD 트랜지스터의 쇼트키 배리어 다이오드 SBD는 상기 구조를 기준으로 하여 콜렉터 전극 C의 외부 근처에 제공되며, 또한 저항성분 R1＜R2의 상호관계를 제공하는 것이 가능하며, 또한 상술한 효과들은 직렬 저항성분 R3에 의해 배율 효과에 의해 얻어질 수 있다.
제11도는 본 발명과 종래 기술을 비교하기 위한 특성 그래프이다. 직선들 IIIA, IIIB및 IIIC에 의해 보인 바와 같이 저레벨 출력전압 VOL의 충분한 동작마아진을 얻는 것이 가능하며, 더우기 직선들IIIA, IIIB및 IIIC의 구배들로부터 명백한 바와 같이 콜렉터전류 IO의 충분한 동작마아진을 얻는 것이 가능하다.
상술한 바와 같이, 본 발명에 의하면, SBD 트랜지스터를 사용하는 논리회로의 출력에서 SBD 트랜지스터의 콜렉터 전위를 위한 클램핑회로는 쇼트키 배리어 다이오드와 콜렉터저항과 적합하게 세트된 직렬 저항성분에 의해 구성되기 때문에, 콜렉터 출력전압의 저레벨로부터의 선행전위는 강하될 수 있고, 또한 포화전압까지 동작마아진이 증가될 수 있어, 결국 출력측으로부터 유효콜렉터 저항성분은 감소될 수 있다. 이 경우에, 콜렉터 전위에 대한 클램핑이 수행되어 트랜지스터의 포화에 의해 원인이 되는 스위칭 속도의 지연은 동시에 제거될 수 있다.
비록 상기 실시예는 TTL 논리회로에 관한 것으로 설명하였으나 본 발명은 ECL 논리회로에 적용할 수도 있다.

Claims (5)

  1. 쇼트키 배리어 다이오드(SBD) 클램핑 트랜지스터를 이용하여 논리회로를 구성하는 반도체 장치에 있어서, 제1불순물 농도를 갖는 제1도전형의 매몰층과, 상기 매몰층상에 형성되며 상기 제1불순물 농도보다 낮은 제2불순물 농도를 갖는 제1도 전형의 콜렉터층으로서, 상기 매몰층과 상기 콜렉터층의 표면간에 형성되는 상기 제2불순물 농도보다 높은 제3불순물 농도의 도우프된 접촉영역을 갖는 상기 콜렉터층과, 상기 콜렉터층의 표면에 형성되는 제1도전형과 반대인 제2도전형의 베이스 영역과, 상기 베이스 영역내에 형성되는 제1도전형의 에미터 영역과, 상기 에미터 영역상에 형성되는 에미터 전극(E)과, 상기 베이스 영역상에 형성되는 베이스 전극(B)과, 상기 콜렉터층의 상기 도우프된 접촉영역위에 형성되는 콜렉터 전극(C)과, 그리고 제2불순물 농도를 갖는 상기 콜렉터층의 일부분위에 형성되는 쇼트키 접촉부(SBD)를 포함하며, 상기 쇼트키 접촉부(SBD)는 상기 베이스 전극, 상기 쇼트키 접촉부로부터 상기 콜렉터층을 통해 연장되는 제3저항성분(d), 상기 콜렉터 접촉부로부터 상기 도우프된 접촉영역을 통해 상기 메몰층층내의 한지점(PO)까지 연장되는 제1저항성분(c), 및 상기 에미터 영역 밑의 상기 콜렉터 영역과 상기 베이스 영역간의 PN 접합으로부터 상기 콜렉터층을 통해 상기 메몰층내의 그 지점(PO)까지 연장되는 제2저항성분(a+b)에 결합되며, 상기 제1저항성분(c)은 상기 제2저항성분(a+b)보다 작은 것이 특징인 반도체 장치.
  2. 제1항에 있어서, 상기 도우프된 접촉영역위에 형성되는 상기 콜렉터 전극(C)은 상기 베이스영역과 상기 쇼트키 접촉부 사이에 위치되는 것이 특징인 반도체 장치.
  3. 쇼트키 베리어 다이어드 클램핑 트랜지스터를 이용하여 논리회로를 구성하는 반도체 장치에 있어서, 상기 기판상에 형성되는 제1도전형의 반도체 콜렉터층과, 상기 콜렉터층의 표면에 형성되는 제1도전형과 반대인 제2도전형의 베이스 영역과, 상기 베이스영역에 형성되는 제1도전형의 에미터 영역과, 상기 에미터 영역상에 형성되는 에미터 전극(E)과, 상기 베이스 영역상에 형성되는 베이스 전극(B)과, 상기 콜렉터층의 표면상에 형성되며 상기 에미터 전극에 인접하여 위치되는 콜렉터 전극(C)과, 그리고 상기 콜렉터층의 표면의 일부분위에 형성되며 상기 베이스 전극에 결합되는 쇼트키 접촉부(SBD)를 포함하며, 상기 쇼트키 접촉부(SBD)는 상기 콜렉테 전극으로부터 상기 베이스 영역과 상기 콜렉터층간의 PN 접합부까지 직렬로 형성되는 제1저항성분(c) 및 제2저항성분(a+b)과, 상기 쇼트키 접촉부로부터 상기 제1저항성분(c)과 상기 제2저항성분(a+b)간의 한 지점(P1,P2)까지에 형성되는 제3저항성분(d)을 포함하며, 상기 제1저항성분(c)은 상기 제2저항성분(a+b)보다 작은 것이 특징인 반도체 장치.
  4. 제3항에 있어서, 상기 콜렉터층의 제2불순물 농도보다 높은 불순물 농도를 가지며 또한 상기 기판과 상기 콜렉터층 사이에 형성되며, 상기 에미터영역, 상기 콜렉터 전극 및 상기 쇼트키 접촉부 밑에 위치되는 제1도전형의 메몰층과, 상기 콜렉터층의 제2불순물 농도보다 높은 불순물 농도를 가지며 또한 상기 콜렉터전극과 상기 매몰층간의 상기 콜렉터층내에 형성되는 콜렉터 접촉영역을 더 포함하며 상기 콜렉터 전극이 상기 에미터 전극과 상기 쇼트키 접촉부 사이에 형성되는 것이 특징인 반도체 장치.
  5. 제3항에 있어서, 추가의 콜렉터 접촉영역, 추가의 콜렉터 전극 및 추가의 쇼트키 접촉부를 더 포함하며, 상기 추가의 콜렉터 접촉부 상에 위치되는 것이 특징인 반도체 장치.
KR1019870700469A 1985-10-03 1986-10-03 반도체 장치 KR920003011B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60219171A JPS6281120A (ja) 1985-10-03 1985-10-03 半導体装置
JP219171 1985-10-03
PCT/JP1986/000505 WO1987002182A1 (en) 1985-10-03 1986-10-03 Semiconductor device

Publications (2)

Publication Number Publication Date
KR880700467A KR880700467A (ko) 1988-03-15
KR920003011B1 true KR920003011B1 (ko) 1992-04-13

Family

ID=16731311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870700469A KR920003011B1 (ko) 1985-10-03 1986-10-03 반도체 장치

Country Status (6)

Country Link
US (1) US4943742A (ko)
EP (1) EP0238671B1 (ko)
JP (1) JPS6281120A (ko)
KR (1) KR920003011B1 (ko)
DE (1) DE3683037D1 (ko)
WO (1) WO1987002182A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988898A (en) * 1989-05-15 1991-01-29 National Semiconductor Corporation High speed ECL/CML to TTL translator circuit
US5150177A (en) * 1991-12-06 1992-09-22 National Semiconductor Corporation Schottky diode structure with localized diode well
DE69316134T2 (de) * 1992-09-22 1998-06-18 Nat Semiconductor Corp Verfahren zur Herstellung eines Schottky-Transistors mit retrogradierter n-Wannenkathode
JPH0679709U (ja) * 1993-04-21 1994-11-08 富栄 佐橋 着 物
US5930636A (en) * 1996-05-13 1999-07-27 Trw Inc. Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
AU2012340789B2 (en) 2011-11-23 2017-05-04 Solventum Intellectual Properties Company Reduced-pressure systems, methods, and devices for simultaneously treating a plurality of tissue sites

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548440B2 (ko) * 1975-02-26 1979-04-16
DE2639799C2 (de) * 1976-09-03 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Halbleiterverbundanordnung
US4165470A (en) * 1976-09-20 1979-08-21 Honeywell Inc. Logic gates with forward biased diode load impedences
JPS5915176B2 (ja) * 1976-09-30 1984-04-07 サンケン電気株式会社 ガラス被覆半導体素子の製造方法
GB1572797A (en) * 1977-01-05 1980-08-06 Texas Instruments Ltd High speed high density logic
NL7712649A (nl) * 1977-11-17 1979-05-21 Philips Nv Geientegreerde schakeling.
US4129790A (en) * 1977-12-21 1978-12-12 International Business Machines Corporation High density integrated logic circuit
US4330723A (en) * 1979-08-13 1982-05-18 Fairchild Camera And Instrument Corporation Transistor logic output device for diversion of Miller current
US4682057A (en) * 1981-09-14 1987-07-21 Harris Corporation Circuit design technique to prevent current hogging when minimizing interconnect stripes by paralleling STL or ISL gate inputs
FR2589296B1 (fr) * 1985-10-29 1987-11-27 Thomson Csf Circuit de commande en parallele d'un grand nombre de cellules logiques de type stl
JPH05198985A (ja) * 1992-01-23 1993-08-06 Toshiba Corp 部品実装装置
JPH05331976A (ja) * 1992-06-03 1993-12-14 Kubota Corp 屋根パネルの接続構造

Also Published As

Publication number Publication date
EP0238671A4 (en) 1988-02-03
WO1987002182A1 (en) 1987-04-09
JPS6281120A (ja) 1987-04-14
KR880700467A (ko) 1988-03-15
DE3683037D1 (de) 1992-01-30
US4943742A (en) 1990-07-24
EP0238671A1 (en) 1987-09-30
EP0238671B1 (en) 1991-12-18

Similar Documents

Publication Publication Date Title
JP2850801B2 (ja) 半導体素子
US4811155A (en) Protection circuit for a semiconductor integrated circuit having bipolar transistors
US5089864A (en) Insulated gate type semiconductor device
US6268628B1 (en) Depletion type MOS semiconductor device and MOS power IC
US4015147A (en) Low power transmission line terminator
CN1096710C (zh) 半导体器件
KR930004815B1 (ko) 래치 엎을 방지한 Bi-CMOS 반도체 장치
KR900004298B1 (ko) 반도체 집적회로장치
KR920003011B1 (ko) 반도체 장치
KR930001220B1 (ko) 반도체 집적회로 장치 및 그의 제조방법
EP0041363B1 (en) Schmitt trigger circuit with a hysteresis characteristic
EP0237933B1 (en) Semiconductor device having darlington-connected transistor circuit
JPS59219961A (ja) バイポ−ラパワ−トランジスタ構体
JPH0249575B2 (ko)
US5515007A (en) Triple buffered amplifier output stage
EP0080254A2 (en) Transistor-transistor logic circuit
US4945396A (en) Semiconductor device having Darlington transistors
US4131806A (en) I.I.L. with injector base resistor and schottky clamp
US4860065A (en) Semiconductor integrated circuit device
US4691221A (en) Monolithically integrated bipolar Darlington circuit
US4952998A (en) Integrated circuit with complementary MOS transistors
NL8702671A (nl) Laterale hoogspanningstransistor.
KR910002036B1 (ko) 반도체 집적 회로 장치
KR930005948B1 (ko) 래터럴형 반도체장치
JPS6059771B2 (ja) 電子回路

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee