Claims (4)
디지탈 텔레비젼의 색신호 조절방식에 있어서, 색복조신호(B-Y, R-Y)신호를 버어스트 케이트 펄스에 동기시켜 저역여파 및 절대치 변환하여 각 버어스트 성분을 검출하는 제1과정과, 상기 버어스트 성분을 버어스트 게이트 펄스구간 동안 계속 누적가산하여 버어스트 적분신호를 발생하는 제2과정과, 상기 버어스트 적분신호를 각각 소정의 상위 및 하위 기준값과 비교하는 제3과정과, 상기 각 비교결과를 매 버어스트 게이트 펄스발생시마다 쉬프트하고 소정 비트의 상기 쉬프팅 출력을 논리조합하는 제4과정과, 상기 각 논리조합 값에 따라 상기 버어스트 게이트 펄스를 업 혹은 다운 카운팅하여 발생된 이득제어 신호를 복합영상신호로 부터 분리된 색신호에 곱함으로써 색신호의 이득을 자동으로 증감 혹은 고정시키는 제5과정으로 이루어짐을 특징으로 하는 히스테리시스형 자동색 조절방식.In the digital television color signal adjusting method, a first process of detecting each burst component by synchronizing the color demodulation signal (BY, RY) signal with a burst gate pulse and performing low-pass filtering and absolute value conversion, and burns the burst component. A second process of continuously accumulating and adding a burst integrated signal during the st gate pulse interval; and a third process of comparing the burst integrated signal with a predetermined upper and lower reference value, respectively; A fourth step of shifting each gate pulse and logically combining the shifting output of a predetermined bit; and obtaining a gain control signal generated by up or down counting the burst gate pulse according to each logical combination value from the composite video signal. And a fifth process of automatically increasing or decreasing the gain of the color signal by multiplying the separated color signal. Hysteresis-type automatic color control how.
색복조부(41)와 버어스트게이트펄스 발생부(42)를 구비한 디지탈 텔레비젼의 히스테리시스형 자동색 조절장치에 있어서, 한 입력단은 접지되고 타 입력단은 상기 색복조부(41)로 부터 출력되는 각각의 디지탈 색신호(B-Y, R-Y)를 각각 입력하며 버어스트 게이트펄스발생부(42)로 부터 출력되는 버어스트게이트펄스에 의해 출력여부를 결정하는 제1 및 제2멀티플랙서(1, 2)와, 상기 제1 및 제2 멀티플랙서(1, 2)를 각각 저역 필터링하는 제1 및 제2여파기(3, 4)와, 상기 제1 및 제2여파기(3, 5) 출력을 각각 절대치 변환하는 제1 및 제2절대치 변환부(5, 6)와, 상기 제1 및 제2절대치 변환부(5, 6) 출력을 합산하여 버어스트신호를 검출하는 제1가산기(7)로 구성됨을 특징으로 하는 버어스트검출회로.In the digital television hysteresis type automatic color control device having a color demodulator 41 and a burst gate pulse generator 42, one input terminal is grounded and the other input terminal is outputted from the color demodulator 41. First and second multiplexers (1, 2) for inputting the digital color signals (BY, RY), respectively, for determining whether or not the output is performed by the burst gate pulses output from the burst gate pulse generator 42; Absolute values of first and second filters 3 and 4 for low pass filtering the first and second multiplexers 1 and 2 and outputs of the first and second filters 3 and 5, respectively. And a first adder (7) which detects a burst signal by summing outputs of the first and second absolute value converters (5, 6) and the first and second absolute value converters (5, 6). Burst detection circuit.
상기 제2항에 있어서, 상기 제1 및 제2멀티플랙서(1, 2)와 제1 및 제2절대치변환기(5, 6)사이에 각각 상기 제3 및 제4멀티플랙서(17, 18) 출력을 각각 누적가산하는 제2 및 제3누적가산기(19, 20)와, 상기 버어스트게이트 펄스에 동기되어 상기 제2 및 제3누적가산기(19, 20) 출력을 래치하는 제2 및 제3래치부(21, 22)를 접속하여 구성함을 특징으로 하는 버어스트 검출회로.3. The third and fourth multiplexers (17, 18) according to claim 2, respectively, between the first and second multiplexers (1, 2) and the first and second absolute value converters (5, 6). ) And second and third cumulative adders 19 and 20 for accumulating and adding outputs respectively, and second and third latching outputs of the second and third cumulative adders 19 and 20 in synchronization with the burst gate pulses. A burst detection circuit comprising three latch portions (21, 22) connected to each other.
버어스트게이트펄스 발생부(42)와 버어스트검출부(43)를 구비한 히스테리시형 자동색 조절장치에 있어서, 상기 버어스트검출부(43)로 부터 검출된 버어스트신호를 누적하여 가산하는 제1누적 가산기(8)와, 상기 버어스트게이트펄스 발생부(42)로 부터 출력되는 버어스트게이트펄스에 동기되어 상기 제1누적 가산기(8) 출력을 래치하는 제1래치부(9)와, 상기 제1래치부(9)로 부터 출력되는 버어스트 적분신호를 소정의 상위 기준값 혹은 하위 기준값과 비교하는 제1 및 제2비교기(10, 11)와, 상기 버어스트게이트펄스에 동기되어 상기 제1 및 제2비교기(10, 11)출력을 각각 소정비트 쉬프트시켜 출력하는 제1 및 제2쉬프트레지스터(12, 13)와, 상기 제1 및 제2쉬프트레지스터(12, 13)출력을 각각 논리조합하는 제1 및 제2앤드게이트(14, 15)와 상기 버어스트게이트펄스에 동기되어 상기 제1앤드게이트(14) 출력을 다운 카운트하거나 상기 제2앤드게이트(15)출력을 업카운트하여 이득 제어신호를 발생하는 업/다운카운터(16)로 구성됨을 특징으로 하는 자동색 조절회로.In the hysteretic automatic color adjusting device including the burst gate pulse generator 42 and the burst detector 43, a first accumulation accumulatively adding the burst signals detected from the burst detector 43 is performed. A first latch portion 9 for latching an output of the first cumulative adder 8 in synchronization with an adder 8 and a burst gate pulse output from the burst gate pulse generator 42; First and second comparators 10 and 11 for comparing the burst integrated signal output from the first latch unit 9 with a predetermined upper reference value or lower reference value, and the first and second comparators in synchronization with the burst gate pulses. Logically combining the first and second shift registers 12 and 13 and the outputs of the first and second shift registers 12 and 13 respectively by shifting the outputs of the second comparators 10 and 11 by a predetermined bit, respectively. To the first and second end gates 14 and 15 and the burst gate pulses. And an up / down counter 16 for down counting the output of the first and gate 14 or generating an gain control signal by up counting the output of the second and gate 15. .
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.