Claims (7)
반절연성 반도체기판상에 형성되어 버피층이 되는 제 1 반전체층과, 상기 제 1 반도체층상에 이 제 1 반도체층 보다 더 큰 에너지밴드 갭을 가지며 스페이셔 층이 되는 제 2 반도체 층과, 상기 제 2 반도체층에 초박막의 제 3 및 제 4 반도체층이 반복 적층되며 소오스층이 되는 제 5 반도체층과, 상기 제 5 반도체층 표면의 소정 부분에 형성되며 캡층으로 이용되는 제 6 반도체층과, 상기 제 6 반도체층상에 형성된 소오스 및 드레인 전극과, 상기 제 6 반도체층이 형성되지 있지 않는 제 5 반도체층상에 형성되는 게이트전극을 구비함을 특징으로 하는 고전자 이동도 트랜지스터.A first inverter layer formed on the semi-insulating semiconductor substrate and forming a buried layer, a second semiconductor layer having a larger energy band gap on the first semiconductor layer than the first semiconductor layer and forming a spacer layer; A fifth semiconductor layer which is repeatedly laminated with a third thin film and a fourth semiconductor layer on the second semiconductor layer and becomes a source layer, a sixth semiconductor layer formed on a predetermined portion of the surface of the fifth semiconductor layer and used as a cap layer; And a source electrode and a drain electrode formed on said sixth semiconductor layer, and a gate electrode formed on a fifth semiconductor layer on which said sixth semiconductor layer is not formed.
제 1 항에 있어서, 상기 제 1 및 제 2 반도체층의 도전형이 I형이고, 제 3, 제 4 및 제 6 반도체층의 도전형이 N형임을 특징으로 고전자이동도 트랜지스터.2. The high electron mobility transistor of claim 1, wherein the first and second semiconductor layers are of I type, and the third, fourth and sixth semiconductor layers are of N type.
제 2 항에 있어서, 상기 제 2 반도체층이 AlGaAs층 또는 AlAs층임을 특징으로 하는 고전자이동도 트랜지스터.3. The high electron mobility transistor of claim 2, wherein the second semiconductor layer is an AlGaAs layer or an AlAs layer.
제 2 항에 있어서, 상기 제 3 반도체층이 GaAs층이고, 제 4 반도체층이 AlAa층임을 특징으로 하는 고전자이동도 트랜지스터.3. The high electron mobility transistor of claim 2, wherein the third semiconductor layer is a GaAs layer and the fourth semiconductor layer is an AlAa layer.
제 4 항, 또는 제 5 항에 있어서, 상기 제 3 및 제 4 반도체층의 두께는 한 개 원자 내지 수개원자의 두께임을 특징으로 하는 고전자 이동도 트랜지스터.The high electron mobility transistor according to claim 4 or 5, wherein the third and fourth semiconductor layers have a thickness of one atom to several atoms.
반절연성 반도체 기판상에 버퍼층이 되는 제 1 반도체층을 형성하는 공정과, 상기 제 1 반도체층상에 이 층보다 더 큰 에너지 밴드갭을 갖고 스페이서층이 되는 제 2 반도체층을 형성하는 공정과, 상기 제 2 반도체층상에 초박막의 제 3 및 제 4 반도체층을 반복 형성하여 소오스층이 되는 제 5 반도체층을 형성하는 공정과, 상기 제 5 반도체층 표면의 소정 부분에 소오스 및 드레인 전극을 형성하는 공정과, 상기 노출된 제 5 반도체층의 표면에 게이트전극을 형성하는 공정으로 이루어짐을 특징으로 하는 고전자 이동도트랜지스터의 제조방법.Forming a first semiconductor layer to be a buffer layer on the semi-insulating semiconductor substrate, forming a second semiconductor layer to be a spacer layer with a larger energy band gap than the layer on the first semiconductor layer, and Repeatedly forming ultra-thin third and fourth semiconductor layers on the second semiconductor layer to form a fifth semiconductor layer serving as a source layer, and forming source and drain electrodes on a predetermined portion of the surface of the fifth semiconductor layer. And forming a gate electrode on the exposed surface of the fifth semiconductor layer.
제 7 항에 있어서, 상기 제 3 및 제 4 반도체층의 두께를 한개원자∼수개원자의 두께로 형성하는 것을 특징으로 하는 고전자이동도트랜스터의 제조방법.8. The method of manufacturing a high electron mobility transistor according to claim 7, wherein the third and fourth semiconductor layers are formed to have a thickness of one atom to several atoms.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.