KR910013711A - 재순환 능력을 가진 에지 트리거형 d형 플립플롭 주사래치 셀 - Google Patents
재순환 능력을 가진 에지 트리거형 d형 플립플롭 주사래치 셀 Download PDFInfo
- Publication number
- KR910013711A KR910013711A KR1019900020757A KR900020757A KR910013711A KR 910013711 A KR910013711 A KR 910013711A KR 1019900020757 A KR1019900020757 A KR 1019900020757A KR 900020757 A KR900020757 A KR 900020757A KR 910013711 A KR910013711 A KR 910013711A
- Authority
- KR
- South Korea
- Prior art keywords
- latch
- data
- input
- output
- pin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 래치장치에 대한 양호한 실시예의 블록선도,
제2도는 제1도의 래치장치에 대한 회로도,
제3도는 본 발명의 래치장치를 포함하는 매크로 어레이의 레이아웃(layout).
Claims (31)
- 동기식 D형 저장 매크로셀을 포함하는 다수의 매크로셀을 구비한 매크로 셀 어레이에 있어서, 상기 저장 매크로 셀은 복수의 입력핀과 입력데이타 신호들을 위해 비반전 경로 제공하는 적어도 하나의 출력핀 및 복수의 반도체 장치를 가지며, 상기 복수의 반도체 장치는 직렬 접속된 입력게이트 및 클록된 주사가능 래치부를 가진 래치장치를 제공하기위해 상기 셀내에서 상호 접속되고, 상기 입력게이트부는 한쌍의 데이터 입력핀 및 부하제어핀을 가지며, 상기 래치부는 클록입력핀 및 데이터 출력핀을 갖고, 상기 래치장치의 외부에 설치된 경로 영역을 추가로 구비하는데, 상기 경로영역은 특정한 동작을 수행하도록 요구될 때 상기 다수의 다른 매크로셀중 다른 셀들의 핀들에 상기 래치 장치의 핀들을 상호 접속하기 위한 도선들을 제공하며, 상기 경로 영역은, 상기 래치장치로 로드되는 새로운 데이터를 인가하기위해 데이터 소오스에 상기 래치장치의 상기 데이터 입력핀쌍중의 하나를 선택적으로 상호접속하기 위한 제1의 와이어 도선과; 상기 입력핀들중 다른 핀들에 인가되는 신호들에 관계없이 제공된 상태로 상기 래치장치를 유지하기 위해 상기 출력핀에 상기 입력핀들의 쌍중 다른 쌍을 선택적으로 상호접속하기 위한 제2의 와이어 도선을 구비하는데, 상기 출력핀에 접속하기 위해 상기 데이터 입력핀들의 쌍중 하나를 선택하는 것은 그 상호접속의 함수가 상기 출력핀에 상기 새로운 데이터의 상태를 나타내는 신호를 전달하기 위해 상기 클록 입력핀에 인가되는 클록입력신호에 따라 상기 부하제어신호의 인가와 관련하여 새로운 데이터로 상기 래치장치의 고속 로딩을 제공할 때 수행되고; 상기 래치장치가 상기 제공된 상태로 유지되는 대신에 상기 새로운 데이터로 로드될때를 한정하는 부하제어신호를 인가하기 위해 제어원에 상기부하제어 입력핀을 상호 접속하기 위한 제3의 와이어 도선을 구비하는 것을 특징으로 하는 매크로셀 어레이.
- 제1항에 있어서, 상기 다수의 제1그룹의 다른 매크로 셀 각각은 다수의 입력 및 출력의 상기 다수의 입력에 인가된 데이터 신호에 대한 특정한 논리함수를 실행하기 위한 논리 구조를 제공하도록 각 셀내에서 상호 접속되며, 상기 데이터 신호는 다수의 Q신호와 평가 및 저장되는 상기 데이터 신호들중 다른 신호들에 의해 표시되는 특정한 논리조건의 결과를 포함하며, 상기 부하 제어 입력핀은 상기 제어원으로서 상기 제1그룹의 매크로 셀들중 하나의 매크로 셀의 출력에 접속되는 것을 특징으로 하는 매크로셀 어레이.
- 제2항에 있어서, 상기 매크로셀의 출력은 상기 Q신호가 인액티브상태일 때 상기 제공된 상태로 상기 래치장치를 유지시키며, 상기 래치장치는 상기 Q신호가 인액티브상태일 때 상기 논리조건을 결합한 결과에 대응하는 새로운 데이터로 로드될 수 있도록 되어 있는 것을 특징으로 하는 매크로셀 어레이.
- 제3항에 있어서, 상기 액티브 상태는 하이 또는 로우신호 레벨중 어느 하나에 대응하며 그 접속에 따라 상기 래치장치를 로딩하기 위한 상기 부하제어신호의 고속 발생을 제공하는 것을 특징으로 하는 매크로셀 어레이.
- 제1항에 있어서, 상기 복수의 반도체 장치는 표준 D형 플립플롭의 영역보다 큰 영역을 포함하는 최소의 CMOS 트랜지스터를 포함하는 것을 특징으로 하는 매크로셀 어레이.
- 제1항에 있어서, 상기 래치 장치의 상기 래치부는 입력 및 출력래치를 포함하며, 그 각각은 상기 클록입력핀에 접속되고, 상기 입력데이타 래치는 직접 상기 게이트부에 접속되며 상기 출력데이타 래치는 상기 클록입력핀에 인가된 상기 클록입력신호에 따라 상기 제1래치 속으로 로드된 새로운 데이터를 상기 출력데이타 래치로 로딩하기 위해 상기 입력 데이터 래치와 직렬로 상기 출력핀에 접속되는 것을 특징으로 하는 매크로셀 어레이.
- 제6항에 있어서, 상기 래치장치의 상기 주사가능 래치부는 상기 출력데이타 래치에 접속된 주사데이타 래치를 추가로 포함하며, 상기 주사 데이터 래치는 주사데이타 입력핀 및 적어도 하나의 주사클록 입력핀을 갖고, 상기 클록입력핀에 인가되는 임의의 클록입력 신호의 부재시 상기 래치장치의 상기 출력데이타 래치는 테스트 동작모드동안 상기 래치를 통하여 데이터의 변위가 가능하도록 상기 주사클록 입력핀에 인가된 주사클록신호에 따라 상기 주사데이타 입력핀에 인가되는 데이터 신호로 로드되는 것을 특징으로 하는 매크로셀 어레이.
- 제1항에 있어서, 상기 게이트부는 그 출력이 서로 OR 결합되며 출력 인버터 회로에 인가되는 2개의 입력을 가진 AND 게이트쌍을 가지며, 상기 AND 게이트쌍 각각은 상기 AND 게이트쌍의 다른 하나가 상기 부하제어 신호의 액티브 또는 인액티브상태에 의해 인에이블되게끔 상기 데이터 입력핀의 다른 하나에 접속된 하나의 입력과 인버터 회로를 통해 직접 또는 간접적으로 상기 부하제어핀에 접속된 다른 입력을 갖는 것을 특징으로 하는 매크로셀 어레이.
- 제1항에 있어서, 상기 매크로셀 어레이는 전원 및 기준 접지 전압을 위한 패드를 포함하는 복수의 입력/출력 패드를 추가로 포함하고, 상기 제3와이어 도선은 상기 부하제어신호를 인가하기 위한 상기 제어원으로써의 상기 입력/출력패드중 하나에 상기 부하 제어 입력핀을 상호 접속하고, 상기 게이트부는 액티브 상태에서 현상태로 상기 래치장치를 유지하도록 상기 부하 제어신호에 의해 제어되며, 상기 래치장치는 상기 부하제어 신호가 인액티브상태로 전환될 때 새로운 데이터로 로드되도록 인에이블 되는 것을 특징으로 하는 매크로셀 어레이.
- 제9항에 있어서, 상기 액티브 및 인엑티브 상태는 하이 또는 로우 전압 레벨에 각각 대응하고 상기 부하제어핀은 기준전원 전압을 가진 입력/출력에 접속되는 것을 특징으로 하는 매크로셀 어레이.
- 제9항에 있어서, 상기 부하제어 신호의 상기 액티브 및 인액티브 상태는 로우 및 하이전압 레벨 각각에 대응하고 상기 부하제어핀은 기준 접지전압을 가진 입력/출력에 접속되는 것을 특징으로 하는 매크로셀 어레이.
- 집적회로칩내에서 발생되며 적어도 2개의 상태를 가진 입력 데이터 신호를 나타내는 신호를 기입하기 위한 상기 집적회로 칩내에 포함된 단일의 셀로서 접속되며, 복수의 입력핀과, 상기 입력데이타 신호를 위해 비반전경로를 제공하기 위한 적어도 하나의 출력핀 및 회로 지연의 최소화하는 방식으로 직렬 접속된 입력게이트 및 주사기능 래치부를 형성하도록 상호 접속된 다수의 트랜지스터 회로를 구비한 동기식D형 래치장치에 있어서, 상기 입력게이트부는 한쌍의 데이터 입력핀과 상기 클록된 래치부에 대한 데이터원으로서의 상기 한쌍의 핀을 선택하기 위한 부하제어핀을 가지며, 상기 래치부는 클록입력핀 및 데이터 출력핀을 갖고, 상기 칩상의 다른 회로에 상기 입력 및 출력핀을 상호 접속하기 위해 사용되는 상기 장치의 외부에 설치된 도선수단을 구비하는데, 상기 도선수단은, 상기 래치장치로 로드되는 새로운 데이터를 인가하기 위해 데이터원에 상기 래치장치의 데이터 입력핀쌍중 하나를 선택적으로 상호 접속하기 위한 제1의 와이어 도선과; 상기 입력핀들중 다른 핀들에 인가된 신호와 관계없이 상기 제공된 상태로 상기 래치장치를 유지하기 위해 상기 출력핀에 상기 데이터 입력핀들쌍중 다른 하나를 선택적으로 상호접속하기 위한 제2의 와이어 도선을 구비하는데, 상기 출력핀에 접속하기 위해 데이터 입력핀쌍중 하나를 선택하는 것은 비반전 상태로 상기 출력핀에 상기 새로운 데이터의 상태를 나타내는 신호를 전달하는 상기 클록입력핀에 인가된 클록입력신호에 따라 상기 부하제어 신호의 인가와 관련하여 새로운 데이터로 상기 래치장치의 고속 로딩을 상호접속의 함수가 제공할 때 수행되며; 상기 래치장치가 상기 제공된 상태로 유지되는 대신에 상기 새로운 데이터로 로드되는 때를 한정하는 부하제어 신호를 인가하기 위해 제어원에 상기 부하 제어 입력핀을 상호 접속하기 위한 제3의 도선을 구비하는 것을 특징으로 하는 동기식D형 래치장치.
- 제12항에 있어서, 상기 칩은 다수의 논리회로 구조를 포함하는데, 그 각각은 다수의 입력 및 출력과 상기 다수의 입력에 인가된 데이터 신호에 대해 특정한 논리동작을 실행하도록 각 구조내에서 상호 접속되는 복수의 반도체장치를 포함하며, 상기 데이터 신호는 다수의 Q신호 및 평가되어 저장되는 특정한 논리조건의 결과를 나타내는 상기 데이터 신호중 다른 신호들을 포함하고, 상기 부하제어 입력핀을 상기 제어원으로써 상기 다수의 구조의 출력에 접속되는 것을 특징으로 하는 동기식D형 래치장치.
- 제12항에 있어서, 상기 논리회로 구조의 출력은 상기 Q신호가 액티브 상태일 때 상기 래치장치를 현재의 상태로 유지하며, 상기 래치 장치는 상기 Q신호가 인액티브상태일 때 논리조건을 조합한 결과에 따른 새로운 데이터로 로드되도록 인에이블 되는 것을 특징으로 하는 동기식D형 래치장치.
- 제14항에 있어서, 상기 액티브상태는 하이 또는 로우신호 레벨에 각각 대응하며, 그 접속에 따라 상기 새로운 데이터로 상기 래치장치를 로딩하기 위해 상기 부하제어신호의 고속발생을 제공하는 것을 특징으로 하는 동기식D형 래치장치.
- 제13항에 있어서, 상기 복수의 반도체장치는 표준D형 플립플롭의 영역보다 약간 큰 영역을 커버하는 최소의 CMOS 트랜지스터를 포함하는 것을 특징으로 하는 동기식D형 래치장치.
- 제13항에 있어서, 상기 래치장치의 래치부는 입력 및 출력래치를 포함하며, 각 래치는 상기 클록 입력핀에 접속되고, 상기 입력데이타 래치는 상기 게이트부에 직접 접속되며, 상기 출력 데이터 래치는 상기 클록입력핀에 인가되는 클록입력신호에 응답하여 상기 제1래치로 로드되는 상기 새로운 데이터를 상기 출력 데이터 래치속으로 로딩하기 위해 상기 입력데이타와 직렬로 상기 출력핀에 접속되는 것을 특징으로 하는 동기식D형 래치장치.
- 제17항에 있어서, 상기 래치장치의 상기 래치부는 상기 출력데이타 래치에 접속된 주사데이타 래치를 추가로 포함하는데, 상기 주사데이타 래치는 주사 데이터 입력핀 및 적어도 하나의 주사클럭 입력핀을 가지며, 상기 클록입력핀에 인가된 임의의 클록신호의 부재시의 상기 래치 장치의 상기 출력 데이터 래치는 테스트 모드동안 상기 래치장치를 통하여 데이터가 변위할 수 있도록 상기 주사 클록 입력핀에 인가된 주사클록 신호에 따라 상기 주사데이타 입력핀에 인가된 데이터 신호로 로드되는 것을 특징으로 하는 동기식D형 래치장치.
- 제13항에 있어서, 상기 게이트부는 그 출력이 서로 OR 접속되고 출력 인버터 회로에 접속된 2개의 입력을 가진 AND 게이트쌍을 가지며, 상기 AND 게이트쌍 각각은 상기 데이터 입력핀중 다른 하나에 접속된 하나의 입력과 인버터 회로를 통하여 직접 또는 간접적으로 상기 부하 제어핀에 접속된 다른 입력을 가짐으로써 상기 게이트쌍중 다른 하나가 상기 부하 제어신호의 액티브 또는 인 액티브 상태에 의해 인에이블 되는 것을 특징으로 하는 동기식D형 래치장치.
- 제19항에 있어서, 상기 액티브 및 인액티브 상태는 하이 또는 로우 전압 레벨 각각에 대응하며, 상기 부하제어핀은 기준 전압 신호에 접속되는 것을 특징으로 하는 동기식D형 래치장치.
- 제20항에 있어서, 상기 부하제어 신호의 상기 액티브 및 인액티브 상태는 로우 및 하이 전압 레벨 각각에 대응하며, 상기 부하제어핀은 기준 전지전압에 접속되는 것을 특징으로 하는 동기식D형 래치장치.
- 제21항에 있어서, 상기 데이터 입력핀중 하나는 소정의 상태를 나타내는 기준 전압에 접속되고, 상기 데이터 입력핀중 다른 하나는 상기 출력핀에 접속되는 대신에 새로운 데이터를 수신하도록 접속되며, 상기 부하 제어 신호는 액티브 상태일 때 상기 래치장치를 상기 소정의 상태로 유지하는 것을 특징으로 하는 동기식D형 래치장치.
- 제22항에 있어서, 상기 소정의 전압은 바이너리 제로에 대응하는 기준 전지 전압이고, 상기 부하 제어신호는 바이너리 제로 상태는 상기 래치장치를 클리어하는 것을 특징으로 하는 동기식D형 래치장치.
- 제22항에 있어서, 상기 소정의 전압은 바이너리 1상태에 대응하는 전압이며 상기 부하제어신호는 바이너리 1상태로 상기 래치장치를 프리세트 하는 것을 특징으로 하는 동기식D형 래치장치.
- 복수의 매크로셀을 구비하는데, 상기 복수의 매크로셀은, 다수의 입력 및 출력핀과 복수의 반도체장치를 가진 다수의 제1매크로셀을 구비하는데, 상기 반도체장치는 그 결과가 상기 출력핀중 하나에 인가되는 조합 논리함수를 제공하도록 각셀내에서 상호접속되며; 다수의 핀 및 복수의 반도체장치를 가진 다수의 제2매크로셀을 구비하는데, 상기 복수의 반도체장치는 입력데이타 신호를 위한 고속비-반전 데이터 경로를 제공하는 래치장치를 제공하도록 각 셀내에서 상호 접속되며, 상기 래치장치는 직렬 접속된 입력게이트 및 클록된 주사가능 래치부를 가지며, 상기 입력 게이트부는 상기 데이터 입력핀쌍과 적어도 하나의 클록입력 및 데이터 출력핀을 가진 상기 래치부 사이를 선택하기 위해 한쌍의 상보 제어 데이터 입력핀 및 부하 제어 입력핀을 갖고; 논리조건을 평가하기 위해 하나 또는 그 이상의 제어 Q신호를 포함하는 입력논리 신호를 수신하기 위한 복수의 입력/출력패드와 : 경로영역을 구비하는데, 상기 경로 영역은 소망의 결과를 발생하도록 요구될 때 다른 Q신호로 평가되어 저장되게끔 특정조건을 나타내는 입력논리신호를 조합하도록 상기 다수의 제1 매크로셀 각각의 핀에 상기 입력 1출력패드중 선택된 패드를 상호 접속하기 위한 다수의 제1와이어 도선을 포함하며, 상기 와이어 도선은 새로운 데이터를 로드하기 위해 상기 입력/출력 패드중 하나 또는 상기 다수의 제1매크로셀중 하나의 다수의 핀들중 하나에 상기 다수의 제2매크로셀 각각의 상기 데이터 입력핀쌍중 제1쌍은 선택적으로 접속하며; 상기 각 래치장치를 주어진 상태로 유지하기 위해 상기 데이터 입력핀쌍중 제2쌍에 사기 다수의 제2매크로셀 각각의 상기 출력핀을 선택적으로 상호 접속하기 위한 다수의 제3와이어 도선과, 상기 입력/출력패드중 하나 또는 상기 새로운 데이터로 상기 각 래치장치를 로딩하기 위한 부하제어신호를 수신하기 위한 상기 다수의 제1매크로셀중 하나의 상기 다수의 핀중 하나에 상기 부하 제어 입력핀을 상호 접속하기 위한 다수의 제2와이어 도선을 구비하는데, 상기 다수의 제2매크로셀 각각의 상기 출력핀에 접속하기 위해 상기 제1 및 제2데이타 입력핀중 하나를 선택하는 것은 래치장치의 상기 클록입력핀에 인가된 클록입력신호에 응답하여 상기 부하제어신호의 전달과 관련된 상기 새로운 데이로 상기 래치장치중 대응장치의 고속 로딩을 그 접속부의 함수가 제공할 때 이루어지는 것을 특징으로 하는 매크로셀 어레이.
- 제25항에 있어서, 각 매크로셀의 상기 부하제어신호는 상기 Q신호가 액티브 상태일 때 대응래치장치로 상기 현상태로 유지하도록 하며, 상기 래치장치는 상기 Q신호가 인액티브 상태일 때 상기 논리조건을 결합한 결과에 따라 새로운 데이터로 로드되는 것을 특징으로 하는 매크로셀 어레이.
- 제26항에 있어서, 상기 액티브상태는 하이 또는 로우신호 레벨중 어느 하나에 대응하며 그 접속에 따라 상기 래치장치를 로딩하기 위한 상기 부하 제어신호의 고속발생을 제공하는 것을 특징으로 하는 매크로셀 어레이.
- 제25항에 있어서, 상기 래치장치의 상기 래치부는 입력 및 출력래치를 가지며, 각 래치는 상기 클록 입력핀에 접속되고, 상기 입력데이타 래치는 상기 게이트부에 직접 접속되며, 상기 출력데이타 래치는 상기 클록입력핀에 인가되는 상기 클록입력신호에 따라 상기 제1래치로 로드되는 상기 새로운 데이터를 상기 출력데이타 래치속으로 로딩하기 위해 상기 입력 데이터 래치와 직렬로 상기 출력핀에 접속되는 것을 특징으로 하는 매크로셀 어레이.
- 제28항에 있어서, 상기 래치장치의 상기 래치부는 상기 출력데이타 래치에 접속된 주사데이타 래치를 추가로 구비하는데, 상기 주사 대이타 래치는 데이터 입력핀 및 적어도 하나의 주사클록 입력핀을 가지며, 상기 클록 입력핀에 인가된 임의의 클록입력의 부재시 상기 래치장치의 상기 출력데이타 래치는 테스트 동작모드 동안 상기 래치장치를 통하여 데이터를 변동시키기 위해 상기 주사 클록 입력핀에 인가된 주사 클록 신호에 응답하여 상기 주사 데이터 입력핀에 인가된 데이터 신호들로 로드되는 것을 특징으로 하는 매크로셀 어레이.
- 제29항에 있어서, 상기 게이트부는 표준 인버팅 멀티플렉서 매크로셀로부터 구성되며, 상기 래치부는 주사가능한 표준D형 플립플롭 매크로 셀의 일부분으로부터 구성되는 것을 특징으로 하는 매크로셀 어레이.
- 제30항에 있어서, 상기 표준 멀티플렉서 매크로셀은 그 출력이 서로 OR접속되며 출력 인버터회로에 접속되는 2개의 입력을 가진 AND 게이트쌍을 가지며, 상기 AND 게이트쌍 각각은 상기 데이터 입력핀들의 다른 하나에 접속된 하나의 입력과, 집적적으로 상기 부하 제어핀에 접속되고 간접적으로는 인버터 회로를 통하여 접속되는 다른 입력을 가짐으로써 상기 AND 게이트쌍중 다른 하나가 상기 부하제어신호의 액티브 또는 인액티브상태로 제어가능한 것을 특징으로 하는 매크로셀 어레이.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US452,883 | 1989-12-19 | ||
US07/452,883 US5003204A (en) | 1989-12-19 | 1989-12-19 | Edge triggered D-type flip-flop scan latch cell with recirculation capability |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013711A true KR910013711A (ko) | 1991-08-08 |
KR940005003B1 KR940005003B1 (ko) | 1994-06-09 |
Family
ID=23798341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900020757A KR940005003B1 (ko) | 1989-12-19 | 1990-12-17 | 재순환 능력을 가진 에지 트리거형 d형 플립플롭 주사래치 셀 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5003204A (ko) |
EP (1) | EP0433757A3 (ko) |
KR (1) | KR940005003B1 (ko) |
CA (1) | CA2030385A1 (ko) |
MX (1) | MX170858B (ko) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9405914D0 (en) * | 1994-03-24 | 1994-05-11 | Discovision Ass | Video decompression |
JPH03260739A (ja) * | 1990-03-09 | 1991-11-20 | Advantest Corp | 順序動作型論理回路 |
JP2614345B2 (ja) * | 1990-04-20 | 1997-05-28 | 株式会社東芝 | スキャンフリップフロップ |
JP2519580B2 (ja) * | 1990-06-19 | 1996-07-31 | 三菱電機株式会社 | 半導体集積回路 |
US5166604A (en) * | 1990-11-13 | 1992-11-24 | Altera Corporation | Methods and apparatus for facilitating scan testing of asynchronous logic circuitry |
US5369645A (en) * | 1991-07-02 | 1994-11-29 | Hewlett-Packard Company | Testing integrated circuit pad input and output structures |
US5247195A (en) * | 1991-07-26 | 1993-09-21 | Advanced Micro Devices, Inc. | PLDs with high drive capability |
JPH05199080A (ja) * | 1992-01-17 | 1993-08-06 | Sony Corp | 相補型論理回路 |
DE69229338T2 (de) * | 1992-06-30 | 1999-12-16 | Discovision Associates, Irvine | Datenpipelinesystem |
US6330665B1 (en) | 1992-06-30 | 2001-12-11 | Discovision Associates | Video parser |
US6079009A (en) * | 1992-06-30 | 2000-06-20 | Discovision Associates | Coding standard token in a system compromising a plurality of pipeline stages |
US6263422B1 (en) | 1992-06-30 | 2001-07-17 | Discovision Associates | Pipeline processing machine with interactive stages operable in response to tokens and system and methods relating thereto |
US5809270A (en) * | 1992-06-30 | 1998-09-15 | Discovision Associates | Inverse quantizer |
US6047112A (en) * | 1992-06-30 | 2000-04-04 | Discovision Associates | Technique for initiating processing of a data stream of encoded video information |
US7095783B1 (en) | 1992-06-30 | 2006-08-22 | Discovision Associates | Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto |
US5784631A (en) * | 1992-06-30 | 1998-07-21 | Discovision Associates | Huffman decoder |
US5768561A (en) * | 1992-06-30 | 1998-06-16 | Discovision Associates | Tokens-based adaptive video processing arrangement |
US6067417A (en) * | 1992-06-30 | 2000-05-23 | Discovision Associates | Picture start token |
US6112017A (en) * | 1992-06-30 | 2000-08-29 | Discovision Associates | Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus |
FR2693574B1 (fr) * | 1992-07-08 | 1994-09-09 | Sgs Thomson Microelectronics | Procédé pour tester le fonctionnement d'un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant. |
US5805914A (en) * | 1993-06-24 | 1998-09-08 | Discovision Associates | Data pipeline system and data encoding method |
US5699544A (en) * | 1993-06-24 | 1997-12-16 | Discovision Associates | Method and apparatus for using a fixed width word for addressing variable width data |
US5861894A (en) * | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
US5399922A (en) * | 1993-07-02 | 1995-03-21 | Altera Corporation | Macrocell comprised of two look-up tables and two flip-flops |
US5416362A (en) * | 1993-09-10 | 1995-05-16 | Unisys Corporation | Transparent flip-flop |
CA2145379C (en) * | 1994-03-24 | 1999-06-08 | William P. Robbins | Method and apparatus for addressing memory |
CA2145365C (en) * | 1994-03-24 | 1999-04-27 | Anthony M. Jones | Method for accessing banks of dram |
CA2145361C (en) * | 1994-03-24 | 1999-09-07 | Martin William Sotheran | Buffer manager |
AU2204695A (en) * | 1994-04-28 | 1995-11-29 | Apple Computer, Inc. | Scannable d-flip-flop with system independent clocking |
US5572536A (en) * | 1994-05-26 | 1996-11-05 | Texas Instruments Incorporated | Digital circuitry with improved parallel signature analysis capability |
US5592681A (en) * | 1994-06-14 | 1997-01-07 | Texas Instruments Incorporated | Data processing with improved register bit structure |
US5552737A (en) * | 1994-07-11 | 1996-09-03 | International Business Machines Corporation | Scannable master slave latch actuated by single phase clock |
CA2151850A1 (en) * | 1994-07-18 | 1996-01-19 | Thaddeus John Gabara | Hot-clock adiabatic gate using multiple clock signals with different phases |
JP3229164B2 (ja) * | 1994-07-28 | 2001-11-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ラッチ回路 |
US5798719A (en) | 1994-07-29 | 1998-08-25 | Discovision Associates | Parallel Huffman decoder |
GB9417138D0 (en) | 1994-08-23 | 1994-10-12 | Discovision Ass | Data rate conversion |
US5424654A (en) * | 1994-09-22 | 1995-06-13 | Kaplinsky; Cecil H. | Programmable macrocell circuit |
US5717702A (en) * | 1995-03-14 | 1998-02-10 | Hughes Electronics | Scan testing digital logic with differing frequencies of system clock and test clock |
JPH0936722A (ja) * | 1995-07-14 | 1997-02-07 | Sgs Thomson Microelettronica Spa | 論理ゲートのアレイをソフト駆動するための方法及び装置、及びスイッチングの歪みの抑制方法 |
US5938782A (en) * | 1996-09-24 | 1999-08-17 | Vlsi Technology, Inc. | Scan flip-flop and methods for controlling the entry of data therein |
US5963057A (en) * | 1997-08-05 | 1999-10-05 | Lsi Logic Corporation | Chip level bias for buffers driving voltages greater than transistor tolerance |
US6157210A (en) * | 1997-10-16 | 2000-12-05 | Altera Corporation | Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits |
US6324664B1 (en) | 1999-01-27 | 2001-11-27 | Raytheon Company | Means for testing dynamic integrated circuits |
US6300800B1 (en) | 1999-11-24 | 2001-10-09 | Lsi Logic Corporation | Integrated circuit I/O buffer with series P-channel and floating well |
US6348825B1 (en) * | 2000-05-05 | 2002-02-19 | Analog Devices, Inc. | High performance, low power, scannable flip-flop |
US6865701B1 (en) | 2001-03-29 | 2005-03-08 | Apple Computer, Inc. | Method and apparatus for improved memory core testing |
US7051308B2 (en) * | 2001-06-01 | 2006-05-23 | Virtual Silicon Technology, Inc. | Method and apparatus for integrated circuit design with library cells |
US7437635B1 (en) * | 2003-12-30 | 2008-10-14 | Altera Corporation | Testing hard-wired IP interface signals using a soft scan chain |
US7380190B2 (en) * | 2004-12-15 | 2008-05-27 | Impinj, Inc. | RFID tag with bist circuits |
US20060125508A1 (en) * | 2004-12-15 | 2006-06-15 | Impinj, Inc. | On wafer testing of RFID tag circuit with pseudo antenna signal |
US7307528B2 (en) * | 2004-12-15 | 2007-12-11 | Impinj, Inc. | RFID tag design with circuitry for wafer level testing |
US7528724B2 (en) * | 2005-02-28 | 2009-05-05 | Impinj, Inc. | On die RFID tag antenna |
US7400255B2 (en) * | 2005-02-28 | 2008-07-15 | Impinj, Inc. | Wireless functional testing of RFID tag |
JP5256840B2 (ja) * | 2008-04-30 | 2013-08-07 | 富士通セミコンダクター株式会社 | 論理回路 |
US8219844B1 (en) * | 2009-08-03 | 2012-07-10 | Altera Corporation | Methods and systems for emulating a synchronous clear port |
CN103078624B (zh) * | 2011-10-26 | 2014-07-16 | 迈实电子(上海)有限公司 | 信号输入电路和方法以及具有信号输入电路的芯片 |
CN109408846B (zh) | 2017-08-18 | 2024-03-08 | 三星电子株式会社 | 集成电路、非暂时性计算机可读介质以及计算*** |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3582902A (en) * | 1968-12-30 | 1971-06-01 | Honeywell Inc | Data processing system having auxiliary register storage |
GB2040625A (en) * | 1979-01-23 | 1980-08-28 | Nat Res Dev | Serial data logic circuit |
US4554466A (en) * | 1982-12-01 | 1985-11-19 | International Business Machines Corp. | Edge-triggered latch circuit conforming to LSSD rules |
US4575674A (en) * | 1983-07-01 | 1986-03-11 | Motorola, Inc. | Macrocell array having real time diagnostics |
US4554664A (en) * | 1983-10-06 | 1985-11-19 | Sperry Corporation | Static memory cell with dynamic scan test latch |
US4540903A (en) * | 1983-10-17 | 1985-09-10 | Storage Technology Partners | Scannable asynchronous/synchronous CMOS latch |
US4581739A (en) * | 1984-04-09 | 1986-04-08 | International Business Machines Corporation | Electronically selectable redundant array (ESRA) |
US4692633A (en) * | 1984-07-02 | 1987-09-08 | International Business Machines Corporation | Edge sensitive single clock latch apparatus with a skew compensated scan function |
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
DE3514266A1 (de) * | 1985-04-19 | 1986-10-23 | Nixdorf Computer Ag, 4790 Paderborn | Baustein zur erzeugung integrierter schaltungen |
US4649539A (en) * | 1985-11-04 | 1987-03-10 | Honeywell Information Systems Inc. | Apparatus providing improved diagnosability |
JPS6341048A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 標準セル方式大規模集積回路 |
JPH0815210B2 (ja) * | 1987-06-04 | 1996-02-14 | 日本電気株式会社 | マスタスライス方式集積回路 |
US4864161A (en) * | 1988-05-05 | 1989-09-05 | Altera Corporation | Multifunction flip-flop-type circuit |
US4933576A (en) * | 1988-05-13 | 1990-06-12 | Fujitsu Limited | Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit |
-
1989
- 1989-12-19 US US07/452,883 patent/US5003204A/en not_active Expired - Fee Related
-
1990
- 1990-11-20 CA CA002030385A patent/CA2030385A1/en not_active Abandoned
- 1990-12-04 EP EP19900123205 patent/EP0433757A3/en not_active Withdrawn
- 1990-12-17 KR KR1019900020757A patent/KR940005003B1/ko active IP Right Grant
- 1990-12-18 MX MX023786A patent/MX170858B/es unknown
Also Published As
Publication number | Publication date |
---|---|
MX170858B (es) | 1993-09-20 |
US5003204A (en) | 1991-03-26 |
CA2030385A1 (en) | 1991-06-20 |
EP0433757A2 (en) | 1991-06-26 |
KR940005003B1 (ko) | 1994-06-09 |
EP0433757A3 (en) | 1992-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910013711A (ko) | 재순환 능력을 가진 에지 트리거형 d형 플립플롭 주사래치 셀 | |
US5509019A (en) | Semiconductor integrated circuit device having test control circuit in input/output area | |
US3815025A (en) | Large-scale integrated circuit testing structure | |
US6393592B1 (en) | Scan flop circuitry and methods for making the same | |
US4575674A (en) | Macrocell array having real time diagnostics | |
KR900005473A (ko) | 집적 회로용 검사셀 | |
ES8501936A1 (es) | Una pastilla de circuito logico digital integrado | |
US6289477B1 (en) | Fast-scan-flop and integrated circuit device incorporating the same | |
JPH11316264A (ja) | 半導体装置の並列テスト回路 | |
US6266801B1 (en) | Boundary-scan cells with improved timing characteristics | |
KR930011423B1 (ko) | 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 | |
KR950025952A (ko) | 반도체집적회로장치 | |
KR940004207B1 (ko) | 검사회로를 갖는 반도체 집적회로 장치 | |
KR880008539A (ko) | 논리 집적 회로 | |
US6202183B1 (en) | Analog test access port and method therefor | |
EP1358498A1 (en) | Input/output continuity test mode circuit | |
US6487682B2 (en) | Semiconductor integrated circuit | |
KR100410554B1 (ko) | 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로 | |
CN109192240B (zh) | 边界测试电路、存储器及边界测试方法 | |
EP0085489A1 (en) | Improved storage logic array circuit | |
KR100190084B1 (ko) | 반도체 장치의 특정 모드 신호 발생 회로 | |
US11630153B2 (en) | Chip testing apparatus and system with sharing test interface | |
JP2580224B2 (ja) | 半導体記憶装置 | |
EP0803735A1 (en) | Multi-chip module | |
JP3438263B2 (ja) | 入力セルおよび半導体集積回路の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |