KR910013549A - 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법 - Google Patents

트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법 Download PDF

Info

Publication number
KR910013549A
KR910013549A KR1019890018830A KR890018830A KR910013549A KR 910013549 A KR910013549 A KR 910013549A KR 1019890018830 A KR1019890018830 A KR 1019890018830A KR 890018830 A KR890018830 A KR 890018830A KR 910013549 A KR910013549 A KR 910013549A
Authority
KR
South Korea
Prior art keywords
memory device
type memory
trench type
capacitor connection
connection window
Prior art date
Application number
KR1019890018830A
Other languages
English (en)
Inventor
서재범
박완준
곽덕영
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019890018830A priority Critical patent/KR910013549A/ko
Publication of KR910013549A publication Critical patent/KR910013549A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

트렌치형 기억소자의 트랜지스터와의 축전기 연결창 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 나타낸 것으로,
(가)는 노광시간 조절에 의한 감광제의 부분식각을 나타낸 단면도,
(나)는 완성된 기억소자의 단면도,
(다)는 (나)의 등가회로도.

Claims (1)

  1. 기판(1)위에 트랜지스터를 형성하여 절연물질(5)로 절연시키고 트렌치를 식각하여 감광물질(7)을 덮은후 노광시간을 조절하여 상기 감광물질(7)을 n형 불순물 주입영역(3) (4) 깊이만큼 식각하므로 콘택창(8)을 형성하고, 절연물질(6) 식각후 남아있는 감광물질(7)을 제거하며 n형 다결정 실리콘(9)(l0)을 고불순물 상태로 증착시켜 축전기를 구성하고 이에 절연물질(11)을 증착하여 이 절연물질(6)이 n형 불순물 주입영역(4)과 콘택창(8)에 의해 연결되게함을 특징으로 하는 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018830A 1989-12-18 1989-12-18 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법 KR910013549A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018830A KR910013549A (ko) 1989-12-18 1989-12-18 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018830A KR910013549A (ko) 1989-12-18 1989-12-18 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법

Publications (1)

Publication Number Publication Date
KR910013549A true KR910013549A (ko) 1991-08-08

Family

ID=67662464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018830A KR910013549A (ko) 1989-12-18 1989-12-18 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법

Country Status (1)

Country Link
KR (1) KR910013549A (ko)

Similar Documents

Publication Publication Date Title
EP0487739A4 (en) Method of manufacturing semiconductor device
KR960043167A (ko) 반도체 집적회로장치 및 그 제조방법
KR910013549A (ko) 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR910013510A (ko) 이중 트랜치 공정에 의한 기억소자의 제조방법
KR0136913B1 (ko) 측벽 산화막을 이용한 축전단과 소오스의 연결방법
KR940001351A (ko) 반도체 소자의 격리방법
KR910013260A (ko) 디램의 트랜지스터 제조방법
KR960015733A (ko) 반도체 장치의 금속배선 접촉부 형성방법 및 그 구조
KR890017820A (ko) 반도체장치에 있어서 트렌치셀 캐패시터의 제조방법
KR950004539A (ko) 반도체 기억장치 및 그 제조방법
KR910005399A (ko) 반도체 소자의 매몰접촉창과 다결정 실리콘 구조의 제조방법
KR910005306A (ko) Cvd법을 이용한 새부리 없는 격리 공정방법
KR910005483A (ko) 캐패시터 제조 방법
KR910017635A (ko) 메모리 셀 커패시터 제조방법
KR950021555A (ko) 반도체 소자의 캐패시터 제조방법
KR960036134A (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR930001353A (ko) 바이모스 제조방법
KR920020604A (ko) 반도체 장치의 커패시터 제조방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR970030631A (ko) 반도체 소자의 소자분리막 제조방법
KR960002559A (ko) 반도체소자의 금속 배선 형성방법
KR960002704A (ko) 트랜지스터의 게이트전극 형성방법
KR910013475A (ko) 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL