KR910010299A - 프로그래머블 콘트롤러의 비트연산 처리회로 - Google Patents
프로그래머블 콘트롤러의 비트연산 처리회로 Download PDFInfo
- Publication number
- KR910010299A KR910010299A KR1019890015874A KR890015874A KR910010299A KR 910010299 A KR910010299 A KR 910010299A KR 1019890015874 A KR1019890015874 A KR 1019890015874A KR 890015874 A KR890015874 A KR 890015874A KR 910010299 A KR910010299 A KR 910010299A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- state
- logic
- state signal
- storage device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 제1도의 비트연산 처리회로를 도시한 개략적인 블럭도.
제3도는 제2도 본 발명의 비트연산처리회로 동작을 설명하기위한 래더 프로그램도.
Claims (1)
- 사용자가 입력한 연산프로그램을 기억하는 기억장치(20)로 부터 연산명령데이타를 읽어오기위한 어드레스를 디코더하는 프로그램카운터(51)와, 상기 프로그램 카운터(51)에 의해 상기 기억장치(20)로 부터 입력되는 상기 연산 명령데이타를 디코더하여 출력하는 명령어디코더(55)와, 상기 명령디코더(53)로 부터 연산논리데이타와 상기 기억장치(20)로 부터 접점온 상태의 제1상태 신호 또는 오프상태의 제2상태 신호인 접점데이타를 입력하여 순서적으로 비트연산을 행하여 출력하는 연산장치(54)를 포함하는 프로그래머블 콘트롤러의 비트연산 장치에 있어서, 상기 연산장치(54)로 부터 결과치를 입력하고, 상기 명령디코더(53)로 부터 다음상기 연산 논리 데이타를 입력하여 상기 연산논리 데이타가 AND논리이고, 상기 결과치가 상기 제2상태신호인 경우 및 상기 연산 논리데이타가 OR논리이고 상기 결과치가 제1상태신호인 경우, 상기 프로그램 카운터(51)로 스킵 명령을 출력하는 스킵 판단회로(55)를 포함하는 것을 특징으로 하는 프로그래머블 콘트롤러의 비트연산장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890015874A KR920005228B1 (ko) | 1989-11-02 | 1989-11-02 | 프로그래머블 콘트롤러의 비트연산 처리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890015874A KR920005228B1 (ko) | 1989-11-02 | 1989-11-02 | 프로그래머블 콘트롤러의 비트연산 처리회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010299A true KR910010299A (ko) | 1991-06-29 |
| KR920005228B1 KR920005228B1 (ko) | 1992-06-29 |
Family
ID=19291285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890015874A KR920005228B1 (ko) | 1989-11-02 | 1989-11-02 | 프로그래머블 콘트롤러의 비트연산 처리회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920005228B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484247B1 (ko) * | 2000-12-28 | 2005-04-20 | 매그나칩 반도체 유한회사 | 재설정가능 인스트럭션 세트 마이크로 컨트롤러 유니트의인스트럭션 디코더 장치 |
| KR100648178B1 (ko) * | 2003-05-16 | 2006-11-24 | 아주대학교산학협력단 | 프로그램가능한 프로세서에서의 비트조작 연산회로 및 방법 |
-
1989
- 1989-11-02 KR KR1019890015874A patent/KR920005228B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484247B1 (ko) * | 2000-12-28 | 2005-04-20 | 매그나칩 반도체 유한회사 | 재설정가능 인스트럭션 세트 마이크로 컨트롤러 유니트의인스트럭션 디코더 장치 |
| KR100648178B1 (ko) * | 2003-05-16 | 2006-11-24 | 아주대학교산학협력단 | 프로그램가능한 프로세서에서의 비트조작 연산회로 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005228B1 (ko) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033820A (ko) | 퍼지 논리 연산을 실행하는 데이타 프로세서 및 그 방법 | |
| KR870004366A (ko) | 데이터 처리 시스템 | |
| KR920701981A (ko) | 디지틀 음원장치 및 그에 이용되는 외부메모리 카트리지 | |
| KR960020510A (ko) | 줄길이복호화기 | |
| KR900006853A (ko) | 마이크로 프로세서 | |
| KR910017290A (ko) | 롬 데이타 보호 방법 및 장치 | |
| KR910008565A (ko) | 분기 제어 회로 | |
| KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR910010299A (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| KR890013561A (ko) | 어드레스수식회로 | |
| KR830008223A (ko) | 수치 제어장치에 있어서의 키이정보 입력장치 | |
| KR860009421A (ko) | 논리기능을 가진 기억회로 | |
| KR940006351A (ko) | 데이타 신장 장치 | |
| KR970076252A (ko) | 마이크로컴퓨터 | |
| KR920001331A (ko) | 프로세서 | |
| KR940020221A (ko) | 프로그래머블 로직 콘트롤러의 어드레스변경장치 | |
| KR970049813A (ko) | 퍼지 논리 규칙을 평가하기 위한 회로와 방법 | |
| KR890015124A (ko) | 정보처리장치 | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| KR920007369A (ko) | 페이저의 cpu 운용방법 | |
| KR930014028A (ko) | 어드레스 프로그램 선택회로 | |
| KR960002004A (ko) | 확장 롬 영역내의 플렉서블 어드레스 제어기 | |
| KR950003990A (ko) | 비디오 메모리의 데이타 억세스회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |