KR910009044Y1 - Auto-gain control time circuit - Google Patents

Abstract

내용 없음.No content.

Description

자동 이득 조절시간 제어회로Automatic gain adjustment time control circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 종래의 이득 조절 시간 특성도.2 is a conventional gain adjustment time characteristic diagram.

제3도는 본 고안에 따른 회로도.3 is a circuit diagram according to the present invention.

제4도는 본 고안에 따른 이득 조절 시간 특성도.4 is a gain adjustment time characteristic diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

R1-R7 : 저항 Q1-Q6 : 트랜지스터R1-R7: Resistor Q1-Q6: Transistor

C1 : 캐패시터C1: Capacitor

본 고안은 텔레비젼 수상기에 있어서 자동 이득 조절 시간제어 회로에 관한 것으로서, 특히 이득 조절 제어시간이 길어 전원을 순간적으로 끄고, 켤때의 영상신호가 주사선보다 늦게 나타나는 현상을 제거하고 순간적인 방해 전판에 의해 화면의 상태가 흐트려지는 것을 방지할 수 있는 자동 이득 조절시간 제어 회로에 관한것이다.The present invention relates to an automatic gain adjustment time control circuit in a television receiver. Particularly, the gain adjustment control time is long, so that the power is momentarily turned off. The present invention relates to an automatic gain adjustment time control circuit that can prevent the condition of the signal from being blurred.

전원을 끄고, 즉시 켤때 주사선이 먼저 나타나고 영상신호가 늦게 나타나는 경우를 텔레비젼에서 자주 볼수 있다. 이와 같은 이유는 튜너나 영상 IF 증폭단에서 자동 이득 조절을 위한 제어시간이 미쳐 이에 도달하지 못하여 영상신호가 실리지 않은 상태로 출력되기 때문이다.When the power is turned off and immediately turned on, scan lines appear first and video signals appear late. The reason for this is that the tuner or the image IF amplifier stage does not reach the control time for automatic gain adjustment because the video signal is not loaded.

상기 문제점을 해결하기 위해 제1도와 같이 종래회로를 사용하여 보완하여 왔었다.In order to solve the above problem, the conventional circuit has been supplemented using a conventional circuit.

제1도를 구체적으로 설명하면, 영상 신호 입력시 검출되는 영상검출 신호가 입력단(I1)을 통해 트랜지스터(Q5)의 베이스로 입력되도록 구성되어 있는데, 영상신호가 있을시 트랜지스터(Q5)가 온되어 콜렉터가 "로우"상태가 되므로 트랜지스터(Q3)가 오프되고, 이때 트랜지스터(Q3)의 클렉터가 "하이" 레벨이므로 트랜지스터(Q1, Q2)가 오프되나, 트랜지스터(Q3, Q4)는 차동으로 연결되어 있으므로 트랜지스터(Q5)의 온으로트랜지스터(Q3)의 베이스는 접지되어 오프되나 트랜지스터(Q4)의 베이스는 저항(R2, R3)에 의한 기존레벨의 바이어스 전압에 의해 상기 트랜지스터(Q3)의 베이스 레벨보다 높아 트랜지스터(Q4)는 온되어 캐패시터(C1)의 충전상태를 방전시켜 이득 제어 DC 레벨을 낮춘다. 이 값을 영상증폭부의 이득 제어단과 연결된 출력단(01)을 통해 출력되도록 하여 상기 영상증폭부에서 영상신호 입력 레벨에 따른 이득을 조절한다. 그러나 입력단(I1)으로 영상신호가 없다는 "로우" 신호가 입력될시 트랜지스터(Q5)는 오프되어 콜렉터가 "하이"가 되어 트랜지스터(Q3) 는 온되어지므로 트랜지스터(Q3)의 콜렉터 레벨이 "로우"가 되어 트랜지스터(Q1-Q2)는 온된다.Referring to FIG. 1, the image detection signal detected when the image signal is input is configured to be input to the base of the transistor Q5 through the input terminal I1. When the image signal is present, the transistor Q5 is turned on. Transistor Q3 is turned off because the collector is in a "low" state. At this time, transistors Q1 and Q2 are turned off because the selector of transistor Q3 is at a "high" level, but transistors Q3 and Q4 are differentially connected. Since the base of transistor Q3 of transistor Q5 is grounded and turned off, the base of transistor Q4 is the base level of transistor Q3 by bias voltage of existing level by resistors R2 and R3. Higher, transistor Q4 is on to discharge the state of charge of capacitor C1, lowering the gain control DC level. This value is output through the output terminal 01 connected to the gain control stage of the image amplifier and adjusts the gain according to the image signal input level in the image amplifier. However, when the "low" signal having no video signal is input to the input terminal I1, the transistor Q5 is turned off, the collector becomes "high" and the transistor Q3 is turned on, so the collector level of the transistor Q3 is "low". ", The transistors Q1-Q2 are turned on.

이때 상기 트랜지스터(Q3)를 통해 흐르는 전류가 트랜지스터(Q4)를 통해 흐르는 전류보다 커서 트랜지스터(Q4)는 오프된다. 이로 인하여 트랜지스터(Q4)를 통해 캐패시터(C1)에 충전이 이루어져 출력단(01)의 이득 제어를 위한 DC 레벨을 높여준다. 따라서 상기 입력단(I1)의 영상신호 유무에 따른 검출신호에 따라 캐패시터(C1)의 충방전에 의해 DC 레벨을 조절하여 이득을 제어하며, 상기 충방전에 따른 특성은 제2도와 같이 나타난다.At this time, the transistor Q4 is turned off because the current flowing through the transistor Q3 is greater than the current flowing through the transistor Q4. As a result, the capacitor C1 is charged through the transistor Q4 to increase the DC level for gain control of the output terminal 01. Accordingly, the gain is controlled by adjusting the DC level by charging and discharging of the capacitor C1 according to the detection signal according to the presence or absence of the image signal of the input terminal I1, and the characteristics according to the charging and discharging are shown in FIG.

상기한 바와같이 캐패시터(C1)에 충전에 의한 시정수 조절로 영상증폭부와 연결된 출력단(01)로 부터 제공되는 DC 레벨 자동 이득 조절신호를 타임에 맞게 제공하여 주사선과 영상신호간의 화면 출력에 따른 시간상 어긋나는 이득을 시간적으로 제어하여 왔었다. 그러나 자동 이득 조절 캐패시터(C1)에 의해 영상신호가 늦게 나타나는 것을 어느 정도 조절할 수 있지만 제2도와 같이 조절시간이 너무 길어 캐패시터 용량이 감소될때 순간적인 방해전파에 의해 화면이 쉽게 무너지는 문제점은 해결할 수 없었다.As described above, the DC level automatic gain control signal provided from the output terminal 01 connected to the image amplifier is adjusted according to the time by adjusting the time constant by charging the capacitor C1 according to the screen output between the scan line and the image signal. Time-shifted gains have been controlled in time. However, the automatic gain control capacitor (C1) can be adjusted to some extent to the late appearing of the video signal, but as shown in Figure 2 the adjustment time is too long, when the capacity of the capacitor decreases, the problem that the screen is easily collapsed by the momentary jammer can be solved. There was no.

따라서 본 고안의 목적은 전류 증폭기를 이용하여 순간적인 동작에서 전류를 공급하여 응답속도 상승에 의해 안정된 동작을 얻을 수 있고 집적회로에 추가시 칩면적에 지장이 없이 특성상 우수한 기능을 갖도록 하는 회로를 제공함에 있다.Therefore, the object of the present invention is to provide a circuit that can provide stable operation by increasing the response speed by supplying current in the instantaneous operation by using the current amplifier, and having excellent functions in terms of characteristics without adding to the chip area when added to the integrated circuit. Is in.

이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 고안에 따른 회로도로써, 점선으로 도시한 부분의 제1블럭(10)은 제1도와 같이 동일하고, 상기 제1블럭(10)에 전류증폭회로(20)를 부가시킨 것이 본 고안의 구성이다.3 is a circuit diagram according to the present invention, the first block 10 of the portion shown by the dotted line is the same as the first diagram, the present invention is that the current amplifier circuit 20 is added to the first block 10 It is the composition.

제1블럭(10)의 출력노드(11)에 전류증폭회로(20)의 출력단이 연결되는데, 상기 전류증폭회로(20)는 자기바이어스 회로로 트랜지스터(Q6)의 베이스에 전원단(Vcc)으로 부터 저항(R6, R7)의 분압된 기준전압이 인가되고, 트랜지스터(Q6)의 콜렉터에 과도전류흐름방지용 저항(R5)이 연결되며, 상기 트랜지스터(Q6)의 에미터로 부터 과도전류 흐름방지용 저항(R4)을 접속하여 상기 출력노드(11)에 접속되도록 한다.The output terminal of the current amplifier circuit 20 is connected to the output node 11 of the first block 10. The current amplifier circuit 20 is a magnetic bias circuit, and the power terminal Vcc is connected to the base of the transistor Q6. The divided reference voltages of the resistors R6 and R7 are applied, and the resistor R5 is connected to the collector of the transistor Q6, and the resistor for preventing the transient current flow from the emitter of the transistor Q6. R4 is connected to be connected to the output node 11.

제4도는 본 고안에 따른 이득 조절 시간 특성도이다.4 is a gain adjustment time characteristic diagram according to the present invention.

따라서 본 고안의 구체적 일실시예를 제3, 4도를 참조하여 상세히 설명하면, 영상신호가 없는 무신호시 트랜지스터(Q5)가 오프되고 트랜지스터(Q3)가 온되어 전류 밀러회로인 트랜지스터(Q1, Q2)가 온된다.Therefore, when a specific embodiment of the present invention is described in detail with reference to FIGS. 3 and 4, the non-signal-free transistor Q5 without an image signal is turned off and the transistor Q3 is turned on so that the transistor Q1 is a current miller circuit. Q2) is turned on.

이때 제1도 설명에서 상술한 바와 같이 트랜지스터(Q4)가 오프이르로 트랜지스터(Q2)를 통해 캐패시터(C1)에 충전되며 출력전압(VL1)은 하기 (1)식과 같다.At this time, as described above with reference to FIG. 1, the transistor Q4 is charged to the capacitor C1 through the transistor Q2 and the output voltage VL1 is expressed by Equation 1 below.

VL1 : 출력전압, I : 정전류, C1 : 자동이득 조절캐패시터, t : 충전시간,VL1: output voltage, I: constant current, C1: automatic gain control capacitor, t: charging time,

여기에 전류증폭회로(20)가 부가되므로 최종 출력전압(VL2)을 계산해 보면 하기(2)식과 같다.Since the current amplifier circuit 20 is added thereto, the final output voltage VL2 is calculated as shown in Equation 2 below.

i(t) : 전류증폭회로에 의한 전류.i (t): Current by the current amplifier circuit.

즉, 전원(Vcc) 인가시 저항(R6, R7)에 의해 기준전압이 형성되어 트랜지스터(Q6)가 온되어지는데 (: 트랜지스터(Q6)의 베이스-에미터간 전압)이때 저항(R5)과 트랜지스터(Q6)의 콜렉터를 통해 저항(R4)을 지나 캐패시터(C1)에 상기 (2)식의 결과와 같이 빨리 충전되며, 이 결과는 제4도와 같으므로 충전시간이 전류 증폭회로(20)에 의해 흘려주는 전류만큼 신속히 충전됨을 알 수 있다.That is, when the power supply Vcc is applied, the reference voltage is formed by the resistors R6 and R7, and the transistor Q6 is turned on ( : The base-emitter voltage of the transistor Q6, through the resistor R5 and the collector of the transistor Q6, through the resistor R4 is quickly charged to the capacitor C1 as the result of the above (2), This result is the same as in FIG. 4, and thus, it can be seen that the charging time is rapidly charged by the current flowing by the current amplifier circuit 20.

예를 들어 기본적으로 전류 증폭회로(20)에서 저항(R6, R7)에 의한 분압에 의해 트랜지스터(Q6)를 구동하고 저항(R4)을 통해 캐패시터(C1)에 2.7V정도 항상 충전되고 있다면 상기 캐패시터(C1)에 충전할 수 있는 최고값이 4.5V 정도일때 우성 이미 충전되어 있는 2.7V부터 트랜지스터(Q2)를 통해 충전이 시작되므로 충전시간을 훨씬 신속히 가져갈 수 있다. 그러나 영상신호가 있을시 제1도에서 설명한 것과같이 트랜지스터(Q4)가 온되어 캐패시터(C1)의 충전상태를 방전하더라도 전류 중폭회로(20)에 의해 항상 일정 전류가 흘려 충전되어 있으므로 순간적으로 영상신호가 없더라도 충전이 신속히 이루어져 층방전에 의한 응답속도가 빨라져 이득 조절을 신속히 제어하므로 화면의 무너지는 현상이 제거된다.For example, if the current amplifier circuit 20 drives the transistor Q6 by the voltage division by the resistors R6 and R7, and the capacitor C1 is always charged about 2.7V through the resistor R4, the capacitor When the maximum value that can be charged to (C1) is about 4.5V, charging starts through the transistor (Q2) from 2.7V which is dominantly charged, so that charging time can be taken much faster. However, when there is an image signal, as described in FIG. 1, even when the transistor Q4 is turned on to discharge the state of charge of the capacitor C1, the current signal is instantaneously charged by the current width circuit 20. Even if there is no, the charging is quick and the response speed by the layer discharge is fast, and the gain control is quickly controlled, thereby eliminating the collapse of the screen.

따라서 캐패시터(C1)의 충전이 빨리 이루어지므로 용량이 커져도 문제가 없으며, 상기 감도는 용답속도 상승에 의해 순간적으로 발생되는 방해 전파에 대해서도 화면이 쉽게 무너지는 것을 방지한다.Therefore, since the charge of the capacitor C1 is performed quickly, there is no problem even if the capacity is increased, and the sensitivity prevents the screen from easily collapsing even with the jammer generated by the rise of the solution speed.

상술한 바와같이 자동이득 조절 시간을 단축하여 동작을 안정화하고 칩면적에 구애됨이 없이 집적화에 용이하며 이득조절에 우수한 특성을 갖는 이점이 있다.As described above, the automatic gain adjustment time is shortened to stabilize the operation, and there is an advantage in that it is easy to integrate and excellent in gain control without being concerned with the chip area.

Claims (1)

트랜지스터(Q1-Q2)로 구성된 차동 증폭회로와, 상기 차동증폭회로의 구동에 따라 트랜지스터(Q1, Q2)의 동작으로 증폭전류를 공급하는 전류 밀러회로와, 상기 차동증폭회로의 영상검파신호 유무에 따라 캐패시터(C1)로 부터 충방전되고, 상기 캐패시터(C1)의 충방전 DC 레벨에 의해 출력단(01)을 통해 증폭부의 이득 제어 신호로 인가하되, 캐패시터(C1)로의 충방전에 따른 시정수에 의해 텔레비젼 수상기의 영상신호와 주사선과의 발생이득을 조절 하는 자동이득 조절시간 제어회로에 있어서, 전원단(Vcc)으로 부터 저항(R6-R7)에 의한 분압이 트랜지스터(Q6)의 베이스에 인가되도록 연결하고, 상기 전원단(Vcc)으로 부터 과도전류 흐름방지용 저항(R5)을 트랜지스터(Q6)의 콜렉터에 연결하며, 상기 트랜지스터(Q6)의 에미터로 부터 저항(R4)을 연결하고, 상기저항(R4)을 상기 출력단(01)에 접속하여 상기 저항(R6, R7)에 의한 기준 바이어스 전압에 의해 걸리는 만큼 트랜지스터(Q6)을 통해 일정 전압 레벨을 캐패시터(C1)에 계속 유지시켜 영상 신호 유무에 따른 이득 제어 응답 속도를 신속히 조절되도록 구성됨을 특징으로 하는 회로.A differential amplification circuit composed of transistors Q1-Q2, a current mirror circuit for supplying an amplifying current in operation of transistors Q1 and Q2 according to the operation of the differential amplifier circuit, and the presence or absence of an image detection signal of the differential amplifier circuit. Accordingly, it is charged and discharged from the capacitor C1, and applied to the gain control signal of the amplifier part through the output stage 01 by the charge / discharge DC level of the capacitor C1, but to the time constant according to the charge / discharge to the capacitor C1. In the automatic gain adjustment time control circuit for adjusting the generation gain between the video signal of the television receiver and the scanning line, the voltage division by the resistors R6-R7 is applied from the power supply terminal Vcc to the base of the transistor Q6. And a resistor R5 for preventing transient flow from the power supply terminal Vcc to a collector of transistor Q6, a resistor R4 from an emitter of transistor Q6, and the resistor (R4) Gain control response according to the presence or absence of an image signal by maintaining a constant voltage level in the capacitor C1 through the transistor Q6 as long as it is connected to the output terminal 01 by the reference bias voltages of the resistors R6 and R7. Circuitry, configured to adjust speed quickly.