KR910003956Y1 - 2모드형 디스플레이 장치의 화면 크기 조정회로 - Google Patents

2모드형 디스플레이 장치의 화면 크기 조정회로 Download PDF

Info

Publication number
KR910003956Y1
KR910003956Y1 KR2019880010564U KR880010564U KR910003956Y1 KR 910003956 Y1 KR910003956 Y1 KR 910003956Y1 KR 2019880010564 U KR2019880010564 U KR 2019880010564U KR 880010564 U KR880010564 U KR 880010564U KR 910003956 Y1 KR910003956 Y1 KR 910003956Y1
Authority
KR
South Korea
Prior art keywords
screen size
transistor
voltage
circuit
mode
Prior art date
Application number
KR2019880010564U
Other languages
English (en)
Other versions
KR900002074U (ko
Inventor
백영돈
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880010564U priority Critical patent/KR910003956Y1/ko
Publication of KR900002074U publication Critical patent/KR900002074U/ko
Application granted granted Critical
Publication of KR910003956Y1 publication Critical patent/KR910003956Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

2모드형 디스플레이 장치의 화면 크기 조정회로
제 1 도는 종래의 회로도.
제 2 도는 본 고안의 실시예에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
A : 수평편향회로 B : 전압강하회로
C : 모드 판별회로
본 고안은 2모드형 디스플레이 장치의 화면 크기 조정회로에 관한 것이다.
종래에는 주파수 변화에 따른 화면 크기를 맞추기위해 제 1 도에 도시된 바와같이 모드 판별신호에 따라 릴레이(RL)를 구동시켜 공진 콘덴서(C1, C2)의 값을 변동시킴으로써 고압 및 화면의 크기를 조정하였었다.
상기와 같이 릴레이를 동작시키기 때문에 모드 변환시 화면에 노이즈가 발생하고, 전류용량이 큰 릴레이와 2개의 공진 콘덴서를 사용하기 때문에 가격이 상승되는 요인이 있었다.
본 고안의 목적은 간단한 회로 소자를 이용하여 주파수 변화에 따른 화면의 크기를 일정하게 조절하므로써 가격을 절감시킬 수 있는 2모드형 디스플레이 장치의 화면 크기 조정회로를 제공하는데 그 목적이 있다.
본 고안의 다른 목적은 각 모드에 따라 수평편향 회로의 전원전압을 변화시켜 모드 변환시 화면에 발생되는 노이즈를 제거할 수 있는 2모드형 디스플레이 장치의 화면 크기 조정회로를 제공하는데 그 목적이 있다. 동일한 회로구성에서 수평주파수가 낮아지면 고압이 높아지므로 화면의 크기가 작아지게 되고, 반대로 수평주파수가 높아지면 고압이 낮아져 화면의 크기가 커지게 된다.
따라서, 본 고안에서는 높은 주파수의 모드로 동작할 경우에는 수평편향 회로에 전원(B1 +)이 그대로 인가 되어 고압을 변동시키지 않으며, 낮은 주파수의 모드로 동작할 경우에는 전원전압(B1 +)을 강하시켜 수평 편향회로에 낮은 전압을 인가시키므로써 주파수가 낮은 상태에서도 화면의 크기를 동일하게 유지시키는 것을 특징으로 한다.
이하에 첨부된 제 2 도에 의거하여 본 고안의 실시예를 상세히 설명한다.
제 2 도는 본 고안의 회로도로서, 트랜지스터(Q1), 콘덴서(C1, C2), 다이오드(D1), 코일(L1) 및 플라이백 트랜스(FBT)로 구성된 블럭(A)은 통상의 수평편향회로이고, 저항(R1-R6), 트랜지스터(Q2, Q3)로 구성된 블럭(B)은 주파수 변화에 따른 모드판별회로(C)의 레벨을 감지하여 전압을 강하시키는 자동전압강하 회로를 나타낸다.
트랜지스터(Q2)는 모드판별회로(C)에서 출력되는 제어신호를 받아 전압 강하용 트랜지스터(Q3)를 구동시키기 위한 구동트랜지스터이고, 트랜지스터(Q3)는 주파수변화에 따른 전압(B1 +)을 가변시키기 위한 트랜지스터이며, 전원(B1 +)은 수평편향회로(A)의 전원공급용이고, 전원(B2 +)은 전원전압(B1 +)을 가변시키는 트랜지스터(Q3)구동용 전원이며, 저항(R1, R2, R3)은 전류 제한용 저항, 저항(R5)은 트랜지스터(Q3)의 바이어스 저항용 저항이다.
먼저, 높은 주파수의 모드로 동작할 경우에는 모드 판별회로(C)에서 로우레벨의 판별신호가 출력되고, 이신호는 트랜지스터(Q2)의 베이스에 인가되어 트랜지스터(Q2)를 오프시킨다. 저항(R5)을 통해 전압강하가 나타나지 않으므로 트랜지스터(Q3)도 오프되어 점(P)의 전압은 변동되지 않는다.
따라서, 전압(B1 +)이 저항(R1, R2)을 통해 수평편향회로(A)의 플라이백 트랜스(FBT)에 인가되고, CRT의 에노우드에 인가되는 고압도 변동되지 않아 화면의 크기는 일정하게 유지된다.
다음, 낮은 주파수의 모드로 동작하는 경우에는 모드판별회로(C)에서 하이레벨의 신호가 출력되고, 이 하이레벨신호가 트랜지스터(Q2)에서 하이레벨의 신호가 출력되고, 이 하이레벨 신호가 트렌지스터(Q2)의 베이스에 인가되므로 순방향 바이어스가 되어 트랜지스터(Q2)가 온된다. 따라서, 전압(B2 +)이 저항(R4)을 통해 트랜지스터(Q2)에 인가되어 저항(R5)을 통해 전류가 흐르게 되고, 저항(R5)을 통해 전압강하가 발생하여 트랜지스터(Q3)를 동작시키게 되므로 전압(B1 +)이 트랜지스터(Q3)와 저항(R6)을 통해 접지로 흐르게 된다.
따라서, 점(P)의 전압이 낮아져 저항(R2)을 통해 수평편향회로(A)의 플라이백 트랜스(FBT)에 인가되므로 트랜스(FBT)의 인가전압이 작아져 CTR의 에노우드에는 일정고압이 인가되고, 따라서 주파수의 가변에 의해 화면크기가 작아지는 것을 방지할 수 있어 주파수가 낮은 상태에서도 화면의 크기를 동일하게 유지할 수 있게 된다.
종래에는 화면 크기 및 고압을 조정하기 위해 공진콘덴서와 릴레이 등을 사용하였기 때문에 모드절환시 화면에 노이즈가 발생하고 대용량의 릴레이를 사용하기 때문에 가격이 상승되는 문제점이 있었으나, 본 고안에서는 몇 개의 수동소자 및 릴레이를 사용하여 화면 크기 및 고압을 조정하므로 모드 변환에 따라 수평편향회로에 일정한 고압을 인가하기 때문에 화면에 노이즈가 발생되는 것을 방지할 수 있을 뿐만 아니라 가격을 절감시킬수 있는 이점이 있다.

Claims (1)

  1. 모드판별회로(C)의 출력이 베이스에 접속된 트랜지스터(Q2)의 에미터를 주파수변화에 따른 전압가변용 트랜지스터(Q3)의 베이스에 연결하여서, 모드판별회로(C)의 출력에 의해 트랜지스터(Q2, Q3)를 구동시켜 수평편향회로(A)의 플라이백 트랜스(FBT)에 주파수변화에 따른 가변전압을 인가하므로써 일정고압을 CRT의 애노우드에 인가하여 화면크기를 일정하게 유지시키는 것을 특징으로하는 2모드형 디스플레이장치의 화면 크기 조정회로.
KR2019880010564U 1988-06-30 1988-06-30 2모드형 디스플레이 장치의 화면 크기 조정회로 KR910003956Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880010564U KR910003956Y1 (ko) 1988-06-30 1988-06-30 2모드형 디스플레이 장치의 화면 크기 조정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880010564U KR910003956Y1 (ko) 1988-06-30 1988-06-30 2모드형 디스플레이 장치의 화면 크기 조정회로

Publications (2)

Publication Number Publication Date
KR900002074U KR900002074U (ko) 1990-01-19
KR910003956Y1 true KR910003956Y1 (ko) 1991-06-08

Family

ID=19276982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880010564U KR910003956Y1 (ko) 1988-06-30 1988-06-30 2모드형 디스플레이 장치의 화면 크기 조정회로

Country Status (1)

Country Link
KR (1) KR910003956Y1 (ko)

Also Published As

Publication number Publication date
KR900002074U (ko) 1990-01-19

Similar Documents

Publication Publication Date Title
RU2130235C1 (ru) Устройство для регулировки яркости и контраста в телевизионном приемнике
CA1280204C (en) Regulating power supply for video display apparatus
US4645989A (en) Frequency switching circuit for multiple scan rate video display apparatus
KR910003956Y1 (ko) 2모드형 디스플레이 장치의 화면 크기 조정회로
KR100688133B1 (ko) 동적 초점 전압 진폭 제어기
US4831311A (en) High voltage stabilizing circuit for prevention of overheating
KR0140989B1 (ko) 텔레비젼 표시 장치용 전원 공급 장치
KR930007237Y1 (ko) 모니터의 출력 전압 조정 회로
KR920004942Y1 (ko) 방송신호의 세기를 이용한 자동 샤프니스회로
EP1248457B1 (en) Centering circuit using Darlington transistor
KR920006878Y1 (ko) 자동 수직 센터링 회로
KR200235005Y1 (ko) Fm 검파회로의 루프필터
KR930006185Y1 (ko) 자동 밝기 조정회로
KR100271819B1 (ko) 수평 편향 신호의 조정 장치
KR940005072Y1 (ko) 모니터의 고압 안정화 장치
KR910003669Y1 (ko) 수직크기 보상회로
KR100222903B1 (ko) 모니터의 화면 안정화 회로
KR200158543Y1 (ko) 모니터의 화면크기변화 보상회로
US4864196A (en) Line scanning and accelerating voltage generating circuit
JP2516098B2 (ja) 画像表示装置
KR920001483Y1 (ko) 칼라 tv의 자동휘도 제한회로
KR910003653Y1 (ko) 고압안정화 회로
KR900001454Y1 (ko) Tv 수상기용 고전압 안정화 장치
KR940002188Y1 (ko) 모니터 화면 안정화 회로
KR940005876B1 (ko) 칼라 콘버젼스 자동 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970529

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee