KR910003376B1

KR910003376B1 - Power supply in case of interruption of electric power

Info

Publication number: KR910003376B1
Application number: KR1019870003313A
Authority: KR
Inventors: 김형규
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-04-04
Filing date: 1987-04-04
Publication date: 1991-05-28
Also published as: KR880013098A

Abstract

The method for preventing the abnormal process of the cash register in case of the power failure comprises: (a) requesting the emergency interrupt to a main processor (6) when detecting the power failure state at a sensor (5); (b) quitting to send the various command providing to a sub-processor (7) or peripheral devices, and providing the power failure identification signal; (c) applying the identification signal as an interrupt signal to the sub-processor through an interrupt generator (10); and (d) recognising the power failure state at the sub processor after completing the operation of the peripheral devices.

Description

전자식 금전 등록기의 정전 처리방법How to handle blackout of electronic cash register

제 1 도는 종래의 회로도.1 is a conventional circuit diagram.

제 2 도는 본 발명의 회로도.2 is a circuit diagram of the present invention.

제 3 도는 본 발명에서 사용하는 프로세서 1의 프로그램 플로우챠트.3 is a program flowchart of processor 1 used in the present invention.

제 4 도는 본 발명에서 사용하는 프로세서 2의 프로그램 플로우챠트.4 is a program flowchart of processor 2 for use in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 정전 감지부 6 : 프로세서 15: power failure detection unit 6: processor 1

7 : 프로세서 2 10 : 인터럽트 발생부7: processor 2 10: interrupt generator

11 : 프린터 12 : 디스플레이11: printer 12: display

13 : 시계 R₁-R₈: 저항13: clock R ₁ -R ₈ : resistance

C₂: 콘덴서 CP : 비교기C ₂ : Capacitor CP: Comparator

Q₁: 트랜지스터Q ₁ : Transistor

본 발명은 두개의 이상의 프로세서(PROCESSOR)를 갖는 전자식 금전 등록기의 사용중에 정전이 될 경우 시스템의 정확한 데이타 처리를 행하여 프로세서 및 주변기기의 이상 동작을 방지해 주기 위한 전자식 금전 등록기기의 정전 처리 방법에 관한 것이다.The present invention relates to a method for processing an outage of an electronic cash register for preventing an abnormal operation of a processor and a peripheral device by performing accurate data processing of a system when an outage occurs during use of an electronic cash register having two or more processors. will be.

종래의 전자식 금전 등록기에 대한 정전 처리 방식은 제 1 도와 같이 하나의 정전 감지부(5)를 이용하여 두개의 프로세서 즉 메인 프로세서 1(6)과 서브 프로세서 2(7)를 동시에 인터럽트(INTERRUPT)시켜 주어 두개의 프로세서에서 각각 수행중이던 프로그램을 중단시키고 인터럽트 루틴을 수행하도록 되어 있기 때문에 메인 프로세서 1(6)의 명령을 받아 프린터, 디스블레이, 세계등의 주변기기를 제어하는 서브 프로세서 2(7)가 동작중에 정전이 되었을 경우에는 난수 프린터, 이상 디스플레이, 시계의 주정확성등의 시스템 에러가 발생되는 것이었다.Conventional power failure processing method for the electronic cash register by using a single power failure detection unit 5 as shown in the first diagram to interrupt (Interrupt) the two processors (main processor 1 (6) and sub-processor 2 (7) at the same time The main processor 1 (6) receives instructions from the main processor 1 (6) and the subprocessor 2 (7) controls peripherals such as printers, displays, and the world. In the event of a power outage, system errors such as random number printers, abnormal displays, and accuracy of the clock were generated.

본 발명의 목적은 두개의 프로세서를 사용하는 금전 등록기에 있어서, 정전시 인터럽트를 행하는 우선 순위를 부여하여 순차적으로 인터럽트되게 하므로써 정전시 발생되는 주변기기의 이상 동작을 방지할 수 있도록 한 것으로 정전 감지부의 정전 감지 신호를 이용하여 모든 주변기기 및 프로세서를 제어하는 메인 프로세서의 최우선 순위 인터럽트를 요구하여 서브 프로세서에 대한 명령 및 주변기기 구동 명령 송출을 중단시키는 한편 서브 프로세서에 별도의 정전 인식 신호를 송출하여 서브 프로세서가 인터럽트 루틴을 수행하게 하여 시스템 및 주변기기 에러를 방지하는 것이다.An object of the present invention is to provide a priority for interruption in the event of a power failure in a cash register using two processors, so as to prevent abnormal operation of peripheral devices generated during power failure by interrupting sequentially. By requesting the highest priority interrupt of the main processor that controls all peripherals and processors using the sense signal, it interrupts the sending of instructions to the subprocessor and the peripheral drive command, and sends a separate power failure recognition signal to the subprocessor so that the subprocessor interrupts. It allows you to perform routines to prevent system and peripheral errors.

이를 제 2 도에 의하여 상세히 설명하는 다음과 같다.This will be described in detail with reference to FIG. 2.

제 2 도는 본 발명의 회로도로서 정전 상태를 감지하여 메인 프로세서 1(6)의 인터럽트 단자(INT 0)에 정전 감지 신호를 인가시키는 정전 감지부(5)는 저항(R₁)(R₂)으로 분배되는 전압(Vcc)이 비교기(CP)의 반전 입력단자(-)에 인가되게 구성하고 비반전 입력단자(+)에는 저항(R₃)(R₄)이 콘덴서(C₁)와 연결되어 전원(B⁺)이 인가되게 구성한 후 비교기(CP)의 출력단자가 메인 프로세서 1(6)의 인터럽트 단자(INT 0)에 연결되게 구성한다.2 is a circuit diagram of the present invention, the power failure detection unit 5 for detecting a power failure state and applying a power failure detection signal to the interrupt terminal INT 0 of the main processor 1 (6) is a resistor R ₁ (R ₂ ). The divided voltage Vcc is configured to be applied to the inverting input terminal (-) of the comparator CP. The non-inverting input terminal (+) has a resistor (R ₃ ) (R ₄ ) connected to the capacitor (C ₁ ) to supply power. After (B ⁺ ) is applied, the output terminal of the comparator (CP) is connected to the interrupt terminal (INT 0) of the main processor 1 (6).

상기 정전 감지부(5)의 정전 감지 신호를 받는 메인 프로세서 1(6)에서는 서브 프로세서 2(7)에 대한 명령 및 주변기기의 구동 명령 송출을 중단시키는 한편 출력단자(PB)로 별도의 정전 인식 신호를 출력시키고 상기 메인 프로세서 1(6)의 정전 인식 신호는 저항(R₆-R₈)과 콘덴서(C₂)가 연결된 트랜지스터(Q₁)로 구성된 인터럽트 발생부(10)에 인가되어 서브 프로세서 2(7)의 인터럽트 신호를 인가시키게 구성한다.The main processor 1 (6) receiving the power failure detection signal of the power failure detection unit 5 stops the transmission of the command to the subprocessor 2 (7) and the driving command of the peripheral device, and a separate power failure recognition signal to the output terminal PB. The power failure recognition signal of the main processor 1 (6) is applied to the interrupt generator 10 consisting of a transistor (Q ₁ ) connected to the resistors (R ₆ -R ₈ ) and the capacitor (C ₂ ) to the subprocessor 2 The interrupt signal of (7) is configured to be applied.

그리고 서브 프로세서 2(7)는 메인 프로세서 1(6)의 명령을 받아 프린터(1), 디스플레이(12), 시계(13)의 구동을 제어하는 한편 인터럽트 발생부(10)에서 인터럽트 신호에 의하여 정전을 인식할 수 있게 구성된다.Sub-processor 2 (7) receives the command of main processor 1 (6) to control the driving of the printer 1, the display 12, the clock 13, the power failure by the interrupt signal from the interrupt generator 10 It is configured to recognize.

이와 같이 구성된 본 발명에서 정전 감지부(5)는 정전 상태를 감지하여 메인 프로세서 1(6)에 정전 감지 신호를 인가시키는 것으로 비교기(CP)의 반전 입력단자(-)에는 전원(Vcc)이 저항(R₁)(R₂)을 통하여 인가되게 하고 비반전 입력단자(+)에는 콘덴서(C₁)와 저항(R₃)(R₄)에 의한 기준 전압이 인가되게 하여 정상적인 전원(Vcc)이 인가될 경우에는 비교기(CP)의 반전 입력단자(-) 전위가 비반전 인력단자(+)의 기준 전압보다 높아 로우레벨이 출력되게 되고 정전시에는 비반전 입력단자(+)의 기준 전압이 높아 하이레벨이 출력되게 된다.In the present invention configured as described above, the power failure detection unit 5 detects a power failure state and applies a power failure detection signal to the main processor 1 (6). The power supply Vcc is applied to the inverting input terminal (-) of the comparator CP. It is applied through (R ₁ ) (R ₂ ) and the reference voltage by capacitor (C ₁ ) and resistor (R ₃ ) (R ₄ ) is applied to non-inverting input terminal (+). When applied, the inverting input terminal (-) potential of the comparator (CP) is higher than the reference voltage of the non-inverting attraction terminal (+) to output a low level, and during the power failure, the reference voltage of the non-inverting input terminal (+) is high. The high level will be output.

이때 저항(R₅)은 풀업(PULL UP) 저항이다.In this case, the resistor R ₅ is a pull up resistor.

따라서 정전 감지부(5)에서는 정전이 되었을 경우 하이레벨의 정전 감지 신호를 메인 프로세서 1(6)의 인터럽트 단자(INT 0)에 인가시켜 주어 메인 프로세서 1(6)의 최우선 순위 인터럽트를 요구하게 되므로 메인 프로세서 1(6)에서는 제 3 도의 프로그램을 수행한다.Therefore, when the power failure is detected, the power failure detection unit 5 applies a high level power failure detection signal to the interrupt terminal INT 0 of the main processor 1 (6), thereby requesting the highest priority interrupt of the main processor 1 (6). The main processor 1 (6) executes the program of FIG.

즉 메인 프로세서 1(6)에서는 제 3 도의 프로그램과 같이 초기 '변수 초기화'를 시키는 한편 '각 회로 초기화'를 시킨 후 '통상의 기능수행'으로 금전 등록기의 일반적인 기능을 수행하다가 정전시 정전 감지부(5)로부터 정전 감지 신호가 발생하게 되면 '점프 인터럽트 처리 루틴'으로 들어가 '처리중 데이타 대피'를 실행하므로써 이제까지 처리중인 데이타를 안전하게 저장하는 한편 '프로세서 2로 프린터, 디스플레이, 시계 구동 명령 송출 중단'을 행하고 이와 동시에 '프로세서 1의 PB에 "H" 레벨 신호 송출'을 행한 후 '정지 모우드'를 수행하게 되는 것이다.In other words, the main processor 1 (6) performs initial functions such as 'initialization of variables' and 'initialization of circuits' as shown in the program of FIG. 3, and then performs general functions of the cash register by performing 'normal functions'. If a power failure detection signal is generated from (5), enter the jump interrupt processing routine and execute data evacuation during processing to safely store the data being processed and stop sending the printer, display, and clock operation commands to the processor 2. At the same time, "H" level signal is sent to PB of processor 1, and then "stop mode" is performed.

이와 같이 메인 프로세서 1(6)에서는 일반적인 금전 등록기의 기능을 수행하는 도중에 정전 감지부(5)로부터 정전 감지 신호가 인터럽트 단자(INT 0)에 인가되게 되면 최우선 인터럽트 처리 루틴으로 들어가 그동안 수행중이던 프로그램 및 서브 프로세서 2(7)가 주변장치인 프린터(11), 디스플레이 2(7)가 주변장치인 프린터(11), 디스플레이(12), 시계(13) 구동을 할 수 있는 명령 송출을 중단시키는 한편 출력단자(PB)로 정전 인식 신호를 출력시킨 후 정지 모우드를 수행하게 된다.As described above, in the main processor 1 (6), when the power failure detection signal is applied to the interrupt terminal INT 0 while performing the function of the general cash register, the main processor 1 (6) enters the highest priority interrupt processing routine, and Subprocessor 2 (7) stops sending commands that can drive the printer 11, which is the peripheral device, display 11, which is the printer 11, the display 12, and the clock 13. After outputting the blackout recognition signal to the terminal PB, the stop mode is performed.

그리고 메인 프로세서 1(6)의 출력단자(PB)에서 출력된 하이레벨의 정전 인식 신호는 인터럽트 발생부(10)의 트랜지스터(Q₁)의 베이스에 인가되어 트랜지스터(Q₁)의 콜렉터 측을 로우레벨로 떨어 뜨리게 되고 상기 트랜지스터(Q₁)의 콜렉트 출력은 인터럽트 신호로 서브 프로세서 2(7)의 인터럽트 단자(INT 0)에 인가되게 된다.In addition, the high level power failure recognition signal output from the output terminal PB of the main processor 1 (6) is applied to the base of the transistor Q ₁ of the interrupt generator 10 to bring the collector side of the transistor Q ₁ low. It drops to the level and the collect output of the transistor Q ₁ is applied to the interrupt terminal INT 0 of the subprocessor 2 7 as an interrupt signal.

즉 정전이 되었을 경우는 서브 프로세서 2(7)의 인터럽트 단자(INT 0)에 하이레벨이 인가되게 되나 정전이 되었을 경우는 인터럽트 발생부(10)에서 로우레벨을 인가시키게 된다.That is, when a power failure occurs, a high level is applied to the interrupt terminal INT 0 of the subprocessor 2 (7), but when a power failure occurs, the interrupt generator 10 applies a low level.

이같이 인터럽트 단자(INT 0)에 인터럽트 신호가 인가되면 서브 프로세서 2(7)는 제 4 도의 프로그램과 같이 초기 '변수 초기화'와 '각 회로 초기화'를 시킨 후 '프린터, 디스플레이, 시계 등 통상의 기능 수행'을 하다가 인터럽트 발생부(10)의 인터럽트 신호에 의하여 '점프 인터럽트 루틴'으로 들어가 '처리중 데이타 대피'를 시킨 후 '정지 모우드'를 수행하게 된다.When the interrupt signal is applied to the interrupt terminal (INT 0), the subprocessor 2 (7) performs initial 'variable initialization' and 'initialization of each circuit' as shown in the program of FIG. 'Enter the jump interrupt routine' by the interrupt signal of the interrupt generator 10 to perform the 'stop mode' after evacuating the data during processing.

이때 서브 프로세서 2(7)는 정전시 메인 프로세서 1(6)에서 주변기기 세어 명령이 중단되고 인터럽트 발생부(10)를 통하여 인터럽트를 요구하였기 때문에 주변기기인 프린터(11), 디스플레이(12), 시계(13) 등의 구동을 끝낸 상태이므로 정전이 되더라도 이상 동작을 하지 않게 된다.At this time, the subprocessor 2 (7) stopped the counting of peripheral devices in the main processor 1 (6) during power outage and requested an interrupt through the interrupt generator 10, so that the peripheral devices such as the printer 11, the display 12, the clock ( 13) Since the driving of the lamp is finished, abnormal operation does not occur even in the event of a power failure.

즉 서브 프로세서 2(7)는 제 4 도의 프로그램과 같이 정전시 메인 프로세서(1)에서는 주변기기의 제어 명령 송출을 중단하고 인터럽트 신호를 송출하였으므로 곧바로 인터럽트 처리루틴으로 들어가 프로그램을 수행할 수 있기 때문에 종래와 같이 두개의 프로세서에 인터럽트를 동시에 요구하여 각각 처리할 때 발생되는 주변기기 및 프로세서의 이상 동작을 방지할 수 있다.That is, since the subprocessor 2 (7) interrupts the control instruction of the peripheral device and transmits the interrupt signal at the time of power failure like the program of FIG. 4, the subprocessor 2 (7) can immediately enter the interrupt processing routine to execute the program. Likewise, interrupts can be requested from two processors at the same time, thereby preventing abnormal operation of the peripheral device and the processor that occur when each is processed.

이상에서와 같이 본 발명은 비교기를 이용하여 정전을 감지하고 감지된 정전 감지 신호를 이용하여 모든 주변기기 및 서브 프로세서를 제어하는 메인 프로세서의 최우선 순위 인터럽트를 요구하여 수행중인 프로그램 즉 서브 프로세서에 대한 명령과 프린터, 디스플레이, 시계 등의 주변장치 구동 명령 송출을 중단하고 서브 프로세서가 정전을 인식할 수 있도록 별도의 신호를 송출하여 서브 프로세서의 인터럽트를 요구하여 인터럽트 루틴을 수행하게 하므로써 주변기기의 동작을 완료한 상태에서 서브 프로세서가 정전을 인식할 수 있도록 하여 시스템 및 주변기기의 에러를 방지할 수 있는 효과가 있는 것이다.As described above, the present invention uses a comparator to detect a power failure and uses a sensed power failure detection signal to request the highest priority interrupt of a main processor that controls all peripheral devices and subprocessors. Completed the operation of peripheral devices by stopping the sending of peripheral device drive command such as printer, display, clock, etc. and sending out a separate signal so that the subprocessor can recognize the power failure. In this way, the subprocessor can recognize the power failure, thereby preventing the errors of the system and the peripherals.

Claims

메인 프로세서 1(6)의 명령을 받아 서브 프로세서 2(7)에서 프린터(11), 디스플레이(12), 시계(13) 등의 주변기기를 제어하는 전자식 금전 등록기에 있어서, 정전 감지부(5)에서 감지한 정전 감지 신호를 메인 프로세서 1(6)에 인가시켜 최우선 인터럽트를 요구하고 메인 프로세서 1(6)에서는 상기 인터럽트에 의하여 서브 프로세서 2(7)에 대한 명령 및 주변기기의 구동 명령 송출을 중단시키는 한편 별도의 정전 인식 신호를 출력시키며 상기 정전 인식 신호는 인터럽트 발생부(10)를 통하여 서브 프로세서 2(7)에 인터럽트 신호를 인가시켜 주변기기의 동작을 완료한 상태에서 서브 프로세서 2(7)가 정전을 인식하게 하는 전자식 금전 등록기의 정전 처리 방법.In the electronic cash register which receives a command of the main processor 1 (6) to control the peripheral devices such as the printer 11, the display 12, the clock 13 in the sub-processor 2 (7), the power outage detection unit (5) The interruption detection signal is applied to the main processor 1 (6) to request the highest priority interrupt, and the main processor 1 (6) stops sending the command to the subprocessor 2 (7) and the driving command of the peripheral device by the interrupt. A separate outage detection signal is output, and the outage recognition signal is applied to the subprocessor 2 (7) through the interrupt generator 10 so that the subprocessor 2 (7) stops power failure while the peripheral device is completed. The blackout processing method of the electronic cash register to make it aware.