KR910002763Y1

KR910002763Y1 - 온. 오프 제어 가능한 과전류 보호회로

Info

Publication number: KR910002763Y1
Application number: KR2019880018250U
Authority: KR
Inventors: 맹정재
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1988-11-05
Filing date: 1988-11-05
Publication date: 1991-04-27
Also published as: KR900010909U

Abstract

내용 없음.

Description

온. 오프 제어 가능한 과전류 보호회로

제1도는 종래의 회로도.

제2도는 본 고안의 회로도.

* 도면의 주요부분에 대한 부호의 설명

R1-R13 : 저항 Q1,Q4 : PNP형 트랜지스터

Q2,Q3,Q5,Q6 : NPN형 트랜지스터 ZD : 제너다이오드

C1,C2 : 콘덴서

본 고안은 시스템의 전원공급에 있어서 과전류 입력에 따른 회로 보호에 관한 것으로, 특히 온.오프 제어 가능한 과전류 보호회로에 관한 것이다.

일반적으로 전원회로는 전자 기기의 양호한 전력을 공급하는 것이지만 전원측 혹은 부하측에 이상이 생겼을때에는 어떤 방법으로든지 시스템 전체의 보호를 고려해야 한다.

이때 보호 회로에는 여러 가지 성능이 요구되는데 보호 회로를 설치함으로써 전자 기기의 성능을 저하시키지 않을것, 부하 단락 혹은 과부하등의 이상이 발생하였을 때에 회로 소자가 파괴하기 전에 응답할것, 외래의 노이즈 등에 오동작 하지 않을 것 등을 들수 있다. 또, 보호회로에는 보호 동작이 한번 일어나면 그대로의 상태가 계속되는 클램프형과 보호동작이 한번 일어나더라도 그 원인이 제거되면 자동적으로 정상적인 동작으로 되돌아가는 자동 복귀형이 있다.

상기한 바와 같이 과전류 보호를 위한 회로는 많이 개발되어져 왔으며 그중 위성 방송 수신기를 한 예로 들어 종래의 기술을 설명하면 하기와 같다.

위성 방송 수신기는 내부의 2차 전원의 일부를 단자에 연결하여 외부에서 사용할 수 있도록 되어 있는데 이 전원은 신호선을 스위칭 하는 동작에 사용되고 있다.

그런데 이러한 경우 이 외부 전원에 과부하가 걸리거나 단락되는 경우 위성 방송 수신기 내부의 회로나 전원부에 치명적인 영향을 줄수 있다. 따라서 과부하 보호회로가 필요하게 되는데 제1도는 이러한 과전류 보호회로의 한예로서 콜렉터가 저항(R1)을 통해 입력단에 연결되며 에미터가 출력단에 접속된 트랜지스터(Q2)와, 상기 저항(R1)을 통해 에미터와 베이스가 접속되며 콜렉터가 저항(R2)을 통해 접지된 트랜지즈터(Q1)과, 베이스가 저항(R3)를 통해 상기 트랜지스터(Q1)의 콜렉터와 접속되며 콜렉터가 상기 트랜지스터(Q2)의 베이스에 접속된 트랜지스터(Q3)와, 상기 트랜지스터(Q2)의 에미터와 상기 트랜지스터(Q3)의 콜렉터 사이에 접속된 저항(R4)와, 캐소드가 상기 저항(R4)에 접속되며 애노드가 접지된 제너다이오드(ZD)로 구성된다.

상기한 구성에 의거 동작 과정을 설명하면 하기와 갈다.

입력단자(Vin)로 전원이 공급되면 부하로 흐르는 전류는 사실상 저항(R1)을 통해 흐르는 전류(I)와 거의 같은데 상기 제1도에서 트랜지스터(Q1)의 베이스-에미터간 전압(VBE)(약 0.7볼트)보다 상기 저항(R1)에 걸리는 전압간(VR1=I·R1)이 작을시 상기 트랜지스터(Q1)은 오프된다.

따라서 트랜지스터 (03)의 베이스가 로우 레벨이 되므로 상기 트랜지스터(Q3)도 오프된다. 그러므로 출력단자(Vout)와 접속된 트랜지스터(Q2)의 에미터 전압은 상기 제너다이오드(ZD)의 정전압(V2)에서 상기 트랜지스터(Q2)의 베이스-에미터 전압(VBE2)(약 0.7볼트)를 뺀 값을 갖게 된다. 이때 만약 입력단(Vin)으로 과전류가 흐른다고 가정하면 하기한(1)식과 같이 저항(R1)에 걸리는 전압이 상기 트랜지스터(Q1)의 베이스-에미터 전압(VBE1)보다 크게 된다.

I·R1>VBE1 ………………………………………………………………(1)

그러므로 상기 트랜지스터(Q1)은 "온"되며 동시에 상기 트랜지스터(Q1)을 통해 공급 전원이 바이 패스되어 저항(R3)을 통해 상기 트랜지스터(Q3)의 베이스에 "하이" 레벨의 공급 전원이 인가되어 상기 트랜지스터(Q3)가 "턴온"된다. 따라서 제너다이오드(ZD) 양단에 걸리는 정전압(Vz)의 값은 상기 트랜지스터(Q3)의 도통전압(0.2볼트)이 되므로 출력은 오프되어 전류 제한이 된다.

그런데 상기와 같은 출력이 오프(off)되면 출력전류(I)가 거의 0로 되므로 다시 저항(R1)양단 전압은 상기트랜지스터(Q1)의 베이스-에미터간·전압(VBE1)보다 작아진다.

그러므로 트랜지스터(Q2)가 온되어 출력이 나타나게 되고 다시 트렌지스터(Q1)이 오프되는 전술한 과정들을 반복 수행하게 되는데 실제로는 이와 같은 스위칭 작용을 반복하는 것이 아니라 트랜지스터의 온/오프 경계면에서 동작하게 되어 출력은 특정값으로 나타나게 된다. 즉, 출력이 쇼트(short)되었을 때도 계속 전류가 흐르므로 확실한 전류차단이 되지 않아서 외부에는 물론 수신기 내부 회로(set 내부의)에도 영향을 주게 되며 전류제한 회로의 고장을 유발하는 문제점이 있었다.

따라서 본 고안의 목적은 과부하 상태에서 확실한 전류 차단을 함으로써 외부회로 및 수신기를 보호할수 있는 온/오프 제어 가능한 과전류 또는 회로를 제공함에 있다.

이하 본 고안을 첨부한 도면을 참조하여 설명한다,

제2도는 본 고안에 따른 회로도로서, 에미터가 전원 입력단자(Vin)에 저항(R6)을 통해 전속되며 베이스가 저항(R7)을 통해 상기 전원인 입력단자와 접속된 트랜지스터(Q4) 및 트랜지스터(Q4)의 베이스와 노드점(a) 사이에 접속된 저항(R8)로 구성된 전류 제한 회로(100)와, 베이스가 저항(R12)를 통해 전원 온/오프 제어신호 입력단(Sc)와 접속되며 콜렉터가 노드점(b)에 접속됨과 동시에 에미터 접지된 트랜지스터(Q6) 및 상기 트랜지스터(Q6)의 베이스와 접지 사이에 접속된 저항(R13)으로 구성된 전원 온/오프 제어회로(200)와, 베이스가 노드점(d)에 접속되며 콜렉터가 노드점(a), 에미터가 노드점(b)에 접속된 트랜지스터 (Q5) 및 노드점(c)와 (d)사이에 접속된 저항(R10) 및 노드점(d)와 접지 사이에 접속된 저항(R11)로 구성되어 상기 전류 제한회로(100)로 부터 전류를 검출하여 과전류시 전류 전송을 차단하는 전류차단부(300)와, 상기 노드점(a)와 (b)사이에 서로 병렬 접속된 저항(R9) 및 콘덴서(C1)으로 구성되어 순간적인 과부하 시간을 설정하는 시간 설정부(400)와, 노드점(c)(Vout) 및 상기 노드점(c)와 접지 사이에 접속된 콘덴서(C2)로 구성된다.

상술한 구성에 의거 본 고안을 상세히 설명하면. 제2도에서 먼저 온/오프 제어신호(Sr)가 "로우"상태일시 트랜지스터(Q6)은 베이스가 "로우"레벨 상태이므로 "턴오프"되어 트랜지스터(Q5)의 상태에 관계없이 트랜지스터(Q4)는 베이스가 "하이"레벨로 되어 "턴오프"된다. 그러므로 출력은 나오지 않게 된다.

그러나 이 상태에서 상기 온/오프 제어신호(Sc)가 "하이"상태로 되면 상기 트랜지스터(Q6)가 "턴온"되면 콜리터 전위가 순간적으로 0.2볼트 정도로 낮아지게 됨에 따라 콘덴서(Cl)에 의해 순간적인 초기 전류가 흐르게 된다.

그 결과 상기 트랜지스터(Q4)는 에미터에서 베이스로 전류가 흘러 상기 트랜지스터(Q1)은 턴온되고 출력이 발생하게 됨에 따라 트랜지스터(Q5)의 베이스 전위가 높아져 상기 트랜지스터(Q5)은 "턴온"된다.

즉 상기 트랜지스터(Q5)의 콜렉터 전위는 상기 트랜지스터(Q6)의 콜렉터 에미터 전압(Vce6(on))(약 0.2볼트)와 상기 트랜지스터(Q5)의 롤렉터 에미터 전압(Vce5(on))(약 0.2볼트)를 합한 값이 되므로 약 0.4볼트로 되어 상기 트랜지스터(Q4)는 계속 "온"상태를 유지하여 계속적으로 출력이 발생케된다. 즉 온/오프 제어신호(Sc)가 "하이"상태일시 과부하가 아닌 이상은 정상 출력이 유지됨을 알수 있다.

이러한 상태에서 출력단에 과부하가 걸리는 경우를 가정해 보면, 과부하시 상기 저항(R6)을 통해 흐르는전류(I)가 증가하므로 하기한 (2)식과 같이 노드점(c)의 전위는 상기 트랜지스터(Q4)의 베이스 전위보다 작게된다.

Vin-I·R1-VBEQI＜VBQ4 ………………………………………………………(2)

(이때 상기한 바와 같이 되도록 저항(R6)의 값을 차단코자 하는 전류 레벨에 따라 결정하게 되므로 상기 저항(R6)은 출력 차단 레벨을 결정하는 소자로 사용되었음을 알수 있다.)

그러면 상기 트랜지스터(Q4)은 턴 오프되고 동시에 상기 트랜지스터(Q5)도 노드점(c)의 전위가 낮아짐에따라 상기 트랜지스터(Q5)의 베이스 전위가 낮아져 턴온 상태에 이르지 못하여 "오프"되므로 상기 트랜지스터(Q4)의 베이스 전위는 더욱 높아져 상기 트랜지스터(Q4)는 계속 "오프"상태를 유지하게 되어 완벽한 전류 차단이 이루어지게 된다. 동시에 용량성 부하가 연결되었을시 초기 전류가 커야하므로 이것을 수용할 수 있도록 순간적인 과부하는 부하가 정상적으로 돌아오면 출력은 계속 나오게 된다.

또한 순간적인 과부하가 가능한 시간은 저항(R9)와 콘덴서(Cl)의 시정수로 결정되도록 한다.

여기서 상기 콘덴서(Cl)의 작용을 좀 더 상세히 설명하면, 과부하시 상기 트랜지스터(Q5)가 오프되면서 콘덴서(C1)의 양단에 걸리는 전압은 하기한 (3)식과 같은 시정수로 충전이 되면서 상승하게 되는데

R9·C1………………………………………………………………………(3)

만약 이 시정수보다 짧은 시간 동안만 과부하가 걸렸다가 정상으로 회복될 경우 상기 트랜지스터(Q1)의 베이스 전압은 상기 트랜지스터(Q1)이 턴오프되기에 충분할 만큼 상승되지 못했으므로 출력도 정상으로 돌아오게 된다.

그러므로 상기한 바와 같이하여 일단 차단 상태로 되면 부하가 정상으로 돌아와도 전류는 공급되지 않으므로 완벽한 전류차단효과를 기대할수 있다.

또한 상기 차단 상태를 정상 출력 상태로 회복코자 할시에는 본 고안의 회로 전원을 오프했다가 다시 온 하거나 온/오프 제어회로 신호(SC)를 "로우"로 했다가 다시 "하이"상태로 바꾸어 주어야만 가능하다. 상술한 바와 같이 동작하므로써 과부하시 출력단의 완벽한 전류 차단을 실시할수 있어 과전류시 회로를 보호 할수 있는 효과가 있다.

Claims

전원 회로의 과전류 보호회로에 있어서, 전류차단 레벨을 결정하여 전원 전송부로 동작하는 전류 제한회로(100)와, 전원 온/오프 제어신호의 상태에 따라 상기 전류 제한 회로(100) 동작을 제어하는 온/오프 제어회로(200)와, 상기 전류 제한회로(100)로 부터 전류를 검출하여 전류 차단 레벨에 따라 소정 시간 이상 과부하시 상기 전류 제한 회로(100)의 전류 전송을 차단하는 전류 차단회로(300)와, 순간적인 과부하시 전류 차단을 방지하기 위한 시정수를 결정하는 순간 과부하 시간설정부(400)로 구성됨을 특징으로 하는 온/오프 제어 가능한 과전류 보호회로.