KR910002341B1 - Analog signals comparting circuit - Google Patents
Analog signals comparting circuit Download PDFInfo
- Publication number
- KR910002341B1 KR910002341B1 KR1019870010247A KR870010247A KR910002341B1 KR 910002341 B1 KR910002341 B1 KR 910002341B1 KR 1019870010247 A KR1019870010247 A KR 1019870010247A KR 870010247 A KR870010247 A KR 870010247A KR 910002341 B1 KR910002341 B1 KR 910002341B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog signal
- output
- converter
- resistor
- comparator
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 발명의 1실시예에 관한 아날로그신호 비교회로를 나타내는 블록도.1 is a block diagram showing an analog signal comparison circuit according to an embodiment of the present invention.
제2도는 제1도에 도시한 아날로그신호 비교회로의 구성예를 나타내는 회로도.FIG. 2 is a circuit diagram showing an example of the configuration of the analog signal comparison circuit shown in FIG.
제3도 및 제4도는 각각 종래의 아날로그신호 비교회로를 나타내는 블록도이다.3 and 4 are block diagrams showing conventional analog signal comparison circuits, respectively.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 아날로그신호원 12, 18 : 증폭기11:
13, 21, 23, 25, 34 : 저항 14, 17, 20 : D/A변환기13, 21, 23, 25, 34:
15 : 비교기 16 : ADM(Adaptive Delta Modulator)15: Comparator 16: ADM (Adaptive Delta Modulator)
19 : 스피커 22 : 연산증폭기19: speaker 22: operational amplifier
24, 28∼32, 35 : 스위치 26 : RAM24, 28 to 32, 35: switch 26: RAM
27, 33 : 데이터버스 27a∼32a : 가동접점27, 33: data bus 27a-32a: movable contact
28b∼32b,28c∼32c : 고정접점 Vref : 기준전압28b to 32b, 28c to 32c: fixed contact Vref: reference voltage
SS : 초기설정신호 N1: 노드SS: Initial setting signal N 1 : Node
Ain : 아날로그신호Ain: Analog Signal
본 발명은 아날로그신호 비교회로에 관한 것으로, 특히 ADM(Adaptive Delta Modulator)방식으로 된 응성합성기에서의 입력아날로그신호와 예측아날로그신호를 비교하기 위한 비교회로로 사용되는 아날로그신호 비교회로에 관한 것이다.The present invention relates to an analog signal comparison circuit, and more particularly, to an analog signal comparison circuit used as a comparison circuit for comparing an input analog signal and a predicted analog signal in an ADM (Adaptive Delta Modulator) type synthesizer.
종래의 이와같은 비교회로는 예컨대 제3도에 도시된 바와 같이 구성되어져 있는 바, 여기서 참조부호 11은 아날로그신호원으로 예컨대 음성신호가 입력되는 마이크등으로 구성된다. 이 아날로그신호원(11)으로부터 입력된 아날로그신호는 증폭기(12)로 공급되어 증폭되게 되는 바, 이 증폭기(12)의 출력단에는 저항(13)을 통해 D/A변환기(14)의 출력단 및 비교기(15)의 비반전입력단(+)이 접속되어져 있다. 그리고 상기 저항(13)의 저항값은 D/A변환기(14)의 축력단측에서 내부를 볼때의 임피던스와 등가로 설정되어져 있고, D/A변환기(14)로부터 출력되는 예측아날로그신호와 증폭기(12)로부터 출력되는 입력아날로그신호가 합해져 하나로 결정되는 아날로그전압값이 비교기(15)의 비반전입력단(+)으로 공급되도록 되어 있다. 또 비교기(15)의 반전입력단(-)으로는 미리 설정된 기준전압(Vref)이 인가되고 있어서, 그 비교기(15)의 비교출력이 ADM(16 ; adaptive delta modulator)에 공급된다. 이 ADM(16)에는 한편으로 초기상태를 설정시켜주기 위한 초기설정신호(SS)가 공급되어 그 출력이 D/A변환기(14) 및 D/A변환기(17)의 각 입력단에 선택적으로 공급되게 된다. 그리고 D/A변환기(17)의 출력이 증폭기(18)를 통해서 스프커(19)에 공급되도록 되어있다.The conventional comparison circuit is constructed as shown, for example, in FIG. 3, where
상기한 구성에 있어서, 초기설정신호(SS)에 의해 초기전압(예컨대 아날로그신호원(11)의 진폭이 OV∼5V로 되면 2.5V로 설정된다.)이 설정되면, 초기전압에 대응한 디지털신호가 상기 D/A변환기(14)로 공급되게 된다. 이 D/A변환기(14)에서 디지털/아날로그 변환되어 얻어진 아날로그신호가 노드(N1)로 출력되는데, 이 노드(N1)에는 아날로그신호원(11)으로부터 출력된 아날로그신호가 증폭기(12) 및 저항(13)를 통해 공급되고 있기 때문에 상기 D/A변환기(14)의 출력과 증폭기(12)의 출력이 합해져 하나로 결정되는 아날로그전압값이 비교기(15)의 비반전입력단(+)으로 공급되게 된다. 그에따라 비교기(15)에서 상기 아날로그전압값과 기준전압(Vref)이 비교되어, 그 결과가 ADM(16)으로 공급되어 소정의 연산이 이루어져, 상기 ADM(16)에 의한 연산결과(디지탈신호)가 D/A변환기(14)로 공급되어 아날로그신호로 변환되게 된다. 이하 상술한 동작이 순차반복되는 바, 여기서 ADM(16)에서 예측한 아날로그신호(합성출력)가 얻어지는 경우에는 ADM(16)의 출력을 D/A변환기(17)로 공급되어져 증폭기(18)를 통해 스피커(19)로 공급하게 되고, 그에따라 스피커(19)로부터 음성신호(예측아날로그신호)가 출력된다.In the above configuration, when the initial voltage (e.g., 2.5 V is set when the amplitude of the
상기한 바와 같이 2개의 D/A변환기(14,17)를 이용하는 것은 D/A변환기(14)의 출력단(노드 N1)에서 아날로그입력신호와 예측한 아날로그신호의 오차전압(V)만 얻도록 하기 위해서이다.Using the two D /
그러나 위와 같은 구성에서는 상술한 바와 같이 2개의 D/A변환기가 필요하게 되기 때문에, IC화하면 D/A변환기 1개분의 면적이 더 필요하게 되므로 전반적인 패턴면적이 커지게 된다고 하는 결점이 있었다.However, in the above configuration, since two D / A converters are required as described above, when IC is used, the area of one D / A converter is required, which results in a large overall pattern area.
이와 같은 결점을 제거해주기 위해 제4도에 도시된 바와같은 회로가 제안되어져 있다. 이에 대해, 상기 제3도와 동일부분에 대해서는 동일한 부호를 부여해 주고서 설명하면, 아날로그신호원(11)의 출력이 증폭기(12)를 통해 비교기(15)의 비반전입력단(+)으로 공급되고, 이 비교기(15)의 반전입력단(-)에는 D/A변환기(14)의 출력이 공급된다. 또 상기 비교기(15)의 출력은 ADM(16)으로 공급되고, 이 ADM(16)으로부터 출력되는 디지탈신호가 상기 D/A변환기(14)로 공급되며 이 D/A변환기(14)의 출력은 상기 비교기(15)의 반전입력단(-) 및 증폭기(18)의 입력단으로 공급된다. 그리고 상기 증폭기(18)의 출력이 스피커(19)로 공급되도록 되어 있다.A circuit as shown in FIG. 4 has been proposed to eliminate this drawback. On the other hand, when the same reference numerals are given to the same parts as in FIG. 3, the output of the
위와 같은 구성에 의하면 D/A변환기가 하나만으로 족하기 때문에 패턴면적이 적어지게 되어 IC화에 적합하기는 하지만, 예측회로[ADM(16)]의 특성이 비교기(15)의 다이나믹범위(dynamic range)에 의해 큰 제약을 받게 되므로, 취급하는 아날로그신호의 레벨이 주의가 필요하게 되며, S/N비나 분해능등의 면에서도 불리하게 된다. 즉 예를 들어 상기 D/A변환기(14)로서 R-2R형의 사다리저항망으로 이루어진 D/A변환기를 이용하는 경우 그 D/A변환기의 출력이 전원전압범위에서 플루싱하게 되므로, 상기 비교기(15)에 다이나믹상의 문제가 발생하거나 동작상 불리한 영역에서의 동작이 강해지는 면이 있다.According to the above configuration, since there is only one D / A converter, the area of the pattern becomes small, which is suitable for IC. However, the characteristics of the
상기한 바와 같이 종래의 아날로그신호 비교회로에서는 예측한 아날로그신호가 얻어지는 경우 2개의 D/A변환기가 필요하게 되어 패턴면적이 커지게 되고, 1개의 D/A변환기에서 예측한 아날로그신호를 얻도록한 경우에는 비교기의 다이나믹범위관계에서 아날로그입력신호의 레벨이 좌우되어져 회로의 S/N비나 분해능등의 면에서 불리하게 되는 결점이 있었다.As described above, in the conventional analog signal comparison circuit, when the predicted analog signal is obtained, two D / A converters are required, resulting in a large pattern area and obtaining the analog signal predicted by one D / A converter. In this case, the analog input signal level is influenced by the dynamic range relationship of the comparator, which is disadvantageous in terms of S / N ratio and resolution of the circuit.
본 발명은 상기한 바와 같은 실정을 감안하여 발명된 것으로, 패턴면적을 증대시키거나 회로의 S/N비 또는 분해능등의 특성열화를 초래하지 않고 아날로그신호를 얻을 수 있도록 된 아날로그신호 비교회로를 제공함에 그 목적이 있다.The present invention has been invented in view of the above circumstances, and provides an analog signal comparison circuit which can obtain an analog signal without increasing the pattern area or causing characteristic degradation such as the S / N ratio or resolution of the circuit. Has its purpose.
상기와 같은 목적을 달성하기 위한 본 발명의 아날로그신호 비교회로에 있어서는 , 양쪽방향에 선택적으로 출력되어질 수 있는 R-2R형 D/A변환기회로를 이용해서 이 D/A변환기회로의 한쪽출력단으로부터의 예측아날로그신호를 비교기의 한쪽입력단으로 공급해줌과 더불어 아날로그신호원으로부터의 입력아날로그신호를 저항을 통해 상기 비교기의 한쪽입력단으로 공급해주고 상기 비교기의 다른쪽 입력단으로는 기준전압을 인가해서 비교함으로써 그 비교기의 출력단으로부터 비교출력을 얻고, 상기 D/A변환기의 다른쪽출력단에서 예측한 아날로그신호를 얻도록 되어 있다.In the analog signal comparison circuit of the present invention for achieving the above object, an R-2R type D / A converter circuit that can be selectively output in both directions is used to output from one output terminal of the D / A converter circuit. The predictive analog signal is supplied to one input terminal of the comparator, and the input analog signal from an analog signal source is supplied to the one input terminal of the comparator through a resistor, and the comparator is applied by comparing a reference voltage to the other input terminal of the comparator. The comparison output is obtained from the output terminal of the analog output unit, and the analog signal predicted by the other output terminal of the D / A converter is obtained.
상기한 바와 같은 구성에 있어서는, 쌍방향의 D/A변환기의 출력방향을 비교기측으로 설정해줌으로서 아날로그신호원으로부터의 입력아날로그신호와 D/A변환기로부터 출려되는 예측아날로그신호의 오차전압을 얻고, 상기 D/A변환기의 출력방향을 절환해서 예측한 아날로그신호를 얻도록 되어 있다.In the configuration as described above, by setting the output direction of the bidirectional D / A converter to the comparator side, an error voltage of the input analog signal from the analog signal source and the predicted analog signal output from the D / A converter is obtained, and the D The output direction of the / A converter is switched to obtain the predicted analog signal.
이와같이 함으로서 1개의 D/A변환기기를 가지고 오차전압과 예측한 아날로그신호를 얻을 수가 있게 될 뿐만 아니라 비교기의 다이나믹범위에 관계없이 아날로그신호 비교회로를 구성시켜줄 수가 있게 된다.In this way, not only the error voltage and the predicted analog signal can be obtained with one D / A converter, but also the analog signal comparison circuit can be configured regardless of the dynamic range of the comparator.
이하 본 발명의 1실시예에 관해서 도면을 참조하여 상세하게 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
제1도는 본 발명의 1실시예에 따른 비교회로의 블록도로로서, 이 제1도에 있어서 상기 제3도 및 제4도와 동일구성 부분에는 동일한 부호가 기재되어 있는 바, 즉 참조부호 11은 예컨대 음성신호가 입력되는 마이크등으로 이루어진 아날로그신호원으로, 이 아날로그신호원(11)으로부터 출력된 아날로그신호는 증폭기(12)로 공급되어 증폭된다. 이 증폭기(12)의 출력단에는 저항(13)의 일단이 접속되고, 이 저항(13)의 타단에는 D/A변환기(20)의 한쪽출력단이 접속됨과 더불어 비교기(15)의 반전입력단(-)이 접속된다. 상기 저항(13)의 저항값은 D/A변환기(20)의 한쪽출력단측에서 내부를 볼때의 임피던스와 등가로 설정되어져 있으며, D/A변환기(20)로부터 출력되는 예측아날로그신호와 증폭기(12)로부터 출력되는 입력아날로그신호가 합해져 하나로 결정되는 아날로그전압값이 상기 비교기(15)의 반전입력단(-)으로 공급된다.FIG. 1 is a block diagram of a comparison circuit according to an embodiment of the present invention. In FIG. 1, the same reference numerals are given to the same components as those of FIG. 3 and FIG. An analog signal source composed of a microphone or the like for inputting audio signals, and the analog signal output from the
또한 상기 D/A변환기(20)는 사다리저항망을 이용한 R-2R형으로 제어신호에 기초해서 출력방향이 절환되어질 수 있도록 구성되어져 있다. 한편 비교기(15)의 비반전입력단(+)으로는 미리 정해진 기준전압(Vref)이 인가되고 있으며, 비교기(15)의 비교출력이 ADM(16)으로 공급된다. 이 ADM(16)에는 초기상태를 설정하기 위한 초기설정신호(SS)가 공급되어 초기설정되고, 이 ADM(16)에 의한 연산출력(디지탈신호)은 상기 D/A변환기(20)의 입력단으로 공급된다.In addition, the D /
한편 D/A변환기(20)의 다른쪽 출력단에는 증폭기(18)의 입력단이 접속되어 이 증폭기(18)의 출력단에는 스피커(19)가 접속되게 된다.On the other hand, the input terminal of the
다음에 상기한 구성의 회로동작을 설명한다.Next, the circuit operation of the above-described configuration will be described.
아날로그신호원(11)으로부터 출력된 입력아날로그신호는 증폭기(12)에 의해 증폭되고, 이 증폭된 입력아날로그신호가 D/A변환기(20)의 임피던스에 상당하는 저항값을 가진 저항(13)을 통해 비교기(15)의 반전입력단(-)으로 공급된다.The input analog signal output from the
이 비교기(15)에 의해 상기 D/A변환기(20)로부터 출력된 예측아날로그신호와 아날로그신호원(11)으로부터의 입력아날로그신호의 비교가 이루어지게 된다. 이 비교기(15)에 의한 비교출력은 ADM(15)으로 공급되어져 소정의 연산이 이루어지게 되고, 그 연산결과가 D/A변환기(20)로 공급된다.The
상기 증폭기(12)와 비교기(15) 및 D/A변환기(20)의 회로기준전압은 동일하며, 입력아날로그신호인 증폭기(12)의 출력과 예측아날로그신호인 D/A변환기(20)의 출력에 대해서는 서로 기준전압(Vref)을 중심으로 반대의 전압이 발생하도록 비교기(15)의 출력에 기초해서 ADM(16)에서 소정의 연산이 행해지고, D/A변환기(20)의 디지탈입력을 설정해주게 된다.The circuit reference voltages of the
따라서 완벽하게 예측이 이루어지게 되면, 노드(N1)의 전위가 기준전압(Vref)으로 되어 직류성분만으로 된다. 더구나 실제로는 D/A변환기(20)의 분해능이나 연산결과등의 원인으로 노드(N1)의 전위는 기준전압(Vref)과는 같지 않고 예측오차전압(Vref±V)으로 된다. 이 때문에 노드(N1)로부터 예측아날로그신호가 얻어지지 않게 된다. 노드(N1)에서 예측아날로그신호를 얻을 때에는 D/A변환기(20)의 출력방향을 증폭기(18)측으로 절환하여 이 증폭기(18)를 통해서 스피커(19)로부터 예측아날로그신호(예컨대 음성합성신호)를 얻게 된다.Therefore, when the prediction is made perfectly, the potential of the node N 1 becomes the reference voltage Vref, so that only the direct current component is included. Furthermore, in practice, the potential of the node N 1 is not equal to the reference voltage Vref but becomes the predicted error voltage Vref ± V due to the resolution of the D /
위와 같은 구성에 의하면 예측한 아날로그신호를 얻는 경우 D/A변환기를 2개 이용하는 것으로 되어 비교기의 다이나믹범위에 관계없이 아날로그신호의 비교를 행할 수 있다. 따라서 패턴면적이 크게 되지 않고, 비교기의 다이나믹범위의 관계로부터 입력아날로그신호의 레벨이 좌우되어 회로의 S/N비나 분해능면에서도 불리하게 되지 않게 된다.According to the above configuration, when obtaining the predicted analog signal, two D / A converters are used, and analog signals can be compared regardless of the dynamic range of the comparator. Therefore, the pattern area is not large, and the level of the input analog signal is influenced by the relationship between the dynamic range of the comparator, so that it is not disadvantageous in terms of the S / N ratio and the resolution of the circuit.
제2도는 상기 제1도에 도시한 회로의 구체적인 구성예를 나타낸 것으로서, 제1도에 대응되는 부분에는 동일부호가 기재되어 있는 바, 아날로그신호원(11)으로부터 공급되는 아날로그신호(Ain)는 저항(21)을 통해서 연산증폭기(22)의 반전입력단(-)으로 공급되고, 이 연산증폭기(22)의 반전입력단(-)과 접지점사이에는 저항(23)과 스위치(24)가 직렬접속된다. 상기 연산증폭기(22)의 비반전입력단(+)으로는 기준전압 (Vref)이 인가되고 있으며, 그 출력단에는 저항(13)의 일단 및 궤환저항(25)을 통해서 반전입력단(-)이 접속된다. 또 상기 저항(13)의 타단에는 비교기(15)의 반전입력단(-)이 접속됨과 동시에 저항(R0∼Rn-2) 및 (2R0∼2Rn-1)으로 이루어지는 R-2R형 사다리저항망(D/A변환기(20))의 일단측 출력단이 접속된다. 상기 비교기(15)의 비반전입력단(+)에는 기준접압(Vref)이 인가되고, 그 비교출력이 ADM(16)으로 공급된다. 이 ADM(16)에 의한 연산결과는 n비트의 데이터버스(27)상으로 출력됨과 더불어 RAM(26)으로 공급되어 기억된다. 상기 저항(2R0∼2Rn-1)의 일단에는 스위치(28∼32)의 가동접점(28a∼32a)이 각각 접속된다.FIG. 2 shows a specific configuration example of the circuit shown in FIG. 1, and the same reference numerals are used in the parts corresponding to FIG. 1, so that the analog signal Ain supplied from the
상기 스위치(28∼32)의 고정접점(28b∼32b)에는 ADM(16)에 접속된 데이터버스(27)가 접속되고, 고정접점(28c∼32c)에는 상기 RAM(26)의 n비트데이터버스(33)가 접속된다. 그리고 상기 저항(Rn-2)과 저항(2Rn-1)의 접속점과 접지점사이에는 저항(34)과 스위치(35)가 직렬접속되어져 있다. 더구나 저항(13,21,23,25)은 R-2R형 D/A변환기(20)의 종단저항을 구성하는 것이며, 합성저항이 2R로 설정되어져 있다.The
상기한 바와 같은 구성에 있어서의 동작은 다음과 같다.The operation in the above configuration is as follows.
스위치(24,35)는 교대로 온/오프상태로 되도록 제어됨에 의해 D/A변환기(20)의 출력방향을 절환하기 위한 것으로서, 지금 스위치(35)가 온상태, 스위치(24)가 오프상태에 있으며 스위치(28∼32)의 가동접점(28a∼32a)이 고정접점(28b∼32b)에 접속되어 있는 것으로 하면, ADM(16)으로부터 데이터버스(27)를 통해 공급된 디지탈신호는 아날로그신호로 변환되어 상기 아날로그신호(Ain)의 증폭신호와 합해져서 비교기(15)의 반전입력단(-)으로 공급되고, 이 비교기(15)에 의해 기준신호(Vref)와 비교되게 된다. 그 비교결과는 ADM(16)으로 공급되어 소정의 연산이 이루어지게 되고 연산결과가 데이터버스(27)를 통해서 D/A변환기(20)로 공급됨과 동시에 RAM(26)으로 공급되어져 기억되게 된다.The
한편 예측한 아날로그신호를 출력(합성출력)하는 경우에는 스위치(24)를 온상태로, 스위치(35)를 오프상태로, 해줌과 더불어 스위치(28∼32)의 가동접점(28a∼32a)을 고정접점(28c∼32c)측에다 접속시켜주게 된다. 그에따라 D/A변환기(20)의 출력방향이 절환되어져 증폭기(18)측으로부터 예측아날로그신호가 출력된다. 그리고 이 예측아날로그신호에 기초해서 스피커(19)가 구동되어 합성출력이 얻어지게 된다. 이때 연산증폭기(22)의 출력이 영향을 주지 않도록 파워다운신호(PD)에 의해 연산증폭기(22)의 출력단을 고임피던스 상태로 되도록 설계하는 것이 바람직하다.On the other hand, when outputting the predicted analog signal (synthesis output),
이상에서 설명한 바와 같이, 본 발명에 의하면 패턴면적을 증대시키거나 회로의 S/N비나 분해능등의 특성열화를 초래하지 않고 예측아날로그신호가 얻어지게 되는 아날로그신호 비교회로를 구현할 수 있게 되는 것이다.As described above, according to the present invention, it is possible to implement an analog signal comparison circuit in which a predicted analog signal can be obtained without increasing the pattern area or deteriorating characteristics such as the S / N ratio and resolution of the circuit.
Claims (2)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217516A JPH0636160B2 (en) | 1986-09-16 | 1986-09-16 | Analog signal comparison circuit |
| JP217516 | 1986-09-16 | ||
| JP61-217516 | 1986-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880004397A KR880004397A (en) | 1988-06-03 |
| KR910002341B1 true KR910002341B1 (en) | 1991-04-20 |
Family
ID=16705457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870010247A KR910002341B1 (en) | 1986-09-16 | 1987-09-16 | Analog signals comparting circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4864304A (en) |
| JP (1) | JPH0636160B2 (en) |
| KR (1) | KR910002341B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129959A (en) * | 1990-07-03 | 1993-05-25 | Fujitsu Ltd | D/a converter |
| US5781140A (en) * | 1996-04-18 | 1998-07-14 | Industrial Technology Research Institute | Two-segment ladder circuit and digital-to-analog converter |
| US6573811B2 (en) | 2001-02-07 | 2003-06-03 | National Semiconductor Corporation | Resistor tuning network and method for microelectronic RC-based filters |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532494A (en) * | 1981-01-09 | 1985-07-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Adaptive delta codec which varies a delta signal in accordance with a characteristic of an input analog signal |
| DE3147409A1 (en) * | 1981-11-30 | 1983-06-01 | Siemens AG, 1000 Berlin und 8000 München | METHOD AND ARRANGEMENT FOR A / D CONVERSION |
-
1986
- 1986-09-16 JP JP61217516A patent/JPH0636160B2/en not_active Expired - Lifetime
-
1987
- 1987-09-16 US US07/097,106 patent/US4864304A/en not_active Expired - Lifetime
- 1987-09-16 KR KR1019870010247A patent/KR910002341B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6371900A (en) | 1988-04-01 |
| KR880004397A (en) | 1988-06-03 |
| US4864304A (en) | 1989-09-05 |
| JPH0636160B2 (en) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US6246351B1 (en) | LSB interpolation circuit and method for segmented digital-to-analog converter | |
| US6621440B2 (en) | Digital to analogue converter | |
| KR970013784A (en) | Digital-to-analog conversion circuit | |
| US4712091A (en) | Digital/analog converter having a switchable reference current | |
| US5043731A (en) | Digital-to-analog converter having a ladder type resistor network | |
| US5394146A (en) | Digital to analog converter | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| KR910002341B1 (en) | Analog signals comparting circuit | |
| KR20020059803A (en) | Digital-to-analog converter | |
| JPH04150519A (en) | Digital/analog converter | |
| KR900007378B1 (en) | R-2r type a/d converting circuitry | |
| US4591826A (en) | Gray code DAC ladder | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| KR950022057A (en) | Volume control circuit | |
| JP2003101411A (en) | Parallel a/d converter | |
| JPH08307273A (en) | D/a converter circuit | |
| JPS6161577B2 (en) | ||
| JPH0595239A (en) | Level control circuit | |
| KR100282443B1 (en) | Digital / Analog Converter | |
| JP2662955B2 (en) | Digital-to-analog conversion circuit | |
| KR100207554B1 (en) | Digital analog converter bias circuit for multi-channel | |
| JPH0786950A (en) | D/a converter | |
| SU1163314A1 (en) | D.c.stabilizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030401 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |