KR910000324Y1 - Voltage source supply circuit - Google Patents

Abstract

내용 없음.No content.

Description

교환시스템의 메세지 전원 공급회로Message power supply circuit of exchange system

제1도는 메세지 전원발생 회로의 연결도.1 is a connection diagram of a message power generation circuit.

제2도는 본 고안에 따른 회로도.2 is a circuit diagram according to the present invention.

제3도는 제2도중 펄스폭 변조회로의 내부회로도.3 is an internal circuit diagram of the pulse width modulation circuit in FIG.

제4도는 본 고안에 따른 동작파형도.4 is an operation waveform diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 입력필터부 20 : 보조 전원부10: input filter unit 20: auxiliary power supply unit

30 : 발진부 40 : 출력조정부30: oscillation unit 40: output adjustment unit

50 : 변조부 60 : 드라이브부50: modulation unit 60: drive unit

70 : 과전류 제한부 80 : 전압변환부70: over current limiting unit 80: voltage conversion unit

90 : 정류부90 rectifier

본 고안은 교환시스템에서 전화기측으로 메세지 전원을 공급하는 회로에 관한 것으로, 특히 스위칭 모드 전원공급 방식인 플라이 백(fly Back)방식을 이용하여 2차측 전압을 승압하고, 메세지 전원공급시 일정주기로 온/오프시켜 사용자가 신호를 쉽게 알 수 있도록 하며 교환시스템에서 전화기 까지의 거리가 멀어도 선로에서의 전압강하로 발생하는 전력 손실을 줄이는 메세지 전원공급 회로에 관한 것이다.The present invention relates to a circuit for supplying message power from the switching system to the telephone side. Particularly, the secondary voltage is boosted by using a fly back method, which is a switching mode power supply method, and on / off at a predetermined cycle when the message power is supplied. It is a message power supply circuit that can be turned off so that the user can easily recognize the signal and reduce the power loss caused by the voltage drop on the line even when the distance from the switching system is far from the telephone.

교환시스템에서는 전화기측으로 다양한 서비스 기능을 수행하게 되는데, 그중 하나가 전화기로 메세지가 있음을 알리기 위한 메세지 전원을 공급하는 것이다. 즉, 전화가입자가 출타중에 임의 가입자로 부터 해당 가입자로 호출되어 메세지가 발생한 경우, 교환시스템의 운용자는 해당 전화기측으로 메세지 전원을 공급하며, 그러면 전화기측에서는 상기 교환시스템으로 부터 공급되는 메세지 전원에 의해 메세지 램프가 구동된다. 이후 해당전화가입자가 돌아와서 전화기의 메세지 램프의 구동상태를 인지하고 훅크 오프하면, 교환시스템의 운용자는 해당 전화가입자측으로 발생된 메세지를 통보하게 되는 것이다.In the switching system, various service functions are performed on the telephone side, one of which is supplying a message power to notify the telephone that there is a message. That is, when a subscriber is called from an arbitrary subscriber to a corresponding subscriber while a message is generated, the operator of the switching system supplies the message power to the corresponding telephone side, and then the telephone side receives the message by the message power supplied from the switching system. The lamp is driven. Then, when the corresponding subscriber returns to recognize the driving state of the message lamp of the telephone and hooks it off, the operator of the switching system notifies the subscriber of the message generated.

그러나 상기와 같이 메세지 램프의 전원을 공급하는 종래의 메세지 전원발생 회로에서는 DC전압을 공급하였으므로 전력소모가 커졌으며, 이로인해 전화기의 메세지 램프는 계속하여 "온"상태를 유지하게 되므로 사용자가 쉽게 메세지 발생상태를 인지할 수 없었던 문제점 등이 있었다.However, in the conventional message power generation circuit for supplying the power of the message lamp as described above, the power consumption is increased because the DC voltage is supplied. As a result, the message lamp of the telephone is continuously maintained in the "on" state so that the user can easily receive the message. There was a problem that the state of occurrence could not be recognized.

따라서 본 고안의 목적은 스위칭 모드 전력 공급방식인 플라이 백방식으로 2차측의 전압을 승압하여 사설교환기에서 전화기까지의 거리가 멀어도 선로에서의 전압 강하로 발생되는 전력 손실을 줄일 수 있는 회로를 제공함에 있다.Therefore, an object of the present invention is to provide a circuit that can reduce the power loss caused by the voltage drop on the line even if the distance from the private exchanger to the telephone is increased by boosting the voltage on the secondary side with the flyback method, which is a switching mode power supply method. have.

본 고안의 다른 목적은 메세지 대기용 전화기의 램프를 구동시키는데 있어 메세지 전원 공급시 소정주기로 점멸시켜 사용자가 신호를 쉽게 알 수 있도록 함과 동시에 램프가 꺼져 있는 동안 전력소모를 줄일 수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit that can be used to blink a predetermined period when the message power is supplied to drive the lamp of the message waiting phone so that the user can easily recognize the signal and reduce power consumption while the lamp is turned off. have.

제1도는 교환시스템가 전화기간에 메세지 전원공급 회로의 연결 구성도로서, 교환시스템의 가입자회로(Subscriber Line Interface Circuit)와 전화기 사이에 메세지 전원 공급회로를 병렬 연결한다. 따라서 도시하지 않는 교환시스템의 제어부에서 스위치(SW2)를 NO2단자측으로 제어하면, 메세지 전원공급 회로의 출력이 전화기측으로 공급되어 전화기의 메세지 램프가 구동되는 것이다.FIG. 1 is a diagram in which the switching system connects a message power supply circuit during a telephone period, and connects a message power supply circuit in parallel between a subscriber line interface circuit and a telephone of the switching system. Therefore, when the switch SW2 is controlled to the NO2 terminal side by the control unit of the switching system (not shown), the output of the message power supply circuit is supplied to the telephone side to drive the message lamp of the telephone.

제2도는 본 고안에 따른 회로도로서, 제2도중 R1-R28은 저항, C1-C31은 캐패시터, D1, D3는 제너다이오드, D2, D4-D8은 다이오드, Q1-Q3는 트랜지스터, Q4는 전계효과 트랜지스터, L1, L2는 코일, T1, T2는 트랜스포머, U2는 타이머, U1은 펄스폭 제어회로이다.2 is a circuit diagram according to the present invention, in which R1-R28 is a resistor, C1-C31 is a capacitor, D1, D3 is a zener diode, D2, D4-D8 is a diode, Q1-Q3 is a transistor, and Q4 is a field effect The transistors L1 and L2 are coils, T1 and T2 are transformers, U2 is a timer, and U1 is a pulse width control circuit.

상기 제2도의 구성을 살펴보면, 코일(L1) 및 캐패시터(C1-C6)로 구성되어 교환시스템의 전원 공급부로 부터 출력되는 전원의 잡음성분을 제거하는 동시에 내부에 발생되는 고주파 잡음성분이 전원공급부측으로 인가되지 않도록 하는 LC구성의 입력필터부(10)와, 제1트랜스(T1), 전계효과 트랜지스터(Field Effect Transisitor) (Q4), 캐패시터(C27), 저항(R27) 및 다이오드(D8)로 구성되어, 플라이 백 트랜스의 1차측에 스위칭 소자를 연결하여 제2구동주기에서 발생되는 드라이브 신호에 의해 스위치되어 상기 입력필터부(10)의 출력전원을 상기 플라이 백 트랜스의 2차측으로 승압하여 교류직원으로 출력하는 전압변환부(80)와, 저항(R1, R2), 다이오드(D2), 제너다이오드(D1, D3) 및 트랜지스터(Q1)로 구성되어 초기 구동시 트랜지터(Q1)가 턴온되어 제너다이오드(D3)의 정격 전원으로 초기 동작 전원을 발생하는 보조전원부(20)와, 저항(R5, R6, R9, R20), 캐패시터(C24-C26) 및 다이오드(D6)로 구성되어 상기 전압변환부(80)의 상기 플라이 백 트랜스의 1차측으로 흐르는 상기 교류 전원을 정류 및 분압하여 지속적인 동작전원을 발생하는 출력조정부(40)와, 저항(R3, R4, R8), 캐패시터(C7, C8), 다이오드(D4 및 타이머(U2)로 구성되어 상기 동작전원에 의해 1HZ의 주파수를 발진하여 메세지 전원의 공급을 제어하기 위한 제1 및 제2구동주기 신호를 발생하는 발진부(30)와, 트랜스(T2), 저항(R22-R26), 다이오드(D5) 및 캐패시터(C23)로 구성되어 상기 플라이 백 트랜스의 1차측에 흐르는 검출하여 정류한 후 전압으로 변환하여 과전류 제한용의 비교전압을 발생하는 과전류 제한부(70)와, 펄스폭 제어회로(U1), 저항(R10-R18) 및 캐패시터(C20-C22)로 구성되어 상기 발진부(30)에서 제2구동주기 신호발생시 출력조정부(40)의 동작전원과 기준전압의 차를 증폭하여 내부에서 발진하는 소정 주파수와 비교함으로서 상기 동작 전원 DC레벨에 따른 PWM신호를 발생하며, 상기 발진부(30)에서 제1구동주기 신호를 발생하거나 상기 과전류 제한부(70)에서 과전류 신호 검출시 상기 PWM신호의 발생을 중지시키는 변조부(50)와, 트랜지스터(Q2, Q3) 및 저항(R21)으로 구성되어 상기 변조부(50)의 출력을 증폭하여 상기 전압변환부(80)의 스위칭 소자를 구동할 수 있도록 상기 드라이브 신호를 발생하는 드라이브부(60)와, 상기 전압변환부(80)의 출력을 정류 및 평활하여 상기 구동주기로 전화기의 메세지 램프를 온/오프시키기 위한 메세지 전원을 발생하는 정류부(90)로 구성된다.Referring to the configuration of FIG. 2, the coil L1 and the capacitors C1 to C6 remove the noise component of the power output from the power supply unit of the switching system and at the same time the high frequency noise component generated inside the power supply unit. It consists of an input filter unit 10 having an LC configuration that is not applied, a first transformer T1, a field effect transistor Q4, a capacitor C27, a resistor R27, and a diode D8. And a switching element connected to the primary side of the flyback transformer and switched by a drive signal generated in the second driving cycle to boost the output power of the input filter unit 10 to the secondary side of the flyback transformer. It consists of a voltage converter 80 for outputting a resistor, resistors R1 and R2, diodes D2, zener diodes D1 and D3, and transistors Q1. Rated power of diode (D3) The flyback transformer of the voltage converter 80 includes an auxiliary power supply 20 for generating initial operating power, resistors R5, R6, R9, and R20, capacitors C24 to C26, and a diode D6. An output adjuster 40 for rectifying and dividing the AC power flowing to the primary side of the circuit to generate continuous operating power, resistors R3, R4 and R8, capacitors C7 and C8, diodes D4 and timers U2. An oscillator 30 which generates first and second drive cycle signals for controlling the supply of a message power source by oscillating a frequency of 1HZ by the operating power source, a transformer T2, and a resistor R22-R26; And an overcurrent limiting part 70 composed of a diode D5 and a capacitor C23 for detecting and rectifying the current flowing in the primary side of the flyback transformer, converting it into a voltage to generate a comparison voltage for overcurrent limiting, and a pulse width. The oscillator comprises a control circuit U1, resistors R10-R18, and capacitors C20-C22. In operation 30, when the second driving cycle signal is generated, a difference between the operation power supply and the reference voltage of the output adjusting unit 40 is amplified and compared with a predetermined frequency oscillating therein, thereby generating a PWM signal according to the operation power supply DC level. 30 to the modulation unit 50 to generate the first driving cycle signal or to stop the generation of the PWM signal when the overcurrent limiting unit 70 detects the overcurrent signal, and the transistors Q2 and Q3 and the resistor R21. And a drive unit 60 generating the drive signal to amplify the output of the modulator 50 to drive the switching element of the voltage converting unit 80, and an output of the voltage converting unit 80. It is composed of a rectifier 90 for generating a message power source for rectifying and smoothing the message lamp of the telephone in the drive cycle by the rectification and smoothing.

제3도는 제2도중 변조부(50)의 펄스폭 제어회로(U1)의 내부회로도로서, 페어차일드(FAIRCHILD)사에서 제작 판매하는 μA494(Pulse Width Modulated Control Circuit)의 등가 회로도이다.FIG. 3 is an internal circuit diagram of the pulse width control circuit U1 of the modulator 50 in FIG. 2, and is an equivalent circuit diagram of a pulse width modulated control circuit manufactured by Fairchild.

제4도는 제2도 각부의 동작파형도로서, (a)는 펄스폭 제어회로(U1)의 내부 오실레이터(OSC)의 발진 파형도이며, (b)는 발진부(30)의 1HZ를 출력파형도이고, (c)는 펄스폭 제어회로(U1)의 출력파형도이며, (d)는 트랜스(T1)의 2차측 파형도이고, (4e)는 정류부(90)를 출력하는 메세지 전원의 파형도이다.4 is an operation waveform diagram of each part of FIG. 2, (a) is an oscillation waveform diagram of the internal oscillator OSC of the pulse width control circuit U1, and (b) is an output waveform diagram of 1HZ of the oscillator 30. FIG. (C) is an output waveform diagram of the pulse width control circuit U1, (d) is a secondary waveform diagram of the transformer T1, and (4e) is a waveform diagram of the message power supply outputting the rectifier 90. to be.

상술한 구성에 의거 본 발명을 제1, 2, 3, 4도를 참조하여 상세히 설명한다.Based on the above-mentioned configuration, the present invention will be described in detail with reference to the first, second, third and fourth degrees.

교환시스템에서 하나의 가입자 회로는 통상적으로 다수개의 전화가입자 포트를 갖고 있어 다수개의 전화기와 전화라인을 통해 1:1로 접속된다. 이때 교환시스템의 제어부는 상기 가입자 회로에 연결된 임의 전화기로 착신호가 발생되면 해당 전화기의 스위치(SW1)를 제어하여 링발생기의 출력을 접속하고, 해당 전화기의 가입자가 부재중인 상태에서 메세지가 발생되면 교환시스템의 운용자 명령에 의해 교환시스템의 제어부는 스위치(SW2)를 제어하여 해당 전화기로 메세지 전원 공급회로의 출력을 연결한다. 이때 상기 메세지 전원은 일정주기로 온/오프가 반복되는 전원으로, 이로인해 해당 전화기의 메세지 램프가 일정주기로 점멸하여 메세지가 발생됐음을 표시한다.In a switching system, one subscriber circuit typically has a plurality of subscriber ports and is connected 1: 1 through a plurality of telephones and telephone lines. At this time, the control unit of the switching system connects the output of the ring generator by controlling the switch SW1 of the telephone when an incoming call is generated to any telephone connected to the subscriber circuit, and exchanges a message when the subscriber of the telephone is absent. By the operator command of the system, the control unit of the switching system controls the switch SW2 to connect the output of the message power supply circuit to the corresponding telephone. At this time, the message power is a power that repeats the on / off at a certain period, which causes the message lamp of the phone flashes at a certain period to indicate that a message has occurred.

여기서 본 발명에 의해 상기와 같은 메세지 전원이 발생되는 과정을 구체적으로 살펴본다.Here, the process of generating the message power as described above by the present invention will be described in detail.

먼저 교환시스템의 전원공급부로 부터 전원(GND, -48V)이 인가되면, 캐패시터(C1-C6) 및 코일(L1)에 의해 상기 전원에 유입된 잡음성분과 내부에서 발생되는 고주파 잡음성분이 제거된다. 이때 초기 기동시에는 상기 입력필터부(10)의 출력에 의해 트랜지스터(Q1)가 턴온되며, 상기 트랜지스터(Q1)가 턴온되면 제너다이오드(D1, D3)에 의해 일정 레벨의 전압으로 변환되어 타이머(U2) 및 펄스폭 제어회로(U1)의 동작전원(Vcc)으로 공급된다.First, when the power supply (GND, -48V) is applied from the power supply of the switching system, the noise components introduced into the power supply and the high frequency noise components generated therein are removed by the capacitors C1-C6 and the coil L1. . At the time of initial start-up, the transistor Q1 is turned on by the output of the input filter unit 10, and when the transistor Q1 is turned on, the transistor Q1 is converted into a voltage of a predetermined level by the zener diodes D1 and D3 to generate a timer. U2) and the pulse width control circuit U1 are supplied to the operating power source Vcc.

그러면 상기 타이머(U2)는 상기 동작전원이 인가되는 순간 저항(R3-R4) 및 캐패시터(C7)의 시정수에 의한 소정 주기의 주파수를 발진하여 제1 및 제2구동주기 신호를 발생한다. 그리고 상기 필스폭 제어회로(U1)는 상기 동작 전원을 가변저항(R5), 저항(R6, R7)로 분압하여 제1입력단자(NI1:Non-INV input)로 입력한 후, 소정 주기의 내부 발진주파수와 상기 제1입력단자(NI1)로 인가되는 전압레벨을 비교하여 PWM(Pulse Width Modulated) 신호를 발생하며, 상기 타이머(U2)에서 제2구동주기 신호를 발생하는 동안 제1동작전원 입력단자(C1)로 입력되는 동작전원(Vcc)을 상기 PWM신호에 따라 제1출력단자(E1)로 출력한다. 상기 펄스폭 제어회로(U1)의 제1출력단자(E1)로 출력되는 PWM 의해 트랜지스터(Q2, Q3)가 온/오프되며, 이로인해 주스위칭 소자인 전계효과 트랜지스터(Q4)가 "온"상태를 유지하는 동안 제1트랜지스터(T1)의 1차측에는 에너지가 축적되고, 상기 전계효과 트랜지스터(Q4)가 "온" 상태를 유지하는 동안 제1트랜지스터(T1)의 1차측에는 에너지가 축적되고, 상기 전계효과 트랜지스터(Q4)가 "오프" 상태를 유지하는 동안 제1트랜스(T1)의 1차측에 유기된 에너지가 2차측으로 전달된다.Then, the timer U2 generates the first and second driving cycle signals by oscillating the frequency of a predetermined period by the time constants of the resistors R3-R4 and the capacitor C7 when the operating power is applied. The pillar width control circuit U1 divides the operation power supply into the variable resistor R5 and the resistors R6 and R7 and inputs the first input terminal NI1 (Non-INV input) to the inside of a predetermined period. A pulse width modulated (PWM) signal is generated by comparing an oscillation frequency and a voltage level applied to the first input terminal NI1, and a first operating power input is generated while generating a second drive cycle signal in the timer U2. The operating power Vcc input to the terminal C1 is output to the first output terminal E1 in accordance with the PWM signal. The transistors Q2 and Q3 are turned on / off by the PWM output to the first output terminal E1 of the pulse width control circuit U1, whereby the field effect transistor Q4, which is a juice switching element, is in an "on" state. Energy is accumulated on the primary side of the first transistor T1 while maintaining the energy, and energy is accumulated on the primary side of the first transistor T1 while the field effect transistor Q4 is maintained in the "on" state. While the field effect transistor Q4 maintains the " off " state, energy induced in the primary side of the first transformer T1 is transferred to the secondary side.

따라서, 상기 PWM신호는 제1트랜스(T1)의 동작을 제어하기 위한 스위칭 모드신호가 된다.Therefore, the PWM signal is a switching mode signal for controlling the operation of the first transformer T1.

이때 상기 제1트랜스(T1)의 1차측에 감긴 보조권선을 통해 유기되는 에너지는 다이오드(D6) 및 캐패시터(C24-C26)에 의해 정류 및 평활되는데, 상기 정류전원은 타이머(U2) 및 펄스폭 제어회로(U1)의 지속적인 동작 전원으로 공급된다. 즉, 초기 기동시에는 보조전원부(20)의 정전원으로 상기 타이머(U2) 및 펄스폭 제어회로(U1)의 동작이 수행되지만, 일단 상기 타이머(U2) 및 펄스폭 제어회로(U1)가 구동된 후에는 출력조정부(40)에 의해 보조전원부(20)의 트랜지스터(Q1)가 턴오프상태를 유지하게 되어, 제1트랜스(T1)의 스위칭 전원이 정류되어 상기 타이머(U2) 및 펄스폭 제어회로(U1)의 지속적인 동작 전원으로 공급된다.At this time, the energy induced through the auxiliary winding wound on the primary side of the first transformer T1 is rectified and smoothed by the diode D6 and the capacitors C24-C26, and the rectified power is a timer U2 and a pulse width. It is supplied to the continuous operating power of the control circuit U1. That is, the initial operation of the timer U2 and the pulse width control circuit U1 is performed as a power source of the auxiliary power supply unit 20, but once the timer U2 and the pulse width control circuit U1 are driven. After that, the transistor Q1 of the auxiliary power supply unit 20 is turned off by the output adjustment unit 40 so that the switching power of the first transformer T1 is rectified to control the timer U2 and the pulse width. It is supplied to the continuous operating power of the circuit U1.

여기서 상기 타이머(U2)에서는 제4b도와 같이 0.5sec주기로 하이 및 로우상태가 반복되는 1HZ의 발진신호를 발생하고, 이때 "로우" 레벨인 동작은 제2구동주기가 되고 "하이"레벨인 동안은 제1구동주기라고 가정한다. 또한 제3도는 펄스폭 제어회로(U1)의 등가회로도로서, 2개의 에러증폭기(EA1, EA2)와, 두개의 비교기(DCT; Dead Time Compator, PWMC; PYM Comparator)와, 제4a도와 같은 내부 발진 주파수를 발생하는 오실레이터(OSC)와, 동작전원(Vcc)을 입력하여 상기 에러증폭기(EA1, EA2)의 기준 전압을 공급하는 기준전압 발생기(REF)와, 플립플롭(PSF: Pulse Steering Flip Flop) 및 게이트(G1~G5)로 구성된다. 상기 구성에서 에러증폭기(EA1)는 제1입력단자(NI1)로 인가되는 동작전원(Vcc)의 분압전압과 제1기준단자(I1;INV-Input)로 인가되는 기준전압의 차를 증폭하여 출력전압을 조정하기 위한 전원레벨을 출력하고, 에러증폭기(EA2)는 제2입력단자(I2)로 입력되는 기준전압의 차를 증폭하여 과전류 발생유무 신호를 출력한다. 그러면 비교기(PWMC)는 상기 (4a)와 같은 내부 발진주파수와 상기 에러증폭기(EA1)의 출DC레벨을 비교하여 출력전압 레벨에 따르는 PWM신호를 발생한다.Here, the timer U2 generates an oscillation signal of 1HZ in which the high and low states are repeated in a 0.5 sec cycle as shown in FIG. Assume that it is the first driving cycle. FIG. 3 is an equivalent circuit diagram of the pulse width control circuit U1, which includes two error amplifiers EA1 and EA2, two comparators (DCT; Dead Time Compator, PWMC, PYM Comparator), and internal oscillation as shown in FIG. 4A. Oscillator (OSC) that generates a frequency, a reference voltage generator (REF) for supplying the reference voltages of the error amplifiers (EA1, EA2) by inputting an operating power supply (Vcc), and a flip-flop (PSF) And gates G1 to G5. In this configuration, the error amplifier EA1 amplifies the difference between the divided voltage of the operating power supply Vcc applied to the first input terminal NI1 and the reference voltage applied to the first reference terminal I1 (INV-Input). A power level for adjusting the voltage is output, and the error amplifier EA2 amplifies the difference between the reference voltages input to the second input terminal I2 and outputs an overcurrent generation signal. The comparator PWMC then compares the internal oscillation frequency as shown in (4a) with the output DC level of the error amplifier EA1 to generate a PWM signal according to the output voltage level.

또한 상기 비교기(PWMC)는 상기 에러증폭기(EA2)에서 과전류 검출신호를 발생하면 "로우"신호를 발생하여 PWM신호의 발생을 중지시킨다. 이때 상기 비교기(DCT) DT(Dead time control)단자로 타이머(U2)의 1HZ출력을 입력하여 펄스폭 제어회로(U2)의 PWM발생주기를 제어하는데(dead time control), 이는 트랜지스터(TQ1, TQ2)의 온/오프 시간여기서 Ton은 트랜지스터 TQ1 및 TQ2의 턴온시간이고, Toff는 트랜지스터 TQ1 및 TQ2의 턴오프 시간이다)을 결정한다. 즉, 상기 비교기(DTC)의 DT단자로 OV전압이 공급될 때 최대 듀티는 45%가 되며, 인가전압이 점점 높아져 3.5V전압 정도 올라가면 듀티비는 0%가 된다.In addition, the comparator PWMC generates a "low" signal when the error amplifier EA2 generates an overcurrent detection signal to stop the generation of the PWM signal. At this time, the 1HZ output of the timer U2 is input to the comparator (DCT) dead time control (DT) terminal to control the PWM generation period of the pulse width control circuit U2 (dead time control), which is a transistor (TQ1, TQ2). ON / OFF time of) Where Ton is the turn-on time of transistors TQ1 and TQ2, and Toff is the turn-off time of transistors TQ1 and TQ2). That is, when the OV voltage is supplied to the DT terminal of the comparator DTC, the maximum duty becomes 45%, and when the applied voltage is gradually increased to about 3.5V, the duty ratio becomes 0%.

따라서 상기 타이머(U2)의 출력이 제1구동 주기인 "하이"레벨에서는 비교기(DTC)는 "로우"신호를 출력하게 되며, 제2구동주기인 "로우"레벨에서는 "하이"신호를 출력하게 된다. 따라서 상기 두비교기(DTC, PWMC)의 출력을 논리곱하는 게이트(G1)는 상기 비교기(DTC)가 "하이"신호를 출력하는 동안 상기 비교기(PWMC)에서 출력하는 PMW신호를 플립플롭(PSF) 및 게이트(G4, G5)에 인가한다.Therefore, the comparator DTC outputs a "low" signal when the output of the timer U2 is at the "high" level of the first driving period, and outputs a "high" signal at the "low" level of the second driving period. do. Accordingly, the gate G1 logically multiplying the outputs of the two comparators DTC and PWMC by the flip-flop PSF and the PMW signal output from the comparator PWMC while the comparator DTC outputs a "high" signal. It is applied to the gates G4 and G5.

그러므로 상기 게이트(G1)의 출력은 타이머(U2)의 출력이 로우 레벨인 제2구동주기 동안 상기 비교기(PWMC)를 출력하는 PWM신호를 출력하게 되며, 타이머(U2)의 출력이 "하이"레벨인 제1구동주기동안 상기 비교기(DCT)의 출력이 "로우"레벨이므로 "로우"신호를 출력하게 된다.Therefore, the output of the gate G1 outputs a PWM signal for outputting the comparator PWMC during the second driving period in which the output of the timer U2 is at the low level, and the output of the timer U2 is at the "high" level. Since the output of the comparator DCT is at the "low" level during the first driving cycle, the "low" signal is output.

따라서 상기 게이트(G1)가 제2구동주기 동안 PWM신호를 발생하면, 플립플롭(PSF)은 상기 PWM신호의 레벨상태에 따른 2분주 신호를 발생하며, 상기 플립플롭(PSF)의 비반전 및 반전 출력은 각각 게이트(G2) 및 게이트(G3)에 인가된다. 그러면 상기 PWM신호에 대하여 상기 게이트(G2)는 정위상 신호를 출력하고 상기 게이트(G3)는 반전 위상 신호를 출력한다. 그러나 출력제어단자(OC; Output Control)로 기준전압(REF)의 하이 레벨신호가 인가되므로 게이트(G3)의 출력은 게이트(G5)에 의해 차단되어 트랜지스터(TQ2)를 항상 턴오프 상태로 유지시키며, 상기 게이트(G2)를 출력하는 신호가 제2구동주기 동안 게이트(G4)를 통해 트랜지스터(TQ1)로 인가되므로, 상기 트랜지스터(TQ1)는 PWM신호의 상태에 따라 온/오프 된다.Therefore, when the gate G1 generates the PWM signal during the second driving period, the flip-flop PSF generates a two-division signal according to the level state of the PWM signal, and the non-inverting and inverting the flip-flop PSF. The output is applied to gate G2 and gate G3, respectively. Then, the gate G2 outputs a positive phase signal and the gate G3 outputs an inverted phase signal with respect to the PWM signal. However, since the high level signal of the reference voltage REF is applied to the output control terminal OC, the output of the gate G3 is blocked by the gate G5 to keep the transistor TQ2 always turned off. Since the signal outputting the gate G2 is applied to the transistor TQ1 through the gate G4 during the second driving period, the transistor TQ1 is turned on / off according to the state of the PWM signal.

그러면 상기 트랜지스터(TQ1)는 제2구동 주기에서 PWM신호가 "하이"상태이면 턴온되어 동작전원 입력단자(C1)로 인가되는 동작전원을 제1출력단자(E1)로 출력시키며, PWM신호가 "로우"상태이면 턴오프되어 동작전원의 출력 통로를 차단시킨다. 따라서 상기 펄스폭 제어회로(U2)는 상기 타이머(U2)에서 출력하는 제4b도와 같은 1HZ에서 반주기인 0.5sec주기동안 출력전압과 기준전압의 차신호레벨을 검출하며, 오실레이터(OSC)에 발생하는 (4a)와 같은 내부 발진주파수와 상기 차신호의 DC레벨을 비교하여 PWM신호를 발생한다.Then, the transistor TQ1 is turned on when the PWM signal is "high" in the second driving cycle, and outputs the operating power applied to the operating power input terminal C1 to the first output terminal E1, and the PWM signal is " Low "state, it is turned off to block the output path of the operating power supply. Accordingly, the pulse width control circuit U2 detects the difference signal level between the output voltage and the reference voltage during the 0.5 sec period that is half the period at 1HZ as shown in FIG. 4B output from the timer U2, and generates the oscillator OSC. The PWM signal is generated by comparing the internal oscillation frequency as shown in (4a) with the DC level of the difference signal.

그러므로 상기 PWM신호는 출력전압의 DC레벨 변화에 따르는 펄스폭을 갖게 된다.Therefore, the PWM signal has a pulse width according to the DC level change of the output voltage.

상기 펄스폭 제어회로(U1)의 출력은 제4c도와 같이 제2구동주기 동안 PWM신호를 발생하며, 제1구동주기 동안은 "로우"신호를 발생한다. 이때 상기 펄스폭 제어회로(U1)의 출력은 전계효과 트랜지스터(Q4)를 충분하게 구동시킬 수 없으므로, NPN트랜지스터(Q3)와 PNP트랜지스터(Q2)를 통해 펄스폭 제어회로(U1)의 출력전압을 증폭하여 드라이브 신호를 발생하며, 이 드라이브 신호에 의해 전계효과 트랜지스터(Q4)가 온/오프되어 제1트랜스(T1)의 1차측 전류통로를 형성한다. 즉, 상기 PWM신호는 제1트랜스(T1)의 1차측에 출력된 에너지가 2차측으로 전달된다.The output of the pulse width control circuit U1 generates a PWM signal during the second driving period as shown in FIG. 4C, and generates a "low" signal during the first driving period. In this case, since the output of the pulse width control circuit U1 cannot sufficiently drive the field effect transistor Q4, the output voltage of the pulse width control circuit U1 is changed through the NPN transistor Q3 and the PNP transistor Q2. The drive signal is amplified to generate a drive signal. The drive signal turns the field effect transistor Q4 on and off to form a primary current path of the first transformer T1. That is, in the PWM signal, the energy output on the primary side of the first transformer T1 is transferred to the secondary side.

그러면 플라이 백 방식 제1트랜스(T1)에서 2차측에 전압형태는 제4d도와 같은 형태로 승압된 교류형태가 되며, 이때의 교류파형은 상기 PWM신호에 의해 결정된다. 상기 제1트랜스(T1)의 2차측 교류전원은 다시 다이오드(D2), 코일(L2) 및 캐패시터(C28-C31)에 의해 정류 및 평활되어 제4e도와 같은 형태로 전화라인으로 공급된다.Then, in the flyback type first transformer T1, the voltage form on the secondary side becomes an AC form stepped up in the form of 4d, and the alternating current waveform is determined by the PWM signal. The secondary AC power of the first transformer T1 is again rectified and smoothed by the diode D2, the coil L2, and the capacitors C28-C31, and is supplied to the telephone line in the form of FIG. 4E.

따라서 최종적으로 출력되는 메세지 전원의 형태는 1HZ단위로 전화기의 메세지 램프를 0.5초 동안 온되고 0.5초동안 오프시키기 위한 전원이 된다.Therefore, the final type of message power output is a power supply for turning on the message lamp of the telephone for 0.5 seconds and off for 0.5 seconds in units of 1 HZ.

이때 상기와 같은 메세지 전원 발생회로에 공급되는 입력전원이 불안정하여 과부화 또는 단락이 발생되는 경우에도 회로의 각 소자를 보호할 수 있어야 한다. 이를 위하여 전계효과 트랜지스터(Q4)의 이미터단에 제2트랜스(T2)를 연결하여 제1트랜스(T1)의 1차측은 흐르는 전류를 센싱한다. 즉, 상기 제2트랜스(T2)의 1차측을 흐르는 전류를 2차측으로 센싱한후, 다이오드(D5) 및 캐패시터(C23)를 통해 직류로 변환한다. 그리고 상기 과전류 유무를 검출하기 위한 상기 정류신호를 저항(R22, R23)으로 분압하여 전압신호를 변환한후 제2입력단자(N12)로 인가한다. 그러면 펄스폭 제어회로(U1)는 에러증폭기(EA2)를 통해 제2입력단자(N12)로 인가되는 과전류 유무검출 신호와 제2기준단자(12)로 인가되는 기준전압(REF)의 차신호를 증폭한다. 따라서 상기 두 전압의 차가 크게되면 에러증폭기(EA2)의 출력은 "하이"레벨 상태가 되며, 이로인해 비교기(PWMC)는 "로우"신호를 출력하게 되어 타이머(U2)의 구동주기에 관계없이 펄스폭 제어회로(U1)의 출력은 "로우"상태로 만든다.At this time, even if the input power supplied to the message power generation circuit as described above is unstable and overload or short circuit occurs, it should be possible to protect each element of the circuit. To this end, the second transformer T2 is connected to the emitter terminal of the field effect transistor Q4, and the primary side of the first transformer T1 senses a current flowing therein. That is, the current flowing through the primary side of the second transformer T2 is sensed to the secondary side, and then converted into direct current through the diode D5 and the capacitor C23. The rectified signal for detecting the presence of the overcurrent is divided by the resistors R22 and R23 to convert the voltage signal and then applied to the second input terminal N12. Then, the pulse width control circuit U1 receives the difference signal between the overcurrent detection signal applied to the second input terminal N12 and the reference voltage REF applied to the second reference terminal 12 through the error amplifier EA2. Amplify. Therefore, when the difference between the two voltages is large, the output of the error amplifier EA2 is in the "high" level state, thereby causing the comparator PWM to output the "low" signal, regardless of the driving period of the timer U2. The output of the width control circuit U1 is brought to a "low" state.

그러면 전계효과 트랜지스터(Q4)는 과전류가 검출되는 동안 "오프"상태를 유지하게 되어 출력전압을 차단시키게 된다.The field effect transistor Q4 is then maintained in the " off " state while the overcurrent is detected to block the output voltage.

상기 과정을 종합해 보면, 초기 기동시 트랜지스터(Q1)가 턴온되어 제너다이오드(D1, D3)에 의해 정전압의 초기동작 전원이 발생되며, 초기기동 수행후 제1트랜스(T1)의 보조 권선에 의해 검출되는 출력전압을 정류하여 지속적인 동작 전원으로 공급한다.In summary, the transistor Q1 is turned on during the initial startup, and the initial operating power of the constant voltage is generated by the zener diodes D1 and D3, and the auxiliary winding of the first transformer T1 is performed after the initial startup. Rectify the detected output voltage and supply it with continuous operating power.

상기 동작 전원이 인가되면 타이머(U2)는 1HZ주기로 "로우"와 "하이"가 반복되는 주파수를 발생하며, 펄스폭 제어회로(U2)는 상기 타이머(U2)의 출력이 "로우"인 0.5sec주기동안 출력 교류전압의 레벨에 따른 PWM신호를 발생하고, 상기 타이머(U2)의 출력이 "하이"인 0.5sec주기 동안은 "로우"신호를 출력한다. 이때 상기 펄스폭 제어회로(U1)의 출력에 의해 스위칭되는 전계효과 트랜지스터(Q4)에 의해 제1트랜스(T1)의 출력은 최종적으로 정류부(90)에서 정류되어 0.5초 단위로 스윙(Swing)되어 전화기의 메세지 램프를 온/오프시키기 위한 0.5초 "온" 및 0.5초 "오프"의 메세지 전언을 발생한다.When the operating power is applied, the timer U2 generates a frequency in which " low " and " high " are repeated in a 1 HZ period, and the pulse width control circuit U2 generates 0.5 sec when the output of the timer U2 is " low ". It generates a PWM signal according to the level of the output AC voltage during the period, and outputs a "low" signal during the 0.5sec period when the output of the timer U2 is "high". At this time, the output of the first transformer T1 is finally rectified by the rectifying unit 90 by the field effect transistor Q4 switched by the output of the pulse width control circuit U1, and swings for 0.5 seconds. It generates a message message of 0.5 seconds " on " and 0.5 seconds " off "to turn on / off the message lamp of the telephone.

또한 메세지 전원 회로가 과부하 또는 단락시에도 회로의 소자를 보호하기 위하여 과전류 제한회로(70)를 통해 출력전류를 검출하여 전압으로 변환하며, 상기 펄스폭 제어회로(U1)에서 검출전압과 기준전압의 차를 증폭하여 과전류 발생시 펄스폭 제어회로(U1)의 출력을 "로우"레벨로 한다. 그러면 전계효과 트랜지스터(Q4)가 턴오프상태를 유지하므로 출력전압은 발생되지 않는다.In addition, the message power supply circuit detects and converts an output current into a voltage through an overcurrent limiting circuit 70 so as to protect the device of the circuit even when an overload or a short circuit occurs. The difference is amplified and the output of the pulse width control circuit U1 is brought to the "low" level when an overcurrent occurs. Then, since the field effect transistor Q4 remains turned off, no output voltage is generated.

상술한 바와 같이 교환시스템에서 전화기의 메세지 램프를 구동시키기 위한 메세지 전원을 공급한 경우, 1초 간격으로 전화기의 메세지 램프를 점멸시킴으로써 사용자가 신호를 쉽게 감지할 수 있고, 또한 메세지 램프 구동시에도 램프를 온/오프시키므로서 램프가 켜져있는 시간동안 전력소모를 줄일 수 있으며, 2차측 전압을 승압시켜 높은 전압으로 전력을 공급하므로 사설교환기에서 메세지 대기용 전화기까지의 거리가 멀어도 선로에의 전압 강하로 생기는 전력손실을 줄일 수 있는 이점이 있다.As described above, when the switching system supplies the message power to drive the message lamp of the telephone, the user can easily detect the signal by flashing the telephone's message lamp at one second intervals. By turning on / off, the power consumption can be reduced while the lamp is on, and the secondary voltage is boosted to supply power at a high voltage, so that even if the distance from the private exchange to the telephone for message waiting is too low, There is an advantage to reduce the power loss generated.

Claims (1)

교환시스템에서 메세지 램프가 내장된 전화기로 메세지 전원을 공급하는 회로에 있어서, 플라이백 방식의 트랜스중 1자측에 직렬로 보조권선 및 스위칭 소자를 직렬 연결하며, 소정의 PWM신호 발생시에만 상기 스위칭 소자가 온/오프되어 교환시스템에서 공급되는 전원을 1차측에서 2차측으로 전달하며 승압된 스위칭 모드 전원을 출력하는 전압 변환부(80)와, 정전압 회로를 구비하여 초기 구동시 상기 공급전원을 일정 레벨의 동작 전원으로 발생하는 보조전원부(20)와, 상기 전압변환부(80)의 보조 권선을 통해 유기되는 전원을 정류하여 지속적인 동작 전원을 발생하는 출력조정부(40)와, 타이머를 구비하여 상기 동작전원에 의해 동일 듀티비를 갖는 제1 및 제2구동주기의 소정 주파수 신호를 발생하는 발진부(30)와, 상기 전압변환부(80)의 스위칭 소자를 통해 흐르는 출력전원의 전류를 검출하여 과전류 검출유무의 비교신호인 전압신호로 변환하는 과전류 변환부(70)와, 상기 발진부(30)의 출력, 동작 전원 및 과전류 제한부(70)의 출력을 입력하며, 상기 발진부(30)에서 제2구동주기 신호 발생시 상기 동작전원과 소정의 기준전압의 차신호 레벨을 검출한 후, 소정 주기의 내부 발진주파수와 상기 차신호 레벨을 비교하여 상기 PWM신호를 발생하고, 상기 발진부(30)에서 제1구동주기 신호발생시 상기 PWM신호의 통로 차단하며, 상기 과전류 제한부(70)의 출력과 상기 기준전압의 차신호 레벨을 증폭하여 과전류 레벨의 차신호 발생시 상기 PWM신호의 통로를 차단하는 변조부(50)와, 상기 전압변환부(80)의 2차측 교류전원을 정류하며 상기 제1구동주기 동안 메세지 램프 오프 전원을 발생하는 동시에 상기 제2구동주기 동안 메세지 램프 온 전원을 발생하여 전화라인으로 출력하는 정류부(90)로 구성됨을 특징으로 하는 교환시스템의 메세지 전원 공급 회로.In a circuit for supplying message power to a telephone with a message lamp in a switching system, an auxiliary winding and a switching element are connected in series to one of the flyback type transformers, and the switching element is provided only when a predetermined PWM signal is generated. A voltage converter 80 that transmits the power supplied from the switching system on / off from the primary side to the secondary side and outputs the boosted switching mode power, and a constant voltage circuit for initial supply of the power at a predetermined level. The auxiliary power supply unit 20 generated by the operating power supply, the output control unit 40 for generating a continuous operating power by rectifying the power induced through the auxiliary winding of the voltage converter 80, and a timer The oscillation section 30 and the switching element of the voltage conversion section 80 for generating predetermined frequency signals of the first and second driving cycles having the same duty ratio by Inputs an overcurrent converter 70 for detecting the current of the flowing output power and converting it into a voltage signal as a comparison signal of overcurrent detection, and the output of the oscillator 30, the operating power supply, and the output of the overcurrent limiter 70. The oscillator 30 detects a difference signal level between the operating power source and a predetermined reference voltage when the second drive cycle signal is generated, and compares the internal oscillation frequency of the predetermined period with the difference signal level to generate the PWM signal. When the first driving cycle signal is generated by the oscillator 30, the path of the PWM signal is blocked, and the output signal of the overcurrent limiting unit 70 is amplified by a difference signal level between the reference voltage and the PWM signal when the difference signal of the overcurrent level is generated. A modulator 50 for blocking a signal path and a secondary AC power supply of the voltage converter 80 to generate a message lamp-off power supply during the first driving cycle and to generate the second lamp driving cycle. No message lamp-on message to generate the power supply of the switching system, characterized by consisting of a rectifying part 90 for output to the telephone line circuit.