Claims (10)
소스, 드레인의 일측이 제1의 전원전압에 접속된 제1의 MOS트랜지스터와, 상기 제1의 MOS트랜지스터의 소스, 드레인의 타측과 출력단자와의 사이에 접속된 다이오드와, 상기 출력단자와 어스 전압과에 소스, 드레인이 각각 접속되고, 게이트에 제1의 구동신호가 공급된 제2의 MOS트랜지스터와, 상기 제1의 MOS트랜지스터의 소스, 드레인의 타측과의 사이에 삽입된 정전압 소자와, 상기 제1의 MOS트랜지스터의 게이트와 어스전압등에 소스, 드레인을 각각 접속하고, 게이트에 제2의 구동신호가 공급될 제3의 MOS트랜지스터와, 에미터 회로가 상기 제1의 전원전압에 접속되고 콜렉터 회로는 상기 제1의 MOS트랜지스터의 게이트에 접속된 바이파일러 트랜지스터와 복수의 제3의 구동신호에 따라 상기 바이파일러 트랜지스터의 베이스 회로에 공급할 전류의 값을 제어하는 전류제어수단과, 입력신호 및 제어신호에 의하여 상기 제1, 제2의 구동신호 및 복수의 제3구동신호를 발생하는 구동신호 발생수단등을 구비한 것을 특징으로 하는 드라이버 회로.A first MOS transistor having one side of the source and the drain connected to a first power supply voltage, a diode connected between the other side of the source and the drain of the first MOS transistor and the output terminal, and the output terminal and the earth A second MOS transistor connected to a voltage, a source and a drain, respectively, and supplied with a first driving signal to a gate, and a constant voltage element inserted between the source and the drain of the first MOS transistor; A third MOS transistor to which a source and a drain are respectively connected to a gate and an earth voltage of the first MOS transistor, and a second driving signal is supplied to the gate, and an emitter circuit is connected to the first power supply voltage. The collector circuit controls the value of the current to be supplied to the base circuit of the bipiler transistor in accordance with the bipiler transistor connected to the gate of the first MOS transistor and the plurality of third driving signals. The driver circuit characterized in that it includes a current control means and the input signal and the first by the control signal, the drive signal generating means for generating a drive signal and a plurality of third drive signals of the second and so on.
제1항에 있어서, 상기 제1, 제2, 제3의 각 MOS트랜지스터는 각각 이중 확산형 N챠넬 MOS트랜지스터인 드라이버 회로.The driver circuit of claim 1, wherein each of the first, second, and third MOS transistors is a double diffusion N-channel MOS transistor.
제1항에 있어서, 상기 정전압 소자는 제너 다이오드이고, 이 제너 다이오드의 아노드는 상기 제1의 MOS트랜지스터의 소스, 드레인의 타측에 접속되며, 캐소드는 사이 제1의 MOS트랜지스터의 게이트에 접속되어 있는 드라이브 회로.2. The circuit of claim 1, wherein the constant voltage element is a zener diode, the anode of which is connected to the other side of the source and the drain of the first MOS transistor, and the cathode is connected to the gate of the first MOS transistor. Drive circuit.
제1항에 있어서, 상기 전류제어수단은, 소스, 드레인의 일측이 상기 바이파일러 트랜지스터의 베이스 회로에 접속되고, 게이트에 제2의 전원 전압이 공급된 제4의 MOS트랜지스터와, 각 일단이 상기 제4의 MOS트랜지스터의 소스, 드레인의 타측에 접속되고, 서로 저항치가 상이한 복수개의 제1의 저항과, 소스, 드레인의 일측이 상기 복수개의 제1의 저항의 각 타단에 접속되고, 소스, 드레인의 타측은 어스 전압에 접속되며, 각 게이트에 상기 복수의 제3의 구동신호 각각이 공급될 복수의 제5의 MOS트랜지스터로 구성된 드라이버 회로.4. The current control means of claim 1, wherein the current control means comprises: a fourth MOS transistor having one side of a source and a drain connected to a base circuit of the bi-filar transistor, and a second power supply voltage supplied to a gate; A plurality of first resistors connected to the other side of the source and the drain of the fourth MOS transistor, and having different resistance values from each other, and one side of the source and the drain connected to the other ends of the plurality of first resistors, respectively; And a plurality of fifth MOS transistors, the other side of which is connected to an earth voltage and to which each of the plurality of third driving signals is supplied to each gate.
제4항에 있어서, 상기 전류제어수단에는 상기 제1의 저항이 2개 설치되어 있으며, 전류치 0을 포함한 서로의 값이 상이한 3값의 전류를 상기 바이파일러 트랜지스터의 베이스 회로에 공급하는 드라이버 회로.5. The driver circuit according to claim 4, wherein the current control means is provided with two first resistors, and supplies three currents having different values including a current value of zero to the base circuit of the biprofiler transistor.
제4항에 있어서, 상기 제4의 MOS트랜지스터는 이중 확산형의 N챠넬 MOS트랜지스터이고, 상기 복수의 제5의 MOS트랜지스터의 각각은 엔헌스먼트형의 N챠넬 MOS트랜지스터인 드라이버 회로.5. The driver circuit according to claim 4, wherein the fourth MOS transistor is a double-diffusion N-channel MOS transistor, and each of the plurality of fifth MOS transistors is an contribution-type N-channel MOS transistor.
제1항에 있어서, 상기 구동신호 발생수단은, 상기 제2의 MOS트랜지스터는 상기 제1의 구동신호에 따라 도통에서 비도통으로 되는 시기를 합쳐서 상기 제3의 MOS트랜지스터 도통이 개시되도록 상기 제2의 구동신호를 발생하도록 구성되어 있는 드라이버 회로.The second MOS transistor according to claim 1, wherein the second MOS transistor is connected to the second MOS transistor in accordance with the first driving signal so that the third MOS transistor conduction is initiated. A driver circuit configured to generate a drive signal.
제1항에 있어서, 상기 구동신호 발생수단은, 상기 제2의 MOS트랜지스터의 도통을 개시시킴에 앞서 이것보다도 소정기간전에 상기 제3의 MOS트랜지스터가 비도통에서 도통되도록 상기 제1, 제2의 구동신호를 발생함과 동시에, 상기 제2의 MOS트랜지스터를 도통에서 비도통으로 한다음의 소정기간후에 상기 제3의 MOS트랜지스터가 도통에서 비도통이 되도록 상기 제1, 제2의 구동신호를 발생하도록 구성된 드라이버 회로.The first and second driving signals generating means according to claim 1, wherein the driving signal generating means causes the third MOS transistor to be conducted in a non-conductive state before a predetermined period of time prior to starting conduction of the second MOS transistor. While generating the drive signal, and causing the second MOS transistor to become non-conducting after conducting the second MOS transistor from conduction to non-conduction, after the predetermined period, to generate the first and second drive signals. Configured Driver Circuit.
제4항에 있어서, 상기 바이파일러 트랜지스터는 제1 및 제2의 콜렉터를 가진 Pnp형 멀티콜렉터 트랜지스터이고 이 멀티콜렉터 트랜지스터의 에미터는 상기 제1의 전원 전압에 접속되고, 베이스는 제1의 콜렉터 및 상기 제4의 MOS트랜지스터의 소스, 드레인의 일측에 접속되며, 제2의 콜렉터는 상기 제1의 MOS트랜지스터의 게이트에 접속되어 있고, 베이스와 제1의 전원 전압과의 사이에는 제2의 저항이 접속되어 있는 드라이버회로.5. The method of claim 4, wherein the bifilar transistor is a Pnp type multicollector transistor having a first and a second collector, the emitter of the multicollector transistor being connected to the first power supply voltage, the base being the first collector and It is connected to one side of the source and the drain of the fourth MOS transistor, the second collector is connected to the gate of the first MOS transistor, the second resistance between the base and the first power supply voltage Connected driver circuit.
제4항에 있어서, 상기 바이파일러 트랜지스터는 단일 콜렉터를 가진 Pnp형 트랜지지스터이고, 이 Pnp형 트랜지스터의 에미터는 상기 제1의 전원전압에 접속되며, 베이스는 상기 제4의 MOS트랜지스터의 소스, 드레인의 일측에 접속되고, 콜렉터는 상기 제1의 MOS트랜지스터의 게이트에 접속되어 있으며, 베이스와 제1의 전원전압과의 사이에는 제2의 저항이 접속되어 있는 드라이버 회로.5. The transistor of claim 4, wherein the bifilar transistor is a Pnp type transistor with a single collector, the emitter of the Pnp type transistor connected to the first power supply voltage, the base being the source of the fourth MOS transistor, A driver circuit connected to one side of the drain, the collector connected to the gate of the first MOS transistor, and a second resistor connected between the base and the first power supply voltage.
※참고사항 : 최초출원 내용에 의하여 공개하는 것임※ Note: It is to be disclosed based on the initial application.