KR900008758B1 - Power op.amplifier - Google Patents

Power op.amplifier

Info

Publication number
KR900008758B1
KR900008758B1 KR1019880009549A KR880009549A KR900008758B1 KR 900008758 B1 KR900008758 B1 KR 900008758B1 KR 1019880009549 A KR1019880009549 A KR 1019880009549A KR 880009549 A KR880009549 A KR 880009549A KR 900008758 B1 KR900008758 B1 KR 900008758B1
Authority
KR
South Korea
Prior art keywords
mos transistor
output
amplifier
input
terminal
Prior art date
Application number
KR1019880009549A
Other languages
Korean (ko)
Other versions
KR900002545A (en
Inventor
백상엽
Original Assignee
삼성반도체통신 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성반도체통신 주식회사, 강진구 filed Critical 삼성반도체통신 주식회사
Priority to KR1019880009549A priority Critical patent/KR900008758B1/en
Publication of KR900002545A publication Critical patent/KR900002545A/en
Application granted granted Critical
Publication of KR900008758B1 publication Critical patent/KR900008758B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

전력 연산증폭기Power operational amplifier

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 발명에 따른 회로도.2 is a circuit diagram according to the present invention.

제3도는 본 발명에 따른 제2도의 제1증폭기(A1) 구체회로도.3 is a detailed circuit diagram of the first amplifier A1 of FIG. 2 according to the present invention.

본 발명은 전력(Power) 증폭기에 관한 것으로서, 특히 출력 구동단의 직류 바이어스 전류 조정으로 출력단의 파워 트랜지스터의 사이즈를 적게하면서도 출력 구동능력을 크게할 수 있는 전력 연산증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier, and more particularly, to a power operational amplifier capable of increasing the output driving capability while reducing the size of the power transistor of the output stage by adjusting the DC bias current of the output driving stage.

일반적으로 연산증폭기(Operational amplifier : OPA)는 아나로그 계산기용의 직류 증폭기로서 개발되었지만 집적회로(Integrated circuit : IC) 기술의 발달과 더불어 IC 연산증폭기의 출현으로 안정하고도 염가인 것을 쉽게 입수할 수 있게되어 트랜지스터와 같은 정도로 편리하게 사용할 수 있게 되었다. 그리하여 지금은 아나로그 계산기용으로서 보다는 오히려 능동회로망의 중요한 기본 구성요소로서 거의 모든 아나로그시스템 분야에 이용되기에 이르러 디지털 시스탬에서 마이크로프로세서가 차지하는 역할에 비견하는 자리를 아나로그 시스템에서 차지하게 되었다.In general, an operational amplifier (OPA) has been developed as a direct current amplifier for an analog calculator, but with the development of integrated circuit (IC) technology, it is easy to obtain a stable and inexpensive one with the advent of an IC operational amplifier. This makes it as convenient to use as a transistor. As a result, it is now used in almost all analog systems as an important basic component of active circuits, rather than for analog calculators, giving analog systems a place comparable to the role microprocessors play in digital systems.

OPA는 기본적으로는 매우 큰 이득의 직결차동 증폭기로서 보통은 언제나 이득대역목적을 제어하기 위한 외부귀환회로를 가지고 있다. OPA의 내부는 많은 트랜지스터, 다이오드, 저항 등으로 구성되어 있지만 사용자는 그 내부구조에 일일이 관여할 필요없이 외부에 나타나 있는 단자 상호간의 전압-전류특성에 주목하기만 하면 되며 이것을 저항기나 캐패시터와 마찬가지로 어떤 하나의 기능을 가지는 회로소자로 취급할 수 있다. 일반적으로 하나 또는 수종의 기능을 가지는 회로를 단일체의 소자라 볼 때 이를 능동소자(functional device)라 부르기도 한다.OPA is basically a direct gain amplifier with a very large gain and usually has an external feedback circuit to control the gain band purpose. The interior of the OPA consists of many transistors, diodes, resistors, etc., but the user only needs to pay attention to the voltage-current characteristics between the terminals that appear on the outside without any involvement in the internal structure. It can be treated as a circuit element having one function. In general, when a circuit having one or several functions is regarded as a single device, it is also called a functional device.

최근에 와서 부품소자로 반도체칩에 집적되어 전력(Power) 연산증폭기로도 사용되는 경우가 많아지는데 제1도가 그 예이다.Recently, it is often integrated into a semiconductor chip as a component element and is also used as a power operational amplifier.

제1도의 동작을 간략하게 기술하면, 제1도의 연산증폭기는 바이어스 결정단인 모스트랜지스터(M26, M27)과 입력 차동 증폭단인 모스트랜지스터(M1, M2, M5-M7) 보상적인 모스트랜지스터(M3, M4, M8-M14), 이득단인 모스트랜지스터(M17-M24, M29)으로 구성되어 있다. 또한 전력 다운 모드에로 들어가게 하기 위한 모스트랜지스터(M25, M28, M31)가 사용되었다. 노드[28] 즉, 출력점에 부하를 달았을 때 노드[28]의 전압은 내려가게 되고, 따라서 노드[27]의 전압이 내려가게 되어 모스트랜지스터(M22)를 통해서 흘러오는 전류를 오히려 더 많이 싱크시켜 주므로 노드[28]의 전압은 보상되지 않고 오히려 더 떨어지게 된다. 이러한 열화특성을 보상하려면 현재의 회로로는 모스트랜지스터(M22와 M42)의 면적을 크게 조정하여 부하를 달아도 전압에 영향을 주지 않을 만큼의 전류를 흘려주도록 해야 한다.Briefly describing the operation of FIG. 1, the operational amplifier of FIG. 1 includes the MOS transistors M26 and M27 as bias determining stages and the MOS transistors M1, M2 and M5-M7 as input differential amplifier stages. M4, M8-M14, and MOS transistors M17-M24, M29 which are gain stages. In addition, morph transistors (M25, M28, M31) were used to enter the power down mode. When a load is applied to the node [28], that is, the output point, the voltage of the node [28] is lowered, so that the voltage of the node [27] is lowered so that more current flows through the MOS transistor M22. As a result of the sink, the voltage at node 28 is not compensated but rather falls further. In order to compensate for such deterioration characteristics, the current circuits need to adjust the area of the MOS transistors M22 and M42 to be large so that current flows as long as the load does not affect the voltage.

따라서 종래의 연산증폭기는 출력 구동 능력을 크게 하기 위하여 즉, 더많은 전류를 출력단에 공급하기 위하여 연산증폭기 출력단 모스트랜지스터(M22, M24)의 채널폭/채널길이

Figure kpo00001
L : 채널길이]의 비를 크게하여 주었다.Accordingly, the conventional operational amplifier has a channel width / channel length of the operational amplifier output stage MOS transistors M22 and M24 in order to increase the output driving capability, that is, to supply more current to the output stage.
Figure kpo00001
L: channel length] was increased.

예를들면 출력단 트랜지스터중 디플레이션형의 모스트랜지스터[M22]는 채널폭과 채널길이의 비가 3002/6이고 인한 스멘트형의 모스트랜지스터[M24]는 채널폭과 채널길의 비가 3496/6정도가 된다.For example, among the output transistors, the deflation type MOS transistor [M22] has a ratio of 3002/6 for the channel width and the channel length, and the ratio of channel width and channel length for the cement type MOS transistor [M24] is about 3496/6. .

상기 종래 방법으로 칩(Chip)에 실제 실현할 때 많은 면적을 소요하며 칩의 수율(Yield) 및 신뢰성이 떨어지는 문제점이 있었다.The conventional method requires a large area when the chip is actually realized, and has a problem in that yield and reliability of the chip are inferior.

따라서 본 발명의 목적은 출력단의 직류 바이어스 전류(DC Bias Current)를 궤환시켜 칩의 면적을 증가시키지 않고 출력 구동능력을 크게 할수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of increasing the output driving capability without increasing the area of the chip by feedbacking the DC bias current of the output stage.

본 발명의 다른 목적은 전력 연산증폭기의 동작을 안정화할 수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit capable of stabilizing the operation of the power operational amplifier.

본 발명의 다른 목적은 적은 면적으로 출력구동 능력을 크게 할수 있으므로 전력 연산증폭기를 부품소자로 사용하는 직접회로에서 칩의 수율 및 신뢰성을 향상시키고 제조원가를 줄일 수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit which can improve the yield and reliability of the chip and reduce the manufacturing cost in an integrated circuit using a power operational amplifier as a component device because it can increase the output driving capability in a small area.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 회로도로서, 모스트랜지스터(M101-M201), (M301, M401)의 각각을 제1-2전류밀러(Current Mirror)회로로 구성하고 상기 제2전류 밀러용 모스트랜지스터(M301, M401)의 소스단에 모스트랜지스터(M510, M520)의 드레인을 연결하고 상기 모스트랜지스터(M510, M520)의 게이트단은 반전 및 비반전단용 제1, 2입력단(V-, V+)으로 하며, 상기 모스트랜지스터(M510, M520)의 소오스단의 결합 노드(11)에 모스트랜지스터(M600)의 드레인단을 연결하고 상기 모스트랜지스터(M600)의 게이트단에 연결된 바이어스단(10)을 모스트랜지스터(M170)의 게이트단에 동시에 연결한다.FIG. 2 is a circuit diagram according to the present invention, and each of the MOS transistors M101-M201 and M301 and M401 is composed of a 1-2 current mirror circuit and the MOS transistor M301 for the second current mirror. The drain of the MOS transistors M510 and M520 is connected to the source terminal of M401, and the gate terminals of the MOS transistors M510 and M520 are the first and second input terminals V- and V + for inverting and non-inverting stages. The drain terminal of the MOS transistor M600 is connected to the coupling node 11 of the source terminals of the MOS transistors M510 and M520, and the bias terminal 10 connected to the gate terminal of the MOS transistor M600 is connected to the MOS transistor M170. Connect to the gate end of) simultaneously.

상기 제2전류밀러용 모스트랜지스터(M401)의 소오스단 노드(12)로부터 보상용 캐패시터(CD)를 연결하고 상기 모스트랜지스터(M201)의 드레인단 노드(13)로부터 모스트랜지스터(M160)를 연결한다.The compensating capacitor CD is connected from the source terminal node 12 of the second current mirror MOS transistor M401, and the MOS transistor M160 is connected from the drain terminal node 13 of the MOS transistor M201. .

상기 캐패시터(CD)가 연결된 상기 모스트랜지스터(M160)의 드레인단에 비교증폭기(A1)의 반전단(-)과 다이오드형 모스트랜지스터(M80)를 연결하고 상기 모스트랜지스터(M80)의 소스단에 비교증폭기(A2)의 반전단을 연결한다. 상기 비교증폭기(A1)의 비반전단(+)을 출력단(Vout)과 연결되고 상기 비교증폭기(A1)의 출력단에 모스트랜지스터(M601, M901)의 게이트를 연결한다. 상기 모스트랜지스터(M160, M601, M901)의 소오스단을 전원단(Vcc)에 연결되고 상기 모스트랜지스터(M161)의 드레인단은 상기 출력단(Vout)과 연결되며 상기 출력단(Vout)에 모스트랜지스터(M801)의 게이트와 모스트랜지스터(M603)의 드레인단이 연결된다.The inverting terminal (-) of the comparison amplifier (A1) and the diode type transistor (M80) are connected to the drain terminal of the MOS transistor (M160) to which the capacitor (CD) is connected and compared to the source terminal of the MOS transistor (M80). Connect the inverting end of the amplifier A2. The non-inverting terminal (+) of the comparison amplifier (A1) is connected to the output terminal (Vout), and the gates of the MOS transistors (M601, M901) are connected to the output terminal of the comparison amplifier (A1). Source terminals of the MOS transistors M160, M601, and M901 are connected to a power supply terminal Vcc, a drain terminal of the MOS transistor M161 is connected to the output terminal Vout, and a MOS transistor M801 to the output terminal Vout. ) Is connected to the drain terminal of the MOS transistor M603.

상기 모스트랜지스터(M901)의 드레인단에 모스트랜지스터(M100)를 다이오드형으로 구성하고 상기 모스트랜지스터(M801)의 소오스단노드(103)로부터 모스트랜지스터(M120)와 모스트랜지스터(M100)의 드레인단 노드(14)로부터 모스트랜지스터(M111)를 전류밀러 회로로 구성한다.The MOS transistor M100 is formed at the drain terminal of the MOS transistor M901 in a diode type, and the drain terminal node of the MOS transistor M120 and the MOS transistor M100 is formed from the source terminal node 103 of the MOS transistor M801. From (14), the MOS transistor M111 is constituted by a current mirror circuit.

상기 노드(103)는 비교증폭기(A2)의 비반전단(+)에 연결하고 상기 모스트랜지스터(M80)의 소오스단(15)은 상기 비교증폭기(A2)의 반전단(-)에 연결하여 상기 비교증폭기(A2)의 출력단이 상기 모스트랜지스터(M603)의 게이트에 연결되도록 구성된다.The node 103 is connected to the non-inverting terminal (+) of the comparison amplifier (A2) and the source terminal 15 of the MOS transistor (M80) is connected to the inverting terminal (-) of the comparison amplifier (A2) to compare The output terminal of the amplifier A2 is configured to be connected to the gate of the MOS transistor M603.

상기 노드(130)에 모스트랜지스터(M130)의 드레인단을 연결하고 상기 모스트랜지스터(M130)의 게이트단에 바이어스단(101)을 연결한다.The drain terminal of the MOS transistor M130 is connected to the node 130, and the bias terminal 101 is connected to the gate terminal of the MOS transistor M130.

제3도는 비교증폭기(A1, A2)중, 한 부분을 구체적으로 도시한 것이다.3 specifically illustrates one of the comparative amplifiers A1 and A2.

따라서 본 발명의 구체적 일시예를 제2도를 참조하여 상세히 설명하면 본 발명은 모스트랜지스터(M601)에 흐르는 전류를 비교증폭기(A1)의 정단위 증폭(Positive Unity Cain Amplifier)에 의해 출력단(Vout)의 출력상태를 조절할 수 있도록 하고, 모스트랜지스터(M603)는 상기 모스트랜지스터(M601)에 흐르는 전류와 서로 일치되도록 비교증폭기(A2)의 부단위 이득증폭(Negative Unity Gain Amplifier)의 출력으로 제어되도록 되어 있어서 부하단의 부하 변동이나 옵 셋(off set)변동으로부터 출력의 안정화와 출력구동능력을 향상시킬 수 있도록 한 것이 본 발명으로 다음에서 상세히 설명한다. 우선 바이어스단(10, 101)의 입력 바이어스 신호에 의해 모스트랜지스터(M600)와 (M170), (ㅡ130)은 항상 턴온되어 있다고 가정하고 제1, 2입력단(V-, V+)으로 소정 입력하되 제2입력단(V+)이 제1입력단(V-)보다 클 때 모스트랜지스터(M520)은 온되어 전류를 빼주면 노드(12)가 "로우"상태로 되므로 모스트랜지스터(M301, M401)를 오프상태로 가져간다. 이때 모스트랜지스터(M101)의 드레인단이 "하이"상태로 되어지므로 노드(13)은 "하이"가 되어 모스트랜지스터(M160)을 오프상태로 가져가면서 전류를 적게 흘려준다. 상기 모스트랜지스터(M160)을 통해 전류를 적게 흘릴 때 비교증폭기(A1)의 출력은 "로우"가 된다. 그리고 캐패시터(DC)을 통해 궤환되는 전류가 모스트랜지스터(M301, M401)의 케이트를 제어하므로 입력을 보상한다.Therefore, a specific example of the present invention will be described in detail with reference to FIG. 2. In the present invention, the current flowing through the MOS transistor M601 is output by the positive unity cain amplifier of the comparative amplifier A1. It is possible to adjust the output state of the MOS transistor (M603) is to be controlled by the output of the negative unity gain amplifier (Negative Unity Gain Amplifier) of the comparison amplifier (A2) to match each other and the current flowing through the MOS transistor (M601). In the present invention, the stabilization of the output and the ability to improve the output driving ability from load variation or offset variation of the load stage are described in detail below. First, it is assumed that the MOS transistors M600, M170 and (-130) are always turned on by the input bias signals of the bias stages 10 and 101, and are input to the first and second input terminals V- and V +. When the second input terminal V + is larger than the first input terminal V-, the MOS transistor M520 is turned on, and when the current is drawn off, the node 12 is in the "low" state, so the MOS transistors M301 and M401 are turned off. Take it to At this time, since the drain terminal of the MOS transistor M101 is in a "high" state, the node 13 is "high", and the MOS transistor M160 is turned off while the current flows less. When less current flows through the MOS transistor M160, the output of the comparison amplifier A1 becomes “low”. The current fed back through the capacitor DC controls the gates of the MOS transistors M301 and M401 to compensate for the input.

상기 비교증폭기(A1)의 "로우"출력에 의해 모스트랜지스터(M601)를 온상태로 가져가서 전류를 흘려 비반전단(+)의 비교치만큼 출력(Vout)은 전원단(Vcc)의 "하이"상태로 공급된다. 한편 다이오드형 모스트랜지스터(M80)은 비교증폭기(A1)의 기준전압을 설정한다. 그리고 제1입력단(V-)이 제2입력단(V+)보다 클 때 모스트랜지스터(M520)는 오프되어 노드(12)가 "하이"로 되면 모스트랜지스터(M301, M401)가 온되어 모스트랜지스터(M301)의 드레인단을 "로우"로 하므로 모스트랜지스터(M101, M201)를 온한다. 이때 전원단(Vcc)의 전류가 모스트랜지스터(M201)를 통해 노드(13)로 흘러도 모스트랜지스터(M401)가 온되어 있으므로 "로우"가 되어 모스트랜지스터(M160)를 온상태로 가져간다.The LOW output of the comparative amplifier A1 causes the MOS transistor M601 to be turned on and flows a current so that the output Vout is equal to the "high" of the power supply terminal Vcc by the comparison value of the non-inverting terminal (+). It is supplied in a state. Meanwhile, the diode-type MOS transistor M80 sets a reference voltage of the comparison amplifier A1. When the first input terminal V− is larger than the second input terminal V +, when the MOS transistor M520 is turned off and the node 12 becomes “high”, the MOS transistors M301 and M401 are turned on and the MOS transistor M301 is turned on. The drain stage of the ") is " low " to turn on the MOS transistors M101 and M201. At this time, even when the current of the power supply terminal Vcc flows to the node 13 through the MOS transistor M201, since the MOS transistor M401 is turned on, the MOS transistor M160 is turned on because the MOS transistor M401 is turned on.

여기서 전원단(Vcc)의 전류를 모스트랜지스터(M160)을 통해 과전류가 흘러 비교증폭기(A1)의 비반전단(+)이 높으면 출력은 "하이"상태로 된다.Here, when an overcurrent flows through the MOS transistor M160, the current of the power supply terminal Vcc is high, and the output becomes "high" when the non-inverting terminal (+) of the comparative amplifier A1 is high.

이때 모스트랜지스터(M601)을 오프상태로 가져가서 출력단(Vout)을 "로우"상태로 만들어 일정한 전력을 공급한다. 그러나 비교증폭기(A1, A2) 사이에서 소정 옵셋(off set)이 발생하게 되면 비교증폭기(A1, A2)의 출력단의 변화로 모스트랜지스터(M601, M603)를 제어하여 출력단(Vout)으로 공급되는 전류의 평혀은 깨어지게 되고 따라서 많은 전류가 상기 2개의 모스트랜지스터(M601, M603) 사이에 흐르거나 혹은 흐르지 않는 두가지 경우가 발생하게 된다.At this time, the MOS transistor M601 is turned off, and the output terminal Vout is turned low to supply constant power. However, when a predetermined offset occurs between the comparison amplifiers A1 and A2, the current supplied to the output terminal Vout is controlled by controlling the MOS transistors M601 and M603 by the change of the output terminals of the comparison amplifiers A1 and A2. The flattening of is broken and thus two cases in which a large amount of current flows between the two MOS transistors M601 and M603 or not.

예를들어 옵셋변화로 비교증폭기(A1)의 출력이 "로우"일 때 모스트랜지스터(M601, M901)가 온상태로 되어 전원단(Vcc)의 전류가 많이 흘려 출력단(Vout) 및 모스트랜지스터(M801, M100)게이트로 공급된다. 즉, 출력단(Vout)의 전압이 모스트랜지스터(M801)의 게이트에 인가될 때 모스트랜지스터(M801)을 온한다. 이때 노드(13)의 "하이"상태가 비교증폭기(A2)의 비반전단(+)으로 인가되어 출력이 "하이"가 되어 모스트랜지스터(M603)를 순간적으로 온하여 일시적으로 전류를 패스시키지만 그러나, 상기 모스트랜지스터(M100)를 통한 전류가 모스트랜지스터(M120, M111)을 온하여 상기 전원단(Vcc)의 전류가 흐르도록 온되어 있는 모스트랜지스터(M801)의 소오스단인 노드(13)의 전류를 모스트랜지스터(M130)와 동시에 모스트랜지스터(M120)를 통해 패스시킨다.For example, when the output of the comparative amplifier A1 is "low" due to an offset change, the MOS transistors M601 and M901 are turned on so that a large amount of current flows from the power supply terminal Vcc, resulting in an output terminal Vout and a MOS transistor M801. M100) is supplied to the gate. That is, when the voltage of the output terminal Vout is applied to the gate of the MOS transistor M801, the MOS transistor M801 is turned on. At this time, the "high" state of the node 13 is applied to the non-inverting terminal (+) of the comparative amplifier A2 so that the output becomes "high", and momentarily turns on the MOS transistor M603 to temporarily pass current. The current through the MOS transistor M100 turns on the MOS transistors M120 and M111 so that the current of the node 13 which is the source terminal of the MOS transistor M801 is turned on so that the current of the power terminal Vcc flows. Pass through the MOS transistor (M120) at the same time as the MOS transistor (M130).

이로 인하여 비교증폭기(A2)의 출력단은 "로우"가 되어 모스트랜지스터(M603)를 오프시켜 전류의 흐름을 감소한다. 이때 모스트랜지스터(M601)를 통해 과대전류가 흐르고 있을 경우 비교증폭기(A1)의 비반전단(+)에서 감지될 때 상기 비교증폭기(A1)의 츨력단이 "하이"가 되어 모스트랜지스터(M601, M901)는 오프시켜 전원단(Vcc)의 전류는 차단된다. 상기 모스트랜지스터(M901)를 통한 전류가 모스트랜지스터(M100)를 통해 모스트랜지스터(M120, M111)를 오프시켜 노드(13)의 전류를 패스시키지 못하나 상기 모스트랜지스터(M601)의 오프로 과대전류를 흘리지 못하므로 모스트랜지스터(M801)는 오프되고 노드(13)은 "하이"상태로 되어 비교증폭기(A2)의 출력단이 "하이"가 된다.As a result, the output terminal of the comparison amplifier A2 is " low " to turn off the MOS transistor M603 to reduce the flow of current. At this time, when an excessive current flows through the MOS transistor M601, when the non-inverting terminal (+) of the comparison amplifier A1 is detected, the output terminal of the comparison amplifier A1 becomes “high” and thus the MOS transistors M601 and M901. ) Is turned off to cut off the current at the power supply terminal (Vcc). The current through the MOS transistor M901 does not pass the current of the node 13 by turning off the MOS transistors M120 and M111 through the MOS transistor M100, but does not flow an excessive current to the MOS transistor M601. As a result, the MOS transistor M801 is turned off and the node 13 is in the "high" state, so that the output terminal of the comparison amplifier A2 is "high".

이때 모스트랜지스터(MM603)의 게이트로 인가되는 전압이 높아져 옵셋에 의해 과다하게 증가하였던 출력 모스트랜지스터(M601), (M603)의 전류를 패스시킨다. 따라서 옵셋이 발생되더라도 자동적으로 보상되어 출력을 안정화시킨다.At this time, the voltage applied to the gate of the MOS transistor MM603 is increased to pass the currents of the output MOS transistors M601 and M603, which are excessively increased due to the offset. Therefore, even if an offset occurs, it is automatically compensated to stabilize the output.

출력단(Vout)의 부하에서 변동이 발생될 경우를 보게되면, 출력단(Vout)에 구동부하를 연결하면 부하에 흐르는 전류로 인하여 출력단(Vout)의 전압이 떨어져 비교증폭기(A1)의 비반전단(+)으로 전달된다. 상기 비교증폭기(A1)의 출력안은 "로우"가 되어 모스트랜지스터(M601)를 온상태로 가져가서 전원단(Vcc)의 전류흐름을 증가시킨다. 이때 모스트랜지스터(M901)도 온되고 모스트랜지스터(M100, M111, M120)을 온상태로 가져가므로 노드(13)는 낮아져 비교증폭기 (A2)의 비반전단(+)이 낮아진다. 여기서 비교증폭기(A2)의 출력은 낮아져 모스트랜지스터(M603)의 게이트 전압이 낮아지므로 전류의 흐름을 감소시킨다.When a change occurs in the load of the output terminal Vout, when the driving load is connected to the output terminal Vout, the voltage of the output terminal Vout drops due to the current flowing through the load, so that the non-inverting terminal of the comparative amplifier A1 (+) Is passed). The output of the comparative amplifier A1 is " low " to bring the MOS transistor M601 on, thereby increasing the current flow of the power supply terminal Vcc. At this time, since the MOS transistor M901 is also turned on and the MOS transistors M100, M111, and M120 are turned on, the node 13 is lowered so that the non-inverted terminal (+) of the comparative amplifier A2 is lowered. In this case, since the output of the comparative amplifier A2 is lowered and the gate voltage of the MOS transistor M603 is lowered, the current flow is reduced.

즉, 모스트랜지스터(M601)을 통한 전류가 가능한 부하에만 공급되도록 한다.That is, the current through the MOS transistor M601 is to be supplied only to the load possible.

그러나 부하를 연결로부터 때면 비교증폭기(A1)의 비반전단(+)은 높아져 출력은 "하이"가 되어 모스트랜지스터(M601, M901)를 오프시켜 전류의 흐름을 차단하여 모스트랜지스터(M100, M110, M120)는 오프된다. 이때 비교증폭기(A2)의 출력단은 "하이"로 되어 모스트랜지스터(M603)는 온된다. 이때 공급되던 전류는 모두 빠져버린다.However, when the load is connected from the connection, the non-inverting end (+) of the comparative amplifier (A1) becomes high, and the output becomes "high", which turns off the MOS transistors (M601, M901) and cuts off the flow of the current. ) Is off. At this time, the output terminal of the comparison amplifier A2 is " high " so that the MOS transistor M603 is turned on. At this time, all the supplied current is lost.

따라서 전력 연산증폭기의 출력단 모스트랜지스터(M601, M603)의 (채널폭)/(채널길이)의 비를 크게하지 않고 비교증폭기(A1, A2)의 증폭기를 이용한 궤환회로 및 출력 안정화 회로를 사용하여 출력 구동능력을 향상시킬 수 있다.Therefore, the output circuit using the feedback circuit and the output stabilization circuit using the amplifiers of the comparative amplifiers A1 and A2 without increasing the ratio of the (channel width) / (channel length) of the output stage MOS transistors M601 and M603 of the power operational amplifier Driving ability can be improved.

종래의 출력단과 본 발명의 출력단과의 출력 트랜지스터를 비교하면 다음과 같다.Comparing the output transistor of the conventional output stage and the output terminal of the present invention is as follows.

[표 1]TABLE 1

Figure kpo00002
Figure kpo00002

D: 공핍(Depletion)D: Depletion

E : 증분(Enlancement)E: Incremental

P :P타입P: P type

N : N타입N: N type

상술한 바와같이 적은 면적으로도 출력 구동능력을 크게할 수 있으므로 전력 연산증폭기가 부품소자로서 사용되는 직접회로에는 모두 사용되어 수율 및 신뢰성 향상과 제조가격의 절감효과를 얻을 수 있다.As described above, the output driving capability can be increased even with a small area, so that the power operational amplifier is used in all the integrated circuits used as component devices, thereby improving yield, reliability, and manufacturing cost.

Claims (1)

전력 연산증폭 회로에 있어서, 차동증포기와 공통 소오스 증폭기로 연결되어 입력을 비교 증폭하는 입력수단과, 상기 입력수단의 출력을 궤환 캐패시터에 의해 밀러효과로 입력을 보상하는 궤환수단과, 대이득입력단을 가지며 푸시풀증폭기로 구성되어 상기 입력수단의 출력을 부하단의 입력과 비교하여 옵셋발생시 직류 바이어스 조정하는 비교증폭기(A1, A2)와, 상기 부하하단과 연결되어 상기 비교증폭기(A1, A2)의 출력에 따른 제어로 상기 부하단으로 입력되는 전류를 공급하는 출력 모스트랜지스터(M601, M603)와, 상기 출력 모스트랜지스터(M601)와 동시에 구동되는 모스트랜지스터(M603)와, 상기 모스트랜지스터(M603)의 동작에 따라 흐르는 전류를 감지하여 상기 비교증폭기(A2)의 입력을 제어하는 감지수단과, 상기 입력수단괴 비교증폭기(A1, A2) 및 출력 부하단의 바이어스를 조정하는 비이어스 수단으로 구성됨을 특징으로 하는 회로.A power operational amplifier circuit comprising: input means connected to a differential amplifier and a common source amplifier for comparative amplification of an input, feedback means for compensating the input of the input means with a Miller effect by a feedback capacitor, and a large gain input stage; Comparing amplifiers (A1, A2) for adjusting the direct current bias when an offset occurs by comparing the output of the input means with the input of the load stage, and the comparison amplifier (A1, A2) connected to the lower load Output MOS transistors M601 and M603 for supplying current input to the load terminal by controlling according to the output of the MOS transistor, a MOS transistor M603 driven simultaneously with the output MOS transistor M601, and the MOS transistor M603. Sensing means for sensing the current flowing in accordance with the operation of the control unit to control the input of the comparison amplifier (A2), the input means of the comparison amplifier (A1, A2) and output Circuit characterized in that consists of non-bias means for adjusting the bias of the bottom.
KR1019880009549A 1988-07-28 1988-07-28 Power op.amplifier KR900008758B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880009549A KR900008758B1 (en) 1988-07-28 1988-07-28 Power op.amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880009549A KR900008758B1 (en) 1988-07-28 1988-07-28 Power op.amplifier

Publications (2)

Publication Number Publication Date
KR900002545A KR900002545A (en) 1990-02-28
KR900008758B1 true KR900008758B1 (en) 1990-11-29

Family

ID=19276509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009549A KR900008758B1 (en) 1988-07-28 1988-07-28 Power op.amplifier

Country Status (1)

Country Link
KR (1) KR900008758B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018189A (en) * 1997-08-26 1999-03-15 윤종용 Folded cascode op amp circuit

Also Published As

Publication number Publication date
KR900002545A (en) 1990-02-28

Similar Documents

Publication Publication Date Title
US4928056A (en) Stabilized low dropout voltage regulator circuit
US6448750B1 (en) Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
US4048575A (en) Operational amplifier
US4008441A (en) Current amplifier
US5734296A (en) Low voltage operational amplifier input stage and method
US4520324A (en) MOS Gain controlled amplifier
US5699015A (en) Low voltage operational amplifier and method
US3984780A (en) CMOS voltage controlled current source
US3953807A (en) Current amplifier
US5451909A (en) Feedback amplifier for regulated cascode gain enhancement
US5798673A (en) Low voltage operational amplifier bias circuit and method
US4009432A (en) Constant current supply
US20130033322A1 (en) Circuit unit, bias circuit with circuit unit and differential amplifier circuit with first and second circuit unit
JP2715642B2 (en) Semiconductor integrated circuit
US4893091A (en) Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier
US4737732A (en) Low voltage operational amplifier having a substantially full range output voltage
KR900008758B1 (en) Power op.amplifier
US4194166A (en) Differential amplifier with a current mirror circuit
US5337019A (en) Integrated circuit arrangement
US6292057B1 (en) Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads
US11742812B2 (en) Output pole-compensated operational amplifier
US5006815A (en) Linear-gain amplifier arrangement
US7170337B2 (en) Low voltage wide ratio current mirror
US4060770A (en) Differential amplifier
US20070194838A1 (en) Current mirror with improved output impedance at low power supplies

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071029

Year of fee payment: 18

EXPY Expiration of term