KR900006666B1 - 유한체상의 승산기 - Google Patents
유한체상의 승산기 Download PDFInfo
- Publication number
- KR900006666B1 KR900006666B1 KR1019870011437A KR870011437A KR900006666B1 KR 900006666 B1 KR900006666 B1 KR 900006666B1 KR 1019870011437 A KR1019870011437 A KR 1019870011437A KR 870011437 A KR870011437 A KR 870011437A KR 900006666 B1 KR900006666 B1 KR 900006666B1
- Authority
- KR
- South Korea
- Prior art keywords
- multiplier
- polynomial
- gates
- finite field
- exclusive
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 의한 유한체 GF(24)상의 4-비트 승산기의 블록도.
제2도는 제1도에 도시된 이진승산기어레이의 동작설명도.
제3도는 제1도에 도시된 다항식제산기 일예의 동작설명도.
제4도는 제1도에 도시된 다항식제산기 다른예의 동작설명도.
제5도는 제2도에 도시된 이진연산을 실현하는 이진승산기어레이의 일예를 도시한 회로도.
제6도는 제3도에 도시된 연산을 실현하는 다항식제산기의 일예를 도시한 회로도.
제7도는 제4도에 도시된 연산을 실현하는 다항식제산기의 일예를 도시한 회로도.
제8도는 본 발명에 의한 유한체 GF(2m)상의 m-비트승산기의 블록도.
제9도는 제2도에 도시된 연산을 실현하는 이진승산기어레이의 다른예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 이진승산기어레이 12 : 다항식제산기
본 발명은 유한제(Gal0is field)상의 두개의 피일드원소(Field Element)의 승산을 행하는 회로에 관한 것이다.
디지탈데이타를 기록·재생하는 때에, 기록매체의 결함, 손상, 먼지 등에 기인하는 부호오차를 정정하기 위해서 오차정정부호가 사용된다. 특히, 근년 디지탈오디오신호의 기록 재생에, 인접(BCH)부호. 리이드-솔로몬(Reed-S0l0m0n)부호등이 실용화 되어 있다. 이러한 오차정정부호의 부호장치로서는. 유한체상의 피일드원소를 승산하는 승산기, 특히 고속, 저렴의 승산기를 요구한다.
그러한 승산기가 여러가지 제안되어 있다. 가장 고속, 저렴한 승산기라 생각되는 승산기의 일예가 미합중국 특허 제4,037,093호에 나타나 있다. 기재된 승산기는 제1단계에서 입력 F의 하나가 케스케이드(cascade)에 접속된(m-1)모듈로 승산기가 있다. 제2단계에서, 이러한 승산기의 출력비트와 입력 F의 비트는 다른 입력의 비트에 의해 각각 게이트되므로, 제3단계에서 최종적(積)을 발생하도륵 합하여진 부분적(m×m)을 발생한다.
이러한 부분적인 총수는 상기의 설명처렁 m2이다. 그러프로, m이 더 커지면, 부분적의 수는 굉장히 증가되고, 그 결과, 요구되는 승산기는 대형이면서 고가이면서도 고속연산은 하지 못한다.
본 발명의 목적은 유한체 GF(2m)상의 두개의 피일드원소 P, Q의 승산을 행하는 고속, 저렴한 회로를 제공하는 것이다.
피일드 원소는 m이진비트, 즉 P=∑pi·αi, Q=∑qi·αi(i는 0에서 m-1까지)의 pi·qi로 표현된다. 두개의 피일드 원소 P·Q는 (2m-1)-비트 부분적 R을 발생하는 이진승산기어레이에 가해진다. 여기서 R=∑rn·αn(n은 0에서 2m-2까지)이라 가정하면, 모든 n=u+v(u는 0에서 m-1까지이고 n보다 작고, u는 0에서 m-1까지이고 n보다 작다)를 위하여 rn은 rn=∑Pu·qv가 된다.
다항식제산기는 상기의 부분적 R을 공급받고, 유한체 GF(2m)에서 m-비트의 최종적 S=∑si·αi(i는 0에서 m-1까지)을 발생하도록 하는 원시다항식에 의해 R의 제산을 행한다. 여기서 α는 원시다항식 g(x)=xm+∑ki·xi(ki)는 상수)의 근이다.
이진승산기어레이에서 다항식제산기로 보내진 부분적의 비트수가 2m-1이기 때문에, 회로크기는 m이 커질때 조차 크게 증가하지 않는다. 그러프로 고슥, 저렴한 승산기가 실현된다.
먼저 유한체 GF(2m)상의 표현과 연산을 설명한다. 다음의 설명에 있어서, 유한체상의 승산은 ×로, 가산은 +로, AND(논리적)연산은 ·로, 배타적 OR(논리합)연산은로 표현된다.
예를들어, 원시다항식 g(x)=x4+x+1에서 유래될 수 있는 유한체 GF(24)고려하면, 유한체 GF(24)는 16(=24)피일드 원소{0, α0, α1, α2, α3, …,α14}가 있고. 여기서 α는 미합중국 특허 제4,037,093호에 z로서 표현된 것과 같은 것으로 g(x)=0의 근이다. α가 g(x)=0의 근이기 때문에, α4+α+1=0이고, 그러프로 유한체의 연산규칙에 의한 이항에 의해 α4=α+1이다(뺄셈은 유한체의 연산을 위한 덧셈과 등가이다).
마찬가지로, 유한체 GF(24)상의 모든 피일드원소는 다음(1=α15=α0)과 같이 α0, α1, α2, α3의 선형결합으로서 표현된다.
α5=α×α4=α× (α+1) =α2+α
α6=α2×α4=α2×(α+1)=α3+α2
α7=α3×α4=α3×(α+1)=α4+α3=(α+1)+α3=α3+α+1
α8=α4×α4=(α+1)×(α+1)=α2+1
α9=α×α8=α×(α+1)=α3+1
이 선형결합의 상태를 4비트의 수로 표시된 것이, 유한체의 피일드 원소의 벡터표현으로 불리는 것이다. 예를들면, 위에서부터 순서대로 4비트의 α3, α2, α1, α0를 각각 나누면,
로 표현된다. 이것이 유한체(GF(24)상의 모든 피일드원소의 벡터표현이다.
또, 벡터표현된 유한체의 피일드원소끼리의 가산은, 비트마다의 배타적 OR연산으로 표현된다. 예를들면,
로 되고, 그리고 α0+α7=α9이 된다.
제1도는 본 발명에 의한 유한체 GF(24)상의 승산기의 블록형태를 도시한다. 이진승산기어레이(11)는 벡터 표현된 제1입력 P과 벡터표현된 제2입력 Q의 승산을 행하고, 부분적 R을 이후에 설명되는 "확대벡터표현"된 형으로 출력한다. 다항식제산기(12)는 부분적 R를 받고, 원시다항식에 의한 제산을 실시하여 벡터표현된 출력 S으로 변환한다.
제2도 및 제3도는, 제1도에 도시된 승산기에서 승산이 행해지는 원리를 설명하는 도면이다. 제2도는 이진승산기어레이(11)에서의 연산을 도시한다. 제1입력 P의 벡터표현이(P3P2P1P0)이고, 제2입력 Q의 벡터표현이(q3q2q1q0)로 가정된다. 제1 및 제2입력 P, Q은 다음과 같은 α의 다항식으로 표현된다:
P=p3·α3+p2·α2+p1·α1+p0·α0
Q=q3·α3+q2·α2+q1·α1+q0·α0
r0=p0·q0
r6=p3·q3
로 된다. 부분적 R은, 원시다항식에 의한 제산을 행하도록 되어 있지 않기 때문에,α0·α6항의 선형결합으로 표현되어 있고, 이것을 "확대벡터표현"으로 부르고 있다.
제3도는 다항식제산기(12)에 대한 연산을 표현한다. 원시다항식 g(x)=x4+x+1로 하고, 입력 R의 확대벡터표현을 (r6r5r4r3r2r1r0)로 할때의 출력 S의 벡터표현이 (S3S2S1S0)로 된다고 가정한다. 확대벡터표현은, 벡터표현에 비해서 α6, α5, α4의 항이 많다. 그러프로, 확대벡터 표현된 유한체상의 피일드원소를 벡터표현으로 변환하기 의해서는, α6, α5, α4의 항을 α3∼α0의 항으로 전개하는 것이 필요하다. 예를들면, α6항의 r6를 전개하는 것을 고려하면, α는 원시다항식 g(x)=0의 근이므로, α4+α+1=0이고, 이것에 의해 r6·(α6+α3+α2)=0이다. 이것을 확대레벨의 표현으로 하면, (r60 0 r6r60 0)로 된다. 이것은 R에 가산된다. 유한체상의 원소끼리의 가산에서는, 원래의 값은 0을 가산한것의 값에도 변하지 않으프로, R에 이것을 가산하여 보내는 것에 의해, α6의 항 r6이 소거되고, α3와 α2의 항으로 전개된다. 마찬가지로, r5와 r4도 소거되고, 전개 된다. 이러한 프로세스를 상세히 제3도에 도시한다. 제3도에 의해, 출력S=(S3S2S1S0)는 각각
로 된다.
제 4도는 원시다항식이 g(x)=x4+k3·x3+k2·x2+k1·x+k0로 일반화된 때의 다항식제산기(12)을 도시하고, 여기서 k3내지 k0는 1 또는 0이다. 이러한 값의 결합에 의해, 임의사차원시다항식 g(x)는 표현된다. 달리 말하면, 제4도는 임의원시다항식으로 제3도 연산의 전개를 도시한다. α6의 항을 소거하기 의하여, r6·(α6+k3·α5+k2·α4+k1·α3+k0·α2)는 R에 가산된다. 이 값이 0이기 때문에, R의 값은 가산후에 변하여 유지된다. 합을 r'5·α5+r'4·α4+r'3·α3+r'2·α2+r'1·α'+r0로 가정하면, r'5내지 r'0는
r'1=r1
r'0=r0
로 표현된다.
α6의 항은 상기 연산에 의해 α5내지 α2항으로 전개된다. 일반적으로 유한체 GF(2m)를 위하여,α1의 항은 상기 연산이 실현됨에 의해 αi-1내지 αi-m항으로 전개된다. 그때, α5의 항을 소거하기 위하여, r5·(α5+k3·α4+k2·α3+k1·α2+k0·α)는 R에 가산된다. 이와같은 방법으로, α4이상의 항은 마지막으로α3내지 α0항에 의해서만이 표현되는 출력 S=(S3S2S1S0)이 제4도에 도시된 바와같이 얻어질때까지 소거된다. 상기의 설명과 같은, 다항식제산기(12)의 배열에 의해서 제4도에 도시된 연산이 실현되고, 제1도의 실시예에 의한 유한체상의 승산기는 원하는 어떠한 원시다항식에 대처한다.
제5도는 제1도에 도시된 이진승산기어레이(11)를 위한 구체적 회로배열의 예를 도시한다. 이 회로배열은 제2도에 도시된 연산을 행하도록 구성된 것이다. AND게이트(500)는 제2도의 p0·q0의 AND연산을 행한다. 다른 AND 게이드(501) (502) (503) (510) (511) (512) (513) (520) (521) (522) (523) (530) (531) (532) (533) 또한 제2도에서 AND 연산을 각각 행한다. EX-OR(배타적-OR)게이트(551) 내지 (559)는 제2도에서 가산을 실행한다.
제6도는 제1도에 도시된 다항식제산기(12)를 위한 구체적회로 배열의 예를 도시한다. 이 회로배열은 제3도의 연산을 행하도록 구성된다. EX-OR게이트(602)는 제3도에서 r3+r6의 배타적-OR 연산을 행한다. EX-OR게이트(602) 내지 (606)도 또한 제3도에서 배타적-OR 연산, 즉, 벡터 표현된 유한체의 피일드 원소끼리의 가산을 각각 행한다.
제7도는 제1도에 도시된 다항식 제산기(12)를 위한 구체적회로 배열의 다른 예를 예시한다. 이 회로배열은 제4도의 연산을 실현하도록 구성된다. AND 게이트(736)는 제4도에서 k3·r6의 AND연산을 행하고, 다른 AND 게이트(735) (734) (726) (725) (724) (716) (715) (714) (706) (705) (704) 또한 제 4 도에서 AND연산을 각각 행한다. 각 AND 게이트의 입력의 하나는 원시다항식의 상수 k1에 의해 제어된다. EX-OR게이트(751) 내지 (762)는 제4도에서 비트가산을 각각 실행한다.
제8도는 일반적인 유한체 GF(2m)에 응하는 본 발명의 실시예에 의한 유한체상의 승산기의 블록도이다. 제8도에 도시된 승산기는 원시다항식이 g(x)=xm+∑k1·xi(i는 0에서 m-1까지)이고, 벡터표현이 m비트이고, 확대벡터표현은 (2m-1)비트인것을 제외하고는 제1도의 것과 같은 것이다. 즉, P=∑pi·αi, Q=∑qi·αi(i는 0에서 m-1까지), R=∑rn·αn(n은 0에서 2m-2까지), S=∑si·αi(i는 0에서 m-1까지)이다.
여기서 n=u+v(u는 0에서 m-1까지이고, n보다 작고, v는 0에서 m-1까지이고, n보다 작다)이고, rn=∑pu=qv이다. 벡터표현이 (2m-1)비트인 사실은 제2도의 4×4에서 m×m로 전개됨에 의해 쉽게 이해된다.
EX-OR게이트를 사용한 비트가산의 합은 비트가산의 순서가 변할때 조차도 동일하게 남는것이 알려져있다. 그러므로 본 발명에서 EX-OR게이트를 사용한 비트가산의 순서는 제5도∼제7도의 각각에 도시된 배열로 제한되는 것은 아니다. 제9도는 상기 기술사상에 근거한 제5도의 이진승산기어레이를 재구성하여 제공된 이진승산기어레이의 예를 도시한다. 제9도에 도시된 이진승산기 어레이의 EX-OR 게이트(553) (555) (557)는 제5도와 다른 순서로 접속된 것을 알 수 있다.
Claims (5)
- g(x)=xm+∑ki·xi(i는 0에서 m-1까지)인 원시다항식이 있는 유한체 GF(2m)상의 피일드원소 P=∑pi·αi, Q=∑qi·αi(i는 0에서 m-1까지)의 승산을 실현하기 위하여, rn=∑pv·qv이고, 모든 n=u+v(u는 0에서 m-1까지이고 n보다 작고, v는 0에서 m-1까지이고 n보다 작다)인 부분적 R=∑rn·αn(n은 0에서 2m-2까지)을 발생하기 위한 피일드 원소 P, Q를 공급하는 이진승산기어레이와, 원시다항식에 의한 부분적 R의 제산을 통하여 최종적 S=∑si·αi(i는 0에서 m-까지)을 발생하기 위한 부분적 R을 공급하는 다항식제산기로 이루어진 것을 특징으로 하는 유한체상의 승산기.
- 제1항에 있어서, 상기 이진승산기어레이는 Pi·qi의 AND연산을 행하는 각각의 AND 게이트와, 상기 AND게이트에서 출력의 비트가산을 행하는 배타적-OR게이트로 이루어진 것을 특징으로 하는 유한체상의 승산기.
- 제1항에 있어서, 상기 다항식제산기는 부분적 R의 α2m-2∼αm항을 αm-1∼α0으로 전개하고, 부분적의 αn-1∼α0과 전개된 항의 비트가산을 행하는 복수의 배타적-OR게이트로 이루어진 것을 특징으로 하는 유한체상의 승산기.
- 제1항에 있어서, 상기 다항식제산기는 n=2m-2에서 n=m까지의 반복 사이클에서 부분적 R의 각αn항을 αn-1∼αn-m항으로 전개되므로, 부분적 R의 α2m-2∼αm항을 αm-1∼α0항으로 전개하기 위하여 배열된 복수의 배타적-OR게이트로 이루어진 것을 특징으로 하는 유한체상의 승산기.
- 제4항에 있어서, 상기 다항식제산기는 AND게이트 각각의 입력의 하나가 원시 다항식의 상수 ki에 의해 제어되도록 접속된 AND게이트가 있는 것을 특징으로 하는 유한체상의 승산기.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244541A JPS6399623A (ja) | 1986-10-15 | 1986-10-15 | 有限体の演算回路 |
JP61-244541 | 1986-10-15 | ||
JP244541 | 1986-10-15 | ||
JP249910 | 1986-10-21 | ||
JP61-249910 | 1986-10-21 | ||
JP61249910A JPS63104526A (ja) | 1986-10-21 | 1986-10-21 | 有限体の演算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880005515A KR880005515A (ko) | 1988-06-29 |
KR900006666B1 true KR900006666B1 (ko) | 1990-09-17 |
Family
ID=26536784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870011437A KR900006666B1 (ko) | 1986-10-15 | 1987-10-15 | 유한체상의 승산기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4918638A (ko) |
EP (1) | EP0265180A3 (ko) |
KR (1) | KR900006666B1 (ko) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2628862B1 (fr) * | 1988-03-17 | 1993-03-12 | Thomson Csf | Multiplieur-additionneur parametrable dans les corps de galois, et son utilisation dans un processeur de traitement de signal numerique |
GB9003322D0 (en) * | 1990-02-14 | 1990-04-11 | Inmos Ltd | Decoder |
US5210710A (en) * | 1990-10-17 | 1993-05-11 | Cylink Corporation | Modulo arithmetic processor chip |
JPH04213245A (ja) * | 1990-12-10 | 1992-08-04 | Sony Corp | スクランブル/デスクランブル回路 |
US5396502A (en) * | 1992-07-09 | 1995-03-07 | Advanced Hardware Architectures, Inc. | Single-stack implementation of a Reed-Solomon encoder/decoder |
US5446745A (en) * | 1992-10-05 | 1995-08-29 | Mitsubishi Semiconductor America, Inc. | Apparatus for correcting errors in optical disks |
US5272661A (en) * | 1992-12-15 | 1993-12-21 | Comstream Corporation | Finite field parallel multiplier |
US5768168A (en) * | 1996-05-30 | 1998-06-16 | Lg Semicon Co., Ltd. | Universal galois field multiplier |
DE19644688B4 (de) * | 1996-10-28 | 2005-06-16 | Systemonic Ag | Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) |
US6134572A (en) * | 1997-09-30 | 2000-10-17 | Texas Instruments Incorporated | Galois Field arithmetic apparatus and method |
US6760742B1 (en) | 2000-02-18 | 2004-07-06 | Texas Instruments Incorporated | Multi-dimensional galois field multiplier |
DE10106085B4 (de) * | 2001-02-08 | 2006-12-07 | Systemonic Ag | Verfahren und Anordnung zur Finiten Feld Multiplikation |
US6738794B2 (en) | 2001-04-10 | 2004-05-18 | Analog Devices, Inc. | Parallel bit correlator |
US7269615B2 (en) * | 2001-12-18 | 2007-09-11 | Analog Devices, Inc. | Reconfigurable input Galois field linear transformer system |
US7177891B2 (en) * | 2002-10-09 | 2007-02-13 | Analog Devices, Inc. | Compact Galois field multiplier engine |
US6766345B2 (en) * | 2001-11-30 | 2004-07-20 | Analog Devices, Inc. | Galois field multiplier system |
US7082452B2 (en) * | 2001-11-30 | 2006-07-25 | Analog Devices, Inc. | Galois field multiply/multiply-add/multiply accumulate |
US7895253B2 (en) * | 2001-11-30 | 2011-02-22 | Analog Devices, Inc. | Compound Galois field engine and Galois field divider and square root engine and method |
US7283628B2 (en) * | 2001-11-30 | 2007-10-16 | Analog Devices, Inc. | Programmable data encryption engine |
US7508937B2 (en) * | 2001-12-18 | 2009-03-24 | Analog Devices, Inc. | Programmable data encryption engine for advanced encryption standard algorithm |
US6865661B2 (en) * | 2002-01-21 | 2005-03-08 | Analog Devices, Inc. | Reconfigurable single instruction multiple data array |
US7000090B2 (en) * | 2002-01-21 | 2006-02-14 | Analog Devices, Inc. | Center focused single instruction multiple data (SIMD) array system |
US6941446B2 (en) * | 2002-01-21 | 2005-09-06 | Analog Devices, Inc. | Single instruction multiple data array cell |
FR2853424B1 (fr) * | 2003-04-04 | 2005-10-21 | Atmel Corp | Architecture de multiplicateurs polynomial et naturel combines |
US7421076B2 (en) * | 2003-09-17 | 2008-09-02 | Analog Devices, Inc. | Advanced encryption standard (AES) engine with real time S-box generation |
US7464128B1 (en) | 2004-03-12 | 2008-12-09 | Altera Corporation | Methods and apparatus for single stage Galois field operations |
US7512647B2 (en) * | 2004-11-22 | 2009-03-31 | Analog Devices, Inc. | Condensed Galois field computing system |
DE102006005836B4 (de) * | 2006-02-08 | 2009-01-02 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Erzeugen von zur Fehlererkennung bei einer digitalen Schaltung auswertbaren Kontrollbits und Anordnung zum Überwachen einer digitalen Schaltung |
RU2011107568A (ru) | 2011-03-01 | 2012-09-10 | ЭлЭсАй Корпорейшн (US) | Устройство (варианты) и способ генерирования конструкции комбинационного умножителя конечного поля малой глубины |
US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
US9207909B1 (en) * | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
CN103853523B (zh) * | 2012-11-30 | 2017-05-31 | 北京兆易创新科技股份有限公司 | 一种伽罗瓦域的加法乘法器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3533067A (en) * | 1967-06-15 | 1970-10-06 | Mitre Corp | Error correcting digital coding and decoding apparatus |
US4037093A (en) * | 1975-12-29 | 1977-07-19 | Honeywell Information Systems, Inc. | Matrix multiplier in GF(2m) |
US4216531A (en) * | 1978-11-17 | 1980-08-05 | Control Data Corporation | Finite field multiplier |
US4251875A (en) * | 1979-02-12 | 1981-02-17 | Sperry Corporation | Sequential Galois multiplication in GF(2n) with GF(2m) Galois multiplication gates |
JPS57155667A (en) * | 1981-03-23 | 1982-09-25 | Sony Corp | Arithmetic circuit of galois matter |
EP0080528A1 (en) * | 1981-11-30 | 1983-06-08 | Omnet Associates | Computational method and apparatus for finite field arithmetic |
JPH0680491B2 (ja) * | 1983-12-30 | 1994-10-12 | ソニー株式会社 | 有限体の演算回路 |
US4745568A (en) * | 1986-12-16 | 1988-05-17 | Onyszchuk Ivan M | Computational method and apparatus for finite field multiplication |
-
1987
- 1987-10-09 US US07/107,363 patent/US4918638A/en not_active Expired - Fee Related
- 1987-10-15 EP EP19870309129 patent/EP0265180A3/en not_active Withdrawn
- 1987-10-15 KR KR1019870011437A patent/KR900006666B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US4918638A (en) | 1990-04-17 |
KR880005515A (ko) | 1988-06-29 |
EP0265180A2 (en) | 1988-04-27 |
EP0265180A3 (en) | 1990-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006666B1 (ko) | 유한체상의 승산기 | |
US4037093A (en) | Matrix multiplier in GF(2m) | |
US4493046A (en) | Apparatus for generation of binary pseudo-random numbers | |
US4797848A (en) | Pipelined bit-serial Galois Field multiplier | |
EP0480621B1 (en) | Apparatus and method for parallel generation of cyclic redundancy check (CRC) codes | |
EP0963047B1 (en) | Reed Solomon coding apparatus and Reed Solomon coding method | |
JPH09507110A (ja) | 有限体反転 | |
US5912905A (en) | Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes | |
US9218158B2 (en) | N-valued shift registers with inverter reduced feedback logic functions | |
US4994995A (en) | Bit-serial division method and apparatus | |
US5227992A (en) | Operational method and apparatus over GF(2m) using a subfield GF(2.sup. | |
JPH10135848A (ja) | リードソロモン符号化装置およびその方法 | |
KR19980702551A (ko) | 개량된 3, 4개 에러 보정 시스템 | |
US7865806B2 (en) | Methods and apparatus in finite field polynomial implementations | |
US5471485A (en) | Reed-solomon decoder using discrete time delay in power sum computation | |
JP2694792B2 (ja) | 誤り位置多項式演算回路 | |
US5890800A (en) | Method and device for the division of elements of a Galois field | |
KR19990026630A (ko) | 리드-솔로몬 복호기와 그 복호방법 | |
US5805615A (en) | Method and apparatus for encoding certain double-error correcting and triple-error detecting codes | |
US6138134A (en) | Computational method and apparatus for finite field multiplication | |
US6138133A (en) | Circuit for calculating the inverse of an arbitrary element of a finite field | |
JPH06140941A (ja) | 誤り訂正システム | |
JPS63107319A (ja) | 拡張ガロア体上の多項式除算回路 | |
JPH0834439B2 (ja) | ガロア体演算装置 | |
JP3264307B2 (ja) | 誤り訂正符号処理回路及びその構成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19960909 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |