KR900005139Y1 - Pseudo synchronizing signal generating circuit - Google Patents

Abstract

내용 없음.No content.

Description

의사동기 발생회로Pseudo-synchronous generating circuit

제1도는 종래의 VTR 다기능 모드시 의사동기 발생회로.1 is a pseudo-synchronous generating circuit in the conventional VTR multi-function mode.

제2도는 제1도의 회로동작을 설명하기 위한 각부분 입출력 파형을 도시한 도면.FIG. 2 is a diagram showing input / output waveforms of respective parts for explaining the circuit operation of FIG.

제3도는 본 고안에 따른 의사동기 발생회로.3 is a pseudo-synchronous generating circuit according to the present invention.

제4도는 제3도의 회로동작 설명에 필요한 파형도이다.4 is a waveform diagram for explaining the circuit operation of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

R1-R4 : 저항 C1 : 콘덴서R1-R4: Resistor C1: Capacitor

Q : 트랜지스터 EX : 익스클루시브 노아게이트Q: Transistor EX: Exclusive Noah Gate

본 고안은 VTR의 기능중에서 이용되는 동기신호(수직동기)를 보안해주어 동작을 수행하도록 의사동기 신호를 발생할 수 있는 회로에 관한 것이다.The present invention relates to a circuit capable of generating a pseudo-synchronous signal to perform an operation by securing a synchronization signal (vertical synchronization) used in the function of the VTR.

일반적으로 사용되는 의사동기 발생회로는 제1도에 구성된 바와 같이 저항(R1-R11), 트랜지스터(Q) 및 증폭기(AMP1),(AMP2)와 콘덴서(C1-C3), 다이오드(D1-D3), 가변저항(VR)으로 구성이 된다.Generally used pseudo-synchronization generating circuits include resistors R1-R11, transistors Q and amplifiers AMP1, AMP2, capacitors C1-C3, and diodes D1-D3 as shown in FIG. , Variable resistance VR.

상기한 구성을 가진 종래의 회로동작을 첨부된 도면 제2도의 출력 파형도를 이용 설명하면 다음과 같다.A conventional circuit operation having the above-described configuration will be described with reference to the output waveform diagram of FIG.

헤드스위칭 펄스, 즉 제2도의 (a)와 같은 파형이 저항(R1),(R2) 및 가변저항(VR)를 거쳐 트랜지스터(Q)의 베이스 단자에 인가된다.The head switching pulse, i.e., a waveform as shown in FIG. 2A, is applied to the base terminal of the transistor Q via the resistors R1, R2 and the variable resistor VR.

한편, 콘덴서(C1)를 통한, 제2도의 (b)와 같은 파형이 다이오드(D2)의 캐소우드단자에 인가되며, 트랜지스터(Q)의 콜렉터단자와 증폭기(AMP1)의 반전단자(-)에 개재된 다이오드(D1)의 캐소우드단자에는 제2도의 (c)와 같은 파형이 인가되므로, 결국 상기 증폭기(AMP)의 비반전단자(-)에는 제2도의 (d)와 같은 파형이 인가되어 증폭기(AMP)의 비반전 단자(+)에 인가되는 기준전압과 비교증폭되어 제2도의 (e)와 같은 출력파형은 콘덴서(C3) 및 저항(R9)를 통해 증폭기(AMP2)의 비반전단자(+)에 인가 제2도의 (f)와 같은 파형이 인가되어 결국 증폭기(AMP2)의 출력파형은 제2도의 (g)파형과 같은 의사동기 신호를 출력하여 VTR의 다기능시 안정된 동작을 하도록 의사동기신호를 제공한다.On the other hand, a waveform such as (b) of FIG. 2 through the capacitor C1 is applied to the cathode terminal of the diode D2, and is applied to the collector terminal of the transistor Q and the inverting terminal (-) of the amplifier AMP1. Since the waveform shown in (c) of FIG. 2 is applied to the cathode terminal of the interposed diode D1, the waveform as shown in (d) of FIG. 2 is applied to the non-inverting terminal (-) of the amplifier AMP. Compared with the reference voltage applied to the non-inverting terminal (+) of the amplifier (AMP), the output waveform as shown in (e) of FIG. 2 is a non-inverting terminal of the amplifier (AMP2) through the capacitor (C3) and the resistor (R9) The waveform as shown in (f) of FIG. 2 is applied to (+) so that the output waveform of the amplifier AMP2 outputs a pseudo synchronous signal as shown by the waveform of (g) in FIG. Provide a synchronization signal.

본 고안의 목적은 상기한 종래의 의사동기 발생회로의 구성보다 간단하게 구성하여 제작비 절감 및 소형경박할 수 있는 의사동기 발생회로를 제공하는데 있다.It is an object of the present invention to provide a pseudo-synchronous generating circuit that can be made simpler than the configuration of the conventional pseudo-synchronous generating circuit described above to reduce manufacturing cost and compact weight.

이하 첨부된 도면에 의거하여 상기한 바와 같은 본 고안의 목적을 달성할 수 있는 실시예를 상세히 기술하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment that can achieve the object of the present invention as described above.

제3도는 본 고안의 회로도로써, 헤드스위칭 펄스는 저항(R1) 및 콘덴서(C1)로 구성된 적분기 및 저항(R2),(R3)를 통해 에미터 단자가 접지된 트랜지스터(Q)의 베이스단자에 인가되도록 함과 동시에 익스클루시브 노아게이트(EX)의 타측 입력단자에 인가되도록 한다.3 is a circuit diagram of the present invention, in which the head switching pulse is connected to the base terminal of the transistor Q having the emitter terminal grounded through an integrator consisting of a resistor R1 and a capacitor C1, and resistors R2 and R3. At the same time, to be applied to the other input terminal of the exclusive no-gate (EX).

한편, 저항(R4)을 통한 전원전압(Vcc)이 트랜지스터(Q)의 콜렉터단자 및 상기 익스클루시브 노아게이트(EX)의 일측 입력단자에 각각 인가되도록하며 본 고안의 회로를 구성한다.On the other hand, the power supply voltage (Vcc) through the resistor (R4) is applied to the collector terminal of the transistor (Q) and the input terminal of one side of the exclusive Noah gate (EX), respectively, and constitutes a circuit of the present invention.

상기와 같은 구성을 가진 본 고안의 회로동작을 첨부된 도면 제4도의 파형도를 인용하여 설명한다.The circuit operation of the present invention having the configuration as described above will be described with reference to the waveform diagram of FIG.

제4도의 파형에서 헤드스위칭펄스(a)가 적분기를 통해 제4도의 (b)와 같은 파형으로 된후 저항(R2),(R3)을 거쳐 트랜지스터(Q)의 베이스단자에 인가된다. 이 파형에서는 제3도의 회로에서 보는 바와 같이 R1과 C1의 시정수에 따른다.In the waveform of FIG. 4, the head switching pulse a becomes the waveform as shown in FIG. 4b through the integrator, and is applied to the base terminal of the transistor Q through the resistors R2 and R3. This waveform follows the time constants of R1 and C1 as shown in the circuit of FIG.

상기 트랜지스터(Q)의 콜렉터단자에서는 베이스단자에 인가된 파형을 반전시켜 제4도의 (c)와 같은 만큼 지연된 파형을 출력하여 익스클루시브 노아게이트(EX)의 일측 단자에 인가된다.The collector terminal of the transistor Q inverts the waveform applied to the base terminal, outputs a delayed waveform as shown in (c) of FIG. 4 and is applied to one terminal of the exclusive no-gate EX.

따라서, 익스클루시브 노아게이트(EX)는 타측 입력단자에 인가되는 제4도의 (a)와 같은 헤드 스위칭펄스를 조합하여 결국 제4도의 (d)와 같은 의사동기 신호를 출력한다.Therefore, the exclusive no-gate EX combines a head switching pulse as shown in (a) of FIG. 4 applied to the other input terminal and finally outputs a pseudo-synchronous signal as shown in (d) of FIG.

상술한 바와 같이 동작하는 본 고안의 작용효과는 간단한 회로소자를 이용하여 의사동기 신호를 발생할 수 있으므로 전체시스템이 소형경박화 될 수 있는 이점이 있다.The operation and effect of the present invention, which operates as described above, can generate a pseudo-synchronous signal using a simple circuit element, so that the entire system can be made compact and thin.

Claims (1)

저항(R1)과 콘덴서(C1)로 구성된 적분기를 통한 헤드 스위칭 펄스를 받아 반전시키는 트랜지스터(Q)와, 상기한 트랜지스터(Q)의 콜렉터단자에서 출력되는 파형과 헤드스위칭펄스를 각각 입력으로 하여 의사동기신호를 출력하는 익스클루시브 노아게이트(EX)로 구성됨을 특징으로 하는 의사동기 발생회로.A transistor (Q) for receiving and inverting a head switching pulse through an integrator composed of a resistor (R1) and a capacitor (C1), a waveform output from the collector terminal of the transistor (Q), and a head switching pulse, respectively, are pseudo Pseudo-synchronization generating circuit, characterized in that composed of an exclusive no-gate (EX) for outputting a synchronization signal.