KR900001803B1

KR900001803B1 - 주파수 이상 검출 회로

Info

Publication number: KR900001803B1
Application number: KR1019860009627A
Authority: KR
Inventors: 겐지 혼죠; 도오루 나가무라
Original assignee: 미쯔비시덴기 가부시기가이샤; 시기 모리야
Priority date: 1986-04-25
Filing date: 1986-11-14
Publication date: 1990-03-24
Also published as: KR870010690A; US4783622A; JPS62251674A; CA1262935A; DE3713802C2; DE3713802A1

Abstract

내용 없음.

Description

주파수 이상 검출 회로

제1도는 본 발명의 1실시예에 의한 주파수 이상 검출 회로를 도시한 블럭 구성도.

제2도는 그 동작을 설명하기 위한 각 부의 신호를 도시한 타임 챠트.

제3도는 종래의 주파수 이상 검출 회로를 도시한 블럭 구성도.

제4도는 그 동작을 설명하기 위한 각 부의 신호를 도시한 타임 챠트.

본 발명은 교류(交流)전원의 주파수(周波數) 이상(異常) 검출 회로에 관한 것이다.

제3도는 예를 들면, 「디지탈(digital) IC실용(實用) 회로 매뉴얼(manual)(주), 레이디오(radio)기술사, 일본국 소화 49년 7월 초판 P416∼P417」에 제시된 종래의 주파수 이상 검출 회로이다.

도면에 있어서 1은 교류전원, 2는 파형정형(波形整形)회로, 3,4는 리트리거 테이블 원 숏트 멀티 바이브레이터(re-triggerable on shot multi-vabrater)(이하 OSM이라 한다), 5,6은 D-플립플롭(flip-flop)(이하 F/F라고 한다), 7은 OR 게이트(gate)이다.

다음에 동작에 대해서 제4도를 참조하면서 설명한다.

OSM 3과 SOM 4는 각별하게 τ₁, τ₂의 원 숏트 펄스(one shot pulse)폭을 갖고, 검출할려고 하는 교류전원 1의 정상(政常)시의 주기(周期)를 τ로 하면 τ₂＜τ＜τ₁의 관계로 있는 것으로 한다. OSM 3,4는 교류전원 1의 신호 R₁을 파형 정형한 신호 V₂의 상승에 의해서 트리거(trigger)되고, 플립플롭 5,6은 신호 V₂에 동기하여 OSM 3,4의 출력신호를 받아 기억한다.

OSM 3,4는 한번 트리거된 후, 각각의 원 숏트 시간내에 재차 트리거되면, 출력이 계속된다. OR게이트 7은, F/F 5,6의 각각

,θ출력의 논리화(論理和)를 취하는 것이다.

제4도에 도시한 것과 같이, 교류전원 1의 제로 크로스(zero cross)시각 T₁이 T₁＜τ₂＜τ₁로 되면, OSM 3,4로부터의 신호 P₁₁,P₁₂는 H 그대로 되고, 검출 출력 F는 시각 T₁에서 H로 되어서 이상 검출한다.

종래의 주파수 이상 검출 회로는 이상과 같이 구성되어 있으므로, 검출 정밀도는 OSM 3,4의 원 숏트 시간정도(통상 ±1%정도)로 제약되며, 특히 상용(常用)전원의 주파수 이상을 검출하는 것과 같은 경우는 1% 혹은 그 이하의 검출 정도가 요구되기 때문에, 종래의 주파수 이상 검출 회로에서는 검출 정도를 충분히 향상시킬 수는 없었다. 또, 이 검출치를 변경하고자 하면, OSM의 시정수(時定數)를 결정하는 C, R등의 부품을 변경하지 않으면 안되는 등의 문제점이 있었다.

본 발명에서는 상기와 같은 문제점을 해소하기 위하여, 이루어진 것으로 검출 정도를 크게 향상할 수가 있으며, 동시에 그 검출치도 스위치(switch)등에 의해 용이하게 변경할 수 있는 주파수 이상 검출 회로를 얻는 것을 목적으로 한다.

본 발명에 의한 주파수 이상 검출 회로는, 검출 파형을 정형(整形)하는 파형 정형 회로로부터의 출력을 분주(分周)하는 분주기를 마련하고, 이 분주기로부터의 출력 펄스(pulse)의 상승에 의해, 기준으로 되는 발진기(發振器)로부터의 출력 펄스를 카운트(count)하는 카운터(counter)를 마련하여, 이 카운터의 출력 데이터(data)를 어드레스(address)으로 하여 비트 데이터(bit data)를 기억하는 ROM을 마련하고, 이 ROM 출력의 논리화를 취하는 OR 게이트에 ROM 출력을 입력시키는 스위치를 마련하여, 상기 OR 게이트 출력을 데이터 입력으로 하고, 상기 제1의 분주기 출력에 동기하는 플립플롭을 마련한 것이다.

본 발명에 있어서의 주파수 이상 검출 회로는, 검출 파형을 정형하고, 그 파형 정형 출력을 분주해서, 이 분주 출력에 의해 기준 발진기로부터의 출력 펄스를 계수(計數)하고, 검출 파형의 주기 기간에 있어서의 카운트수에 의해, ROM 데이터를 이용해서 정·오(正·誤) 판정을 행하도록 한다.

[실시예]

다음에 본 발명의 1실시예를 도면에 의해 설명한다.

제1도는 본 발명의 1실시예를 도시한 블럭(block) 구성도, 제2도는 그 동작을 설명하는 각 부 신호의 타임 챠트(time chart)이며, 제1도에 있어서, 1은 교류전원, 2는 파형 정형 회로, 11은 제1의 분주기, 12는 수정(水晶) 발진기 등의 기준 발진기, 13은 제2의 분주기, 14는 바이너리 카운터(binary counter)(이하 카운터라고 한다), 15는 ROM, 16은 스위치, 17은 OR 게이트, 18은 D-플립플롭이다.

다음에 동작에 대해서 제2도를 참조하면서 설명한다.

교류전원 1로부터의 신호가 파형 정형된 신호 V₂는 제1의 분주기 11에 의해서 1/2의 주파수의 신호 V₃으로 된다.

한편, 기준 발진기 12의 출력 펄스 V₁₁는, 제2의 분주기 13에서 신호 V₁₂로 분주된다. 카운터14는, 신호V₃의 상승으로 리셋트되어, 신호 V₁₂의 카운트를 개시한다.

카운터 14는 교류 파형의 1주기, 즉 제2도에 있어서, 시각 0에서 T₁까지 카운트한다. 이제 카운터 14가 13비트(bit) 구성의 것으로 하면, 교류전원 주파수가 정상시 시각 T₀까지의 카운트수를, 2¹²=4096카운트로 한다. 그러나, 제2도에 도시한 것과 같이 교류 파형 v₁은, 그 주기가 짧고(주파수가 높으며) 시각 T₁에서 카운터 14가 리셋트되어 버리기 때문에 카운터 14는 카운트수 C₁을 카운트 한 시점에서 리셋트되어 버린다. 카운터 14가 리셋트되기 직전에 카운트수 C₁을 어드레스로 하여, ROM 15내의 해당 어드레스의 데이터를 호출한다. 지금, ROM 15에 기억되어 있는 비트 D₀∼D₄의 데이터가 4096±88, 4096±66, 4096±44, 4096±22, 4096±11로 되어 있다고 하면, 시각 T₁에 있어서의 각 비트 데이터는 D₀=0, D₁=0, D₂=1, D₃=1, D₄=1로 된다. 지금 스위치 16중 S₀, S₁, S₂가 ON하고 있다고 하면, OR게이트 17로부터의 출력은 제2도에 도시된 신호 F₁과 같이 되고, 또 D-플립플롭 18은 제1의 분주기 11로부터의 출력신호 V₃에 동기해서 신호 F₂와 같이 상승하게 되므로, 시각 T₁에서 이상이 있다는 것을 검출한다.

또, 도면에 있어서, D₀∼D₄의 각 비트 데이터를 도시한 것과 같이 하면, 그 검출치는 다음과 같이 된다.

이와 같이 통상의 상용전원의 주파수 이상을 검출하기 위한 검출치로서는 적당한 수치가 얻어진다.

또, 스위치 16에 있어서, S₀, S₁, S_2,S_3,S₄의 ON-OFF를 선택하는 것에 의해, 상기의 검출치에서 임의로 검출치를 선택할 수 있다.

그리고 상기 실시예에서는, 카운터 14는 13비트의 경우에 대해서 표시하였으나, 이 비트수를 증가시켜, 정상시의 카운트수를 증가시키며 증가시킬수록 검출 정도는 향상한다.

또 본 실시예에서의 이상 검출 출력 이후에 타이머(timer) 회로를 마련하는 것에 의해, 검출 시간을 지연시킬 수도 있다.

또 검출 레벨(level)의 설정은, 본 실시예의 경우 비트

의 스텝에서 임의로 결정이 가능하며, ROM 15의 데이터의 비트수만을 기억시켜 둘 수가 있다. 필요에 따라 ROM 15와 ROM 데이터 출력의 선택 스위치를 증가하는 것에 의해, 임의의 수의 검출 레벨의 선택이 가능하다.

이상과 같이 본 발명에 의하면, 주파수 이상 검출 회로를 검출 파형 정형하여 분주하는 한편, 이 분주 출력을 상승 펄스로 하여 기준 발진기로부터의 출력 펄스를 카운트하고, 카운트의 출력 데이터를 어드레스으로서, ROM에 기억시켜, 이 ROM 출력을 논리화를 취하는 OR 게이트에 스위치를 거쳐서 입력시키고, 또한 이 OR 게이트 출력을 데이터 입력으로 하여, 분주기 출력에 동기해서 상승 플립플롭을 마련한 구성으로 하는 것에 의해 검출 정밀도가 높으며, 또, ROM에 기억되어 있는 데이터를 변경하는 것만으로 임의의 검출치를 선택할 수가 있는 효과가 있다.

Claims

검출 파형을 정형하는 파형정형 회로와, 이 파형 정형 회로로부터의 파형 정형 출력을 적어도 검출 파형의 1주기분을 분주하는 분주기와, 이 분주기로부터의 출력 펄스의 상승으로 기준 발진기로부터의 출력 펄스를 카운트하는 카운터와, 이 카운터의 출력 데이터를 어드레스로 하여 비트 데이터를 기억하는 ROM과, 이 ROM 출력의 논리화를 취하는 OR 게이트와, 상기 ROM 출력을 OR 게이트에 입력시키기 위한 스위치와, 상기 OR 게이트 출력을 데이터 입력으로 하고, 상기 분주기 출력에 동기하는 플립플롭을 구비한 주파수 이상 검출 회로.