KR900000853Y1 - Output port converting circuit - Google Patents
Output port converting circuit Download PDFInfo
- Publication number
- KR900000853Y1 KR900000853Y1 KR2019870010900U KR870010900U KR900000853Y1 KR 900000853 Y1 KR900000853 Y1 KR 900000853Y1 KR 2019870010900 U KR2019870010900 U KR 2019870010900U KR 870010900 U KR870010900 U KR 870010900U KR 900000853 Y1 KR900000853 Y1 KR 900000853Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- serial
- data
- clock
- terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Information Transfer Systems (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Communication Control (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 회로도.1 is a circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 멀티 클럭발진기 20 : 라인리시버10: multi clock oscillator 20: line receiver
30 : 직/병렬 변환기 40 : 라인드라이버30: serial / parallel converter 40: line driver
50 : 버퍼 60 : 모노스테이블50: buffer 60: monostable
본 고안은 직렬 데이터 출력포트로 부터 출력되는 직렬 데이터를 병렬데이터로 변환하여 출력도록 하는 출력포트 변환 회로에 관한 것으로, 특히 외부 주변장치의 동작속도와 데이터 전송속도가 동일하게 하여 직렬 데이터를 변환 출력할 수 있도록 한 회로에 관한 것이다.The present invention relates to an output port conversion circuit for converting serial data output from the serial data output port into parallel data and outputting the converted data. It's about a circuit that lets you do that.
통상적으로 컴퓨터 시스템에는 외부 주변장치. 예를들면 보조기억장치, 프린터, 모뎀등을 부착하여 이를제어할 수 있도록 하는 동시에 데이터 통신을 하기위한 출력포트(output)가 있으며, 상기 출력포트를 사용하여 데이터 컴퓨니 케이션(Communication) 및 보조 프린터 장치등을 운영하여 오고 있다.Typically computer systems have external peripherals. For example, there is an output port for data communication at the same time that an auxiliary memory device, printer, modem, etc. can be attached and controlled, and the data communication and auxiliary printer are used using the output port. The device has been operating.
상기의 출력포트는 컴퓨터의 기종에 따라 다르나 병렬 데이터포트(Palallel port), 직렬 데이터 출력포트가(Sorial port)가 있으며. 주변기기장치도 이에따라 입력포트가 다르다.The output ports vary depending on the type of computer, but there are parallel data ports and serial data output ports. Peripheral devices also have different input ports.
그러나 직렬데이터 출력포트만을 갖는 시스템에 범용적으로 사용되는 프린터 및 주변기기를 사용하려면 사용이 블가능한 문제점이 있었다.However, there is a problem that can be used to use a printer and a peripheral device that is used in a general-purpose system having only a serial data output port.
왜냐하면 범용직인 프린터 및 주변기기는 병렬 입력포트(Palallel input port)로써 동작되어지기 때문이다. 따라서 직렬출력포트만을 갖는 컴퓨터 시스템에 있어서는 범용적으로 사용되는 병렬 입력포트의 프린터를사용하기가 블가능한 문제가 있었다.This is because general-purpose printers and peripherals are operated as parallel input ports. Therefore, in a computer system having only a serial output port, there is a problem that it is not possible to use a printer of a parallel input port that is generally used.
따라서 본 고안의 목적은 컴퓨터등과 같은 시스템의 직렬포트에서 출력되는 직렬 데이터를 외부 장치의 전송속도의 병렬 데이터로 변환하여 전송토록하는 출력포트 변환회로를 제공함에 있다.Accordingly, an object of the present invention is to provide an output port conversion circuit for converting serial data output from a serial port of a system such as a computer into parallel data of a transmission speed of an external device for transmission.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 고안에 따른 회로도로써, 클럭의 주기가 각각 다른 다중화 클럭(CLK1…CLK3+3)를 연속적으로 발진 출력하는 멀티 클럭 발진기(Mi1iti C1ock Generator)(10)와, 상기 멀티 클럭(CLK1…CLK3+3)를 선택 스위칭하기 위한 스위치(SW)와, RS-232C 전송레벨의 직렬데이터를 TTL 레벨의 데이터로 변환하는 라인리시버(Line Receiver)(20)과, 상기 스위치(SW)가 클럭단자(CK)에 접속되고, 상기 라인리시버(20)가 직렬데이터 단자(SDl)에 점속되어 상기 단자(SDI)의 직렬데이터 입력을 상기 클럭단자(CK)의 클럭입력에 의해 시프트하여 병렬데이터로 변환출력하고 1바이트의 데이터를 병렬데이터로 변환시 변환완료 신호를 출력하는직/병렬 변환기(30)와, 상기 직/병렬 변환기(30)의 출력데이터 유무판별 신호를 RS-232C 레벨 신호로 변환하여 직렬데이터 입력제어신호로서 컴퓨터로 드라이브하는 라인드라이버(40)와, 상기 직/병렬변환기(30)에서변환출력된 병렬 출력데이터를 완충하여 주변기기(도시하지 않았음)토 출력하는 버퍼(50)와, 상기 직/병렬변환기(30)의 변환완료신호에 트리거되어 소정시간동안 데이터의 스트로브(Strobe)신호를 발생하는 모노스데이블(60) 및 상기 모노스테이블(60)의 출력신호의 시간을 조절하기 위한 캐패시터(C1) 및 저항(Rl)과, 주변장치에서 출력하는 응답신호(Acknowledge)를 풀업(Pull up)하는 저항(R2)로 구성된다.FIG. 1 is a circuit diagram according to the present invention, and includes a multi-clock oscillator (Mi1iti C1ock Generator) 10 which oscillates and outputs multiplexed clocks CLK 1 ... CLK 3 + 3 having different clock cycles, and the multi-clock ( A switch SW for selective switching of CLK 1 ... CLK 3 + 3 ), a line receiver 20 for converting serial data of the RS-232C transmission level into data of the TTL level, and the switch SW ) Is connected to the clock terminal CK, and the line receiver 20 is accelerated to the serial data terminal SDl to shift the serial data input of the terminal SDI by the clock input of the clock terminal CK. RS-232C level signal for serial / parallel converter 30 for converting and outputting parallel data and outputting a conversion completion signal when converting 1-byte data to parallel data; To computer as serial data input control signal Line driver 40 to live, the buffer 50 for buffering the parallel output data converted by the serial / parallel converter 30 to output the peripheral device (not shown), and the serial / parallel converter 30 And a capacitor C1 and a resistor for adjusting the time of the output signal of the monostable 60 and the monostable 60 which is triggered by the conversion completion signal of Rl and a resistor R2 that pulls up an acknowledgment output from the peripheral device.
이하 제1도에 의한 본 고안의 동작예를 설명한다.Hereinafter, an operation example of the present invention according to FIG. 1 will be described.
지금 컴퓨터 씨스템(System)(도시하지 않았음)에 전원이 공급되어 시스템리세트(Reset) 신호(RES)가 입력되면, 멀티 클럭발진기(10)와 직/병렬 변환기(30)가 리세트되어 초기화된다.When power is supplied to the computer system (not shown) and the system reset signal RES is input, the multi clock oscillator 10 and the serial / parallel converter 30 are reset and initialized. do.
상기와 같이 리세트신호(RES)가 공급 되어지면 상기 멀티클럭발진기(10)는 주파수가 서로다른 멀티클럭신호(CLK1…CLK3+3)을 발진시키어 각 출력단으로 출력한다.When the reset signal RES is supplied as described above, the multi-clock oscillator 10 oscillates the multi-clock signals CLK 1 ... CLK 3 + 3 having different frequencies and outputs them to each output terminal.
이때 상기 멀티 클럭발진기(10)로 부터 출력되는 멀티클럭(CLK1…CLK3+3)의 관계는 하이과 같은 주파수관계를 갖는다.At this time, the relationship between the multi-clocks CLK 1 ... CLK 3 + 3 output from the multi clock oscillator 10 has a frequency relationship such as high.
CLK1< CLK2< CLK3+1< CLK3+2< CLK3+3상기 멀티 클럭발진기(10)로 부터 상기와 같은 관계를 갖는멀티 클럭(CLK1…CLK3+3)이 출력하는 상태하에 스위치(SW)가 클럭신호단(3+1)에 접속스위칭 되었다면 직/병렬 변환기(30)의 클럭단(CK)에는 클럭주파수 CLK3+1)의 신호가 입력된다.CLK 1 <CLK 2 <CLK 3 + 1 <CLK 3 + 2 <CLK 3 + 3 A state in which the multi clocks CLK 1 ... CLK 3 + 3 having the above relation are output from the multi clock oscillator 10. When the switch SW is connected to the clock signal terminal 3 + 1 , the signal of the clock frequency CLK 3 + 1 is input to the clock terminal CK of the serial / parallel converter 30.
상기와 같이 동작하는 상태하에 시스템(System: Computer)으로 부터 RS-232C 레벨의 직렬데이터가 라인리시버(20)에 입력되면. 상기 RS-232C 레벨의 직렬데이터가 TTL 레벨로 변환되어 직/병렬 데이터(30)의 직렬데이터 입력단(SDI)에 입력된다.When serial data of the RS-232C level is input from the system (System: Computer) under the operation as described above to the line receiver 20. The serial data of the RS-232C level is converted into a TTL level and input to the serial data input terminal SDI of the serial / parallel data 30.
따라서 직/병렬변환기(30)은 라이리시버(20)를 통해 입력되는 직렬데이터를 클럭입력단자(CK)로 입력되는클럭 (CLK3+1)에 의하여 시프트하여 병렬데이터로 변환한다. 그러므로 직/병렬변환기(30)가 직렬데이터를 병렬데이터로 변환하여 출력하는 시프트속도는 멀티클럭발진기(10)로 부터 출력되는 멀티클럭(CLK1…CLK3+3)중 스위치(SW)에 의해 선택된 클럭에 의해 결정된다. 상기와 같이 직병렬변환기(30)가 입력 직렬데이터 8비트를 병렬데이터로 변환완료하면 출력데이타 변환완료 신호 출력단자(DA)가 "하이"에서"로우"로 변환 출력된다.Accordingly, the serial / parallel converter 30 shifts serial data input through the receiver 20 by a clock CLK 3 + 1 input to the clock input terminal CK and converts the serial data into parallel data. Therefore, the shift speed at which the serial / parallel converter 30 converts serial data into parallel data and outputs the shift speed is controlled by the switch SW of the multi-clocks CLK 1 ... CLK 3 + 3 output from the multi-clock oscillator 10. It is determined by the selected clock. As described above, when the serial-to-parallel converter 30 converts the input serial data 8 bits into parallel data, the output data conversion completion signal output terminal DA is converted and output from "high" to "low".
상기 직/병렬변환기(30)내에서 직렬데이터 8비트를 병렬데이터 8비트로 변환완료하는 것을 클럭을 카운트함으로서 행할 수 있다.In the serial / parallel converter 30, conversion of 8 bits of serial data into 8 bits of parallel data can be performed by counting a clock.
한편 버퍼(50)은 상기 직/병렬 변환기{30)의 병렬데이터 출력을 완충하여 출력한다.Meanwhile, the buffer 50 buffers and outputs the parallel data output of the serial / parallel converter 30.
상기 직/병렬 변환기(30)의 출력단(DA)에서 출력되는 변환완료신호 "로우"는 라인드라이버(40)에 의해 반전되어 RS-232C 레벨로서 시스템의 클리어 투 센드(Clear to send)신호로 입력되므로써 시스템은 직렬데이터의 출력을 차단하게 된다. 상기 라인드라이버(40)에 의하여 "하이"레벨의 클리어 투 센트을 입력한 시스템은 상기 "하이" 신호가 "로우"로 변환될때까지 직렬데이터를 출력하지 않는다. 또 상기 "로우" 신호를 입력한 모노스 테이블(60)은 "로우"신호입력에 의해 트리거(Trigger)되어 출력단자로 일정시간동안"로우"의 제어신호를 주변장치의 스트로브(Strobe)신호로 출력한다. 이때 상기 모노스테이블(60)에서 출력되는 "로우"의 듀레이션은 저항(Rl)과 캐패시터(C1)에 의한 RC 시정수에 의해 결정된다.The conversion completion signal " low " output from the output DA of the serial / parallel converter 30 is inverted by the line driver 40 and clear to send of the system as an RS-232C level. By inputting the signal, the system cuts off the output of the serial data. Clear to cent of "high" level by the line driver 40 The system that inputs does not output serial data until the "high" signal is converted to "low". In addition, the monos table 60 inputting the "low" signal is triggered by the "low" signal input and output terminal. Strobe of peripheral device Output as a signal. At this time, the duration of the "low" output from the monostable 60 is determined by the RC time constant by the resistor Rl and the capacitor C1.
따라서 병렬 입력포트를 가지는 주변장치는 상기 모노스테이블(60)에서 출력되는 스트로브신호기간에 상기 버퍼(50)에서 완충하는 병렬 데이터를 리이드(Read)하는 동작상태에 들어가게 되며, 병렬 데이터 수신완료시 "로우"상태의 응답신호(Acknowledge)를 직/병렬 변환기(30)의 입력단으로 출력하여 차기의 데이터를 받을 준비가 되었음을 알린다.Therefore, the peripheral device having the parallel input port is a strobe signal output from the monostable 60 In this period, the operation state reads the parallel data buffered in the buffer 50, and when the parallel data reception is completed, an acknowledgment signal of a "low" state is received. Input to serial / parallel converter 30 To indicate that you are ready to receive the next data.
한편, 외부의 주변장치(프린터등이 될 수 있으며 도시되지 않음)가 상기 버퍼(50)의 출력을 모노스테이블(60)의 스트로브신호에 의해 리이드한후 출력하는 응답신호을 입력한 직/병렬변환기(30)는 출력단자(DA)로 "하이"의 신호를 출력한다.On the other hand, an external peripheral device (which may be a printer or the like, not shown) outputs the output of the buffer 50 to the strobe signal of the monostable 60. Response signal output after reading by The serial / parallel converter 30 that inputs the signal outputs a high signal to the output terminal DA.
이때 라인드라이버(40)가 상기 출력단자(DA)의 출력 "하이"을 "로우"로 반전하여 RS-232C 레벨로 클리어 투 센드을 시스템으로 전송한다.At this time, the line driver 40 inverts the output " high " of the output terminal DA to " low " to clear to send to the RS-232C level. To the system.
상기 라인드라이버(40)로 부터 "로우"신호의 클리어 투 센드를 입력하는 시스템에서 직렬데이터를 라인리시버(20)을 통하여 직/병렬변환기(30)에 입력시킨다. 상기 직/병렬변환기(30)로 입력되는 데이터는 전술한 바와 같이 병렬데이터로 변환되어 주변장치로 입력된다.Clear to send of the "low" signal from the line driver 40 In the system for inputting the serial data is input to the serial / parallel converter 30 through the line receiver 20. Data input to the serial / parallel converter 30 is converted into parallel data as described above and input to the peripheral device.
따라서 시스템에서 출력되는 직렬데이터는스위치(SW)의 선택 스위칭에 의한 멀티 클럭 발진기(10)의 출력인 시프트 클럭 펄스의 속도에 따라서 병렬데이터로 변환되어 출력된다.Therefore, the serial data output from the system is converted into parallel data according to the speed of the shift clock pulse which is the output of the multi-clock oscillator 10 by the selective switching of the switch SW.
상술한 바와 같이 본 고안은 간단한 회로의 구성으로 직렬 데이터를 전송하는 시스템과 병렬데이터를 입력하는 주변장치와 데이터를 원활히 하게 인터페이싱할 수 있어 주변장치를 다양하게 선택 사용할 수 있는 이점이있다.As described above, the present invention has a merit in that a simple circuit configuration can smoothly interface data with a system for transmitting serial data and a peripheral device for inputting parallel data, thereby enabling various selection of peripheral devices.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870010900U KR900000853Y1 (en) | 1987-07-03 | 1987-07-03 | Output port converting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870010900U KR900000853Y1 (en) | 1987-07-03 | 1987-07-03 | Output port converting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890003323U KR890003323U (en) | 1989-04-13 |
KR900000853Y1 true KR900000853Y1 (en) | 1990-01-31 |
Family
ID=19264879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870010900U KR900000853Y1 (en) | 1987-07-03 | 1987-07-03 | Output port converting circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900000853Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102523293B1 (en) * | 2021-11-15 | 2023-04-18 | 안경규 | Crescent for windows and doors |
-
1987
- 1987-07-03 KR KR2019870010900U patent/KR900000853Y1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102523293B1 (en) * | 2021-11-15 | 2023-04-18 | 안경규 | Crescent for windows and doors |
Also Published As
Publication number | Publication date |
---|---|
KR890003323U (en) | 1989-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5504927A (en) | System for controlling input/output data for an integrated one-chip microcomputer utilizing an external clock of a different speed for data transfer | |
KR900000853Y1 (en) | Output port converting circuit | |
US4733395A (en) | Digital word generator | |
US5081373A (en) | Circuit and method for sampling digital data | |
JP3571195B2 (en) | Host interface circuit of image forming apparatus | |
KR940004573B1 (en) | High speed data processor | |
SU1439611A1 (en) | Device for interfacing computer with subscriber through telegraph channel | |
KR910008414B1 (en) | Circuit for transfering data and transforming data | |
KR950008484B1 (en) | A/d converter | |
SU902296A1 (en) | Device for receiving and transmitting discrete information | |
SU1762307A1 (en) | Device for information transfer | |
KR910008415B1 (en) | Circuit for generating acknowledge signal and busy signal for centronics compatible parallel interfacing | |
SU1068927A1 (en) | Information input device | |
WO1994023518A1 (en) | Method and device for transmitting an asynchronous signal to a synchronous system | |
KR100253404B1 (en) | Stable resolve register for correcting | |
KR100280433B1 (en) | Playback device | |
KR200170149Y1 (en) | Apparatus for transmitting and receiving data by single cpu | |
SU661540A1 (en) | Device for interfacing telegraphy channel with electronic computer | |
SU1159164A1 (en) | Serial code-to-parallel code translator | |
KR100208280B1 (en) | Data transmission apparatus having a fifo controller | |
SU1399795A1 (en) | Message transceiver | |
SU690646A1 (en) | Device for transmitting and receiving discrete information | |
KR940004583B1 (en) | Data transmission unit between boards by using hand-shaking logics | |
SU363198A1 (en) | DEVICE FOR TRANSFORMING A FREQUENCY MODULATED SIGNAL | |
SU1541622A1 (en) | Device for interfacing computing machine with data transmission equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20001229 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |