KR890009089A - 신호레벨 변환장치 및 방법 - Google Patents

신호레벨 변환장치 및 방법 Download PDF

Info

Publication number
KR890009089A
KR890009089A KR1019880015105A KR880015105A KR890009089A KR 890009089 A KR890009089 A KR 890009089A KR 1019880015105 A KR1019880015105 A KR 1019880015105A KR 880015105 A KR880015105 A KR 880015105A KR 890009089 A KR890009089 A KR 890009089A
Authority
KR
South Korea
Prior art keywords
output
transistor
base
signal
circuit
Prior art date
Application number
KR1019880015105A
Other languages
English (en)
Inventor
해리슨 코이 브루스
스콧트 러스키 데이비드
Original Assignee
조엘 홀리데이
어플라이드 마이크로 서키츠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/121,612 external-priority patent/US4835420A/en
Application filed by 조엘 홀리데이, 어플라이드 마이크로 서키츠 코포레이션 filed Critical 조엘 홀리데이
Publication of KR890009089A publication Critical patent/KR890009089A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음

Description

신호레벨 변환장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성된 BICMOS 레벨변환회로로 ECL의 개략도.
제2도는 제1도의 회로의 한 상세한 실시예의 설명도.
제3도는 부스트(boost)하지 않는 제2도의 회로로부터 입력 및 출력신호에 대한 전형적인 전압 및 전류 파형도.

Claims (13)

  1. 에미터 결합형 논리(ecl)에서의 입력신호를 대응 바이폴라 CMOS(BICMOS)에서의 출력신호로 변환하기 위한 장치에 있어서, Vcc 전압원과; Vee전압원과; 입력신호의 전류레벨을 증폭하며 상기 증폭된 전류레벨을 나타내는 제1출력신호를 제1출력에서 발생하며, 상기 제1출력신호와 상보성인 제2출력신호를 제2출력에서 발생하기 위해 제1 및 제2출력을 갖는 차동증폭기와; 용량성 구동기 출력과; 제1출력신호를 Vcc와 Vee와의 사이에 전압레벨을 시프트시키고 상기 용량성 구동기 출력에서 시프트 출력신호를 제공하기 위해 Vcc전압원과 상기 제1출력에 접속된 출력 구동기와; 베이스와, 상기 구동기 출력에 접속딘 쿨렉터와 상기 Vcc 전압원에 접속된 에미터를 갖는 부트스트랩 트랜지스터와; 제2출력에서의 변화에 응답하여 상기 용량성 구동기 출력을 방전시키기 위해, 상기 부트스트랩 트랜지스터가 전류를 도전시키도록 상기 부트스트랩 트랜지스터를 상기 제2출력에 접속시키는 부트 용량서 전달수단과; 상기 부트스트랩 트랜지스터 베이스에서 소정의 비도전 전압레벨을 만들기 위해 상기 부트스트랩 트랜지스터에 접소된 전압 클램핑 수단을 구비하는 것을 특징으로 하는 신호레벨 변환장치.
  2. 제1항에 있어서, 상기 전류레벨을 제한하기 위해 상기 Vcc와 Vee 및 상기 차동증폭 수단에 접속된 전류제어수단을 구비하는 것을 특징으로 하는 신호레벨 변환장치.
  3. 제2항에 있어서, 상기 전압 클램핑 수단은 상기 부트스트랩 트랜지스터 베이스에 접속된 에미터와 상기 Vee원에 접속된 콜렉터 및 상기 전류제어수단에 접속된 베이스를 갖는 클램프 트랜지스터를 구비하는 것을 특징으로 하는 신호레벨 변환장치.
  4. 제2항에 있어서, 상기 전류제어수단은; 한쪽 단자가 상기 Vcc원에 접속된 제1저항과, 상기 제1저항과 직렬로 접속된 제2저항을 구비하는 분압기를 구비하며, 제2저항의 제1단자는 상기 제2저항의 제1단자는 접점부에서 제1저항의 제2단자와 접속되어 있으며; 상기 제2저항의 제2단자에 접속된 콜렉터와 상기 Vee 전압원에 접속된 에미터를 갖는 제1전류 트랜지스터와; Vcc 전압원에 접속된 콜렉터와 상기 저항 접속부에 접속된 베이스와 상기 제1전류 트랜지스터의 베이스에 접속된 에미터를 갖는 제2전류 트랜지스터와; 상기 제2전류 트랜지스터 베이스에 접속된 베이스와 상기 차동증폭기에 접속된 콜렉터와 상기 Vee원에 접속된 에미터를 갖는 제어 트랜지스터를 구비하는 것을 특징으로 하는 신호레벨 변환장치.
  5. 제1항에 있어서, 상기 용량성 구동기 출력에서 설정된 최소 전압레벨을 설정하는 상기 Vee 소스와 상기 용량성 구동기 출력사이에 접속된 DC 바이어스 수단을 구비하는 것을 특징으로 하는 신호레벨 변환장치.
  6. 제1항에 있어서, 상기 용량성 전달수단은 상기 제2출력과 상기 부트스트랩 트랜지스터의 베이스 사이에 접속된 부스트커패시터이고; 상기 클램핑 수단은 상기 부트스트랩 트랜지스터 베이스와 상기 부스트 커패시터에 접속된 에미터, 상기 Vee 소스에 접속된 콜렉터, 베이스를 갖는 클램핑 트랜지스터이고; 상기 자치는; 상기 제1출력신호 변화에 응답하여 상기 부스트 커패시터상에 전하를 전달하도록 상기 클램프 트랜지스터 도통을 야기시키는 상기 제1출력에 상기 클램프 트랜지스터 베이스를 접속시키는 회복 용량성 수단과; 상기 부스트 커패시터에 상기 클램프 트랜지스터로 나타난 방전 임피던스를 감소시키는 상기 클램프 트랜지스터 베이스에 접속된 부트스트랩 수단을 포함한는 것을 특징으로 하는 신호레벨 변환장치.
  7. ECL 회로는 상보성 출력 노드를 가진 전류 스위칭수단과 상기 용량성을 방전시키는 상기 출력 노드에 접속된 부트스트랩을 구비하며, 상기 ECL 회로의 출력노드에 접속된 로드의 용량성에서 축적된 충전을 제거하는 방법에 있어서, 제1상보성 노드에서 제1신호에 응답하며 상기 출력 노드에서 ECL 회로 출신 신호 발생단계를 구비하며 상기 출력신호는 상기 용량성을 충전시키는 변위를 상승시키며; 상기 제2상보성 노드에서 상기 부트스트랩까지 제1신호와 상보성인 제2신호를 도통하는 단계를 구비하며 상기 제2신호를 상기 제1신호의 떨어지는 변위에 대응하여 변위를 상승시키며; 상기 제2신호의 상승변위에 응답하여 상기 용량성을 방전시키도록 상기 부트스트랩을 동작시키는 단계와; 상기 부트스트랩에서, 상기 제2신호가 도통되고 그때 상기 부트스트랩에서 상기 제2노드까지 방전전류를 도통하는 전압레벨을 클램핑하는 단계들을 구비하는 것을 특징으로 하는 신호레벨 변환방법.
  8. 용량성 부하에 결합시키는 위한 ECL 출력회로에 있어서, 제1 및 제2출력을 구비하여 각 출력에서 제1 및 제2출력신호를 발생하며, 상기 제2출력신호는 대체로 상기 제2출력신호의 성분인 차동증폭기와; 상기 제1출력에 접속된 입력과 회로출력에서 갖는 출력 에미터 팔로우어와; 상기 회로출력으로부터 방전전류를 전도시키기 위해 상기 회로출력에 접속된 부트스트랩회로와; 상기 부트스트랩 회로와 상기 제2출력에 접속된 부스트 커패시터를 구비하는 것을 특징으로 하는 ECL 출력회로.
  9. 제8항에 있어서, 전압 클램프 트랜지스터 회로와 상기 제1출력 사이에 접속된 회생 커패시터와; 상기 전압 클램프 트랜지스터 회로 및 상기 회생 커패시터에 접속된 다알링톤 트랜지스터 회로를 구비하는 것을 특징으로 하는 ECL 출력회로.
  10. 제9항에 있어서, 상기 전압 클램프 트랜지스터 회로는 상기 부트스트랩 회로에 접속된 에미터와; 전압소스 접속용 콜렉터와, 베이스 및 베이스에 접속된 전압소스를 갖는 클램프 트랜지스터를 구비하는 것을 특징으로 하는 ECL 출력회로.
  11. 제10항에 있어서, 상기 커패시터는 상기 제1출력에 대한 제1접속부를 갖으며 상기 클램프 트랜지스터의 베이스에 대한 제2접속부를 갖는 것을 특징으로 하는 ECL 출력회로.
  12. 제11항에 있어서, 상기 다알링톤 트랜지스터 회로는 상기 클램프 트랜지스터의 베이스에 접속된 에미터와, 전압소스 접속용 콜렉터와, 베이스 및 상기 베이스에 접속된 클램핑 전압소스를 구비하는 것을 특징으로 하는 ECL 출력회호.
  13. 제11항에 있어서, 상기 회생 커패시터는 상기 제1출력에 대한 제1접속부를 갖으며 상기 클램프 트랜지스터의 베이스에 대한 제2접속부인 것을 특징으로 하는 ECL 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015105A 1987-11-17 1988-11-17 신호레벨 변환장치 및 방법 KR890009089A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US121,612 1987-11-17
US07/121,612 US4835420A (en) 1987-11-17 1987-11-17 Method and apparatus for signal level conversion with clamped capacitive bootstrap
US07/240,136 US4926065A (en) 1987-11-17 1988-09-02 Method and apparatus for coupling an ECL output signal using a clamped capacitive bootstrap circuit
US240,136 1988-09-02

Publications (1)

Publication Number Publication Date
KR890009089A true KR890009089A (ko) 1989-07-15

Family

ID=26819645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015105A KR890009089A (ko) 1987-11-17 1988-11-17 신호레벨 변환장치 및 방법

Country Status (5)

Country Link
US (1) US4926065A (ko)
EP (1) EP0317271A3 (ko)
JP (1) JPH022208A (ko)
KR (1) KR890009089A (ko)
CA (1) CA1289630C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431880B1 (ko) * 2011-08-12 2014-08-27 삼성전기주식회사 출력 구동회로 및 트랜지스터 출력회로

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283480A (en) * 1988-04-02 1994-02-01 Hitachi, Ltd. Semiconductor integrated circuit device with a plurality of logic circuits having active pull-down functions
JP2664219B2 (ja) * 1988-09-20 1997-10-15 株式会社日立製作所 駆動回路
JPH088484B2 (ja) * 1989-07-27 1996-01-29 日本電気株式会社 エミッタフォロワ回路
KR930009491B1 (ko) * 1989-09-18 1993-10-04 후지쓰 가부시끼가이샤 Ecl회로
JPH0666678B2 (ja) * 1989-11-30 1994-08-24 株式会社東芝 Ｅｃｌ回路
US5101123A (en) * 1990-06-29 1992-03-31 Texas Instruments Incorporated CMOS to ECL translator circuit and methodology
JPH04103218A (ja) * 1990-08-22 1992-04-06 Nec Corp エミッタフォロア出力回路
US5124591A (en) * 1990-09-04 1992-06-23 International Business Machines Corporation Low power push pull driver
US5089724A (en) * 1990-11-30 1992-02-18 International Business Machines Corporation High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage
US5278464A (en) * 1992-06-02 1994-01-11 Motorola, Inc. Using delay to obtain high speed current driver circuit
US5274285A (en) * 1992-09-01 1993-12-28 International Business Machines Corporation Enhanced differential current switch compensating upshift circuit
JPH06104672A (ja) * 1992-09-22 1994-04-15 Mitsubishi Electric Corp クランプ回路
US5309036A (en) * 1993-05-28 1994-05-03 Myson Technology Inc. Driver circuit for an attachment unit interface used in a network system
DE4409453A1 (de) * 1994-03-18 1995-09-21 Thomson Brandt Gmbh BiCMOS-Pegelwandler ECL-CMOS
US5736866A (en) * 1995-11-13 1998-04-07 Kabushiki Kaisha Toshiba Active pull-down circuit for ECL using a capacitive coupled circuit
GB2320824B (en) * 1996-12-23 1998-11-18 Northern Telecom Ltd TTL logic driver circuit
US5917335A (en) * 1997-04-22 1999-06-29 Cypress Semiconductor Corp. Output voltage controlled impedance output buffer
GB2341246A (en) 1998-09-03 2000-03-08 Ericsson Telefon Ab L M Differential level shifting circuit
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
JP4853233B2 (ja) * 2006-10-31 2012-01-11 日本電気株式会社 論理回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3262065A (en) * 1962-12-31 1966-07-19 Collins Radio Co Two polarity automatically variable audio noise limiter
US3576449A (en) * 1968-07-18 1971-04-27 Bendix Corp Audio level clipper and compressor
US3968383A (en) * 1974-07-10 1976-07-06 Narco Scientific Industries, Inc. Noise limiter
US4539493A (en) * 1983-11-09 1985-09-03 Advanced Micro Devices, Inc. Dynamic ECL circuit adapted to drive loads having significant capacitance
JPH07107973B2 (ja) * 1984-03-26 1995-11-15 株式会社日立製作所 スイツチング回路
US4680480A (en) * 1984-08-31 1987-07-14 Storage Technology Corporation Output driver circuit for LSI and VLSI ECL chips with an active pulldown
US4626709A (en) * 1984-09-28 1986-12-02 Advanced Micro Devices, Inc. Dynamic push-pull for ECL
FR2587567B1 (fr) * 1985-09-17 1987-11-20 Thomson Csf Circuit de conversion d'une entree differentielle en niveaux logiques cmos
US4649294A (en) * 1986-01-13 1987-03-10 Motorola, Inc. BIMOS logic gate
US4687953A (en) * 1986-04-18 1987-08-18 Advanced Micro Devices, Inc. Dynamic ECL line driver circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431880B1 (ko) * 2011-08-12 2014-08-27 삼성전기주식회사 출력 구동회로 및 트랜지스터 출력회로

Also Published As

Publication number Publication date
EP0317271A2 (en) 1989-05-24
JPH022208A (ja) 1990-01-08
EP0317271A3 (en) 1990-05-16
US4926065A (en) 1990-05-15
CA1289630C (en) 1991-09-24

Similar Documents

Publication Publication Date Title
KR890009089A (ko) 신호레벨 변환장치 및 방법
US4132906A (en) Circuit to improve rise time and/or reduce parasitic power supply spike current in bipolar transistor logic circuits
KR870006724A (ko) 스위칭 회로
KR840002176A (ko) 반도체 집적회로 장치
US4835420A (en) Method and apparatus for signal level conversion with clamped capacitive bootstrap
US4783604A (en) Buffer circuit for outputting signals of different polarities
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
US4289978A (en) Complementary transistor inverting emitter follower circuit
US4287435A (en) Complementary transistor inverting emitter follower circuit
US4283640A (en) All-NPN transistor driver and logic circuit
US3060330A (en) Three-level inverter circuit
US4308469A (en) Unity gain emitter follower bridge circuit
US3060386A (en) Transistorized multivibrator
KR950010062A (ko) BiCMOS 논리 회로
US4627081A (en) Shift register stage
KR890016771A (ko) 논리 버퍼 회로
SU1658209A1 (ru) Усилитель считывани
US3300654A (en) Schmitt trigger with active collector to base coupling
US3531740A (en) Pulse-width modulation circuit
US5495099A (en) High speed super push-pull logic (SPL) circuit using bipolar technology
KR910005579A (ko) 에미터 결합 논리(ecl) 회로
JP2844796B2 (ja) 増幅回路
KR920003637A (ko) 증폭기 및 캐패시터를 포함하는 필터 회로
KR930007564B1 (ko) Fet 풀다운 부하를 가지는 ecl 회로
JPS584253Y2 (ja) バツフア増幅器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid