KR890003894Y1 - Noise reducing circuit - Google Patents

Abstract

내용 없음.No content.

Description

일시정지(STILL)시 노이즈 감소회로Noise Reduction Circuit during STILL

본 고안의 회로도.Circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이컴 2 : 펄스발생기1: microcomputer 2: pulse generator

3 : 드럼모터드라이브부 4 : 캡스턴 모터 드라이브부3: drum motor drive unit 4: capstan motor drive unit

6 : 시간지정회로 5 : 미분회로6: time designation circuit 5: differential circuit

7 : 모터제어회로 FF₁: 플립플롭7: motor control circuit FF ₁ : flip-flop

AN₁: 엔드게이트 R₁∼R₁₁: 저항AN ₁ : end gates R ₁ to R ₁₁ : resistance

C₁∼C₃: 콘덴서 VR₁: 가변저항C _{1 ~} C ₃ : Capacitor VR ₁ : Variable resistor

D₁,D₂: 다이오드 Q₁∼Q₄: 트랜지스터D ₁ , D ₂ : Diodes Q _{1 to} Q ₄ : Transistors

본 고안은 비데오 테이프 레코더(VIDEO TAPE RECORDER : V,T,R)의 화면을 일시정지(STILL)시킬때 노이즈가 포함되지 않도록한 일시정지시 노이즈 감소회로에 관한 것이다.The present invention relates to a noise reduction circuit during a pause so that no noise is included when the screen of a video tape recorder (V, T, R) is paused.

일반적으로 VTR에서 일시 정지 기능을 랜덤스틸(RANDOM STILL)행할때에 방식과 동기를 맞추는 개선형 스틸방식을 사용하는 바, 여기서 랜덤 스틸 방식은 일시정지 키를 누르는 순간 마이컴에서 일시정지 모드를 수행하는데 이때에는 마이컴의 일시정지 신호와 캡스턴 모터의 동기를 맞추어 주는 신호가 없어 헤드가 테이프에 기록된 트랙을 트레이스(TRACE)하는 도중에 캡스턴 모터가 아무데서나 정지하게 되어 화면에 노이즈바(NOISE BAR)가 심하게 발생하게 된다.In general, the VTR uses an improved still method that synchronizes with the method when performing RANDOM STILL on the pause function. The random still method performs a pause mode in the microcomputer as soon as the pause key is pressed. At this time, there is no signal that synchronizes the microcomputer's pause signal with the capstan motor, and the capstan motor stops anywhere while the head traces the track recorded on the tape, causing a severe noise bar on the screen. Done.

또한 개선형 스틸 방식은 마이컴의 일시정지 신호와 캡스턴 모터의 정지 신호의 동기를 맞추어 주므로써 헤드가 테이프의 트랙이 시작되는 점에서 정지하여 일시정지 화면을 보여주게 되어 있으나 캡스턴 모터가 순간적으로 정지하지만 모터의 회전 관성에 의하여 모니터의 위, 아래에서 약간의 노이즈가 발생하게 된다.In addition, the improved steel method synchronizes the pause signal of the microcomputer with the stop signal of the capstan motor so that the head stops at the beginning of the track of the tape and shows the pause screen. Due to the rotational inertia of the motor, some noise is generated above and below the monitor.

본 고안은 이와 같은 점을 감안하여 마이컴에서의 일시정지 신호와 캡스턴 모터의 정지 신호의 동기를 맞춘 신호를 출력시켜 캡스턴 모터를 순간적으로 정지시키지 않고 약간의 시간을 주어 캡스턴 모터의 관성을 고려한 다음 일시정지 화면이 나타나게 하여 노이즈가 발생되지 않도록한 일시정지시 노이즈 감소회로로써 마이컴과 펄스발생기의 일시정지 신호를 앤드게이트에서 동기를 맞추어 준후 시간 지정 회로를 콘데서의 방전시간 동안 동작시켜 캡스턴 모터의 관성을 고려한 다음 테이프의 트랙이 시작되는 점에서 정지시키도록 한 것이다.In consideration of the above, the present invention outputs a signal in synchronization with the stop signal of the microcomputer and the stop signal of the capstan motor, and gives a slight time without stopping the capstan motor momentarily to take into account the inertia of the capstan motor. As a noise reduction circuit that stops the noise from appearing on the still screen, the pause signal of the microcomputer and the pulse generator is synchronized with the end gate, and then the time-designating circuit is operated during the discharge time of the capacitor. Consideration is then made to stop at the beginning of the track on the tape.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

펄스발생기(2)의 출력이 저항(R₁)과 콘덴서(C₁)로 구성된 미분회로(5)를 통한후 펄스레벨 검파용 다이오드(D₁) (D₂)를 통하여 플립플롭(FF₁)의 셋트단자(S)에 인가되게 구성하고 플립플롭(FF₁)의 출력단자(Q)에는 앤드게이트(AN₁)의 타측을 연결 구성한다.The output of the pulse generator 2 is passed through the differential circuit 5 composed of the resistor R ₁ and the capacitor C ₁ , and then flip-flop FF ₁ through the pulse level detection diode D ₁ (D ₂ ). It is configured to be applied to the set terminal (S) of and the other end of the AND gate (AN ₁ ) is connected to the output terminal (Q) of the flip-flop (FF ₁ ).

그리고 마이컴(1)에서는 드럼모터 드라이브부(3)의 구동출력과 저항(R₁₁)을 통하여 캡스턴 모터 드라이브부(4)의 구동 출력을 출력시키며 또한 일시정지 신호를 앤드게이트(AN₁)의 타측에 인가되게 구성하고 앤드게이트(AN₁)의 출력이 시간지연회로(6)의 트랜지스터(Q₁)의 베이스측에 인가되게 구성한다.In addition, the microcomputer 1 outputs the drive output of the capstan motor drive unit 4 through the drive output of the drum motor drive unit 3 and the resistor R ₁₁ , and provides a pause signal to the other side of the AND gate AN ₁ . The output of the AND gate AN ₁ is configured to be applied to the base side of the transistor Q ₁ of the time delay circuit 6.

이때 시간지연 회로(6)는 전원(B⁺)이 저항(R₄)을 통하여 트랜지스터(Q₁) (Q₂)의 공통 콜렉터 접점에 인가됨과 동시에 콘덴서(C₂)를 통하여 가변저항(VR₁)과 저항(R₈)으로 바이어스 되는 트랜지스터(Q₃)의 베이스측에 인가되게 구성하고 또한 저항 (R₆) (R₇)과 콘덴서(C₃)를 통하여 트랜지스터(Q₃)의 콜렉터측에 인가시킴과 동시에 저항(R₅)으로 바이어스 되는 트랜지스터(Q₂)의 베이스측에 인가시켜 구성하며 트랜지스터(Q₁)의 베이스측에는 저항 (R₂) (R₃)을 통하여 앤드게이트(AN₁)의 출력이 인가되게 구성한 것이다.The time delay circuit 6, a power source (B ⁺⁾ is a resistance (R ₄₎ a through the transistor (Q ₁₎ as soon applied to the common-collector junction of the (Q ₂₎ at the same time the capacitor (C ₂₎ a variable resistor (VR ₁ through ) Is applied to the base side of transistor Q ₃ biased by resistor R ₈ and through the resistor R ₆ (R ₇ ) and capacitor C ₃ to the collector side of transistor Q ₃ . is Sikkim and at the same time through the resistor (R ₅₎ was applied to the base-side construction of the transistor (Q ₂₎ is biased to and transistor resistance (R ₂₎ (R ₃₎ side of the base of the (Q ₁₎ aND gates (aN ₁₎ The output of is configured to be applied.

그리고 앤드게이트(AN₁)의 출력이 저항(R₉) (R₁₀)을 통하여 트랜지스터(Q₄)의 베이스측에 인가되게 모터제어부(7)를 구성하여 캡스턴 모터 드라이트부(4)의 구동을 제어하게 구성한다.Then, the motor control unit 7 is configured such that the output of the AND gate AN ₁ is applied to the base side of the transistor Q ₄ through the resistor R ₉ (R ₁₀ ) to drive the capstan motor drive unit 4. Configure to control.

이와 같이 구성된 본 고안은 마이컴(1)에서의 출력 신호로써 드럼모터 드라이브부(3)와 캡스턴 모터 드라이브부(4)를 동작시켜 VTR의 정상 동작을 행하게 한다.The present invention configured as described above operates the drum motor drive unit 3 and the capstan motor drive unit 4 as an output signal from the microcomputer 1 so as to perform normal operation of the VTR.

그리고 펄스발생기(2)에서 발생된 펄스가 저항(R₁)과 콘덴서(C₁)로 구성된 미분회로(5)에서 미분되어 펄스레벨 검파용 다이오드 (D₁) (D₂) 를 통한후 플립플롭(FF₁)의 세트단자(S)에 인가되므로써 출력단자(Q)로는 하이레벨 전압이 출력되어 앤드게이트(AN₁)의 타측에 인가되나 일측에 마이컴(1)으로 부터의 일시정지 신호가 인가되지 않아 앤드게이트(AN₁)는 동작하지 못하므로 시간지정회로(6)를 동작시키지 못하게 된다.Then, the pulse generated from the pulse generator 2 is differentiated in the differential circuit 5 composed of the resistor R ₁ and the capacitor C ₁ , through the pulse level detection diode D ₁ , D ₂ , and then flip-flop. The high level voltage is output to the output terminal Q by being applied to the set terminal S of (FF ₁ ), and is applied to the other side of the AND gate AN ₁ , but the pause signal from the microcomputer 1 is applied to one side. As a result, the AND gate AN ₁ does not operate, and thus the time specifying circuit 6 cannot operate.

따라서 마이컴(1)의 출력이 저항(R₁₁)을 통하여 캡스턴 모터 드라이브부(4)에 인가되므로써 VTR은 정상적인 일반 모우드를 계속 수행할 수 있는 것이다.Therefore, since the output of the microcomputer 1 is applied to the capstan motor drive unit 4 through the resistor R ₁₁ , the VTR can continue to perform a normal normal mode.

이때 일시정지 모우드를 행하고자 VTR을 조작하게 되면 펄스발생기(2)로 부터의 발생 펄스는 미분회로(5)에서 미분되고 펄스레벨 검파용 다이오드 (D₁) (D₂) 를 통한후 플립를롭(FF₁)의 세트단자(S)에 인가되므로써 출력단자(Q)로는 하이레벨 전압이 출력되어 앤드게이트(AN₁)에 인가시키게 되며 또한 마이컴(1)에서는 일시정지 신호인 하이레벨 전압을 출력시켜 앤드게이트(AN₁)에 인가시킴으로써 앤드게이트(AN₁)의 출력측에서는 하이레벨 전압이 출력된다.At this time, if the VTR is operated to perform the pause mode, the generated pulse from the pulse generator 2 is differentiated in the differential circuit 5, and through the pulse level detection diode (D ₁ ) (D ₂ ), the flip-flop ( FF ₁ ) is applied to the set terminal S of the output terminal Q to output a high level voltage to the AND gate AN ₁ , and the microcomputer 1 outputs a high level voltage as a pause signal. by applying the AND gate (AN ₁₎ side, the output of the AND gate (AN ₁₎ the high-level voltage is output.

이러한 앤드 게이트(AN₁)의 하이레벨 전압이 시간지정회로(6)의 트랜지스터(Q₁)의 베이스측에 저항 (R₂) (R₃)을 통하여 인가되므로써 바이어스가 인가되어 트랜지스터(Q₁)를 도통시켜 준다.The high level voltage of the AND gate AN ₁ is applied to the base side of the transistor Q ₁ of the time designation circuit 6 through the resistor R ₂ (R ₃ ), so that a bias is applied to the transistor Q ₁ . Let the conduction.

따라서 트랜지스터(Q₁)의 콜렉터측에는 토우레벨 전압이 인가되나 이때 콘덴서(C₂)에 충전되어 있던 전하가 방전하기 시작하므로 트랜지스터(Q₃)의 베이스측에는 전원(B⁺)이 방전시간 설정용 가변전항(VR₁)과 저항(R₆)을 통하여 인가되므로써 트랜지스터(Q₃)가 콘덴서(C₂)의 방전시간 동안 도통하게 된다.Therefore applied to the collector tow level voltage side of the transistor (Q _1), but this time the capacitor variable for (C ₂₎ the electric charge which has been charged starts to discharge, so the transistor base side power supply (B ^+), the discharge time on the (Q ₃₎ The transistor Q ₃ is conducted during the discharge time of the capacitor C _{2 by} being applied through the previous term VR ₁ and the resistor R ₆ .

그러므로 트랜지스터(Q₃)의 콜렉터측에는 로우레벨 전압이 나타나게 되며 이는 트랜지스터(Q₄)의 에미터측이 로우레벨이 되는 것과 마찬 가지이므로 앤드게이트(AN₁)의 하이레벨 전압이 저항(R₉) (R₁₀)을 통하여 인가되는 트랜지스터(Q₄)의 베이스측 전위가 에미터측 전위보다 높게되어 트랜지스터(Q₄)가 도통하게 된다.Therefore, a low level voltage appears at the collector side of transistor Q _{3, which} is the same as the emitter side of transistor Q ₄ is at a low level. Therefore, the high level voltage of AND gate AN ₁ is applied to resistor R ₉ ( The base-side potential of the transistor Q ₄ applied through R ₁₀ ) becomes higher than the emitter-side potential so that the transistor Q ₄ becomes conductive.

따라서 저항(R₈)을 통하여 캡스턴 모터 드라이브부(4)에 인가되던 마이컴(1)의 출력을 트랜지스터(Q₄)의 도통으로써 차단하게 되어 캡스턴 모터 드라이브부(4)가 동작하지 못하게 되므로써 캡스턴 모터가 정지하여 일시정지 화면을 볼 수 있다.Therefore, the output of the microcomputer 1 applied to the capstan motor drive unit 4 through the resistor R ₈ is interrupted by the conduction of the transistor Q ₄ so that the capstan motor drive unit 4 does not operate so that the capstan motor Stops and you can see the pause screen.

이때 캡스턴 모터의 정지를 순간적으로 시키는 것이 아니라 콘덴서(C₂)에서 방전하는 시간동안 캡스턴 모터의 관성을 고려해주므로써 VTR의 헤드가 테이프의 트랙시작점에서 정확히 정지하게 된다.At this time, the head of the VTR stops exactly at the track start point of the tape by considering the inertia of the capstan motor during the discharge time from the condenser C ₂ instead of stopping the capstan motor at a moment.

이상에서와 같이 본 고안은 마이컴(1)와 펄스발생기(2)의 일시정지 신호를 앤드게이트(AN₁)로써 동기를 맞추어 준후 시간지정 회로(6)의 트랜지스터(Q₃)를 콘덴서(C₂)의 방전시간 동안 도통시켜 주므로써 모터제어부(7)를 통한 캡스턴모터 드라이브부(4)의 구동을 제어하도록 한 것으로써 캡스턴 모터의 정지를 일시 정지신호 출력시 순간적으로 정지시키지 않고 콘덴서(C₂)의 방전에 의하여 캡스턴 모터의 정지시 관성을 고려해 정지시킴으로써 헤드가 테이프의 트랙시작점에 정확히 정지하므로써 노이즈가 생기지 않는 깨끗한 일시정지 화면을 즐길수 있어 제품의 고급화 및 품질 향상을 기대할 수 있는 것이다.As described above, the present invention synchronizes the pause signal of the microcomputer 1 and the pulse generator 2 with the AND gate AN ₁ , and then converts the transistor Q ₃ of the time designating circuit 6 to the capacitor C _2. ) capacitors without stopping for a short period when a discharge time conductive to the main meurosseo motor control unit 7 to the capstan output temporary stop signal to stop the capstan motor to write that to control the driving of the motor drive unit 4 by for (C ₂ When the capstan motor stops due to inertia, the head stops precisely at the beginning of the track of the tape, so that you can enjoy a clear pause screen without noise.

Claims (1)

마이컴(1)에 드럼모터 드라이브부(3)와 캡스턴 모터 드라이브부(4)가 연결된 VTR에 있어서, 펄스발생기(2)의 펄스가 저항(R₁)관 콘덴서(C₁)의 미분회로(5)와 다이오드 (D₁) (D₂)를 거친후 플립플롭(FF₁)을 통하여 앤드게이트(AN₁)에 마이컴(1)의 일시정지신호와 인가되게 구성하여 앤드게이트(AN₁)의 출력으로써 저항(R₂∼R₈)과 콘덴서 (C₂) (C₃) 및 가변저항(VR₁)과 트랜지스터(Q₁∼Q₃)로 구성된 시간지정회로(6)의 콘덴서(C₂)으 방전으로 트랜지스터(Q₃)를 도통시켜 저항 (R₉) (R₁₀)과 트랜지스터(Q₄)로 구성된 모터제어부(7)를 통하여 캡스턴 모터 드라이브부(4)를 제어하게 구성한 일시정지시 노이즈 감소회로.In the VTR in which the drum motor drive unit 3 and the capstan motor drive unit 4 are connected to the microcomputer 1, the pulse of the pulse generator 2 is the differential circuit of the resistor R ₁ tube condenser C ₁ . ) And diode (D ₁ ) (D ₂ ) and then configured to be applied with the pause signal of the microcomputer _{1 to the} AND gate (AN ₁ ) through the flip-flop (FF ₁ ) to output the AND gate (AN ₁ ) as a resistance (R ₂ ~R ₈₎ and a capacitor (C ₂₎ (C ₃₎ and the capacitor of the variable resistor (VR ₁₎ and the transistor (Q ₁ ~Q ₃₎ timed circuit 6 consisting of (C ₂₎ coming Noise reduction during pause configured to control the capstan motor drive unit 4 through the motor control unit 7 composed of the resistors R ₉ (R ₁₀ ) and the transistor Q ₄ by conducting the transistor Q _{3 with} discharge. Circuit.