KR890000218B1

KR890000218B1 - Synchronizing detecting method of digital audio

Info

Publication number: KR890000218B1
Application number: KR1019850005877A
Authority: KR
Inventors: 이근호
Original assignee: 삼성전자 주식회사; 정재은
Priority date: 1985-08-12
Filing date: 1985-08-12
Publication date: 1989-03-10
Also published as: KR870002546A

Abstract

The mixed state signal with synchronous and noise signals provided from a cassette head is rectified and applied to a reset tap of a counter (20) through an 1 clock delaying flip flop circuit (FF). The counter counting the clock pulse detects the applying time of the synchronous signal and provides a synchronous signal when the state signals of the rectifier and counter coincide with each other.

Description

디지탈 오디오기기의 동기 검출방법Synchronization Detection Method of Digital Audio Equipment

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 발명 시스템의 블럭다이야그램.2 is a block diagram of a system of the present invention.

제3도는 디지탈 오디오기기의 동기신호 및 데이타 기록 상태도.3 is a state diagram of synchronization signals and data recording of digital audio equipment.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 헤드 2 : 동기검출부1 head 2 synchronization detection unit

3 : 버퍼메모리 4 : 복조부3: buffer memory 4: demodulator

5 : 에터정정부 6 : 디지탈아날로그 변화부5: ether government 6: digital analog change department

10 : 쉬프트레지스터 15 : 동기검파부10: shift register 15: synchronous detector

20 : 카운터 I₁, I₂‥‥ I₄: 인버터20: Counter I ₁ , I ₂ ‥‥ I ₄ : Inverter

A₁, A₂: 앤드게이트 FF : 플립플롭(D-FF)A ₁ , A ₂ : AND gate FF: Flip-flop (D-FF)

본 발명은 디지탈 오디오기기의 동기 검출방법에 관한 것이다. 디지탈 오디오기기는 아날로그 상태신호를 디지탈신호로 변환시켜 처리하기 때문에 충실한 원음을 재생할 수 있는 이점이 있다.The present invention relates to a synchronization detection method of a digital audio device. The digital audio device converts analog state signals into digital signals and processes them, so that the original audio can be faithfully reproduced.

그리고 디지탈 오디오기기는 제2도와 같은 같은 회로로 구성되어 있어 테이프에 기록된 신호의 재생시 헤드(1)에 유기된 상태신호를 동기검출부(2)에서 검출시켜 버퍼메모리(3)를 통하여 복조부(4)에서 복조시킨후 에러 정정부(5)에서 에러 처리시켜 디지탈 아날로그 변환부(6)로 출력하도록 구성되어 있으므로 동기검출부의 동기신호(싱크라 약칭됨)로 모든 데이타 처리를 행하고 있는 것이다.The digital audio device is composed of the same circuit as shown in FIG. 2, so that the synchronization signal 2 detects the state signal induced in the head 1 at the time of reproducing the signal recorded on the tape. After the demodulation in (4), the error correction unit 5 performs an error processing and outputs the digital analog converter 6, so that all data processing is performed by a synchronization signal (abbreviated as a sink) of the synchronization detection unit.

그러나 테이프에 이 물질이 묻거나 여러가지 원인이 의하여 노이즈가 발생되어 오동작을 행하게 되는 경우에는 원음을 충실히 재현시킬수가 없는 것으로 노이즈의 주 원인을 살펴보면 다음과 같다.However, if this material is stuck on the tape or noise is generated due to various reasons, the original sound cannot be faithfully reproduced. The main causes of the noise are as follows.

0. 드롭아웃트(dropout)현상0. Dropout phenomenon

디지탈 오디오기기나 콤팩트 디스크에 있어서 부호에러의 지배적인 요인이 되는 것으로 테이프 레코더에서는 자기테이프의 제조 공정상에서 또는 관리상의 부주의로 자성면에 도포된 자성물질이 벗겨져 나가거나 자성면의 먼지등으로 또는 테이프가 기기내에서 동작중에 헤드와의 마찰에 의해서 발생하게 된다.It is the dominant factor of code error in digital audio equipment and compact discs. In tape recorders, the magnetic material applied to the magnetic surface is peeled off or the dust on the magnetic surface or tape Is generated by friction with the head during operation in the appliance.

0. 지터(Jitter) 현상0. Jitter

전원의 불안정이나 회전헤드의 불안정으로 재생된 디지탈 신호가 시간축 방향의 흔들림으로 한 비트 간격 이상씩 어긋나게 되는 에러를 발생시킨다.The digital signal reproduced by the instability of the power supply or the instability of the rotating head causes an error that is shifted by more than one bit interval due to the shaking in the time axis direction.

0. 부호간의 간섭0. Interference between Signs

테이프의 주파수 특성이나 테이프와 헤드와의 간격에 따른 주파수 대역의 불충분으로 인하여 디지탈 상태신호가 상호간섭을 일으켜 재생된 파형의 피크치가 쉬프트되면서 부호에러를 발생시킨다.Due to the frequency characteristics of the tape or the insufficient frequency band due to the gap between the tape and the head, the digital state signals interfere with each other, shifting the peak value of the reproduced waveform and generating a sign error.

0. 잡음0. Noise

잡음 또한 부호에러 발생에 원인이 되는 것으로 주된 요인은 자기테이프와 같은 기록매체의 특성에 의하는 것으로 다중채널 자기헤드(muitichannel magnetic head)의 경우 헤드내부에서 발생하는 채널간의 간섭현상등을 들 수 있다.Noise is also a cause of code error. The main factor is due to the characteristics of recording media such as magnetic tape. In the case of multichannel magnetic heads, inter-channel interference occurs inside the head. .

본 발명은 상기와 같은 노이즈에 의하여 동기신호가 파괴되거나 데이타가 파괴되어 동기신호와 같이 인가되는 상태신호에 의하여 오동기되는 것을 방지할 수 있는 동기검출 방법을 제공하고자 하는 것으로 헤드를 통하여 인가되는 상태신호에서 동기신호를 검파시켜 1클럭 지연형 플립플롭을 통하여 카운터가 리셋트 되도록하고 클럭에 따라 카운터를 계수시켜 동기신호 인가시를 감지하도록하여 검파 및 카운터되는 상태신호가 일치될때에 동기신호로서 출력되게 한 것이다.The present invention is to provide a synchronous detection method that can prevent the synchronous signal is destroyed by the noise as described above or the data is destroyed and misinterpreted by the state signal applied as the synchronous signal. Detects the synchronous signal and resets the counter through a 1-clock delay flip-flop, and counts the counter according to the clock to detect when the synchronous signal is applied so that it is output as a synchronous signal when the detected and countered state signals match. It is.

이를 제1도의 회로에 의하여 상세히 설명하면 다음과 같다. 테이프에 기록된 동기신호 및 데이타 상태신호는 주회로에서 공급되는 클럭(CK)에 따라 헤드를 통하여 쉬프트레지스터(10)에 인가되게 구성되며 동기검파부(15)에서는 쉬프트레지스터(10)에서 인가되는 10비트 동기패턴을 검파하여 1클럭의 고전위 상태신호(즉 동기신호)를 앤드게이트(A₂)의 일측에 인가시키는 동시에 플립플롭(FF)을 제어하게 구성시켜 클럭(CK)펄스에 따라 구동되는 150 진 카운터(20)를 리셋트 시키게 구성하고 클럭(CK)펄스를 카운트하는 150 진 카운터(20)의 출력측에 다수계의 인버터(I₁∼I₄)를 구성시켜 149 카운트시 앤드게이트(A₁)를 통하여 앤드게이트(A₂)타측에 1클럭의 고전위 상태신호가 인가되게 구성시킴으로써 동기 검파부(15)와 카운터(20)의 출력이 일치될때 동기신호출력(SD)이 발생되도록 구성한 것이다.This will be described in detail with the circuit of FIG. 1 as follows. The synchronization signal and the data state signal recorded on the tape are configured to be applied to the shift register 10 through the head in accordance with the clock CK supplied from the main circuit, and the synchronization register 15 is applied from the shift register 10. It detects the 10-bit sync pattern and applies one clock high potential signal (i.e., sync signal) to one side of the AND gate A ₂ , and controls the flip-flop FF to drive according to the clock CK pulse. And a plurality of inverters I _{1 to} I ₄ are configured on the output side of the 150 binary counter 20 that counts the clock CK pulses. A high-potential state signal of one clock is applied to the other side of the AND gate A ₂ through A ₁ ) so that the synchronization signal output SD is generated when the outputs of the sync detector 15 and the counter 20 match. It is made up.

이와같이 구성된 본 발명에서 테이프에 기록된 동기신호 및 데이타 기록상태도를 보면 본 발명은 테이프의 10개의 트랙에 동시에 기록되고 재생되는 디지탈 오디오기기로서 각 트랙에 따른 10개의 헤드를 가지고 있으며 블럭싱크(BS)신호 인가후 각 트랙에 실린 동기패턴 및 데이타 상태신호가 각각의 헤드를 통하여 재생되는 것으로 하나의 헤드에 대하여 제1도와 같은 회로도가 필요하게 된다. 그리고 제2도와 같이 다수개의 동기 검출부(2)에서 검출된 데이타신호는 버퍼메모리(3)에서 각 트랙에서 병렬로 인가되는 데이타 상태신호를 모아 복조부(4)에 인가시키게 되는 재생동작을 수행하게 되며 각각의 트랙에는 제3도와 같이 10비트의 동기패턴과 140비트의 데이타 상태신호가 기록되어 있으므로 클럭(CK)펄스에 의하여 구동되는 150 진 카운터(20) 를 사용하여 항상 동기시점을 일치시킬 수 있게 되는 것으로 카운터(20)는 클럭(CK)펄스에 따라 0서부터 149까지 카운트를 행하게 된다.In the present invention configured as described above, the synchronization signal and data recording state diagram recorded on the tape is a digital audio device that is simultaneously recorded and reproduced on 10 tracks of the tape, and has 10 heads for each track. After the signal is applied, the synchronization pattern and the data status signal carried on each track are reproduced through the respective heads, so that a circuit diagram as shown in FIG. 1 is required for one head. As shown in FIG. 2, the data signals detected by the plurality of sync detection units 2 perform a reproducing operation in which the data state signals applied in parallel in each track are collected from the buffer memory 3 and applied to the demodulation unit 4. Each track has a 10-bit sync pattern and a 140-bit data status signal as shown in Fig. 3, so that the synchronization time can always be matched using the 150 binary counter 20 driven by a clock CK pulse. The counter 20 counts from 0 to 149 according to the clock CK pulse.

이때 동기검파부(15)에서는 쉬프트레지스터(10)에서 인가되는 10비트의 동기패턴을 검파하여 1클럭의 고전위 상태신호인 동기신호를 출력시키는 것으로 설정된 동기패턴이 [0100111101]이라 하고 쉬프트레지스터(10)에서 인가되는 동기패턴이 [0100111101]일때에는 고전위 상태신호의 동기신호를 출력시키게 되고 정상적인 데이타 신호 인가시에는 동기검파부(15)의 출력은 저전위 상태신호가 되는 것이다.At this time, the sync detector 15 detects a 10-bit sync pattern applied from the shift register 10 and outputs a sync signal that is a high-potential state signal of one clock. The sync pattern is referred to as a shift register (0). When the synchronization pattern applied in 10) outputs the synchronization signal of the high potential state signal, and when the normal data signal is applied, the output of the synchronization detector 15 becomes the low potential state signal.

즉 동기검파부(15)는 다수개의 논리회로로 구성시켜 상기와 같은 동기패턴이 인가될때에만 1클럭의 고전위 상태신호(즉 동기신호)가 출력되게 구성한 것이다.That is, the synchronization detector 15 is composed of a plurality of logic circuits so that a high potential state signal (i.e., a synchronization signal) of one clock is output only when the above synchronization pattern is applied.

그리고 이 고전위 상태신호(동기신호)가 플립플롭(FF)에 인가되어 1클럭 지연된후 카운터(20)를 리셋트 시키는 것으로 정상적인 동기신호 인가후 카운터(20)는 클럭(CK)펄스에 의하여 카운트되게 한다.The high-potential state signal (synchronization signal) is applied to the flip-flop FF to reset the counter 20 after one clock delay. The counter 20 counts according to the clock CK pulse after the normal synchronization signal is applied. To be.

결국 제3도와 같이 시점(S₁)에서 0의 카운트를 시작하여 139가 카운터되는 시점(S₃)까지 쉬프트레지스터(10)에서 데이타를 출력시키고 그 다음 10비트의 동기패턴이 동기검파부(15)에 정상적으로 인가될때 발생되는 동기신호는 앤드게이트(A₂)의 일측에 인가됨과 동시에 플립플롭(FF)을 셋트시켜 주게 되며, 이때 플립플롭(FF)을 셋트시키는 순간 카운터(20)는 149까지 카운트하게 된다.(제3도의 시점(S₂)) 그리고 150 진 카운터(20)는 149 카운트시 논리신호로 "10010101"를 출력시키게 되므로 카운터(20)의 출력측과 앤드게이트(A₁)의 입력측사이에 인버터(I₁∼ I₄)를 연결 구성해주어 카운터(20)가 "10010101"를 출력시킬때(즉 149 카운트시) 앤드게이트(A₁)의 출력이 고전위 상태신호가 되도록 할 수 있게 된다.After all, as the third to help start the zero count at the time point (S ₁₎ by the time the 139, the counter (S ₃₎ and outputs the data in the shift register 10 until the next sync pattern of 10 bits are synchronization detector (15 ) Is normally applied to one side of the AND gate (A ₂ ) and sets the flip-flop (FF). At this time, the counter 20 sets the flip-flop (FF) to 149. (The time point S _{2 of} FIG. 3) and the 150-degree counter 20 outputs "10010101" as a logic signal at 149 counts, so that the output side of the counter 20 and the input side of the AND gate A ₁ are counted. The inverters I ₁ to I ₄ are connected between the inverters so that when the counter 20 outputs "10010101" (that is, at 149 counts), the output of the AND gate A ₁ becomes a high potential state signal. do.

결국 카운터(20)가 149를 카운트하게 되면 앤드게이트(A₁)의 출력측으로 1클럭의 고전위 상태신호가 출력되게 되고 이때 카운터(20)가 139에서는 149를 카운트하는 시점에서는 동기검파부(15)에서 10비트의 동기패턴을 검파하여 1클럭의 고전위 상태신호를 출력시키게 된다.As a result, when the counter 20 counts 149, a high-potential state signal of one clock is output to the output side of the AND gate A ₁ , and at this point, the synchronization detector 15 at the time when the counter 20 counts 149 at 139. ) Detects a 10-bit sync pattern and outputs a high-potential state signal of one clock.

따라서 앤드게이트(A₂)의 일측 입력단에는 카운터(20)가 149를 카운트하는 시점에서 1클럭의 고전위 상태신호가 인가되게 되고 이때 동기검파부(15)에서도 10비트의 동기패턴을 검파한후 1클럭의 고전위 상태신호를 앤드게이트(A₂)의 타측 입력단에 인가시키게 되므로써 앤드게이트(A₂)의 출력측으로 동기출력(SD)을 출력시키게 되어 정확한 동기신호를 검출할 수 있는 것이다.Therefore, a high-potential state signal of one clock is applied to one input terminal of the AND gate A ₂ at the time when the counter 20 counts 149. At this time, the synchronization detector 15 also detects a 10-bit synchronization pattern. doemeurosseo thereby applying a high potential state of the first clock signal to the other input terminal of the AND gate (a ₂₎ is thereby output a synchronization output (SD) to the output side of the AND gate (a ₂₎ is capable of detecting an accurate synchronizing signal.

여기서 동기검파부(15)에서 출력되는 동기신호가 바로 카운터(20)를 리셋트시키면 149가 계수되는 때의 출력이 앤드게이트(A₁)에 입력되지 못한채 리셋트 상태가 되는 것을 방지하기 위하여 1클럭 지연형 D-플립플롭(FF)을 사용하여 1클럭동안 리셋트 신호를 지연시켜 149에서 다음 상태인 0으로 계수될때 카운터(20)를 리셋트 시킬수가 있는 것으로 동기신호가 파괴되거나 데이타신호가 파괴되어 동기신호처럼 인가되는 경우에는 두개의 입력을 가진 앤드게이트(A₂)의 입력이 일치되지 않으므로 오동기 신호에 따라 나타나는 오동작을 배제시킬 수가 있어 원래의 데이타 상태신호를 정확하게 재생시킬 수 있는 효과가 있는 것이다.Here, if the synchronization signal output from the synchronization detector 15 immediately resets the counter 20, ₁ to prevent the output when 149 is counted from being reset to the AND gate A ₁ without being inputted to the AND gate A ₁ . The clock delay type D-flip-flop (FF) is used to delay the reset signal for one clock and reset the counter 20 when it is counted to 0, the next state. In the case of being destroyed and applied like a synchronization signal, the inputs of the AND gate A ₂ having two inputs do not coincide with each other, so that malfunctions caused by the asynchronous signal can be eliminated. It is.

이상에서와 같이 본 발명은 동기신호 검파부에서 출력되는 동기신호와 카운터에서 감지하는 동기신호를 비교하여 일치되는 순간 동기신호 출력이 발생되도록 함으로써 상술한 바와같이 여러가지 요인에 의한 오동작을 방지하여 정확하게 데이타를 재생시킬 수 있는 디지탈 오디오기기의 동기 검출방법을 제공할 수가 있는 것이다.As described above, the present invention compares the synchronous signal output from the synchronous signal detector with the synchronous signal detected by the counter so that the instantaneous synchronous signal output is generated so as to prevent malfunction due to various factors as described above, thereby accurately correcting data. It is possible to provide a method for detecting synchronization of a digital audio device capable of reproducing.

Claims

헤드를 통하여 인가되는 상태신호에서 동기신호를 검파시켜 1클럭 지연형 플립플롭을 통하여 카운터가 리셋트되도록 하고 클럭에 따라 카운터를 계수시켜 동기신호 인가시를 감지하도록 하여 검파 및 카운터되는 상태신호가 일치될때에 동기신호로서 출력되게 한 디지탈 오디오기기의 동기검출방법.By detecting the synchronization signal from the status signal applied through the head, the counter is reset through a one-clock delay flip-flop, and the counter is counted according to the clock to detect when the synchronization signal is applied. A synchronous detection method of a digital audio device, which is output as a synchronous signal when a signal is generated.