KR880000996B1 - Input/output multiplexer data distributor - Google Patents

Input/output multiplexer data distributor Download PDF

Info

Publication number
KR880000996B1
KR880000996B1 KR8201239A KR820001239A KR880000996B1 KR 880000996 B1 KR880000996 B1 KR 880000996B1 KR 8201239 A KR8201239 A KR 8201239A KR 820001239 A KR820001239 A KR 820001239A KR 880000996 B1 KR880000996 B1 KR 880000996B1
Authority
KR
South Korea
Prior art keywords
data
central
control
central system
input
Prior art date
Application number
KR8201239A
Other languages
Korean (ko)
Other versions
KR830009523A (en
Inventor
제이. 튀벨 제롬
Original Assignee
윌리엄 더블유.홀리 웨이 2세
허니웰 인포오메이숀 시스탬 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 더블유.홀리 웨이 2세, 허니웰 인포오메이숀 시스탬 인코오포레이티드 filed Critical 윌리엄 더블유.홀리 웨이 2세
Priority to KR8201239A priority Critical patent/KR880000996B1/en
Publication of KR830009523A publication Critical patent/KR830009523A/en
Application granted granted Critical
Publication of KR880000996B1 publication Critical patent/KR880000996B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Bus Control (AREA)

Abstract

Circuitry which couples terminal equipments to a common interface for the transmission and reception of data over a communications channel includes a set of input, output and control lines for each terminal equipment, with a channel control circuit for selecting the terminal equipment which is to be connected to the communications channel. The control circuitry includes a number of bistable storage circuits each arranged to be coupled to a different one of the terminal equipments to receive conditioning signals from them and to be switched to a coupling state in response to signals indicating a request for a connection and the readiness of the equipment.

Description

입출력 멀티플렉서 데이터 분배기I / O Multiplexer Data Splitter

제1도는 전형적인 체이터처리시스탬의 개략 블록도.1 is a schematic block diagram of a typical chaser processing system.

제2도는 본 발명에 따른 입출력 멀티플렉서의 개략 블록도.2 is a schematic block diagram of an input / output multiplexer according to the present invention.

제3도는 예정된 주변부시스탬에서 중앙부시스탬으로 데이터를 전송하는 전송동작의 흐름도.3 is a flowchart of a transmission operation for transmitting data from a predetermined peripheral system to a central system.

제4도는 데이터 전송동작에 필요한 중아부시스템에 저장된 파일의 개략도.4 is a schematic diagram of a file stored in a central sub system necessary for a data transfer operation.

제5도는 본 발명에 따른 중앙부시스탬 데이터 분배기의 개략도.5 is a schematic diagram of a central system data distributor in accordance with the present invention.

제6도는 중앙부시스탬 데이터 분배기에서의 전형적인 동작의 흐름도.6 is a flow diagram of a typical operation in a central system data distributor.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

3 : 중앙부시스탬 4 : 부변부시스탬3: central part system 4: side part system

11 : 제어인터페이스장치 12 : 주메모리11: control interface device 12: main memory

20 : 입출력 멀티플렉서 21 : 중앙부시스탬 데이터 분배기20: I / O multiplexer 21: Central system data distributor

22 : 인덱스장치 24 : 제어워드프로세서22: index device 24: control word processor

26 : 주변부시스탬 억세스 제어기 31 : 스크래치 패드 메모리26: peripheral system access controller 31: scratch pad memory

본 발명은 데이터처리시스탬에 관한 것으로서, 특히, 중앙부시스탬과 주변부시스탬을 결합하는 장치에 관한 것이다. 상기 결합장치는 중앙부시스탬과 지정된 주변부시스탬 사이에서 신호그룹을 전송하는 수단을 제공한다.The present invention relates to a data processing system, and more particularly, to an apparatus for combining a central system and a peripheral system. The coupling device provides a means for transmitting the signal group between the central system and the designated peripheral system.

중앙부시스탬과 주변부시스탬을 결합하는 입출력장치를 제공하는 기술은 이미 알려진바 있는데, 이 방법은 상기 두 부시스탬간의 신호전송을 포함한 예정된 동작개시에 응답하여 상기 예정된 동작이 완료될때까지 또다른 입출력장치를 사용하는 것이다. 그러나 어떤 동작처리든 다수의 신호 그룹 교환을 필요로하고 중앙부시스탬에 비해 상당히 속도가 느린 주변장치를 사용해야 하기때문에, 데이터 처리 시스탬의 전체 성능은 떨어질 수 있다.A technique for providing an input / output device combining a central system and a peripheral system has already been known, and this method responds to a scheduled operation including transmission of a signal between the two bushes to provide another input / output device until the predetermined operation is completed. Is to use. However, the overall performance of the data processing system can be degraded because any operation requires multiple signal group exchanges and the use of peripherals that are significantly slower than the central system.

두 시스탬 사이에서의 정보흐름을 만족스럽게 유지하기위해 시스탬 성능을 개선하는 다양한 기술이 고안되었다. 예를들면, 중앙부시스탬의 중앙처리장치의 필수적인 동작이 덜 필수적인 동작보다 앞서서 실행되도록, 상기 중앙부시스탬에 우선순위를 할당할 수 있다. 이와 마찬가지로 종래기술에 의하며, 데이터 신호 그룹 전송동작과 같은 동작은 중앙부시스탬에 으이한 요구보다 앞서서 실행할 수 있었으므로, 필수적이 아닌 동작은 비작동 기간동안에 실행될 수 있었다.Various techniques have been devised to improve system performance in order to satisfactorily maintain information flow between two systems. For example, priority may be assigned to the central system so that the essential operations of the central processing unit of the central system are executed before the less essential operations. Similarly, according to the prior art, operations such as data signal group transfer operations could be executed prior to the request made by the central system, so that non-essential operations could be executed during periods of inactivity.

이러한 기술과 다른 기술이 이행되는 동안, 중앙처리장치의 처리속도가 증가함에 따라, 중앙부시스탬과 주변부시스탬을 사용하는 동작효율도 증가되어야 한다는 것을 알수 있다.While this and other technologies are implemented, it can be seen that as the processing speed of the central processing unit increases, the operating efficiency using the central system and the peripheral system should also increase.

따라서, 본 발명의 제1목적은 개선된 데이터처리스스탬을 제공하는 것이다.Accordingly, a first object of the present invention is to provide an improved data processing stamp.

본 발명의 제2목적은 데이터처리시스탬의 중앙부시스탬과 주변부시스탬을 결합하는 개선된 결합장치를 제공하는 것이다.It is a second object of the present invention to provide an improved coupling device for coupling the central and peripheral systems of a data processing system.

발명의 제3목적은 주변부시스탬을 사용하는 중앙부시스탬의 명령 실행성능을 개선하고자 하는 것이다.The third object of the invention is to improve the instruction execution performance of the central system using the peripheral system.

본 발명의 제4목적은 다수의 중앙부시스탬 동작을 동시에 할 수 있도록 하는, 중아부시스탬과 주변부시스탬을 결합하는 장치를 제공하는 것이다.It is a fourth object of the present invention to provide an apparatus for combining a central part system and a peripheral part system, which enables a plurality of central part systems to operate simultaneously.

본 발명의 제5목적은 다수의 신호그룹을 제각기 조정가능한 주변부시스탬과 중앙부시스탬을 결합하는 장치를 제공하는 것이다.It is a fifth object of the present invention to provide an apparatus for combining a plurality of signal groups, each with an adjustable peripheral system and a central system.

본 발명의 제6목적은 동시에 일어나는 다수의 중아부시스탬 동작을 개별적으로 수행가능하게 한는 중앙부시스템과 주변부시스탬을 결합하는 장치를 제공하는 것이다.It is a sixth object of the present invention to provide an apparatus for combining a central system and a peripheral system, which makes it possible to individually perform a plurality of central part system operations occurring simultaneously.

본 발명의 제7목적은 중앙부시스탬으로 부터 신호그룹을 수신하고, 이 신호 그룹에 의해 결정된 입출력 멀티플렉서의 구성소자에 신호 그룹을 분배하기 위한 장치를 제공하는 것이다.A seventh object of the present invention is to provide an apparatus for receiving a signal group from a central part system and for distributing the signal group to components of an input / output multiplexer determined by the signal group.

본 발명의 제8목적은 주변부시스탬을 식별하는 인덱스 번호를 식별된 주변부시스탬의 어드레스로 대치하는 장치를 제공하는 것이다.It is an eighth object of the present invention to provide an apparatus for replacing an index number identifying a peripheral system with an address of the identified peripheral system.

전술한 목적과 다른 목적은 데이터 신호 그룹을 수신하는 중앙부시스탬에 결합된 입출력 멀티플렉서의 일부를 형성하는 중앙부시스탬 데이터 분배기에 의해 달성된다. 상기 신호그룹이 입출력 멀티플렉서의 동작에 기인한 것이면, 이 신호그룹의 일부분을 형성하는 인데스 번호가 관련주변부시스탬의 어드레스로 대치된다. 제어신호그룹에 의해 결정되는 방시긍로 데이터신호 그룹을 재포맷화하는 장치가 제공된다. 상기 제어신호 그룹은 어느 입출력 멀티플렉서가 재포맷화된 신호를 전송하는지를 결정한다. 또한, 다수의 중앙부시스탬으로 부터 신호그룹을 수신하기 위한 장치가 제공된다. 제1도에는 전형적인 데이터 처리 시스탬의 구성 소자들이 도시되어 있다. 중앙부시스탬(3)은 신호처리가 대표적으로 수행되는 중앙처리장치(10)와, 이 중앙처리장치에 의해 요구되는 신호가 저장된 주메모리(12)와, 중앙처리장치로 향한 신호전달을 제어하고 데이터처리시스탠의 나머지 부분과 중아부시스탬간의 신호 교환을 제어하는 제어 인터페이스장치(11)등을 포함한다.The foregoing and other objects are achieved by a central system data divider that forms part of an input / output multiplexer coupled to a central system that receives a group of data signals. If the signal group is due to the operation of the input / output multiplexer, then the independence number forming part of the signal group is replaced with the address of the associated peripheral system. An apparatus is provided for reformatting a group of data signals determined by a control signal group. The control signal group determines which input / output multiplexer transmits the reformatted signal. In addition, an apparatus for receiving a signal group from a plurality of central systems is provided. 1 illustrates the components of a typical data processing system. The central system 3 controls the central processing unit 10 in which signal processing is typically performed, the main memory 12 in which signals required by the central processing unit are stored, and signal transmission to the central processing unit. And a control interface device 11 for controlling signal exchange between the rest of the processing system and the central part system.

주변부시스탬(4)은 최소한 한개의 주변부시스탬과, 주변부시스탬에 대한 제어신호를 공급하기 위한 채널버스로 구성된다. 중앙부시스탬을 살펴보면, 특정 주변부시스탬은 채널버스의 위치설정에 의해 식별된다. 이러한 식별은 주변부시스탬 번호에 의해 이루어진다. 또한, 본래의 채널버스에 병렬로 채널버스를 더 많이 결합함으로써 주변부시스탬의 번호를 늘릴수가 있다. 그러한 경우에, 특정 주변부시스탬은 채널버스번호와 주변부시스탬번호에 의핸 식별된다. 입출력 멀티플렉스에 관해 알아본 바와 같이 결합된 채널버스번호와 주변부시스탬번호들은 어드레스 식별소자로서 이용되며, 단일 주변부시스탬과 결합된다.Peripheral system 4 is composed of at least one peripheral system and a channel bus for supplying a control signal for the peripheral system. Looking at the central part system, a particular peripheral system is identified by the positioning of the channel bus. This identification is done by peripheral system number. In addition, the number of peripheral systems can be increased by combining more channelbuses in parallel to the original channelbus. In such a case, the specific peripheral system is identified by the channel bus number and the peripheral system number. As discussed for the input / output multiplex, the combined channel bus numbers and peripheral system numbers are used as address identification elements and combined with a single peripheral system.

입출력 멀티플렉서(20)는 주변부시스탬과 중앙부시스탬을 결합한다. 입출력 멀티플렉서는 다수의 채널버스에 결합할 수도 있고, 다수의 중앙시스탬(도시되지 않았음)에 연결될 수 있다.The input / output multiplexer 20 combines a peripheral system and a central system. The input / output multiplexer may be coupled to multiple channel buses or may be coupled to multiple central systems (not shown).

제2도에는 입출력 멀티플렉서(20)의 구성요소들이 도시되어 있다. 중앙부시스탬 데이터분배기(21)는 중앙부시스탬으로 부터 신호를 받기 위한 기계로서, 중앙부시스탬(3)에 연결된다. 중앙부시스탬 데이터분배기(21)는 인덱스 판독 레지스터/고장 인터럽트 르로세서(23), 제어워드 프로세서(24), 스위치(25), 스크래치 패드메모리(31)에 각각 연결된다. 스위치(25)는 주변부시스탬 억세스 제어기(26), 판독 레짓터/고장 인터럽트프로세서(23), 제어워드 프로세서(24)에 각각 연결된다. 주변부시스탬 억세스 제어기(26)는 입출력 멀티플렉서 신호그룹을 주변부시스탬(4)에 공급하도록 한다. 주변부시스탬(4)은 신호그룹을 주변부시스탠 데이터제어기(27)에 공급한다. 채널제공 프로세서(28)는 주변부시스탬 데이터 제어기(27), 제어 워드 프로세서(24), 스크래치 패드 메모리(31), 스위치(29)등에 각각 연결된다. 스위치(29)는 제어 워드 프로세서(24), 판독 레지스터/고장 인터럽트 프로세서(23), 중앙부시스탬 억세스 제어기(30)에 각각 연결된다. 중앙부시스탬 억세스 제어기(30)은 인덱스장치(22)에 연결되고, 입출력 멀티플렉서 신혹룹을 중앙부시스탬(3)에 공급한다.2 shows the components of the input / output multiplexer 20. The central system data distributor 21 is a machine for receiving a signal from the central system, and is connected to the central system 3. The central system data distributor 21 is connected to the index read register / fault interrupt processor 23, the control word processor 24, the switch 25, and the scratch pad memory 31, respectively. The switch 25 is connected to the peripheral system access controller 26, the read register / fault interrupt processor 23, and the control word processor 24, respectively. The peripheral system access controller 26 supplies the input / output multiplexer signal group to the peripheral system 4. Peripheral system 4 supplies a signal group to peripheral system data controller 27. The channel providing processor 28 is connected to the peripheral system data controller 27, the control word processor 24, the scratch pad memory 31, the switch 29 and the like, respectively. The switch 29 is connected to the control word processor 24, the read register / fault interrupt processor 23, and the central system access controller 30, respectively. The central system access controller 30 is connected to the index device 22, and supplies the input / output multiplexer sindeloop to the central system 3.

제3도에는 데이터가 주변부시스탬이 예정된 위치로 부터 전송되는 전송동작실행의 일예가 도시되어 있다. 이 동작 실행은 입출력 멀티를렉서의 여러 구성소자를 사용하여 여러가지의 활동과 지령등으로 이루어진다.입출력 멀티플렉서상의 구성소자들에 의해 수행되 이들 활동 등은 도면에서 실선으로 표시되며, 주변부시스탬 혹은 중앙부시스탬에 의해 수행된 활동은 일점 쇄선으로 표시된다. 중앙부시스탬에 의해 지정된 주변부시스탬 내에 현재 존재하는 신호 그룹에 대한 상기 중앙부시스탬의 전송요구에 응답해서, 관련된 중앙부시스템 파일이 준비되고 메모리에 저장된다. 파일준비 완료후, 중앙부시스탬은 접속 지령으로 언급된 신호그룹을 발송하게 된다(110). 편의상 지령이름 혹은 신호그룹 식별(메일박스 어드레스)에 대해서만 언급하겠다. 이 식별동작은 미리 설정된 포맷의 신호그룹에 관련되어 있다는 것을 이해할 수 있을 것이다.3 shows an example of the execution of a transfer operation in which data is transferred from a location where a peripheral system is scheduled. The execution of this operation consists of various activities and commands using various components of the input / output multiplexer. These activities are performed by the components on the input / output multiplexer, and these activities are represented by solid lines in the drawing, and the peripheral system or the central system is shown. The activity performed by is indicated by a dashed dashed line. In response to the request for transmission of the central system for the signal group currently present in the peripheral system designated by the central system, the associated central system file is prepared and stored in memory. After file preparation is completed, the central system sends a signal group referred to as a connection command (110). For convenience, we will only mention command name or signal group identification (mailbox address). It will be appreciated that this identification operation is related to a signal group of a preset format.

접속지령은 중앙부시스탬에 의해 중앙부시스탬 데이터분배기에 발행된다(110). 중앙부시스탬 데이터 분배기는 접속지령 요소들을 입출력 멀티플렉서의 구성소자들에 전송한다(111). 접속지령의 첫번째 요소가 스크래치 패드 메모리에 기억되며(1120, 두번째 요소는 주변부시스탬 억세스 제어기로 전송된다(113). 접속지령의 두번째 요소는 주변부시스탬에 전달(114), 여기서 예정된 주변부시스탬이 예비로 준비되며(다른 접속지령 반응에는 동작안됨). 메일박스 추출지령이 발행된다. 메일박스 추출지령이 주변시스템 데이터 제어기를 거쳐 채널 제공 프로세서에 전송된다(115). 저장된 접속지령 요소의 일부분인 중앙부시스탬의 메일박스 어드레스가 스크래치 패드 메모리로부터 회수되며(116), 그 결과 지령은 중앙부시스탬 억세스 제어기를 거쳐 중앙부시스탬에 전송되고(118), 여기서 메일박스 추출지령이 실행된다(119).The connection command is issued to the central system data distributor by the central system (110). The central system data distributor transmits the connection command elements to the components of the input / output multiplexer (111). The first element of the connect command is stored in the scratch pad memory (1120, the second element is transmitted to the peripheral system access controller 113). The second element of the connect command is passed to the peripheral system 114, where the predetermined peripheral system is reserved. A mailbox extraction command is issued to the channel providing processor via the peripheral system data controller 115. A central system, which is a part of the stored connection command element, is prepared. The mailbox address is retrieved from the scratch pad memory (116), so that the instruction is sent to the central system via the central system access controller (118), where a mailbox extraction instruction is executed (119).

제4도에는 오퍼레이팅 시스탬으로 구성되고 중앙부싯탬에 포함된 여러가지 파일들이 요약되어 도시되어 있다. 파일(61)은 메일박스로 부르며, 연속 메모리 위치에는 중앙부시스탬에 의해 이용된 논리 어드레스 신호그룹으로 부터 실제 어드레스 신호그룹을 얻기 위한 다수의 베이스와, 메일박스 상태 신호그룹과, 목록 포인터 위드 신호그룹이 포함된다. 목록 포인터 워드 신호그룹은 명령 데이터 제어 워드 신호그룹(IDCW)의 어드레스(62)와 그다음 위치의 데이터 제어 워드 신호그룹(DCW)을 예정된 처리 종료후에 공급한다. 에이터 제어 워드 신호그룹은 적당한 조종후에 대이터 저장위치의 어드레스(63)(즉, 주변부시스탬 데이터의 첫번째 워드가 저장된 어드레스)를 공급한다.Figure 4 summarizes the various files that comprise the operating system and are included in the central part. The file 61 is called a mailbox, and the continuous memory location includes a plurality of bases for obtaining an actual address signal group from a logical address signal group used by the central system, a mailbox status signal group, and a list pointer with signal group. This includes. The list pointer word signal group supplies the address 62 of the command data control word signal group IDCW and the data control word signal group DCW at the next position after the scheduled processing ends. The data control word signal group supplies the address 63 of the data storage location (ie, the address where the first word of peripheral system data is stored) after proper manipulation.

제3도를 다시 참조하여 설명한다. 메일박스 신호그룹은 중앙부시스탬 데이터 분배기를 거쳐 제어 워드 르로세서와 스크래치 패드 메모리(메일박스 신호들이 저장됨)로 전송된다(12). 메일박스 내용을 이용하는 제어워드 프로세서가 명령 데이터 제어워드의 실제 어드레스를 생성하고, 스크래치 패드 메모리에 상기 실제 어드레스를 저장한다. 어드레스 발생동작 완료후, 복구지령(1)이 발송된다(121).Reference will again be made to FIG. The mailbox signal group is transmitted 12 to the control word processor and the scratch pad memory (where the mailbox signals are stored) via the central system data distributor. A control word processor using the mailbox contents generates an actual address of the instruction data control word and stores the actual address in the scratch pad memory. After the address generation operation is completed, the recovery command 1 is sent (121).

복구지령은 주변부시스템 억세스 제어기를 거쳐 주변부시스탬에 전송된다(122). 이 복구지령에 응답하여, 주변부시스템은 포인터 이동 지령을 발행한다(123). 이 포인터 이동지령은 주변부시스탬 데이터 제어기를 통해 채널제공 프로세서에 전송된다(124). 채널 제공 프로세서에서, 실제 IDCW 어드레스는 스크래치 패드 메모리로부터 회수되며(125), 그 결과인 신호그룹은 중앙부시스탬 억세스 제어기를 통해 중앙부시스템 억세스 제어기에 전송된다(127).The recovery command is transmitted to the peripheral system via the peripheral system access controller (122). In response to this recovery command, the peripheral system issues a pointer movement command (123). This pointer movement command is transmitted 124 to the channel providing processor via the peripheral system data controller. In the channel providing processor, the actual IDCW address is retrieved from the scratch pad memory (125), and the resulting signal group is transmitted (127) to the central system access controller via the central system access controller.

데이터 신호에 응답하여, IDCW는 중앙부시스탬의 파일로 부터 회수되며(128), 중앙부시스탬 데이터 분배기를 거쳐 제어워드르로세서와 스크래치 패드 메모리를 전송되며(129), 그리고 주변부시스탬 억세스 제어기를 통하여 주변부시스탬에 전송된다(130). 주변부시스탬에 의해 수신된 IDCW신호그룹은 예정된 주변부시스탬으로 부터 데이터를 회수하는데 필요한 마지막 신호그룹이다. 하지만, 주변부시스탬은 즉각적으로 회수를 수행하는 것은 아니다. 제어워드 프로세서에서, 명령 데이터 제어워드는 DCW 어드레스가 발생되게 하며, 스크래치 패드 메모리에 저장되게 하며(131), 복귀지령(2)은 주변부시스탬 억세스 제어기를 통해 부시스탬에 인도된다(133). 데이터 제어워드(DCW) 어드레스의 이용을 지시하는 복구지령(2)을 받자마자, 예정된 주변부 시스탬이 중앙부시스탬에 의해 요구된 데이터 신호그룹의 회수를 시작하며 이러한 회수처리 수행괴 동시에 목록 제공지령이 발행된다(134).In response to the data signal, the IDCW is retrieved from the central system's file (128), the control word processor and the scratch pad memory are transmitted via the central system data distributor (129), and the peripheral system through the peripheral system access controller. Is sent to 130. The IDCW signal group received by the peripheral system is the last signal group needed to retrieve data from the intended peripheral system. However, the peripheral system does not perform recovery immediately. In the control word processor, the command data control word causes the DCW address to be generated, stored in the scratch pad memory (131), and the return command (2) is directed to the bushstamp through the peripheral system access controller (133). As soon as receiving the recovery command (2) instructing the use of the data control word (DCW) address, the predetermined peripheral system starts the recovery of the data signal group required by the central system, and at the same time, the list providing instruction is issued. 134.

목록 제공지령이 주변부시스탬 데이터 제어기를 거쳐 채널 제공 프로세서에 전송된다(135). 채널 제공 프로세서에서, 발생된 DCW 어드레스가 스크래치 패드 메모리로 부터 회수되며(136), 목록 제공명령은 중앙부시스탬 억세스 제어기를 거쳐 중앙부시스탬에 전송된다(138). 중앙부시스탬에서, DCW 어드레스가 신호그룹에 반응하여 메모리로부터 회수된다(139).The list providing instruction is transmitted 135 to the channel providing processor via the peripheral system data controller. In the channel providing processor, the generated DCW address is retrieved from the scratch pad memory (136), and the list providing instruction is transmitted to the central system via the central system access controller (138). In the central system, the DCW address is retrieved from memory in response to the signal group (139).

상기 DCW 어드레스가 중아부시스탬 데이터분배기를 거쳐 제어워드 프로세서와 스크래치 패드 메모리에 전송된다(140). 제어워드 프로세서에서, 예정된 주변부시스탬으로 부터 회수된 데이터가 저장될 예정인 중앙부시스탬의 위치의 참(true)어드레스가 발생된다(141), 어드레스 발생후, 제어워드 프로세서는 복구지령(3)을 발송한다. 복구지령은 주변부시스탬 억세스 제어기를 거쳐 주변부시스탬에 전송된다(142)The DCW address is transmitted to the control word processor and the scratch pad memory through the central part system data distributor (140). In the control word processor, a true address of the position of the central system at which data retrieved from the predetermined peripheral system is to be stored is generated (141). After the address generation, the control word processor sends a recovery command (3). . The recovery command is transmitted to the peripheral system via the peripheral system access controller (142).

주변부시스탬에 복구지령을 수신하고 그 데이터가 예정된 주변부시스탬에서 이용될때 데이터 레디 신호(data ready signal)가 입출력 멀티플렉서로 발행된다. 데이터 레디 신호의 수신은 축적된 데이터 신호그룹이 주변부시스탬 데이터 제어기를 거쳐 채널제공 프로세서에 전송되도록 한다(144). 채널제공 프로세서는 스크래치 패드 메모리로 부터 데이터번지를 회수한다(145). 그 데이터는 중앙부시스탬을 억세스 제어기를 통하여 중앙부시스탬에 전송된다(147). 중앙부시스탬에서, 데이터 신호그룹이 적당한 어드레스에 저장된다(148). 신호그룹 저장후, 저장된 데이터 상태 지령은 중앙부시스탬 데이터 분배기를 거쳐 전송되며(149), 주변부시스탬 억세스 제어기를 거쳐 주변부시스탬에 전송되며(150), 이 주변부시스탬에는 저장된 데이터상태 지령(즉, 신호그룹)이 저장된다(151).A data ready signal is issued to the input / output multiplexer when a recovery command is received at the peripheral system and the data is used at the intended peripheral system. The reception of the data ready signal causes the accumulated data signal group to be transmitted to the channel providing processor via the peripheral system data controller (144). The channel providing processor retrieves the data address from the scratch pad memory (145). The data is transmitted 147 to the central system through the central controller. In the central system, the data signal group is stored at the appropriate address (148). After storing the signal group, the stored data state command is transmitted via the central system data distributor (149), and is transmitted to the peripheral system via the peripheral system access controller (150), and the stored data state command (i.e., the signal group) is stored in the peripheral system. Is stored (151).

데이터 어드레스 회수(145)와 함께, 채널 제공 프로세서가 완료신호를 주변부시스탬에 발행한다. 주변부시스탬은 인터럽터 종료 지령을 발생한다(160). 주변부시스탬 데이터 제어기가 인터럽터 종료 지령을 채널 제공 프로세서에 전송한다(161). 채널제공 프로세서는 스크래치 패드 메모리로부터 상태 데이터(163)를 회수하며(162), 상태 데이터는 인터럽터 종료 지령의 일부가 된다. 인터럽터 종료 상태 지령은 중앙부시스탬 억세스 제어기를 거쳐 중앙부시스탬에 전달된다(164).Along with the data address retrieval 145, the channel providing processor issues a completion signal to the peripheral system. The peripheral system generates an interrupt end instruction (160). The peripheral system data controller sends an interrupt termination command to the channel providing processor (161). The channel providing processor retrieves the state data 163 from the scratch pad memory (162), and the state data becomes part of the interrupt termination command. The interrupt end status command is transmitted 164 to the central system via the central system access controller.

중앙부시스탬은 인터럽터 종료 상태 지령의 일부분을 저장하며 저장 데이터 지령을 발행한다(165). 중앙부시스탬 데이터 분배기는 저장 데이터 지령을 확인하고, 복구지령(4)을 발송한다(166). 주변부시스탬 억세스제어기는 복구지령을 주변부시스탬에 전송한다(167). 주변부시스탬은 복구지령을 식별하고, 인터럽터 종료 지령세트를 발행한다(168). 인터럽트 종료 지령 세트는 주변부시스탬 데이터 제어기를 거쳐 채널 제공 프로세서에 전송된다(169). 채널 제공 프로세서는 스크래치 패드 메모리로 부터 메일박스 상태어드레스를 얻는다(170). 중앙부시스탬 억세스 제어기는 인터럽트 종료 지령 세트를 중앙부시스탬 전송한다(171).The central system stores a portion of the interrupt end status command and issues a stored data command (165). The central system data distributor confirms the stored data command and sends a recovery command (4) (166). The peripheral system access controller sends a recovery command to the peripheral system (167). The peripheral system identifies the recovery command and issues an interrupt interrupt instruction set (168). The interrupt termination command set is sent to the channel providing processor via the peripheral system data controller (169). The channel provisioning processor obtains a mailbox status address from the scratch pad memory (170). The central system access controller transmits the interrupt termination command set to the central system (171).

중앙부시스탬은 메일박스 상태 워드를 회수한다(172). 메일박스 상태 워드는 중앙부시스탬 데이터 분배기를 거쳐 제어워드 프로세서와 스크래치 패드 메모리에 전송된다(173). 제어워드 프로세서는 메일박스 상태 워드를 검사하고(174), 중아부시스탬 억세스 제어기를 거쳐 중앙부시스탬에 재저장 지령을 전송한다(175). 중앙부시스탬은 베일박스 상태 워드를 재저장하며, 메일박스 상태워드 지령을 발행한다(176). 중앙부시스탬 데이터 분배기는 메일박스 상태 워드를 식별하고 복구지령(5)을 발행한다(177). 복구지령은 주변부시스탬 억세스 제어기를 거쳐 주변부시스탬에 전송된다(178). 복구지령에 응답하여, 예정된 주변부시스탬은 또다른 동작을 위해서 이용된다(179).The central system retrieves the mailbox status word (172). The mailbox status word is transmitted 173 to the control word processor and the scratch pad memory via a central system data distributor. The control word processor examines the mailbox status word (174) and sends a resave command to the central system via the central server system access controller (175). The central system restores the bale box status word and issues a mailbox status word command (176). The central system data distributor identifies the mailbox status word and issues a recovery command 5 (177). The recovery command is transmitted to the peripheral system via the peripheral system access controller (178). In response to the restore command, the predetermined peripheral system is used for another operation (179).

제5도에는 중앙부시스탬 데이터분비기(21)를 포함하는 장치가 입출력 멀티를렉서의 일부분과 중앙부시스탬의 제어 인터페이스와 함께 도시되어 있다. 양호한 실시예에서 입출력 멀티프렉서는 두개의 중앙부시스탬(즉, 결합된 제어 인터페이스장치)에 연결되는데, 그러나 상기 멀티플렉서는 한개 혹은 2개 이상의 중앙부시스탬에 연결될 수 있다.5, a device including a central system data secreter 21 is shown with a portion of an input / output multiplexer and a control interface of the central system. In a preferred embodiment, the input / output multiplexer is connected to two central systems (ie, a combined control interface), but the multiplexer may be connected to one or more than two central systems.

제어 인터페이스 장치 0(10a)와 제어 인터페이스장치 1(10b)은 데이터 레지스터 0(210)와 데이터 레지스터 1(211)에 각기 연결되고 데이터 신호 통로를 제공한다. 두개의 데이터 레지스터는 데이터 스위치(215)에 연결된다. 데이터 스위치(215)는 인터페이스 제어장치(214), 데이터 레지스터(217), 제어 레지스터(219)에 연결된다. 데이터 레지스터(217)는 데이터 포맷 스위치(218)을 통해 입출력 멀티플렉서의 일부 구성소자들, 즉 제어워드 르로세서(24), 스크래치 패드 메모리(31), 주변부시스탬 억세스 제어기(26) 및 판독 레지스터/고장 인터럽트 프로세서에 연결되고, 그리고 제어장치(221)에도 연결된다. 제어레지스터(219)는 제어장치(221)에 연결되며 또한, 제어 스위치(244)를 거쳐 제어워드 프로세서(24), 스크래치 패드 메모리(31), 주변부시스탬 억세스제어기(26), 판독레지스터/고장 인터럽터 프로세서(23)에 연결된다. 제어 스위치(224)도 역시 제어장치(221)에 연결된다. 제어 인터페이스장치 0(10a)와 제어 인터페이스 장치 1(10b)는 제어 레지스터 0(212)와 제어 레지스터 1(213)에 각기 연결된다. 제어 레지스터는 제어 스위치(216)를 거쳐 인덱스(222)와 제어 레지스터(220)에 연결된다. 제어 스위치(216)는 인터페이스 제어장치(214)에 연결된다. 인덱스 장치(222)는 중앙부시스탬 억세스 제어기(30)에 연결되며, 또한 출력 레지스터(223)를 통해 제어장치(221)와 제어 스위치(224)에 연결된다. 제어장치(221)는 입출력 멀티플렉서의 일부소자 즉 제어워드 프로세서(24), 주변부시스탬 억세스 제어기(26), 판독 레지스터/고장 인터럽트 프로세서(23), 스크래치 패드 메모리(31)등에 연결된다.Control interface device 0 (10a) and control interface device 1 (10b) are connected to data register 0 (210) and data register 1 (211), respectively, and provide a data signal path. Two data registers are connected to the data switch 215. The data switch 215 is connected to the interface controller 214, the data register 217, and the control register 219. The data register 217 is connected to some components of the input / output multiplexer via the data format switch 218, namely the control word processor 24, the scratch pad memory 31, the peripheral system access controller 26 and the read register / fault. It is connected to the interrupt processor and to the controller 221. The control register 219 is connected to the control device 221 and, via the control switch 244, the control word processor 24, the scratch pad memory 31, the peripheral system access controller 26, the read register / fault interrupter. Is connected to the processor 23. The control switch 224 is also connected to the control device 221. Control interface device 0 (10a) and control interface device 1 (10b) are connected to control register 0 (212) and control register 1 (213), respectively. The control register is coupled to the index 222 and the control register 220 via a control switch 216. The control switch 216 is connected to the interface controller 214. The index device 222 is connected to the central system access controller 30 and also to the control device 221 and the control switch 224 through the output register 223. The control device 221 is connected to some elements of the input / output multiplexer, that is, the control word processor 24, the peripheral system access controller 26, the read register / fault interrupt processor 23, the scratch pad memory 31, and the like.

인터페이스 제어장치(214)는 제어 인터페이스장치 0(10a)와 제어 인터페이스장치 1(10b)에 연결되며, 제어 레지스터 0(212)와 제어 래지스터 1(213)에 연결된다.The interface controller 214 is connected to the control interface device 0 (10a) and the control interface device 1 (10b), and is connected to the control register 0 (212) and the control register 1 (213).

제6도는 선택된 지령 즉, 데이터 목적 워드 지령에 대한 중앙부시스탬 데이터 분배기 혹은 DCW 전송처리(제3도의 140)의 흐름도가 도시되어 있다. 전송처리 중의 제1워드는 제어 스위치(216)에 입력된다(301). 제어 데이터가 접속지령이 아니면(302), 인덱스 데이터는 인덱스 장치(222)로 부터 얻어지며 제어데이터 신호와 인덱스 데이터가 제어장치(221)에 공급된다. 제어장치는 상기 지령이 기억 DCW 지령인지의 여부를 식별하고, 어떤 기능 장애가 존재하지 않는다는 것을 결정한 후, 스크래치 패드 메모리(SPM)를 어드레스한다(311).FIG. 6 shows a flow chart of a central system data distributor or DCW transfer process (140 in FIG. 3) for selected instructions, i.e., data destination word instructions. The first word during the transfer process is input to the control switch 216 (301). If the control data is not a connection command (302), the index data is obtained from the index device 222, and the control data signal and the index data are supplied to the control device 221. The control device identifies whether the command is a storage DCW command, determines that there is no functional failure, and then addresses (311) the scratch pad memory (SPM).

DCW 워드는 스크래치 패드 메모리에 저장되고(312), 제어 워드 프로세서(CWP)의 결과 활동은 적당한 입력 데이터 코오더를 제어 워드 프로세서에 공급함으로써 결정된다(313).The DCW word is stored in scratch pad memory (312), and the resulting activity of the control word processor (CWP) is determined by supplying the appropriate input data coder to the control word processor (313).

중앙부시스탬과 주변부시스탬 사이의 상호작용은 일련의 지령에 의해 수행된다. 각각의 지령은 상기 멀티플렉서의 다른 지령에 영향을 미치지 않는 방식으로 입출력 멀티플렉서를 통과하여 흐른다. 멀티플렉스에 의한 지령의 동시 실행을 방해할 어떤 회로가 필요하며, 인터페이스 제어회로는 동작이 겹치는 것이 없도록 하기 위해 선택된 요소들을 공급한다. 인터페이스 제어회로는 가장 필수적인 지령이 가능한 빨리 실행되도록 하기 위해 어떤 우선순위 회로망을 역시 포함한다.Interaction between the central system and the peripheral system is carried out by a series of instructions. Each command flows through the input / output multiplexer in a manner that does not affect other commands of the multiplexer. Some circuitry is needed to prevent simultaneous execution of the instructions by the multiplex, and the interface control circuitry provides selected elements to ensure that the operations do not overlap. The interface control circuitry also includes some priority network to ensure that the most essential instructions are executed as soon as possible.

입출력 멀티플렉서의 동작에 대해 설명하기 위해 앞에서 설명된 동작을 약술한다. 중앙부시스탬(3)에서 주변부시스탬(4)에 이르는 주 데이터와 제어신호 통로는 중앙부시스탬 데이터 분배기(21)를 통과하고 그리고 주변부시스탬 억세스 제어기(26)를 통과한다. 주변부시스탬(4)에서 중앙부시스탬에 이르는 주 데이터와 제어신호통로는 주변부시스탬 데이터 제어기(27), 채널제공프로세서(28), 중앙부시스탬 억세스 제어기(30)를 통과한다.To explain the operation of the I / O multiplexer, we outline the operation described above. The main data and control signal path from the central system 3 to the peripheral system 4 passes through the central system data distributor 21 and through the peripheral system access controller 26. The main data and control signal path from the peripheral system 4 to the central system passes through the peripheral system data controller 27, the channel providing processor 28, and the central system access controller 30.

양호한 실시예에서, 스크래치 패드 메모리(31)는 중앙부시스탬과 주변부시스탬 사이에서의 상호작용에 필요한 신호를 기억시키는데 이용된다. 이들 신호그룹은 채널 제공 프로세서(28), 제어워드 프로세서(24)와 판독 레지스터/고장 인터럽트 프로세서(23)에 유효하다. 양호한 실시예에서는, 파일이 중앙부시스탬(3)으로 부터 중복되어 스크래치 패드 메모리(31)에 전송된다. 산술능력을 가진 제어워드 프로세서(24)는 중앙부시스탬에서보다 오히려 입출력 멀티플렉서에 어드레스를 발생한다. 이 발생된 어드레스는 중앙부시스탬 혹은 주변부시스탬 중에서 적당한 위치를 어드레스하는데 유효하다. 제어 워드 프로세서(24)에 의해 발생된 데이터를 채널 제공 프로세서(26)혹은 주변부시스탬 억세스 제어기(27)에 인도되도록 스크래치 패드 메모리에 저장된다. 이외에도, 제어워드 프로세서의 조종능력은 채널제공 프로세러를 통과시키는 것보다 오히려 중앙부시스탬 억세스 제어기를 거쳐 중앙부시스탬에 곧바로 지령을 공급하는데 이용된다.In the preferred embodiment, the scratch pad memory 31 is used to store signals necessary for interaction between the central system and the peripheral system. These signal groups are valid for channel providing processor 28, control word processor 24 and read register / fault interrupt processor 23. In the preferred embodiment, the file is duplicated from the central system 3 and transferred to the scratch pad memory 31. The arithmetic control word processor 24 generates an address in the input / output multiplexer rather than in the central system. This generated address is valid for addressing an appropriate position in the central system or the peripheral system. Data generated by the control word processor 24 is stored in the scratch pad memory for delivery to the channel providing processor 26 or the peripheral system access controller 27. In addition, the controllability of the control word processor is used to supply commands directly to the central system via the central system access controller rather than passing the channel providing processor.

판독 레지스터/고장 인터럽트 프로세서(23)는 중앙부시스탬 데이터 분배기로 부터 신호를 수신하여 중앙부시스탬 억세스 제어기를 혹은 주변부시스탬 억세스 제어기에 신호를 인도한다. 판독 레지스터/고장 인터럽트 프로세서(23)는 정상 실행 동작(즉, 이미 전술한 데이터 전송 타잎의 동작)에는 이용되지 않는 어떤 보존 및 판정능력을 제공한다.The read register / fault interrupt processor 23 receives a signal from the central system data distributor and directs the signal to the central system access controller or to the peripheral system access controller. The read register / fault interrupt processor 23 provides some preservation and determination capabilities that are not used for normal execution operations (i.e., operations of the data transfer types already described above).

채널 제공 프로세서는 신호그룹이 스크래치 패드 메모리로부터 회수되는 시기를 결정하는 회수시기 결정능력과 판정능력을 가진다. 이외에도, 대량의 데이터블록을 전송하느 경우에, 채널 제공 프로세서는 데이타량이 정확히 전송되는 시점을 결정한다.The channel providing processor has a retrieval time determination capability and a determination ability to determine when the signal group is withdrawn from the scratch pad memory. In addition, in the case of transmitting a large data block, the channel providing processor determines when the amount of data is correctly transmitted.

다수의 동작이 동시에 실행될때 중앙부시스탬 억세스 제어기와 주변부시스탬 억세스에 대한 중복요구능력이 존재함은 명백한 사실이다. 신호그룹이 본래대로 유지되고 스위치 구성소자에 대한 요구가 모순된 요구를 변경시키는데 우선되도록 입출력 멀티플렉서에 부착된다.It is clear that there is a redundancy requirement for central system access controller and peripheral system access when multiple operations are executed simultaneously. The signal group is kept intact and attached to the input / output multiplexer so that the demands on the switch components take precedence over changing contradictory demands.

중앙부시스탬 데이터 분배기(21)는 두개의 신호그룹통로, 데이터 신호통로 및 제어신호톨로로구성된다. 양호한 실시에에 따르면, 중앙부시스탬(즉, 제어 인터페이스 장치)의 신호는 관련 데이터 레지스터와 과련 제어 레지스터에 동시에 입력된다. 인터페이스 제어장치(214)는 제어 레지스터의 종전의 활동을 근거로 하여 제어 레지스터에 선택적으로 연결되며, 제어 레지스터와 데이터 레지스터로 부터의 신호는 제어 스위치(216)를 거쳐 제어 레지스터(220)로 공급되며 데이터 스위치(215)를 거쳐 데이터 레지스터(217)와 제어 레지스터(210)에 공급된다.The central system data distributor 21 is composed of two signal group paths, a data signal path and a control signal path. According to a preferred embodiment, the signals of the central system (ie, the control interface device) are input simultaneously to the associated data register and the related control register. The interface controller 214 is selectively connected to the control register based on the previous activity of the control register, and signals from the control register and the data register are supplied to the control register 220 via the control switch 216. The data register 217 and the control register 210 are supplied via the data switch 215.

제어 스위치(216)에서 나온 신호도 인덱스장치(22)에 공급된다. 접속지령을 제외하고 중앙부시스탬에서 나온 제어신호는 입출력 멀티플렉서의 지령신호에 반응하여 공급되며, 선택된 주변부시스탬 활동에 관계된다. 주변부시스탬 어드레스를 중앙부시스탬에 전달한다기 보다는 주변부시스탬 어드레스가 중앙부시스탬 억세스제어기(30)에 의해 인덱스장치(22)에 저장되며, 인덱스장치에서 선택된 주변부시스탬 어드레스에 대한 인덱스 번호가 중앙부시스탬 억세스 제어기에 의해 전달된 연관신호와 함께 중앙부시스탬에 전송된다. 신호가 입출력 멀티플렉서에서 중앙부시스탬으로 그리고 입출력 멀티플렉서로 되돌아오는 방법으로 인해, 신호 절약이 수행된다. 그러나 제어신호가 입출력 멀티플렉서에 입력될때 인덱스 어드레스는 주변부시스템 어드레스로 대치되어야 한다. 또한, 매 사이클 시간마다 신호가 중앙부시스탬 데이터 분배기로 계속 입력될 가능성 때문에 사이클마다 인덱스 번호를 주변부시스탬 어드레스로 대치시키는 것이 필요하다. 따라서 제어신호와 데이터신호는 적당한 입출력 멀티플렉서 구성요소에 함께 전달되어야 한다.The signal from the control switch 216 is also supplied to the indexing device 22. Except for the connection command, the control signal from the central system is supplied in response to the command signal of the input / output multiplexer and is related to the selected peripheral system activity. Rather than passing the peripheral system address to the central system, the peripheral system address is stored in the index device 22 by the central system access controller 30, and the index number for the peripheral system address selected in the index device is stored by the central system access controller. It is transmitted to the central system along with the transmitted association signal. Due to the way signals are returned from the input / output multiplexer to the central system and back to the input / output multiplexer, signal savings are performed. However, when the control signal is input to the input / output multiplexer, the index address should be replaced with the peripheral system address. In addition, it is necessary to replace the index number with a peripheral system address every cycle because of the possibility that the signal continues to be input to the central system data distributor every cycle time. Therefore, the control and data signals must be delivered together to the appropriate input and output multiplexer components.

제5도를 보면, 제어 레지스터(220), 제어 레지스터(219), 데이터 레지스터(217)는 같은 클럭사이클 동안 관게 신호그룹을 포함한다. 다음 클럭 사이클 동안, 제어신호와 데이터 신호들은 중앙부시스탬 데이터 분배기로 부터 전송된다.Referring to FIG. 5, control register 220, control register 219, and data register 217 include related signal groups for the same clock cycle. During the next clock cycle, control and data signals are sent from the central system data divider.

데이터 신호그룹 포맷은 거기에 포함된 어던 제어정보로된다. 이와같이, 제어정보는 제어 레지스터(219)에 의해 선택되며 입출력 멀티플렉서의 나머지 구성요소로 전송된다.The data signal group format is any control information contained therein. As such, control information is selected by the control register 219 and transmitted to the remaining components of the input / output multiplexer.

또한 데이터 신호 그룹 포맷은 입출력 멀티플렉서의 다른 구성요소에 의해 이용될 수 있는 포맷이 아닐수도 있으며, 데이터 포맷스위치(218)는 데이터 신호그룹을 다시 포맷화하도록 한다.In addition, the data signal group format may not be a format that may be used by other components of the input / output multiplexer, and the data format switch 218 causes the data signal group to be reformatted.

이와같은 재포맷화는 제어 레지스터(220)에 공급된 제어정보에 반응하여 제어장치(221)에 결정된다.This reformatting is determined by the control device 221 in response to the control information supplied to the control register 220.

상기 제어장치(221)도 제어워드 프로세서(24), 주변부시스템 억세스 제어기(26)와, 판독 레지스터/고장 인터럽트 프로세서(23)에 연결된다. 이와같은 연결방식에 의해, 신호그룹이 어느 입출력 멀티플렉서 구성요소에 전달되는지가 결정된다.The control device 221 is also connected to the control word processor 24, the peripheral system access controller 26, and the read register / fault interrupt processor 23. This connection scheme determines which input / output multiplexer component the signal group is delivered to.

제6도에는 중앙부시스템 데이터 분배기의 분배과정을 설명하기 위한 일례가 도시되어 있다. 중앙 인터페이스장치의 신호그룹이 관련 데이터 레지스터와 조종레지스터에 기억된다(301). 이때, 지령이 접속지령인지의 여부가 이루어진다(302)(접속지령에서 인덱스 번호는 특별부시스탬이 아직 확인도지 않기 때문에 연관되지 않는다). 접속처리가 이용되지 않았을때, 신호그룹은 데이터 레지스터와 제어 레지스터(220)에 기억되며, 주변부시스탬 어드레스는 출력 레지스터(223)에 기억된다.6 shows an example for explaining the distribution process of the central system data distributor. The signal group of the central interface device is stored in the associated data register and the steering register (301). At this time, whether or not the command is a connection command is made (302) (the index number in the connection command is not related because the special sub system has not been confirmed yet). When the connection process is not used, the signal group is stored in the data register and the control register 220, and the peripheral system address is stored in the output register 223.

제어 레지스터(220)와 출력 레지스터에서 나온 신호는 제어장치(221)에 의해 식별된다(305, 307, 309). 제어 장치가 데이터 포맷 스위치(218)와 제어 스위치(224)를 조절하므로, 적당한 중앙부시스탬 데이터 분배기 출력신호는 유용한 것이 된다.Signals from control register 220 and output register are identified by controller 221 (305, 307, 309). Since the control device controls the data format switch 218 and the control switch 224, suitable central system data divider output signals are useful.

제어장치는 스크래치 패드 메모리(31)와 제어워드프로세서(CWP)(24)를 어드레스하여 (311, 313), 다음 클럭펄스때에 스크래치 패드 메모리와 제어워드 프로세서에서 동작하며, 이 절차를 개정한다.The control device addresses the scratch pad memory 31 and the control word processor (CWP) 24 (311, 313), and operates in the scratch pad memory and the control word processor at the next clock pulse, and revises this procedure.

이상 기술한 내용은 양호한 실시예의 동작을 설명하고자 하는 것인지 본 발명의 범위를 제한하고자 하는 것은 아니다. 본 발명의 범위는 후술되는 특허청구의 범위에 의해서만 한정된다.The foregoing is not intended to limit the scope of the invention or to explain the operation of the preferred embodiment. It is intended that the scope of the invention only be limited by the following claims.

이상 설명한 것으로 부터 본 기술분야에 숙련된자에 의해 본 발명의 의의 및 범주를 벗어나지 않는 한도내에서 여러 변경이 가능하다는 것을 알 수 있다.From the above, it can be seen that various changes can be made by those skilled in the art without departing from the spirit and scope of the present invention.

Claims (1)

중앙부시스탬(3)으로 부터 신호를 수신하는 중앙부시스탬 데이터분배기(21)을 포함한 다수의 구성소자들로 구성되며, 적어도 한개 이상의 중앙부시스탬(3)과 주변부시스탬(4)을 결합시키는 입출력 멀티플렉서(20)에 있어서, 상기 중앙부시스탬 데이터 분배기(21)는 데이타 신호들을 수신하기 위해 상기 중앙부시스탬에 결합된 데이터 신호수단(210, 211), 제어신호 그룹들을 수신하기 위해 상기 중앙부시스탬에 결합된 제어신호 수단(212, 213) 및 특정 인덱스 번호를 가진 제어 신호 그룹의 일부분을 주변부시스탬의 대응 어드레스로 대치시키기 위해 어떤 제어신호그룹에 응답해서, 신호그룹이 상기 입출력 멀티플렉서로 부터 중앙부시스탬으로 전송될때 상기 특정 인덱스 번호를 주변부시스탬의 대응 어드레스로 대치시키기 위해, 상기 제어신호 수단에 결합된 인덱스 수단(222)을 구비하는 것을 특징으로 하는 입출력 멀티플렉서.An input / output multiplexer 20 comprising a plurality of components including a central system data divider 21 for receiving signals from the central system 3 and combining at least one central system 3 and the peripheral system 4. Data center means 210, 211 coupled to the central system for receiving data signals, and control signal means coupled to the central system for receiving control signal groups. Responsive to a control signal group to replace a portion of the control signal group having a specific index number (212, 213) with a corresponding address of a peripheral system, when the signal group is transmitted from the input / output multiplexer to a central system. Coupled to the control signal means for replacing a number with a corresponding address of the peripheral system Input-output multiplexer, characterized by comprising an index means (222).
KR8201239A 1982-03-23 1982-03-23 Input/output multiplexer data distributor KR880000996B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR8201239A KR880000996B1 (en) 1982-03-23 1982-03-23 Input/output multiplexer data distributor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR8201239A KR880000996B1 (en) 1982-03-23 1982-03-23 Input/output multiplexer data distributor

Publications (2)

Publication Number Publication Date
KR830009523A KR830009523A (en) 1983-12-21
KR880000996B1 true KR880000996B1 (en) 1988-06-10

Family

ID=19224234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8201239A KR880000996B1 (en) 1982-03-23 1982-03-23 Input/output multiplexer data distributor

Country Status (1)

Country Link
KR (1) KR880000996B1 (en)

Also Published As

Publication number Publication date
KR830009523A (en) 1983-12-21

Similar Documents

Publication Publication Date Title
US5907684A (en) Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image
EP0788055B1 (en) Multipath i/o storage systems with multipath i/o request mechanisms
EP0305068B1 (en) Controlling asynchronously operating peripherals
KR910017798A (en) Comprehensive data link controller with synchronous link interface and asynchronous host processor interface
US3970994A (en) Communication switching system
JPS6098791A (en) Exchange array controller
EP0806100B1 (en) Grooming device for streamlining telecommunication signals
US5222063A (en) Method and circuit arrangement for reducing the loss of message packets that are transmitted via a packet switching equipment
KR880000996B1 (en) Input/output multiplexer data distributor
US5148537A (en) Method and apparatus for effecting an intra-cache data transfer
WO1999029071A1 (en) Resource sharing
CN111052682B (en) Master device for a bus system
US4649534A (en) Telecomputer package switching system
CA1174371A (en) Input/output multiplexer data distributor
US4630197A (en) Anti-mutilation circuit for protecting dynamic memory
JPH05160876A (en) Management method for communication control processor
JP2800280B2 (en) Printer server
JP2000244585A (en) Bus interface circuit
EP0088838B1 (en) Input/output multiplexer
JPH0650488B2 (en) Communication controller
JP2988096B2 (en) File management and transfer method in a multiprocessor switching system
KR930007236B1 (en) Output message configurating method of electronic switching center
JP2738314B2 (en) Switching system of N + 1 redundant circuit controller
JP2526656B2 (en) Program transfer method
KR930006896B1 (en) Data input/output distribution system