KR880000462B1

KR880000462B1 - 멀티프로세서 시스템에 있어서의 데이터전송장치

Info

Publication number: KR880000462B1
Application number: KR8201547A
Authority: KR
Inventors: 야스시 후꾸나가; 다다아끼 반도오; 료오세이 히라오까; 히데가즈 마쓰모도; 쥬시 이데; 데쓰야 가와가미
Original assignee: 미다 가쓰시게; 가부시기가이샤 히다찌세이사꾸쇼; 야마자끼 세이지; 히다찌엔지니어링 가부시기가이샤
Priority date: 1981-04-10
Filing date: 1982-04-08
Publication date: 1988-04-06
Also published as: KR840000126A; JPS614137B2; JPS57168323A

Abstract

내용 없음.

Description

멀티프로세서 시스템에 있어서의 데이터전송장치

제1도는 본원 발명에 의한 데이터전송장치의 전체 구성의 일레를 나타낸 도면.

제2도는 데이터전송의 일레의 타임차아트.

제3도는 데이터전송장치에 접속된는 각종 처리장치중의 점유제어 회로와 외부 인터훼이스이 관계도.

제4도는 각 버스의 요구신호를 그 요구빈도에 응해서 감소시켰을 경우의 요구신호의 접속관계를 나타낸 도면.

제5도는 제4도에 대응한 점유제어회로의구성을 나타낸 도면.

제6도는 송풀축,수신측의 데이터전송용 레지스터의 구성과 버스감시기구의 상세한 점을 나타낸 도면.

본원 발명은 멀티프로 세서 시스템의 데이터전송장치에 관한 것이며, 특히 최소한 1개의 기억장치와, 복수의 처리장치가 공통의 버스를 통해서 접속되며, 기억장치와 처리장치간 및 각 처리장치간에서 공통의 버스를 통해서 데이터전송하는 데이터전송장치에 관한 것이다.

이와 같은 데이터전송장치는 일반적으로 데이터전송 시스템이라고도 호칭되고 있다.

또, 처리장치는 계산기일 경우가 맣고, 이 경우, 데이터 전송장치(데이터전송 시스템)는 계산기 시스템 또는 테이터 처리시스템이라고도 호칭되고 있다.

본원 명세서에서는 데이터전송장치, 데이터전송 시스템 또는 계산기 시스템을 특별히 구별해서 표현하고 있지는 않다.

근년, 계산기 시스템의 시스템동작의 고속화가 도모되고 있는 것에 수반해서, 기억장치(이하 메모리라고 약칭 함)와 각종 처리장치간의 데이터전송은 어드레스버스, 데이터벗, 응답버스(answer bus)가 공유하는 공통버스(단일의 신호전송버스)를 동일한 타임슬롯으로 분할하여 테이터, 어드레스 등의 신호를 주고 받는 이른바 동기식 단일버스구성이 일반화되어 가고 있다.

그러나 종래의 방식은 공유버스를 가종 처리장치간에서 공유하는 것뿐만 아니라 각종 처리장치간에서 전송하지 않으면 안될 어드레스, 데이터 및 데이터전송에 대한 응답 등의 각종 신호까지를 공유하여 전송하기 때문에 공유버스이 드루우푸트(Throughput)향상에는 한계가 있었다.

또한, 메모리와 각종 처리장치간의 데이터전송에서는 패리티비트(parity bit)를 부가한 정보를 전송하는 것이 일반화되어 가고 있다.

종래, 각종 처리장치에는 패리티에러의 유무를 체크하기 위한 페리티체크 수단이 설치되어 있지만 처리장치의 대수의 증대에 따라, 이 부분의 하아드량의 증대는 경제적으로 무시할 수 없다.

따라서, 본원 발명의 목적의 하나는 버스의 드루우프트를 향상시킬 수 있는 멀티프로세서 시스템의 데이터 전송장치를 제공하는 것이다.

본원 발명의 그 밖의 목적은 버스의 드루우푸트를 저하시키지 않고, 독립적으로 동작할 수 있는 버스의 점유요규선수 즉 버스선택선수를 감소시는 멀티프로세서 시스템의 데이터전송장치를 제공하는 것이다.

본원 발명의 특징은 공통의 버스로서, 최소한 어드레스 버스와 데이터버스 및 데이터버스에 대한 응답버스를 포함하며, 각 처리장치 및 메모리가 각 공통버스에 대한 선택요구선을 개별로 가지며, 각 버스가 빈것과 버스요구와의 일치에 응해서 이 어드레스버스, 데이터버스 및 응답버스를 개별로 점유할 수 있도록 하고, 데이터전송을 하도록 하고 있는 것이다. 따라서 각 버스에는 개별적으로 버스점유제어장치가 설치되어 있다.

본원 발명의 하나의 특징은 각 처리장치가 버스의 점유요구를 출력할때, 그 출력의 내용이 (a) 데이터의 기입이냐, (b) 독출이냐 또는 (c) 데이터의 기입에 대한 응답이냐 (d) 데이터독출에 대한 응답이냐에 응해서 점유해야 할 어드레스버스, 데이터버스 및 응답버스를 개별적으로 선택하고 있는 것이다.

본원 발명의 하나의 특징은 공통버스상에 하나의 버스감시기구를 설치하고, 이 버스감시기구에 의해서, 공통버스상의 전송에러를 검출하며, 에러를 검출했을 경우, 적어도 데이터전송을 하고 있는 당해처리장치에 대해서 에러정보를 송출하도록 하고 있는 것이다. 버스상의 체크를 일개소에서 통합하여 실시하고, 송수신의 유니트는 에러체크결과만을 수신함으로써 각 유니트개벼로 에러체크회로를 보유할 필요가 없어지며 하아드량의 감소를 도모할 수 있다.

본원 발명의 또 하나의 특징은 어떤 버스이 사용빈도가 다른 버스의 사용빈도와 비교하여 현저하게 낮은 처리장치 내지는 메모리유니트에 대해서는 상기 사용빈도가 낮은 버스이 요구신호를 다른 버스의 요구 신호선에 포함하도록 미리 설정하여 버스요구신호선수를 줄이고 있는 일이다.

다음에 본원 발명의 실시예를 첨부 도면에 의거하여 상세히 설명한다.

제1도에 있어서 (10)은 메모리 어레이(Array), 메로리콘트로울러를 포함하는 메로리유니트로서, 통상 메인메로리, (11)은 버스감시기구, (12)(12(12-1~12-3)는 job표로세서, I/O프로세서 또는 화일프로세서와 같은 각종 처리장치(13)은 어드레스버스요구선을 포함하는 어드레스버스,(14)는 데이터버스요구선을 포함하는 데이터버스, (15)는 응답버스요구선을 포함하는 응답버스, (16)은 에러통지신호선이다.

각종 처리장치(12)는 상기 3개의 버스를 유효하게 사용하여, 메모리유니트(10)와의 사이에서 데이터의 전송을 한다. 각버스가 어떻게 사용되는지를 다음 표에 나타낸다.

여기서 ○ : 사용을 나타낸다.

상기표에 제시된 것처럼, a의 데이터라이트요구와, b의 데이터라이드응답 및 c의 테이터리이드요구와 d의 그 응답, 또한b의 데이터라이드응답과 c의 데이터리이드요구의 3개의 조합은 사용하는 버스가 다르기 때문에, 동일 타임슬롯으로 동시에 실시할 수 있게 된다. 동시동작의 모양을 제2도에 타임착아트로 나타낸다.

타임슬롯 i에서, 각종 처리장치(12)중의 하나인(12-1)에서 메모리유니트(10)에 대해 메모리리이드의 요구가 어드레스버스(13)를 통해서 출력된다. 타임슬롯 i+1에서 다시 각종 처리장치의 하나인(12-2)에서 메모리라이트의 요구가 어드레스버스(13), 데이터버스(14)를 통해서 출력된다. 타임 슬롯 i+3에서는 타임슬롯i에 있어서의 응답이 데이터버스(14), 음답버스(15)를 통해서 되돌려지지만, 이때 다시 어드레스버스(13)에 의해 처리장치(12-3)로부터의 메모리리이드의 요구의 출력이 가능하다. 다음의 타임슬롯i+4에서는 타임슬롯 i+1의 응답이, 응답버스(15)를 통해서 출력되지만, 이때 처리장치(12-1)로부터의 메로리라이트의 요구의 출력이 가능하다.

이상과 같은 각 버스이 점유에 있어서는 그 점유제어방식이 열쇠가 된다.

점유제어방식으로서는 버스점유제어수단을 시스템주에서 1개소 보유하는 집중방식과, 각종 처리장치나 멤로리에 분산해서 설치하는 분산방식을 생각할 수 있지만, 여기서는 실현하기 쉬운 분산형의 방식을 예시하여 설명한다.

제3도는 각종 처리장치(12)내의 인터훼이스로서의 점유제어회로(17)의 상세한 점과 외부인터훼이스와의 관계를 나타낸 도면이다. 처리장치(12)가 각 데이터의 송출원으로 되었을 경우, 그 요구의 종류에 응해서 전송의 1타임슬롯전에 리이드요구(RREQ)(113), 라이트요구(WREQ)(114), 리이드앤숴요구(RANS)(115), 라이트앤숴요구(WANS)(116)를 게이트(133),(134),(135)에 입력한다. 게이트(133),(134),(135)는 점유요구신호의 변환기를 구성하며, 상기 요구신호를 어드레스버스점유요구신호(130), 데이터버스점유 요구신호(131), 응답버스점유요구신호(132)에 다음 표에 나타낸 논리로 변환한다. 각종 요규신호의 발생원은 메모리유니트나 프로세서의 콘트롤 회로이거나 마이크로프로그램이거나 하기도 한다.

[제1표]

다른 처리장치나 메모리로부터도 별개의 요구신호가 출력되며, 그것은 어드레스버스 점유요구선으로 이루어진 버스(13-1), 데이터버스 점유요구선으로 이루어진 버스(14-1), 응답버스 점유요구선으로 이루어진 버스(15-1)를 통해서 점유제어회로(17)에 보내진다.

점유제어회로(17)에서는 상기 요구신호수신부(100)~(102)에서, 각 요구신호를 접속하여 미리 주어져 있는 우선 순위에서 자우선순위(自憂先順位)보다 높은 장치로부터의 요구만, 점유제어회로에 꿀어넣는 처리가 행해진다. 요구신호수신부(100)~(102)의 출력신호(103)~(105)는 프라이오리티서키트(Priority Circuit)를 만드는 게이트(106)~(108)에 의해 우선순위가 높은 장치로부터 요구가 출력되고 있는지의 여부가 체크된다.

우선순위가 높은 장치로부터 요구가 출력되어 있지 않고, 또한 자장치(自裝置)로부터의 요구신호(130)~(132)가 작동중일 경우, 게이트(109~(111)가 열리는 동작을 한다. 또한 게이트(117)~(120)에 의해서, 다음과 같은 동작이 행해진다.

(1) 요구가 리이드요구이며, 또한 어드레스버스의 점유가 게이트(109)에 의해 허가되면, 게이트(117)가 동작한다.

(2) 요구가 리이드요구이며, 또한 어드레스버스의 점유가 게이트(109),(110)에서 각기 허가되면, 게이트(118)가 동작한다.

(3) 요구가 라이드앤숴이고, 또한 데이타버스, 응답버스의 점유가 게이트(110),(111)에서 각기 허가되면, 게이트(119)가 동작한다.

(4) 요구가 라이드앤숴이고, 또한 응답버스의 점유가 게이트(111)에서 허가되면, 게이트(120)가 동작한다.

게이트(117)~(120)의 출력은 레지스터(121)에 타임슬롯의 종료시, 클록신호(126)에 의해 세트된다. 이상의 처리가 전송의 1타임슬롯 전에 실시되며, 전송의 타임슬롯에 있어서는 레지스터(121)의 출력신호에 대응해서, 리이드요구전송 허가신호(122) 출력시는 어드레스신호버스(13-2)에, 미리 세트되어 있는 어드레스 레지스터(127)의 내용이 출력된다. 또 라이트요구 전송허가신호(123) 출력시는 어드레스 레지스터(127), 데이터레지스터(128)의 내용이 각기, 어드레스신호버스(13-2) 데이터신호버스(14-2)에 출력된다

또한, 리이드응답전송허가신호(124) 출력시는 데이터레지스터(128), 응답레지스터(129)의 내용이 각기 데이타신호버스(14-2), 응답신호버스(15-2)에 출력된다.

또, 라이트응답 전송허가신호(125) 출력시는 응답레지스터(129)의 내용이 응답신호버스(15-2)에 출력된다.

이상 기술한 것처럼 데이타전송의 종류에 의해, 사용하는 버스만 점유되기 때문에, 다른 우선 레벨이 낮은 장치로부터는 점유되어 있지 않은 버스를 사용하여 데이터전송을 실시할 수 있으며, 버스의 드루우푸트를 향상시킬 수 있다.

상기 실시예에서는 각종 처리장치간 및 각종 처리장치와 메모리간의 데이터전송에 있어서 동일한 전송 요구를 갖는다고 생각한 방식이며, 그때문에 각종 처리장치로부터의 응답라인점유를 설치한 방식을 설명해 왔다. 그러나, 일반적으로는 제1도와 같은 구성으로 각종 처리장치로부터의 메모리요구 및 메모리로 부터의 응답이 대부분의 부하를 착지한다. 이때문에, 응답버스 점유요구신호버스(15-1)를 개별로 유지시키는 것은 각종 처리장치(12)의 대수가 증가하면, 신호선수의 증가에 연결되게 된다. 각 버스의 일반적인 사용빈도를 나타내면, 제2표와 같은 관계가 된다.

[제2표]

이 때문에, 응답버스에 대해서는 사용빈도가 큰 메모리에 대해서는 전용의 요구라인을 설치하고, 사용 빈도가 적은 각종 처리장치에 대해서는 데이터버스 점유요구라인과 공용하는 방식이 생각된다.

상기 점유요구라인의 출력방식을 제3표로 나타내면 다음과 같다.

[제3표]

또 메모리와 각종 장치와의 우선 순위는 메모리쪽이 높도록 해 둔다.

이상의 방식을 채택했을 경우, 데이터버스점유요구신호버스(14-1), 응답버스요구신호버스(15-1)의 접속관계가, 제1도나 제3도의 경우와는 달리 복잡해진다. 그것을 제4도에 나타낸다.

메모리유니트(10)는 제1도, 제3도와 마찬가지로, 데이터버스를 점유할때는 데이터버스리퀘스트버스의 하나인 DBRQ의 신호(151)를, 응답버스를 점유할때는 acknowledge 리퀘스트버스의 하나인 ACKRQO의 신호(155)를 "1"에 출력한다.

그런데, 각종 처리장치(12)는 데이터버스, 응답버스의 어느 하나를 점유하고 싶은 경우에도 각 처리장치에 할당된 점유요구신호군(156)중 이 처리장치에 대응하는 하나의 점유요구신호 DACKRQi(data bus and acknowledge bus request i)(152)~(154)(i=1-n)을 "1"에 출력한다.

한편, 메모리유니트 및 각종 처리장치에 설치되는 인터훼이스부분으로서의 점유제어회로(17)는 제5도와 같은 구성으로 된다. 제3도와 다른 점은 요구신호수신부(100)(102)중, 데이터버스요구신호수신부(101)와, 응답버스요구수신부(102)에는 메모리로부터의 요구신호(151),(155)는 개별적으로 입력되어 있지만 각종 처리장치로부터의 점유요구신호군(156)은 공통으로 입력되어 있는 점이다.

또, 요구신호의출력부에 있어서도, 게이트(150)에 의해, 데이터버스의 요구신호(131)와 응답버스의 요구신호(132)의 논리화가 취해져서 출력된다.

이사의 방식에 의해 각종 처리장으로부터의 요구선은 어드레스버스 요구선(130)과, 데이터 및 응답버스 요구선(154)의 두개로 감소시킬 수 있으며, 그리고 또 메모리와 각종 처리장치간의 데이터전속에 대해서는 어드레스버스, 데이터버스, 응답버스를, 그 전송의 종류ㅡ 즉 read write, read answer, write answer operation에 응해서 효율좋게 사용할 수 있다.

이상 기술한 것이 점유제어방식이며, 어느 방식을 채용했다고 하더라고 제3도, 제5도에 나타낸 점유제어 회로의 레지스터(121)에 다음의 타임슬롯에 있어서 수송 가능한지의 여부의 정보가 세트된다(제2도 참조).

다음에, 허가된 정보전송의 수순에 대해 설명한다. 전송의 종류에 응해서 전송하는 데이터의 내용은 다르지만, 전송수순은 동일하다. 여기서는 데이터라이트요구의 전송을 예로 들어, 그 수순을 설명한다.

제6도는 송출측, 수신측의 데이터전송용 레지스터의 구성과 에러체크를 하는 버스감시기구(11)의 상세한 점을 나타낸 것이다. 여기서는 각종 처리장치(12)에서 메모리(10)에 대해 메모리 라이트요구가 출력되는 상황을 나타낸다.

각종 처리장치(12)는 어드레스버스(13), 데이터버스(14)의 점유권을 얻었을 경우, 레지스터(121)의 출력인 전송허가신호(122~124) 중에서, 예를들어(123)이 1로 되어있다. 이 때문에 어드레스레지스터(127), 데이터레지스터(128) 내의 게이트(203),(205)가 동작하며, 레지스터(127),(128) 내부에 격납되어 있는 데이터를 각기 어드레스신호버스(13-2), 데이터신호버스(14-2)에 출력한다.

어드레스신호버스(13-2)는 그 내용에 의해, 기동펑크선(start Function) 신호버스(13-2-1), 요구 장치 어드레스(reguestion unit Address) 신호버스(13-2-2), 메모리의 어드레스신호버스(13-2-3)으로 분할된다.

메모리(10) 측에서는 송출된 기동펑크션신호버스(13-2-1)의 신호를 게이트(212),(213)에서 해독하고, 기동펑크션이 메로리기동의 경우는 게이트(212)가 동작해서, 어드레스신호버스(13-2)상의 신호를 대응하는 레지스터(208),(209),(210)에 세트한다. 또, 기동펑크션이 메모리라이트의 경우는 게이트(213)이 동작해서, 데이터신호버스(14-2)를 레지스터(211)에 세트한다.

한편, 어드레스신호버스(13-2), 데이터신호버스(14-2)는 신뢰성 향상을 위해 패리티가 부가해서 출력된다. 패리티의 체크는 버스감시기구(11)내에 설치된 어드레스신호 체크회로(206), 데이터신호체크회로(207)에서 다음의 수순으로 실시된다.

어드레스신호체크회로(206)는 어드레스신호버스(13-2)의 신호를 끌어들여, 타임슬로트마다 패리티체크를 실시하고, 그 체크결과를, 메모리 유니트(10) 및 모든 각종 처리장치(12)에, 어드레스 패리티에러신호(220)로서 승출한다.

어드레스신호버스(13-2)를 사용하여 어드레스데이터의 송수신을 실시한 메모리 및 각종 처리장치는 어드레스패리티에러신호(220)를 체크하여, 송수신이 바르게 행하여졌는지의 여부의 판정을 한다.

한편, 데이터신호체크회로(207)도, 데이터신호버스(14-2)를 끌어들여, 타임슬로트마다 패리티체크를 실시하여, 그 체크결과를 메모리유니트(10) 및 모든 각종 처리장치(12)에, 데이터패리티에러신호(221)로서 송출한다. 데이터신호버스(14-2)를 사용하여 데이터의 송수신을 실시한 메모리 및 각종 처리장치는 데이터패리티에러 신호(221)를 체크해서 송수신이 바르게 행해졌는지의 판정을 한다.

상기 적정송수신의 판정제어방식으로서는 송출된 데이터의 종류에 의해 다음 방식을 생각할 수 있다.

그리고, 상기 방식은 모두 수신측에서 실시되며, 송신측은 특별한 처리를 실시하지 않는다. 예를 들면 프로세서에서 메모리로 정보 전송시에는 메모리는 수신측으로 된다.

상기 방식의 실현방법을 제6도에 의거하여 설명한다.

메모리유니트(10)는 게이트(212),(213)의 동작에 의해, 메모리요구를 레지스터(208)~(211)에 수신한다. 게이트(212)는 동시에 플립플롭(300),(301)을 동작시켜, 각기 어드레스패리티에러 신호의 훼치(fetch) 및 메로리의 기동신호를 출력한다. 또 게이트(213)는 메모리(10)에의 라이트 요구이기 때문에, 데이터패리티에러도, 플립플롭(302)에 세트된다.

기동신호(314)는 예를 들어 메모리 기입(write)시, 메모리어레이(309)에의 데이터기입을 지시한다. 플립플롭(301),(302)의 출력은 게이트(303)에서 논리화가 취해지며, 에러발생시는 게이트(304)에 의해 메모리어레이에의 기동신호(314)가 출력되지 않으며, 처리가 중단된다. 한편, 게이트(305)에 의해 에러발생시에는 요구장치 어드레스를 출력하는 버퍼(306) 및 종료신호 비퍼(307)가 응답버스(15-2)에 출력된다. 종료신호 레지스터(307)에는 에러신호(315)가 송출되고 있기 때문에, 요구장치에는 에러가 발생했다는 취지가 통지된다.

한편 정상 종료시에는 메모리(309)에서 종료신호(316)가 출력되며, 이것에의해, 게이트(305)가 동작하고, 버퍼(306) 및 종료신호 버퍼(307)가 응답버스(15-2)에 출력된다. 또 메모리리이드때는 데이터버퍼(308)도 동작하며, 리이드데이터도 데이터신호버스(14-2)에 출력된다. 이들 데이터는 응답신호체크회로(230), 데이터신호체크회로(207)에서 체크된다.

제어회로(312)에서는 에러발생시에 요구장치 어드레스신호버스(13-2-2)와 자장번호를 비교하고, 일치시에 플립플롭(310),(311)을 세트하는 동작을 한다.

응답패리티에러신호(222), 데이터패리티에러신호(221)는 요구장치 어드레스와 같은 각종 처리장치(12)에 있어서, 제어회로(312)가 동작하는 것으로, 플립플롭(310),(311)에 세트되며, 세트된 내용은 종료신호 레지스터(313)으로 에러정보안에 가해진다.

이것에 의해, 버스상의 에러정보를 모순없이 요구장치에 전달할 수 있게 된다.

이와같이, 본원 발명에 의하면, 데이터전송의 종류에 의해, 사용하는 버스만을 점유하기 때문에, 다른 우선레벨이 낮은 장치로부터는 점유되어 있지 않은 버스를 사용하여 데이터전송을 할 수 있으며 버스의 드루우푸트를 향상시킬 수 있다.

Claims

최소한 1개의 기억장치(10)와, 복수의 처리장치(12)와, 이 기억장치와 상기 처리장치간에 접속되며 이들 장치간에서 데이터전송하는 최소한 1개의 어드레스버스(13), 데이터버스(14)와 응답버스(15)를 포함하는 동기 공통버스수단과, 상기 공통버스수단의사용을 제어하기 위하여 상기 처리장치(12)와 상기 기억장치(10)의 각각에 버스제어수단(17)이 설치되어 있으며, 상기 공통버스수단은 상기 어드레스버스, 상기 데이터버스 및 상기 응답버스와 결합하여, 상기 공통버스수단의 버스사용을 요구하기 위하여 상기 기억장치와 상기 각 처리장치에 접속된 버스요구제어선(13-1,14-1,15-1)을 포함하며, 상기 버스요구제어선을 통하여 수신된 버스상황신호(103-105)와 선정수단이 설치되는 기억장치나 처리장치에서 발생되는 버스요구신호(130-132)에 대응하는 선정수단(109~111)이 설치되는 기억장치나 처리장치에 의해 상기 공통버스 수단의 1개의 이상의 버스사용을 제어하기 위하여 상기 별개적인 버스요구제어선에 접속된 선정수단(117~120)을 상기 각 버스제어수단(17)이 포함하며, 따라서 상기 수납된 버스상황신호가 표시한대로 상기 버스가 사용되지 않을 때 데이터 리드요청은 어드레스버스(13)를 통해서만 전송되며, 데이터 라이트요청은 어드레스버스(13)와 데이터버스(14)를 통해서 전송되며, 리드응답은 데이터버스(14)와 응답버스(15)를 통해서 전송되며, 라이트응답은 응답버스(15)만을 통해서 전송되며, 그리하여 기억장치(10)나 처리장치(12)에 의해 사용되지 않으면 상기 기억장치(10)와 상기 처리장치(12)는 상기 어드레스버스, 상기 데이터버스 및 상기 응답버스를 별개적으로 선정하며, 리드, 라이트 및 응답 동작을 위하여 1개 이상의 처리장치 또는 상기 기억장치가 상기 공통버스수단의 상이한 버스를 동시에 사용할 수 있도록 허용하는 데이터 어드레스 및 응답신호를 전달할 수 있도록 한 데이터전송장치.
제1항에 있어서, 각 버스제어수단은 공통 버스수단에 접속된 기억장치 및 처리장치에 상기 어드레스버스, 상기 데이터버스 및 상기 응답버스의 이용도를 표시하는 상기 버스현황신호로서 역할을 하는 선정요구신호를 상기 버스요구제어선에게 출력하는 요구신호발생수단(113~116,133~135)을 포함하며, 상기 선정수단은 상기 선정요구신호에 따라 선정수단이 설치된 기억장치 또는 처리장치로부터 데이터를 버스에 적용할 수 있게하는 허가신호를 발생하는 허가수단(117~120,121~126)을 포함하고 있으며, 상기 요구신호발생수단은 데이터 라이트요구를 위하여 어드레스버스 요구신호와 데이터버스 요구신호를 동시에 출력하며, 또한 데이터 리드요구를 위하여 어드레스버스 요구신호만을출 력하는 수단을 포함하는 데이터 전송장치.
제1항 또는 제2항에 있어서, 상기 버스제어수단의 상기 요구신호발생수단은 데이터 라이트동작에 응답하기 위한 응답버스요구신호 만을 대응하는 버스요구제어선에 출력하고 데이타 리드동작에 응답하기 위한 응답버스요구신호와 데이터버스 요구신호를 출력하는 응답버스 요구신호발생수단을 포함하는 데이터 전송장치.
제1항에 있어서, 상기 멀티프로세서 시스템의 상기 기억장치와 상기 처리장치는 버스선정제어 사이클과 데이터 전송사이클을 갖고 동작하며, 상기 기억장치와 상기 처리장치는 제1의 동작사이클로 버스선정제어를 실행하며, 다음의 동작하이클로 데이터전송을 하는 버스를 선정하는데 성공한 버스요구자치는 데이터전송을 실행하며, 그 데이터전송중에 다음의 데이터전송을 위하여 버스선정제어를 다른 요구장치가 실행할 수 있도록 하고, 그것에 의해 동일 동작사이클중에 병행처리를 가능하도록 한 데이터전송장치.
제1항에 있어서, 상기 어드레스버스, 상기 데이터버스 및 상기 응답버스는 각각의 버스상의 전송에러를 검출하기 위한 공통의 버스 모니터수단(11)을 가지며, 이 버스 모니터수단은 전송에러를 검출했을 경우 최소한 데이터전송중의 기억장치나 처리장치에 대해 에러정보를 소울하는 수단을 가지는 데이터전송장치.
제1항에 있어서, 각 처리장치에 의한 버스사용 빈도에 따라 버스요구제어선을 상기 처리장치에 연결시키는 인터페이스수단(150)을 구비하고 있는 데이터전송장치.
최소한 1개의 기억장치(10)와, 복수의 처리장치(12)와, 그리고 상기 기억장치와 상기 처리장치 사이 및 상기 처리장치 사이에서 데이터리드 및 데이터 라이트동작을 하는 동안 어드레스전달, 데이터 및 응답신호를 실행하기 위해 상기 장치사이에 접속된 최소한 1개의 어드레스버스(13), 데이터버스(14) 및 응답버스(15)를 포함하는 동기 공통버스수단과, 상기 공통 버스수단의 개별적 버스의 사용을 요구하기 위하여 상기 기억장치와 상기 처리장치에 접속된 버스요구제어선(13-1,14-1,15-1)이 설치되어 있으며, 상기각 버스요구제어선에 출력하는 요구신호발생수단(113~116,133~135)을 포함하며, 상기 기억장치 및 상기 각 처리장치는 어드레스, 데이터 및 응답신호를 개별적으로 격납하기 위한 격납수단(127~129)과 버스제어수단(17)을 포함하며, 이 버스제어수단은 이 수단이 설치되어 있는 기억장치나 처리장치에서 출력된 내부선요구신호와 상기 격납수단으로부터의 신호를 상기 선정된 버스에 적용할 수 있도록 상기 버스요구제어선(13-1,14-1,15-1)에 선정요구신호를 나타내게 하든지 또는 나타나게 하지 않음으로서 표시되는 바와 같은 상기 공통 버스수단의 선정된 버스를 사용하는 이용도에 따르며, 상기 버스의 이용도에 기준한 리드 및 라이트동작을 위하여 1개이상의 처리장치나 기억장치가 상기 공통 버스수단의 상이한 버스를 동시에 사용할 수 있도록 하는 데이터전송장치.
제1항에 있어서, 데이터버스와 응답버스를 개별적으로 요구하기 위하여 상기 기억장치가 버스요구 제어선에 접속되며, 각 상기 처리장치가 어드레스버스를 요구하기 위하여 그리고 데이터버스와 응답버스를 요구하기 위하여 버스요구제어선에 접속되며, 데이터 라이트 또는 리드요구에 대한 어드레스버스 요구 신호로서 각각 어드레스버스, 데이터버스 및 응답버스 요구신호를 상기 처리장치가 출력하며, 라이트 또는 리드요구에 대한 응답요구시, 상기 기억장치는 응답버스요구신호 또는 응답버스 및 데이터버스 요구신호를 출력하며, 상기 처리장치가 리드요구에 대한 응답요구시 데이터버스 및 응답버스 요구신호를 출력하는 데이터전송장치.
제7항에 잇어서, 각 버스제어수단은 상기 고통 버스수단의 개별적 버스의 이용도를 표시하는 것으로서 상기 버스요구제어선에 선정요구신호가 없는 가를 검출하기 위한 상기 버스요구제어선에 접속된 버스상황결정수단과, 상기 내부선정요구신호에 의해 요구되는 상기 공통 버스수단의 버스에 격납된 신호를 상기 격납장치가 적용할 수 있도록 송출제어신호를 발생케하는 버스제어수단이 설치되어 있는 기억장치나 처리장치에서 출력되는 상기 버스상황결정수단과 상기 내부선정요구신호에 대응하는 선정수단으로 이루어지는 데이터전송장치.
제7항 또는 제9항에 있어서, 상기 처리장치는 상기 공통 버스수단의 1개이상의 버스의 사용을 요구하는 각 데이터리드 및 데이터 라이트동작을 지정하는 개별적 요구신호를 제공하는 수단을 포함하며, 상기 요구신호발생수단은 개별적 요구신호에 의해 지정된 데이터리드 또는 데이터 라이트동작을 위하여 요구되는 공통 버스수단의 버스에 대한 사용요구를 표시하기 위하여 선정요구신호를 상기 버스요구제어선에 적용하도록 상기 개별적 요구신호에 대응하는 번역수단을 포함하는 데이터전송장치.
제10항에 있어서, 각 처리장치의 격납수단은 각각 상기 어드레스버스, 상기 데이터버스 및 상기 응답버스에 접속된 어드레스레지스터, 데이터레지스터 및 응답레지스터를 포함하며, 상기 선정수단은 상기 번역수단으로부터 수신한 선정요구신호에 따라 격납된 신호를 상기 공통 버스수단의 상기 각 버스에 적용하도록 상기 송출제어신호를 상기 어드레스레지스터, 상기 데이터레지스터 및 상기 응답레지스터에 적용하게 하는 수완을 포함하는 데이터전송장치.
제7항에 있어서, 상기 공통 버스수단의 각 상기버스를 위하여 각 버스요구제어선이 설치되는 데이터전송장치.