KR870005516A - 검사회로를 갖는 반도치 집적회로 장치 - Google Patents

검사회로를 갖는 반도치 집적회로 장치 Download PDF

Info

Publication number
KR870005516A
KR870005516A KR860009810A KR860009810A KR870005516A KR 870005516 A KR870005516 A KR 870005516A KR 860009810 A KR860009810 A KR 860009810A KR 860009810 A KR860009810 A KR 860009810A KR 870005516 A KR870005516 A KR 870005516A
Authority
KR
South Korea
Prior art keywords
circuit
inspection
gate
basic gate
basic
Prior art date
Application number
KR860009810A
Other languages
English (en)
Other versions
KR900006048B1 (ko
Inventor
데쯔 다니자와
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60258469A external-priority patent/JP2557833B2/ja
Priority claimed from JP60258472A external-priority patent/JPS62229867A/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼 가이샤 filed Critical 야마모도 다꾸마
Publication of KR870005516A publication Critical patent/KR870005516A/ko
Application granted granted Critical
Publication of KR900006048B1 publication Critical patent/KR900006048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

검사회로를 갖는 반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 검사회로를 갖는 게이트 어레이 LSI의 개략 개통도,
제2도는 본 발명의 일실시예에 의한 개략 개통도,
제3도는 본 발명의 다른 실시예에 의한 개략부분 개통도,
제4도는 제3도에 도시된 제2의 실시예를 설명하기 위한 개략 개통도.

Claims (14)

  1. 매트릭스상으로 배열된 다수의 기본 게이트 셀들과, 논리회로를 구성하기 위해 상기 기본 게이트 셀들간에 연결되는 배선수단과, 그리고
    기본 게이트 셀들간의 연결상태와 각 게이트 셀의 동작상태를 검사하기 위한 회로로서, 로우 방향으로 상기 기본 게이트 셀들을 따라 제공되는 다수의 로우선택 배선들을 갖는 검사입력 수단과, 컬럼방향으로 상기 기본 게이트 셀들을 따라 제공된 다수의 컬럼선택 배선들과, 상기 로우와 컬럼 선택 배선들에 의해 임의로 선택된 상기 기본 게이트 셀에 입력신호를 걸어주기 위한 상기 기본 게이트 셀의 입력부에 연결된 억세스 수단과, 그리고 로우방향으로 상기 기본 게이트 셀들을 따라 제공되는 다수의 탐지배선들과 상기 기본 게이트셀과 상기 탐지 배선간에 연결되는 스위칭 수단을 갖는 검사검출 수단으로 구성되는 검사회로를 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  2. 제1항에서, 상기 검사회로는 상기 로우선택 배선들중 어느 것을 선택하기 위해 상기 로우 선택 배선들에 동작가능하게 연결되는 로우 선택 수단과, 상기 컬럼 선택 배선들의 모든 것을 선택하기 위해 상기 컬럼선택 배선들에 동작 가능하게 연결되는 컬럼 선택수단과, 그리고 상기 탐지기 배선들의 레벨들을 레출하기 위해 상기 탐지기 배선들에 동작 가능하게 연결되는 탐지기 수단을 더 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  3. 제1항에서, 상기 검사입력수단은 상기 추가 로우 선택 배선에 동작 가능하게 연결되는 상기 기본게이트 셀들을 따라 로우방향으로 제공되는 다수의 추가 로우 선택 배선들과, 상기 추가 컬럼 선택 배선에 동작가능하게 연결되는 상기 기본 게이트 셀들을 따라 컬럼방향으로 제공되는 다수의 추가 컬럼 선택배선들과, 그리고 상기 추가 로우 선택 배선과 상기 추가 컬럼 선택 배선에 연결되는 입력단자들과 상기 게이트 셀에 연결되는 출력단자를 갖는 추가 억세스 수단을 더 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  4. 제1항에서 상기 기본 게이트 셀은 NAND게이트 또는 NOR게이트 회로를 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  5. 제1 또는 4항에서, 상기억세스 수단은 상기 NAND게이트 회로내의 입력 멀티-에미터 트랜지스터의 적어도 한 에미터에 의해 구성되는 검사회로를 갖는 반도체 집적회로 장치.
  6. 제1,4 또는 5항에서, 상기 억세스 수단은 상기 NAND게이트 회로내의 상기 입력 멀티-에미터 트랜지스터의 베이스에 연결되는 적어도 하나의 다이오드에 의해 구성되는 검사회로를 갖는 반도체 집적회로 장치.
  7. 제1 또는 4항에서, 상기 억세스 수단은 상기 NAND게이트 회로내의 입력 PNP-형 트랜지스터의 적어도 한 베이스에 의해 구성되는 검사회로를 갖는반도체 집적회로 장치.
  8. 제1항에서, 상기 스위칭 수단은 다이오드를 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  9. 제1항에서, 상기 스위칭 수단은 트랜지스터를 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  10. 제3 또는 4항에서, 상기 추가 억세스 수단은 상기 NAND게이트 회로에 연결되는 멀티-콜렉터트랜지스터의 한 베이스에 의해 구성되는 검사회로를 갖는 반도체 집적회로 장치.
  11. 제1항에서, 상기 억세스 수단은 동작 가능 상태로 상기 기본 게이트 셀을 세트할 수 있는 검사회로를 갖는 반도체 집적회로 장치.
  12. 제3항에서, 상기 추가 억세스 수단은 상기 기본 게이트 셀의 출력을 저 또는 고레벨로 즉, NAND게이트가 사용될 때 레벨을 저로 또는 NOR게이트가 사용될때 레벨을 고로 강제로 세트할 수 있으며 또한 상기 탐지기 배선으로부터 비연결될 수 있는 검사회로를 갖는 반도체 집적회로 장치.
  13. 매트릭스상으로 배열되는 다수의 기본 게이트셀들과, 논리회로를 구성하도록 상기 기본 게이트 셀들간에 연결되는 수단으로서,컬럼 방향을 따라 제공되는 기본 게이트 셀들간의 상호연결을 금지시키도록배열되는 배선수단과, 그리고
    기본 게이트 셀들간의 연결상태와 각 게이트셀의 동작상태를 검사하기 위한 수단으로서, 컬럼방향으로 상기 기본 게이트 셀들을 따라 제공되는 다수의 컬럼 선택 배선들과, 상기 컬럼 선택 배선들에 의해 임의로 선택된 상기 기본 게이트 셀에 입력신호를 걸어주기 위해 상기 기본 게이트 셀의 입력부에 연결되는 억세스 수단을 갖는 검사입력 수단과, 로우 방향으로 상기 기본 게이트 셀들을 따라 제공되는 다수의 탐지 배선들과, 상기 기본 게이트 셀과 상기 탐지배선 사이에 연결되는 스위칭 수단을 갖는 검사 검출수단으로 구성되는 검사회로를 포함하는 검사회로를 갖는 반도체 집적회로 장치.
  14. 제13항에서, 상기 검사회로는 상기 컬럼 선택 배선들중 어느 것을 선택하기 위해 상기 컬럼선택 배선들에 동작 가능하게 연결되는 컬럼 선택 수단과, 상기 탐지 배선의 레벨을 검출하기 위해 상기 탐지배선들에 동작가능하게 연결되는 탐지 수단을 더 포함하는 검사회로를 갖는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860009810A 1985-11-20 1986-11-20 검사회로를 갖는 반도체 집적회로 장치 KR900006048B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP60-258469 1985-11-20
JP60258469A JP2557833B2 (ja) 1985-11-20 1985-11-20 試験回路を有する半導体集積回路装置及びその試験方法
JP60258472A JPS62229867A (ja) 1985-11-20 1985-11-20 試験回路を有する半導体集積回路装置
JP60-258472 1985-11-20

Publications (2)

Publication Number Publication Date
KR870005516A true KR870005516A (ko) 1987-06-09
KR900006048B1 KR900006048B1 (ko) 1990-08-20

Family

ID=26543690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009810A KR900006048B1 (ko) 1985-11-20 1986-11-20 검사회로를 갖는 반도체 집적회로 장치

Country Status (4)

Country Link
US (1) US4739250A (ko)
EP (1) EP0223714B1 (ko)
KR (1) KR900006048B1 (ko)
DE (1) DE3689031T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868823B1 (en) * 1984-08-31 1999-07-06 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
US4749947A (en) * 1986-03-10 1988-06-07 Cross-Check Systems, Inc. Grid-based, "cross-check" test structure for testing integrated circuits
JPS63217821A (ja) * 1987-03-06 1988-09-09 Toshiba Corp 半導体集積回路
US5065090A (en) * 1988-07-13 1991-11-12 Cross-Check Technology, Inc. Method for testing integrated circuits having a grid-based, "cross-check" te
US4937826A (en) * 1988-09-09 1990-06-26 Crosscheck Technology, Inc. Method and apparatus for sensing defects in integrated circuit elements
GB8827629D0 (en) * 1988-11-25 1988-12-29 Lsi Logic Europ Testing of analogue circuits
GB2253710B (en) * 1989-09-23 1993-08-25 Univ Edinburgh Test circuit
GB8921561D0 (en) * 1989-09-23 1989-11-08 Univ Edinburgh Designs and procedures for testing integrated circuits containing sensor arrays
DE69027828T2 (de) * 1989-10-13 1996-11-21 Fujitsu Ltd Integrierte Halbleiter-Schaltungs-Vorrichtungen
JP2612618B2 (ja) * 1989-10-13 1997-05-21 富士通株式会社 半導体集積回路装置
JPH03270251A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体集積回路装置
US5157627A (en) * 1990-07-17 1992-10-20 Crosscheck Technology, Inc. Method and apparatus for setting desired signal level on storage element
EP0469809A3 (en) * 1990-07-30 1992-07-01 Fujitsu Limited Integrated circuit arrangement suitable for testing cells arranged in rows and columns
US5199035A (en) * 1990-10-01 1993-03-30 Motorola, Inc. Logic circuit for reliability and yield enhancement
US5179534A (en) * 1990-10-23 1993-01-12 Crosscheck Technology, Inc. Method and apparatus for setting desired logic state at internal point of a select storage element
US5230001A (en) * 1991-03-08 1993-07-20 Crosscheck Technology, Inc. Method for testing a sequential circuit by splicing test vectors into sequential test pattern
US5206862A (en) * 1991-03-08 1993-04-27 Crosscheck Technology, Inc. Method and apparatus for locally deriving test signals from previous response signals
US5872448A (en) * 1991-06-18 1999-02-16 Lightspeed Semiconductor Corporation Integrated circuit architecture having an array of test cells providing full controlability for automatic circuit verification
JP2884847B2 (ja) * 1991-10-03 1999-04-19 三菱電機株式会社 故障検出機能を備えた半導体集積回路装置の製造方法
US5530814A (en) * 1991-10-30 1996-06-25 I-Cube, Inc. Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports
US5347519A (en) * 1991-12-03 1994-09-13 Crosspoint Solutions Inc. Preprogramming testing in a field programmable gate array
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5495486A (en) * 1992-08-11 1996-02-27 Crosscheck Technology, Inc. Method and apparatus for testing integrated circuits
CH688425A5 (fr) * 1993-05-24 1997-09-15 Suisse Electronique Microtech Circuit électronique organisé en réseau matriciel de cellules.
JPH07159496A (ja) * 1993-10-12 1995-06-23 At & T Global Inf Solutions Internatl Inc 集積回路の検査のための装置及びその方法
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
US6108804A (en) * 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958110A (en) * 1974-12-18 1976-05-18 Ibm Corporation Logic array with testing circuitry
JPH07119789B2 (ja) * 1983-02-04 1995-12-20 株式会社日立製作所 半導体集積回路装置及びその診断方法
US4499579A (en) * 1983-03-10 1985-02-12 Honeywell Information Systems Inc. Programmable logic array with dynamic test capability in the unprogrammed state
JPS6088370A (ja) * 1983-10-20 1985-05-18 Toshiba Corp 論理回路
JPH073865B2 (ja) * 1984-08-07 1995-01-18 富士通株式会社 半導体集積回路及び半導体集積回路の試験方法

Also Published As

Publication number Publication date
US4739250A (en) 1988-04-19
EP0223714A2 (en) 1987-05-27
DE3689031D1 (de) 1993-10-21
DE3689031T2 (de) 1994-01-27
KR900006048B1 (ko) 1990-08-20
EP0223714A3 (en) 1988-09-14
EP0223714B1 (en) 1993-09-15

Similar Documents

Publication Publication Date Title
KR870005516A (ko) 검사회로를 갖는 반도치 집적회로 장치
US3849872A (en) Contacting integrated circuit chip terminal through the wafer kerf
KR910000738B1 (ko) 동작 테스트실행에 적합한 반도체 집적회로
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR840007326A (ko) 반도체 직접회로
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
KR930006725A (ko) 반도체 기억장치
KR930020695A (ko) 반도체 기억장치
KR920013653A (ko) 반도체 기억장치
US4429388A (en) Field programmable device with internal dynamic test circuit
JPH073865B2 (ja) 半導体集積回路及び半導体集積回路の試験方法
KR930006736A (ko) 반도체 기억장치
EP0084260A1 (en) Semiconductor integrated-circuit device with test circuit
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR900019050A (ko) 반도체 집적회로 장치
KR970067370A (ko) Rom 셀의 어레이를 구비한 단일-칩 기억 장치
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR890015270A (ko) 반도체메모리장치
KR860009425A (ko) 다이오드 매트릭스형 디코오더와 여분형태를 갖는 반도체 메모리장치
KR920013654A (ko) 반도체 장치
KR860006875A (ko) 반도체 장치
KR850008239A (ko) 반도체 기억장치
US4757218A (en) Semiconductor IC device with word lines shielded from voltage changes in adjacent lines
US3795860A (en) Network tester employing latched test switching units
KR970017693A (ko) 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970812

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee