KR870001477Y1 - Continuous correction circuit of video signal - Google Patents
Continuous correction circuit of video signal Download PDFInfo
- Publication number
- KR870001477Y1 KR870001477Y1 KR2019840012026U KR840012026U KR870001477Y1 KR 870001477 Y1 KR870001477 Y1 KR 870001477Y1 KR 2019840012026 U KR2019840012026 U KR 2019840012026U KR 840012026 U KR840012026 U KR 840012026U KR 870001477 Y1 KR870001477 Y1 KR 870001477Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- video
- video signal
- transistor
- switching switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
- G11B20/10231—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein an asynchronous, free-running clock is used; Interpolation of sampled signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 비데오 보정신호 파형도.1 is a waveform diagram of a conventional video correction signal.
제2도는 본 고안의 비데오 보정신호 파형도.2 is a video correction signal waveform diagram of the present invention.
제3도는 본 고안의 회로도.3 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 저역필터 20 : 1H 지연회로10: low pass filter 20: 1H delay circuit
C1: 직류차단용 콘덴서C 1 : DC blocking capacitor
Sw1, Sw2: 비데오 입력절환스위치(아날로그스위치)Sw 1 , Sw 2 : Video input switch (analog switch)
Q1,Q2: 버퍼용 트랜지스터 Q3: 임피던스 매칭용 트랜지스터Q 1, Q 2 : buffer transistor Q 3 : impedance matching transistor
R1, R2…R10: 저항 C1, C2, C3, C4: 콘덴서R 1 , R 2 . R 10 : resistor C 1 , C 2 , C 3 , C 4 : condenser
본 고안은 인가되는 비데오 신호를 일정시간(1H : 하나의 라인) 연속지연시켜 누락된 라인 신호를 대체할 수 있게 비데오 신호의 연속 보정회로에 관한 것이다. VTR(Video Tape Recorder) 또는 VDP(Video Disk Player)등에서 헤드 드럼과 같은 회전기를 이용한 비데오 신호의 재생장치에 있어서 녹화된 비데오 신호를 재생할 때에 디스크나 테이프상의 먼지 내지 흠집등에 의하여 비데오 신호가 부분적으로 누락되는 경우가 많이 발생하게 된다. 따라서 누락된 비데오 신호를 재생하기 위하여 디지탈 변조방식을 이용하여 비데오 보정신호(DROP OUT-PULSE)를 발생시키는 방법들이 제안되었으며 종래에도 지연소자(1H DELAY)를 사용하여 인가되는 영상신호를 한라인 지연시켜 비데오 보정신호가 발생되게 하는 방식을 사용하여 보정 기간이 1H이내에서는 영상 신호의 보정을 가능하게 하였으나, 비데오 신호의 누락이 1H 이상 연속적으로 길어지는 경우에는 연속적인 영상 신호를 보정할 수가 없는 것이었다. 본 고안은 이와같은 점을 감안하여 비데오 보정 신호가 인가될 때에 2H 이상 연속 보정을 행하게 하여 재생 화면의 동기안정 및 노이즈를 감소시킬 수 있게 한 것으로 정상적인 비데오 입력 신호가 인가될 경우에는 그대로 출력되게 구성하고 누락된 비데오 신호가 인가될 경우에는 비데오 보정신호(DOC)에 의하여 비데오 입력절환 스위치가 절환되게 하여 1H 지연된 비데오 신호가 출력되게 하는 동시에 1H 지연된 비데오 신호가 지연회로에 재차 인가되게 구성하여 1H 이상 누락된 라인의 화상 신호를 연속 보정할 수 있게 한 것이다.The present invention relates to a continuous correction circuit of a video signal so as to replace a missing line signal by continuously delaying an applied video signal for a predetermined time (1H: one line). Video signals are partially lost due to dust or scratches on disks or tapes when playing back recorded video signals in a video signal playback device using a rotating machine such as a head drum in a VTR (Video Tape Recorder) or VDP (Video Disk Player). There will be many cases. Therefore, a method of generating a video correction signal (DROP OUT-PULSE) by using a digital modulation method for reproducing a missing video signal has been proposed, and conventionally delays an image signal applied by using a delay element (1H delay). By using a method of generating a video correction signal, the video signal can be corrected within the correction period of less than 1H. However, if the video signal is continuously missing for more than 1H, the continuous video signal cannot be corrected. . In view of the above, the present invention allows continuous correction of 2H or more when a video correction signal is applied to reduce synchronous stability and noise of a playback screen, and is output as it is when a normal video input signal is applied. When the missing video signal is applied, the video input switching switch is switched by the video correction signal to output the 1H delayed video signal, and the 1H delayed video signal is applied to the delay circuit again. It is possible to continuously correct image signals of missing lines.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 종래의 비데오 보정신호 파형도로서 재생 영상신호(A)중에 사선으로 줄친부분에 화상 누락부분이 발생하게 되면 이 누락부분에 따라 비데오 보정신호(B)가 고정위 상태 신호로서 발생되고 이신호에 따라 1H 지연된 영상신호(C)가 출력되며 1H 기간이내에서만 보정된 영상신호(D)가 얻어지는 것을 나타내고 있다. 제2도는 본 고안의 비데오 보정신호 파형도로서 화상누락부분에 따라 비데오 보정신호(B)가 발생되면 이 신호에 따라 누락된 부분의 전 화상을 1H 지연시키도록 1H 지연된 영상신호(C)를 얻도록 하여 보정된 영상신호(D)에서 연속적으로 누락된 부분이 보정되는 것을 알 수 있다.FIG. 1 is a waveform diagram of a conventional video correction signal. When an image missing portion occurs in a diagonal line in the reproduced video signal A, the video correction signal B is generated as a fixed-position signal according to the missing portion. 1H delayed video signal C is outputted, and the corrected video signal D is obtained only within the 1H period. 2 is a video correction signal waveform diagram of the present invention, when a video correction signal B is generated according to an image missing portion, a 1H delayed image signal C is obtained so as to delay 1H all images of the missing portion according to this signal. It can be seen that the portions continuously missing from the corrected video signal D are corrected.
제3도는 본 고안의 회로도로서 비데오 신호 입력단자(V1)에 콘덴서(C1) 및 저항(R1)을 연결하여 인덕턴스 코일(L)를 통하여 버퍼용 트랜지스터(Q1)를 구동시키도록 구성하며, 비데오 보정신호(DOC 펄스)가 인가되는 입력단자(S1)에는 비데오 입력절환스위치(Sw1)(Sw2)를 연결 구성하여 버퍼용 트랜지스터(Q4)로 영상신호가 출력되게 구성하고, 버퍼용 트랜지스터(Q1)에 비데오 입력 절환스위치(Sw1)를 통하여 저항(R3)(R4), 콘덴서(C2)(C3)(C4), 인덕턴스(L1)로 구성된 저역필터(10)에서 1H 지연회로(20)와 버퍼용 트랜지스터(Q2)를 통하여 임피던스 매칭용 트랜지스터(Q3)에 연결 구성한 후 비데오입력절환 스위치(Sw2)와 연결되도록 구성한 것으로 비데오 보정 신호에 따라 비데오 입력 절환스위치(Sw1)가 연동되도록 하여 재생 화면을 바로 전 라인의 영상 신호로써 보정할 수 있게 구성시켜 된 것이다.FIG. 3 is a circuit diagram of the present invention, which is configured to drive a capacitor transistor Q 1 through an inductance coil L by connecting a capacitor C 1 and a resistor R 1 to a video signal input terminal V 1 . A video input switching switch Sw 1 (Sw 2 ) is connected to an input terminal S 1 to which a video correction signal (DOC pulse) is applied to output an image signal to the buffer transistor Q 4 . And a resistor (R 3 ) (R 4 ), a capacitor (C 2 ) (C 3 ) (C 4 ), and an inductance (L 1 ) through a video input switching switch (Sw 1 ) to the buffer transistor (Q 1 ). The low pass filter 10 is configured to be connected to the impedance matching transistor Q 3 through the 1H delay circuit 20 and the buffer transistor Q 2 and then to be connected to the video input switching switch Sw 2 . The video input switch (Sw 1 ) is linked to It is designed to be corrected with an image signal.
이와 같이 구성된 본 고안에서 정상적인 비데오 신호가 입력단자(V1)로 인가될 때에는 입력단자(V1)로 인가되는 비데오 보정신호가 저전위 상태로서 절환스위치(Sw1)(Sw2)는 실선과 같이 접속되고, 입력단자(V1)로 인가되는 재생영상 신호는 버퍼용 트랜지스터(Q1)의 에미터측과 저항(R2)을 통하여 절환스위치(Sw2)에 인가되어 트랜지스터(Q4)를 도통시키므로 출력단자(V2)로 정상적인 재생 영상신호를 출력하게 된다. 또한 절환스위치(Sw1)를 통하여 인가되는 재생 영상신호는 저항(R3)(R4), 콘덴서(C2)(C3)(C4), 인덕턴스(L1)로 구성된 저역필터(10)에서 색신호 성분을 제거하고 명암 신호만 1H 지연회로(20)를 통하여 일정시간지연(63.5 μs : 1H)시킨 후 버퍼용 트랜지스터(Q2) 및 임피던스 매칭용 트랜지스터(Q3)를 통하여 절환스위치(Sw2)로 인가되나 정상적인 비데오 신호 입력시에는 절환스위치(Sw2)가 차단되어 지연된 라인 신호가 트랜지스터(Q4)에 인가되지 못하게 된다.When the normal video signal is applied to the input terminal V 1 in the present invention configured as described above, the video correction signal applied to the input terminal V 1 is in a low potential state, and the switching switch Sw 1 (Sw 2 ) is connected to the solid line. The reproduced video signal connected together and applied to the input terminal V 1 is applied to the switching switch Sw 2 through the emitter side of the buffer transistor Q 1 and the resistor R 2 to supply the transistor Q 4 . Since conduction is conducted, a normal playback video signal is output to the output terminal V 2 . Also, the reproduced video signal applied through the switching switch Sw 1 includes a low pass filter 10 including a resistor R 3 , R 4 , a capacitor C 2 , C 3 , C 4 , and an inductance L 1 . ), The color signal component is removed, and only the contrast signal is delayed for a predetermined time (63.5 μs: 1H) through the 1H delay circuit 20, and then the switch is switched through the buffer transistor Q 2 and the impedance matching transistor Q 3 . Sw 2 ), but when the normal video signal is input, the switching switch Sw 2 is cut off so that the delayed line signal is not applied to the transistor Q 4 .
이와 같은 상태에서 영상 신호가 누락되는 비정상적인 신호인가시 비데오 보정신호(DOC펄스)가 입력단자(S1)에 인가되므로 절환스위치(Sw1)(Sw2)는 점선과 같은 위치로 접속되어 입력단자(V1)로 인가되는 재생 영상신호는 차단된다.In this state, when the video signal is missing, the video correction signal DOC pulse is applied to the input terminal S 1 , so that the switching switch Sw 1 (Sw 2 ) is connected to the same position as the dotted line and the input terminal. The reproduced video signal applied to V 1 is cut off.
따라서 트랜지스터(Q1)의 에미터측 출력단자(V2)는 절환스위치(Sw1)(Sw2)가 차단되어 비정상적인 누락신호가 출력할 수 없게 되고, 저역통과 필터(10), 1H 지연회로(20), 버퍼용트랜지스터(Q2)(Q3)로 출력되는 1H 기간만큼 지연된 바로 전 라인의 신호가 점선과 같이 연결된 절환스위치(Sw2)에 인가되어 트랜지스터(Q4)의 에미터측 출력단자(V2)로 출력되어 바로 전 라인의 영상 신호로 대체할 수 있도록 보정된다. 그리고 1H 이상 비정상적인 비데오 신호가 입력되는 경우 절환 스위치가 점선과 같이 연속적으로 연결되어 있어 트랜지스터(Q4)의 에미터측 출력단자(V2)로 출력되는 동시에 점과 같이 연결된 절환스위치(Sw1)로 궤환되어 반복되는 상기 과정을 되풀이하여 정상적인 라인에 의한 영상 신호로 대체되어 연속적인 보정을 행할 수가 있는 것으로 대개 전 라인과 현재의 라인의 화상차가 거의 없는 점을 감안할 때에 순간적으로 흐르는 화면(1/60초)의 차이를 발견할 수가 없게 되어 해상도의 저하를 방지할 수가 있는 것이다. 즉, 제2(a)도와 같이 각 라인에 화상 누락부분이 발생할 때에 제2(b)도와 같은 비데오 보정신호(DOC펄스)에 의하여 제3도의 절환스위치(Sw1)(Sw2)가 점선과 같이 연결되고 2번 라인의 중간부분에서 생기는 누락부분은 1H 지연된 정상적인 1번 라인 신호가 대체되어 보정되고 3,4,5번도 라인에서 생기는 연속적인 누락 부분은 2번 라인이 연속적으로 반복 지연되어 2번 라인의 영상신호로 대체됨으로써 연속적인 화상을 보정할 수 있게 된다. (제2(d)도) 여기서 저역통과 필터(10)를 사용하여 명암신호(휘도 신호)가 1H 지연회로 (20)에서 지연되게 한 것은 색 신호를 모두 지연시키는 경우 각색에 대하여 생기는 지연시간의 차이등에 의하여 지연회로의 구성이 복잡해지며 순간적으로 흐르는 라인의 화상에서 점(DOT)으로 나타나는 신호에서 커다란 지장을 초래하지 않게 된다. 그리고 입출력 버퍼용 트랜지스터(Q2)(Q3)에서 PNP트랜지스터(Q3)의 베이스측을 접지시켜 에미터측에 나타나는 신호가 항상 콜렉터측으로 흐르도록 한 것은 후단에 절환스위치(Sw1)(Sw2)가 접속되므로 저임피던스가 되게 하여 절환스위치 절환시 생기는 오동작을 방지하게 된다.Therefore, the emitter side output terminal V 2 of the transistor Q 1 is blocked by the switching switch Sw 1 (Sw 2 ) so that an abnormal missing signal cannot be output, and the low pass filter 10 and the 1H delay circuit ( 20), the signal of the immediately preceding line delayed by the 1H period output to the buffer transistor Q 2 (Q 3 ) is applied to the switching switch Sw 2 connected like a dotted line to emitter side output terminal of the transistor Q 4 . It is output as (V 2 ) and is corrected so that it can be replaced with the video signal of the previous line. When an abnormal video signal is inputted for more than 1H, the changeover switch is continuously connected as shown by the dotted line, so that it is output to the emitter side output terminal (V 2 ) of the transistor Q 4 and at the same time, the changeover switch (Sw 1 ) connected with the dot It is possible to perform continuous correction by repeating the above-described repeated and repeated process and replacing the video signal by a normal line. The screen which flows instantaneously when considering that there is almost no image difference between all lines and the current line. The difference of seconds) can not be found and the resolution can be prevented. That is, when an image missing portion occurs in each line as shown in FIG. 2 (a), the switching switch Sw 1 (Sw 2 ) shown in FIG. The missing part in the middle of line 2 is corrected by replacing the normal line 1 signal delayed by 1H, and the continuous missing part in line 3, 4, and 5 is also repeatedly delayed in line 2 It is possible to correct the continuous image by replacing the video signal of line 1. 2 (d) Here, the use of the low pass filter 10 to cause the contrast signal (luminance signal) to be delayed in the 1H delay circuit 20 means that the delay time that occurs for each color when all the color signals are delayed. Due to the difference, the configuration of the delay circuit is complicated, and it does not cause a big trouble in the signal appearing as a dot (DOT) in the image of the instantaneously flowing line. And input-output buffer transistor (Q 2) (Q 3) in the PNP transistor (Q 3) by grounding the base-side emitter teocheuk signal is not always change-over switch at the rear end a to flow toward the collector appears in the for (Sw 1) (Sw 2 ) Is connected to make low impedance, and prevents malfunction caused by changeover of changeover switch.
이상에서와 같이 본 고안은 정상적인 비데오 신호가 입력될 때에는 트랜지스터(Q1)에서 비데오 입력절환 스위치(Sw2)를 통하여 트랜지스터(Q2)로 그대로 출력되게 하며 누락된 비데오 신호가 입력될 때에는 비데오 보정 신호에 의하여 비데오 입력 절환스위치(Sw1)(Sw2)가 전환되도록 함으로써 저역 필터(10)와 지연회로(20)를 1H 지연된 비데오 신호가 트랜지스터(Q4)로 출력되는 동시에 1H 지연된 비데오 신호를 재입력시켜 연속적으로 보정을 행할 수 있게 하여 비정상적인 비데오 신호가 2개 이상 연속되더라도 화면의 동기불안정 및 흑백노이즈가 발생하는 현상을 제거할 수 있는 비데오 신호의 연속보정 회로를 제공할 수가 있는 것이다.As described above, according to the present invention, when a normal video signal is inputted, the transistor Q 1 is outputted as it is to the transistor Q 2 through the video input switching switch Sw 2 , and when a missing video signal is inputted, video correction is performed. By switching the video input switching switch Sw 1 (Sw 2 ) by the signal, the video signal delayed by the 1H delay of the low pass filter 10 and the delay circuit 20 is outputted to the transistor Q 4 and simultaneously the 1H delayed video signal is output. It is possible to provide a continuous correction circuit of a video signal that can be corrected by re-input and continuously corrected so as to eliminate the phenomenon of screen instability and black and white noise even if two or more abnormal video signals are continuous.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840012026U KR870001477Y1 (en) | 1984-11-21 | 1984-11-21 | Continuous correction circuit of video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840012026U KR870001477Y1 (en) | 1984-11-21 | 1984-11-21 | Continuous correction circuit of video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860006622U KR860006622U (en) | 1986-06-21 |
| KR870001477Y1 true KR870001477Y1 (en) | 1987-04-15 |
Family
ID=70161218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019840012026U KR870001477Y1 (en) | 1984-11-21 | 1984-11-21 | Continuous correction circuit of video signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR870001477Y1 (en) |
-
1984
- 1984-11-21 KR KR2019840012026U patent/KR870001477Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR860006622U (en) | 1986-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583479A (en) | Synthetic video signal processor | |
| KR870001477Y1 (en) | Continuous correction circuit of video signal | |
| KR950002653B1 (en) | Apparatus for recording video signal on recording medium | |
| JPH0453100Y2 (en) | ||
| JP2735544B2 (en) | Video signal playback device | |
| JP2627351B2 (en) | Video signal playback device | |
| KR940005013Y1 (en) | High frequency removing cirucit for b/w signal recording and reproducing | |
| JPH05282782A (en) | Magnetic recording and reproducing device | |
| KR900006488Y1 (en) | Resolution compensation circuit of vtr | |
| JP2702250B2 (en) | Magnetic recording / reproducing device | |
| KR100256013B1 (en) | Digital signal processor | |
| KR920002582B1 (en) | Noise removing circuit for picture searching | |
| KR930001327Y1 (en) | Picture quality compensating circuit of vtr | |
| JPH02252385A (en) | Video tape recorder | |
| JP2875642B2 (en) | Magnetic recording / reproducing device | |
| JP3019481B2 (en) | Video signal recording device | |
| JPS5857604A (en) | Reproduction amplifier for video tape recorder | |
| JPS59167801A (en) | Device for recording or recording and reproducing video signal | |
| JPH0463594B2 (en) | ||
| JPS60103559A (en) | Video signal reproducing device | |
| JPS6292596A (en) | Image signal processing circuit | |
| JPH0220180A (en) | Magnetic recording and reproducing device | |
| JPH06195611A (en) | Static image recorder and amplifier circuit | |
| JPS6232783A (en) | Magnetic picture recording and reproducing device | |
| JPS6115636B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| O031 | Opposition [utility model] | ||
| O121 | Withdrawal of opposition [utility model] | ||
| E701 | Decision to grant or registration of patent right | ||
| O071 | Decision to grant registration after opposition [utility model]: decision to grant registration | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 13 |
|
| EXPY | Expiration of term |