KR870000602B1 - Complex frequency reception circuit - Google Patents

Complex frequency reception circuit Download PDF

Info

Publication number
KR870000602B1
KR870000602B1 KR1019840000662A KR840000662A KR870000602B1 KR 870000602 B1 KR870000602 B1 KR 870000602B1 KR 1019840000662 A KR1019840000662 A KR 1019840000662A KR 840000662 A KR840000662 A KR 840000662A KR 870000602 B1 KR870000602 B1 KR 870000602B1
Authority
KR
South Korea
Prior art keywords
signal
pass filter
complex frequency
low
signals
Prior art date
Application number
KR1019840000662A
Other languages
Korean (ko)
Other versions
KR850006281A (en
Inventor
신현정
Original Assignee
금성통신주식회사
이재연, 하인츠 디터 케루트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신주식회사, 이재연, 하인츠 디터 케루트 filed Critical 금성통신주식회사
Priority to KR1019840000662A priority Critical patent/KR870000602B1/en
Publication of KR850006281A publication Critical patent/KR850006281A/en
Application granted granted Critical
Publication of KR870000602B1 publication Critical patent/KR870000602B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/26—Devices for calling a subscriber
    • H04M1/30—Devices which can set up and transmit only one digit at a time
    • H04M1/50—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

D.T.M.F. receiver circuit receives complex frequency signals from private electronic exchanger, district exchanger, etc, and converts the signals to digital signals. Complex frequency signals first pass line interface circuits and are rectified to make sinusoidal wave through low pass filter and high pass filter, being transformed into square wave by via of comparator. This squarewave is applied to single chip micro-processor which generates digital control signal. The construction of micron-processor is of code conversion latch, digital dector, micron-processor soft.

Description

복합주파수 수신회로Complex frequency receiving circuit

제1도는 본 발명의 복합주파수 수신회로의 기능상태를 나타내는 블록도.1 is a block diagram showing a functional state of a complex frequency receiving circuit of the present invention.

제2도는 본 발명의 복합주파수 수신회로도.2 is a complex frequency receiving circuit diagram of the present invention.

제3도는 제2도의 각부파형도.3 is an angular waveform diagram of FIG.

제4도는 종래 복합주파수 발생기의 키판번호 및 문자배열에 따른 복합주파수 발생상태를 나타내는 예시도.4 is an exemplary view showing a complex frequency generation state according to a keypad number and a character array of a conventional complex frequency generator.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 라인 인터페이스 회로 2 : 저역통과필터1: Line Interface Circuit 2: Low Pass Filter

3 : 고역통과필터 4, 5 : 비교기3: high pass filter 4, 5: comparator

6 : 마이크로 프로세서6: microprocessor

본 발명은 복합주파수(DTMF) 방식을 채용한 극선교환기, 전자식 사설교환기, 간이구내 교환장치 등에서 발생된 복합주파수 신호를 수신하여 디지탈 신호를 변환하는 복합주파수 수신회로에 관한 것이다.The present invention relates to a complex frequency reception circuit for converting a digital signal by receiving a complex frequency signal generated in a polarity line switch, an electronic private exchange, a simple switching device using a complex frequency (DTMF) method.

복합주파수 수신기는 가입자가 호출하는 전화번호나 제어하고자 하는 기능에 해당되는 복합주파수 신호가 발생될 때 이 복합주파수 신호를 수신해서 해독하는 장치로서, 다이알 반복, 피호출자 호출, 다른 서어비스기능을 수행하기 위해서는 복합주파수 신호를 디지탈 신호로 변화하는 상기의 복합주파수 수신기가 필수적으로 요구되었다.A composite frequency receiver is a device that receives and decodes a complex frequency signal when a complex frequency signal corresponding to a telephone number or a function to be called by a subscriber is generated, and performs dial repetition, callee call, and other service functions. In order to convert the complex frequency signal into a digital signal, a complex frequency receiver is required.

그런데 종래에는 이러한 점을 감안하여 집적회로로 된 고가의 복합주파수 필터 또는 복합주파수 디코우더를 사용하거나, 또는 톤(Tone) 디코우더를 사용한 경우가 있었으나, 이는 제품의 원가가 고가로 되고, 제작상의 어려움이 뒤따랐으며, 또한 동작상태가 안정되지 못하여 제품의 신뢰도가 저하되는 결점이 있었다.However, in view of the above, there have been cases in which an expensive complex frequency filter or a complex frequency decoder of an integrated circuit or a tone decoder is used, but this becomes expensive. The manufacturing difficulties were followed, and there was a defect that the reliability of the product was lowered because the operation state was not stable.

본 발명은 이러한 점을 감안하여, 복합주파수 신호가 라인 인터페이스 회로를 통하여 저역통과필터와 고역통과필터에서 각각 정현파로 여파되게 하고, 이 정현파 신호가 비교기에서 각각 비교되어 구형파 신호로 출력되게 하며, 이 구형파 신호가 값싼 싱글 칩 마이크로프로세서에 인가되어 디지탈 제어신호로 변환되도록 발명한 것으로 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 상세히 설명하면 다음과 같다.In view of the above, the present invention allows the composite frequency signal to be filtered into the sine wave in the low pass filter and the high pass filter through the line interface circuit, and the sinusoidal signals are compared in the comparator and output as the square wave signal. When the square wave signal is invented to be converted into a digital control signal by being applied to a cheap single chip microprocessor, the configuration and effect of the present invention will be described in detail with reference to the accompanying drawings.

제1도 및 제2도에 도시한 바와 같이, 복합주파수 선로(L1, L2)에 하이임피던스 라인 인터페이스용 저항(R1, R2), 콘덴서(C1, C2), 기준전압 공급용저항(R3), 기준전압 설정용 제너다이오드(ZD1, ZD2), 궤환저항(R4) 및 연산증폭기(OR1)로 구성된 라인인터페이스회로(1)를 연결하여 버퍼(Buffer)로 작용하게 하고, 라인 인터페이스회로(1)의 출력측은 전달함수 특성을 결정하여 주는 저항(R5-R8), 콘덴서(C3, C4) 및 연산증폭기(OP2)로 구성된 저역통과 필터(2)와, 저항(R9-R12), 콘덴서(C5, C6) 및 연산증폭기(OP3)로 구성된 고역통과필터(3)에 연결하여 라인 인터페이스회로(1)의 출력신호가 정현파 신호로 각각 여파되게 하고, 저역통과필터(2)와 고역통과필터(3)의 출력측을 기준전압공급용 저항(R13), 궤환저항(R14), 풀업저항(R15) 및 연산증폭기(OP4)로 구성된 비교기(4)와, 기준전압 공급용 저항(R16), 궤환저항(R17), 풀업저항(R18) 및 연산증폭기(OP5)로 구성된 비교기(5)에 각각 연결하여 저역통과필터(2)와 고역통과필터(3)의 정현파 출력신호가 기준전압과 비교되어 구형파 신호로 출력되게 하며, 이 구형파 신호는 싱글 칩 마이크로프로세서(6)의 로우(Row) 그룹 입력단자(RO)와 컬럼(Coulmn)그룹 입력단자(CO)에 각각 입력되어 프로그램된 메모리 내용에 의하여 디지탈 신호로 변환된 후 로우그룹 출력단자(RO1-RO4)와 컬럼그룹 출력단자(CO1-CO4)에 출력되게 하며, 이 디지탈 신호는 제어장치(7)에 인가되게 구성시킨 것으로, 도면의 설명중 미설명부호 V+은 전원단자이고, R19, C7은 전원이 공급되는 초기에 마이크로프로세서(6)를 리세트시키기 위한 저항과 콘덴서이며, X1은 발진용 크리스탈(Crystal)이다.As shown in FIGS. 1 and 2 , the high impedance line interface resistors R 1 and R 2 , the capacitors C 1 and C 2 , and the reference voltage are supplied to the complex frequency lines L 1 and L 2 . Connect the line interface circuit (1) consisting of the resistance resistor (R 3 ), the zener diodes (ZD 1 , ZD 2 ) for setting the reference voltage, the feedback resistor (R 4 ), and the operational amplifier (OR 1 ) to the buffer. The output side of the line interface circuit 1 has a low pass filter composed of a resistor (R 5 -R 8 ), a capacitor (C 3 , C 4 ) and an operational amplifier (OP 2 ) to determine the transfer function characteristics ( 2) and the output signal of the line interface circuit (1) is connected to a high pass filter (3) composed of resistors (R 9 -R 12 ), capacitors (C 5 , C 6 ), and operational amplifiers (OP 3 ). And filter the output side of the low pass filter (2) and the high pass filter (3) to the reference voltage supply resistor (R 13 ), feedback resistor (R 14 ), pull-up resistor (R 15 ), and operational amplifier ( With OP 4 ) The comparator 4 with a reference voltage supplied to the resistance (R 16), a feedback resistor (R 17), pull-up resistor (R 18) and the operational amplifier a low-pass filter, respectively coupled to the comparator (5) consisting of (OP 5) for configured (2) and the sine wave output signal of the high pass filter (3) are compared with the reference voltage and output as a square wave signal, which is connected to the low group input terminal (RO) of the single chip microprocessor (6). It is input to each column group input terminal (CO) and converted into a digital signal according to the programmed memory contents, and then to the low group output terminals (RO 1 -RO 4 ) and the column group output terminals (CO 1 -CO 4 ). The digital signal is configured to be applied to the control device 7, and in the description of the drawings, reference numeral V + denotes a power terminal, and R 19 and C 7 denote a microprocessor (6). ) is a resistor and a capacitor for reset, X 1 is a crystal oscillator (crystal) for .

그리고, 제4도는 종래 복합주파수 발생기의 키판번호 및 문자배열에 따른 복합주파수 발생상태를 나타내는 예시도로서, 로우그룹(Row group)에서는 저주파가 출력되고, 컬럼그룹(Column group)에서는 고주파가 출력되게 되어 있다. 일예로 키 "1"을 눌렀을 경우에는 그 키 "1"이 Row 1 및 Coulmn 1에 해당되므로 697Hz 및 1209Hz가 동시에 발생되어 조합된 후 선로로 송출되고, 다른번호 키 및 문자키를 눌렀을 경우에도 상기와 동일한 방식으로 두 주파수가 조합되어 선로로 송출된다.4 is an exemplary diagram illustrating a complex frequency generation state according to a keypad number and a character array of a conventional complex frequency generator, and low frequency is output in a low group and high frequency is output in a column group. It is. For example, when the key "1" is pressed, since the key "1" corresponds to Row 1 and Coulmn 1, 697 Hz and 1209 Hz are generated and combined at the same time and sent out to the line, even when another number key and character key are pressed. In the same way, the two frequencies are combined and sent out on the line.

이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above in detail.

전원(V+)이 인가되는 초기에는 전원(V+)이 저항(R19)을 통해 콘덴서(C7)에 충전되기 시작하는 순간에 마이크로프로세서(6)의 리세트단자(RE)에 저전위 신호가 인가되므로 마이크로프로세서(6)는 리세트된다.Initially when power (V + ) is applied, low potential is applied to reset terminal (RE) of microprocessor (6) at the moment power (V + ) begins to charge capacitor (C 7 ) through resistor (R 19 ). Since the signal is applied, the microprocessor 6 is reset.

이와 같이 전원(V-)이 인가된 상태에서 제4도에 도시한 바와 같은 통상의 복합주파수 발생기에서 번호키 및 문자키를 눌러 제3a도에 도시한 바와같이 두 개의 주파수가 조합된 복합주파수 신호가 발생되어 선로(L1), (L2)에 전송되면, 이 복합주파수 신호는 하이임피던스 1 : 1 증폭기로 작용하는 라인 인터페이스회로(1)를 통하여 저역통과필터(2)와 고역통과필터(3)에 인가된다.Thus, the power (V -) is a conventional multi-frequency generator, by pressing a number key and a character key on the 3a is also a multi-frequency signal, two frequencies are combined, as shown in as shown in FIG. 4 in an applied condition Is generated and transmitted to the lines L 1 and L 2 , the composite frequency signal is passed through the low pass filter 2 and the high pass filter through the line interface circuit 1 acting as a high impedance 1: 1 amplifier. 3) is applied.

그런데, 저역통과필터(2)와 고역통과필터(3)는 그의 저항(R5-R8) 및 콘덴서(C3, C4)와, 저항(R9-R12) 및 콘덴서(C5, C6)의 정수에 의해 그의 전달함수 특성이 각각 결정되므로, 그 저역통과필터(2)는 복합주파수 신호중 로우그룹에 대항되는 저주파수만 통과되게 그의 정수를 설정하고, 고역통과필터(3)는 복합주파수 신호중 컬럼그룹에 해당되는 고주파수만 통과되게 그의 정수를 설정해 둠으로써, 라인인터페이스회로(1)를 통과한 복합주파수 신호중 로우그룹에 해당되는 저주파수는 저역통과필터(2)를 통해 제3b도에 도시한 바와 같이 저주파수 정현파 신호로 출력되고, 복합주파수 신호중 컬럼그룹에 해당되는 고주파수는 고역통과 필터(3)를 통해 제3d도에 도시한 바와 같은 고주파수 정현파 신호로 출력된다.By the way, the low pass filter 2 and the high pass filter 3 have resistances R 5 -R 8 and capacitors C 3 , C 4 , resistors R 9 -R 12 , and capacitors C 5 , Since the transfer function characteristics are determined by the constants of C 6 ), the low pass filter 2 sets its constant so that only the low frequencies of the low frequency bands in the complex frequency signal are passed, and the high pass filter 3 is the complex. By setting the constant so that only the high frequency corresponding to the column group among the frequency signals is passed, the low frequency corresponding to the low group among the complex frequency signals passing through the line interface circuit 1 is shown in FIG. 3B through the low pass filter 2. As described above, the low frequency sinusoidal signal is output, and the high frequency corresponding to the column group among the complex frequency signals is output as the high frequency sinusoidal signal as shown in FIG. 3d through the high pass filter 3.

이와 같이 저역통과필터(2)에서 출력된 저주파수 정현파신호는 비교기(4)의 연산증폭기(OP4)의 마이너스 입력단자에 인가되어 그의 플러스 입력단자에 인가되는 기준전압과 비교되므로, 그 저주파 정현파 신호중 기준전압보다 낮은 부분은 저전위 신호가 출력되고, 기준전압보다 높은 부분은 고전위 신호가 출력되어 제3c도에 도시한 바와 같은 구형파 신호가 출력되며 이 구형파 출력신호는 마이크로 프로세서(6)의 로우그룹 입력단자(RO)에 인가되고, 마찬가지로 고역통과필터(3)에서 출력된 고주파수 정현파 신호도 비교기(5)의 연산증폭기(OP3)의 마이너스 입력단자에 인가되고 그의 플러스 입력단자에 인가되는 기준전압과 비교되므로 그의 출력단자에는 제3e도에 도시한 바와 같은 구형파 신호가 출력되어 마이크로 프로세서(6)의 컬럼그룹 입력단자(CO)에 인가된다.The low frequency sine wave signal output from the low pass filter 2 is applied to the negative input terminal of the operational amplifier OP 4 of the comparator 4 and compared with the reference voltage applied to its positive input terminal. A part lower than the reference voltage is outputted with a low potential signal, and a part higher than the reference voltage is output with a high potential signal to output a square wave signal as shown in FIG. 3C, and the square wave output signal is low in the microprocessor 6. The reference applied to the group input terminal RO and similarly the high frequency sine wave signal output from the high pass filter 3 is applied to the negative input terminal of the operational amplifier OP 3 of the comparator 5 and applied to its positive input terminal. Since it is compared with the voltage, a square wave signal as shown in FIG. 3E is output to the output terminal thereof so that the column group input terminal of the microprocessor 6 ( CO).

따라서, 마이크로 프로세서(6)는 상기와 같이 그의 로우그룹 입력단자(RO) 및 컬럼그룹입력단자(CO)에 동시에 구형파신호가 인가될 때만 그 구형파 신호의 펄스수를 일정시간동안 각각 계수한 후 그 계수된 펄스수를 그의 메모리 내용과 각각 비교하여 수신된 복합주파수의 로우그룹번지와 컬럼그룹번지를 구별하게 되며, 이와 같이 구별된 로우그룹번지와 컬럼그룹 번지신호로 부터 상기 복합주파수의 각 키에 해당되는 코오드 신호로 변환하여 래치에 저장한 후 로우그룹 출력단자(RO1-RO4) 및 컬럼그룹 출력단자(CO1-CO4)중 그 코오드 신호에 해당되는 출력단자에만 제3f, g도에 각각 도시한 바와 같이 복합주파수 신호가 수신되는 동안은 저전위 신호를 출력하게 되며, 일예로 키 "1"에 해당되는 복합주파수가 선로(Ll), (L2)에 수신되었을 경우에는 마이크로 프로세서(6)의 로우그룹 출력단자(RO1) 및 컬럼그룹 출력단자(CO1)에만 저전위 신호가 출력되고, 키 "3"에 해당되는 복합주파수가 선로(L1), (L2)에 수신되었을 경우에는 마이크로 프로세서(6)의 로우그룹 출력단자(RO1), (RO2) 및 컬럼그룹 출력단자(CO1), (CO2)에만 저전위 신호가 출력된다.Therefore, the microprocessor 6 counts the number of pulses of the square wave signal for a predetermined time only when the square wave signal is simultaneously applied to its row group input terminal RO and column group input terminal CO as described above. The number of pulses counted is compared with the memory contents, respectively, to distinguish the low group address and the column group address of the received composite frequency. 3f and g are also used only in the output terminal corresponding to the code signal among the low group output terminals (RO 1 -RO 4 ) and the column group output terminals (CO 1 -CO 4 ). while the multi-frequency signal received as described, respectively shown in is to output a low potential signal, when a multi-frequency corresponding to the key "1" as an example is received to the line (L l), (L 2 ) , the town A low-group output (RO 1), and the column group only low potential signal output terminal (CO 1) of the chroma processor (6) is output, multi-frequency corresponding to the key "3", a line (L 1), (L 2 ), The low potential signal is output only to the row group output terminals RO 1 , RO 2 , and column group output terminals CO 1 , CO 2 of the microprocessor 6.

이와 같이 선로(L1), (L2)에 수신되는 복합주파수 신호는 마이크로 프로세서(6)에서 코우드 신호로 변환되어 제어장치(7)에 인가되므로 그 제어장치(7)는 그 코오드 신호에 해당되는 기능을 수행하게 된다.In this way, the complex frequency signals received at the lines L 1 and L 2 are converted into the code signals by the microprocessor 6 and applied to the control device 7, so that the control device 7 is applied to the code signals. It will perform the corresponding function.

이상에서와 같이 본 발명은 복합주파수 신호를 디지탈 신호로 변환하는 복합주파수 수신회로를 싱글 칩 마이크로 프로세서와 연산증폭기 등을 사용하여 간단히 구성할 수 있으므로 제작이 용이하고, 원가가 절감되며, 제품의 신뢰도가 향상되는 효과가 있으며, 또한 복합주파수 신호를 받아서 직접 어떤 서어비스 기능이나 시스템 구성이 용이하므로 전송통신 시스템이나 제어시스템 등에 값싸게 이용할 수 있는 이점도 있다.As described above, the present invention can easily configure a complex frequency receiver circuit for converting a complex frequency signal into a digital signal using a single chip microprocessor and an operational amplifier, so that the production is easy, the cost is reduced, and the reliability of the product. In addition, there is an advantage that can be used inexpensively and can be used for a transmission communication system or a control system since it is easy to directly configure any service function or system by receiving a complex frequency signal.

Claims (1)

복합주파수 신호를 수신하는 장치에 있어서, 선로(L1, L2)에 인가되는 복합주파수 신호를 버퍼로 작용하여 인터페이스 시키는 라인 인터페이스회로(1)와, 상기 라인 인터페이스회로(1)의 출력신호중 로우그룹에 해당되는 저주파수 신호만 통과시켜 정현파 신호로 여파하는 저역통과필터(2) 및 컬럼그룹에 해당되는 고주파수 신호만 통과시켜 정현파 신호로 여파하는 고역통과필터(3)와, 상기 저역통과필터(2) 및 고역통과필터(3)의 정현파 신호를 기준전압과 각각 비교하여 구형파 신호를 출력하는 비교기(4), (5)와, 상기 비교기(4), (5)의 구형파 신호를 일정시간 계수한 후 그의 메모리 내용에 의해 코오드 신호로 변환하여 제어장치(7)로 출력하는 마이크로 프로세서(6)로 구성됨을 특징으로 하는 복합주파수 수신회로.In the apparatus for receiving a composite frequency signal, a line interface circuit (1) for interfacing the composite frequency signal applied to the lines (L 1 , L 2 ) by acting as a buffer, and the low of the output signal of the line interface circuit (1) A low pass filter (2) passing only a low frequency signal corresponding to a group and filtering into a sine wave signal, and a high pass filter (3) passing only a high frequency signal corresponding to a column group and filtering into a sine wave signal, and the low pass filter (2) ) And comparators (4) and (5) for outputting square wave signals by comparing the sinusoidal signals of the high pass filter (3) with reference voltages respectively, and the square wave signals of the comparators (4) and (5) for a predetermined time. And a microprocessor (6) for converting the signal into a code signal and outputting the coded signal to the controller (7).
KR1019840000662A 1984-02-13 1984-02-13 Complex frequency reception circuit KR870000602B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840000662A KR870000602B1 (en) 1984-02-13 1984-02-13 Complex frequency reception circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840000662A KR870000602B1 (en) 1984-02-13 1984-02-13 Complex frequency reception circuit

Publications (2)

Publication Number Publication Date
KR850006281A KR850006281A (en) 1985-10-02
KR870000602B1 true KR870000602B1 (en) 1987-03-23

Family

ID=19232858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840000662A KR870000602B1 (en) 1984-02-13 1984-02-13 Complex frequency reception circuit

Country Status (1)

Country Link
KR (1) KR870000602B1 (en)

Also Published As

Publication number Publication date
KR850006281A (en) 1985-10-02

Similar Documents

Publication Publication Date Title
US4621170A (en) Means of transmitting signals along a line while also providing a direct voltage source
US4734933A (en) Telephone line status circuit
US4639552A (en) Apparatus for converting a standard telephone to an unlisted number telephone
EP0135437A1 (en) Sinusoidal signal generator, the frequency of which is dependent upon a binary signal, in particular for a modem
KR870000602B1 (en) Complex frequency reception circuit
US4112260A (en) AC type line concentrator
EP0748104A2 (en) Communication apparatus
US4337459A (en) Digital-to-analog converter
SE426126B (en) DEVICE FOR CONVERSION OF ANALOGUE SIGNALS TO DIGITAL SIGNALS AND VICE VERSA
US3577201A (en) Portable computer terminal
US3172953A (en) Monitor circuit for frequency shift telegraph signaling
SU1597972A1 (en) Device for automatic monitoring electrolyticylly coupled storage batteries
US3649770A (en) Tone signaling system
US3562745A (en) Signal transmission system with a variable level clipping circuit
US5157720A (en) Dialler chip mode signal
RU2019851C1 (en) Information communication system
KR940008202Y1 (en) Auto-redialing circuits of a telephone
JPS6156907B2 (en)
KR100540247B1 (en) echo appearance eliminator between wire phone of WLL terminal
JP3001786B2 (en) Telephone line interface circuit
SU651502A2 (en) Dispatcher's communication apparatus
KR950003902Y1 (en) Port interface circuit using in two or more ways
JPH07147554A (en) Electric interface module
KR850000624B1 (en) Electronic switching system
KR880001333Y1 (en) D d d preventing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19900117

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee