KR870000469Y1 - An elevator - Google Patents
An elevator Download PDFInfo
- Publication number
- KR870000469Y1 KR870000469Y1 KR2019840014523U KR840014523U KR870000469Y1 KR 870000469 Y1 KR870000469 Y1 KR 870000469Y1 KR 2019840014523 U KR2019840014523 U KR 2019840014523U KR 840014523 U KR840014523 U KR 840014523U KR 870000469 Y1 KR870000469 Y1 KR 870000469Y1
- Authority
- KR
- South Korea
- Prior art keywords
- floor
- terminal
- signal
- gate
- input
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B5/00—Applications of checking, fault-correcting, or safety devices in elevators
- B66B5/02—Applications of checking, fault-correcting, or safety devices in elevators responsive to abnormal operating conditions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B1/00—Control systems of elevators in general
- B66B1/34—Details, e.g. call counting devices, data transmission from car to control system, devices giving information to the control system
- B66B1/3492—Position or motion detectors or driving means for the detector
Landscapes
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Networks & Wireless Communication (AREA)
- Indicating And Signalling Devices For Elevators (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 블럭구성도.1 is a block diagram of the present invention.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
제3도는 본 고안에서의 입력신호 검출 및 코딩부의 진리치표.3 is a truth table of the input signal detection and coding unit in the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 입력신호 검출 및 코딩부 2 : 하위 비트 엔코우딩 부1: Input signal detection and coding unit 2: Lower bit encoding unit
3 : 층수 정보부인 입출력포트 4 : 소자 제어부3: input / output port which is the number of layers information part 4: device control part
5 : 4비트 랫치부(4Bit LATCH) 6 : 중앙처리 장치(CPU)5: 4 bit latch 4: Central processing unit (CPU)
EN1,EN2,EN3: 8비트 프라이어리티 엔코우더(Encoder)EN 1 , EN 2 , EN 3 : 8-bit Priority Encoder
M : 멀티 바이브 레이터(Multivibrator)M: Multivibrator
본 고안은 승강기의 무접점 조직반에 있어서, 필요 운행층에 대한 층수 정보 신호를 코드(CODE)화 하여 무접점 조작반에 제공하고, 그 정보를 램(RAM)에 기억시켜 승강기의 운행중 이상 발생시에 램에 기억된 층수 정보를 램에서 읽어 내어 승강기 스스로 정상운행 상태로 돌입할 수 있도록 한 승강기의 무접점 조작 반응 층수 신호 발생 및 회로에 관한 것이다.The present invention is to provide a contactless operation panel by coding the floor information signal for the required operating floor in a contactless tissue group of the elevator, and storing the information in a RAM so as to cause an abnormality during operation of the elevator. The present invention relates to the generation and circuit of a contactless operation response floor signal of an elevator which reads the floor information stored in the RAM and allows the elevator to enter the normal operation state.
종래의 승강기에 있어서는 승강기와 연동되어 움직이는 층표시 조작기내의 가동 접점(Finger)과 고정접점(Segment)군의 접촉에 의해 릴레이를 구동시켜 층수 정보를 제공하는 유접점 방식을 채택하므로서 릴레이 구동용 전류에 의한 가동 접점의 소손 및 릴레이 자체의 기능 불량에 따른 고장 발생율이 높은 단점이 있었다.In the conventional elevator, the relay driving current is adopted by adopting a contact point system that provides floor information by driving a relay by contact between a movable contactor and a fixed contact group in the floor display manipulator moving in conjunction with the elevator. Due to the burnout of the movable contact and the failure of the relay itself, the failure rate was high.
이를 개선코자 하여 종래의 무접점 조작반응 승강기 층수 검출 회로에 있어서는, 이상 사태 발생시 및 정전시를 대비하여 항시 백업(Back up) 전원을 공급해야 하므로 이 역시 소비 전력이 가중 됨은 물론 장기간 보존할 수 없는 문제점이 있었다.In order to improve this, in the conventional contactless elevator reaction floor detection circuit, it is necessary to supply a back-up power at all times in case of an abnormal situation and a power failure, which increases power consumption and cannot be preserved for a long time. There was a problem.
본 고안은 이러한 점을 감안하여 간단한 회로구성으로서 승강기의 무접점 조작반에 새로운 층수 정보를 제공함과 동시에 최종 층수 정보를 항시 4비트 랫치에 기억시키므로서, 승강기가 층 중간에 비상 정지하게 되는 이상 사태 발생시에도 4비트 랫치에 기억된 최종 층수 정보를 승강기의 조작반에 제공하여 자체적으로 정상적인 운행 상태로 돌입할 수 있도록 안출한 것으로, 이를 첨부 도면에 의하여 본 고안의 구성을 상세히 설명하면 다음과 같다.In consideration of this, the present invention provides a simple circuit configuration to provide new floor information to the contactless control panel of the elevator and to always store the final floor information in a 4-bit latch so that the elevator can be emergency stopped in the middle of the floor. In addition, the final floor information stored in the 4-bit latch is provided to the operating panel of the elevator so as to be able to enter the normal operating state by itself. The configuration of the present invention will be described in detail with reference to the accompanying drawings.
제 1 도에서와 같이 입력신호 검출 및 코팅부(1)의 출력을 하위 비트 엔코우딩부(2)와 소자 제어부(4)를 통하거나, 직접 층수 정보부인 입출력포트(3)에 제공하고, 층수정보부(3), 중앙처리장치(CPU)(6), 4비트 랫치부(5)의 데이타 전송 타인을 상호 결선하고,As shown in FIG. 1, the output of the input signal detection and coating unit 1 is provided through the lower bit encoding unit 2 and the element control unit 4 or directly to the input / output port 3, which is the layer number information unit, and the number of layers. The data transmission tines of the information unit 3, the central processing unit (CPU) 6, and the 4-bit latch unit 5 are mutually connected,
층수 정보부(3)의 인터럽트 신호는 중앙처리장치(6)에, 중앙처리 장치(6)의 비드(RD)신호는 층수 정보부(3)와, 4비트 랫치부(5)에, 그의 라이트(WR)신호는 4비트 랫치부(5)에만 인가되도록 연결 구성한다.The interrupt signal of the floor count information section 3 is sent to the central processing unit 6, and the bead (RD) signal of the central processing unit 6 is sent to the floor count information section 3 and the 4-bit latch section 5, and its write (WR). ) Is configured to be connected to the 4-bit latch unit 5 only.
미 설명 부호 Vcc는 직류 공급 전원이고, VB는 무정전 전원이다.Unexplained Vcc is a DC power supply, VB is an uninterruptible power supply.
이와 같이 구성된 본 고안의 작용 효과를 제 2 도에 도시한 상세 회로도에 의하여 설명하면 다음과 같다.Referring to the detailed circuit diagram shown in Figure 2 the effect of the present invention configured as described above is as follows.
입력 신호 검출 및 코딩부(1)내의 프라이어리티 엔코우더(EN1),(EN2),(EN3)출력을 하위 비트 엔코우딩부(2)의 오어게이트(OR1),(OR2),(OR3)에 각각 접속하고,Priority encoders (EN 1 ), (EN 2 ), and (EN 3 ) outputs in the input signal detection and coding unit (1) are orgates (OR 1 ) and (OR 2 ) of the lower bit encoding unit ( 2 ). And (OR 3 ), respectively,
그 조합된 값을 층수 정보부인 입출력포트(3)에 제공하게 된다. 이때 멘코우더(EN1),(EN2),(EN3)의 입력 있음 검출 출력(GS)을 소자 제어부 내의 노어 게이트(NoR4)에 인가하게 되며,The combined value is provided to the input / output port 3 which is the floor information unit. At this time, the input presence detection output GS of the mencoder EN 1 , EN 2 , and EN 3 is applied to the NOR gate NoR 4 in the element controller.
새로운 층수 신호가 들어 오면 노어 게이트(NoR4)에서는 로우 신호 레벨을 출력하게 된다.When a new floor signal is input, the NOR gate NoR 4 outputs a low signal level.
이 로우신호가 멀티 바이브 레이터(M)의 단자(IN)에 입력되면, 저항(R)과 콘덴서(C)로 결정되는 시정수롤 가지는 펄스가 출력단자(Q)에서 출력하게 된다.When the low signal is input to the terminal IN of the multivibrator M, a pulse having a time constant roll determined by the resistor R and the capacitor C is outputted from the output terminal Q.
이 펄스 출력이 오어 게이트(OR5)를 통하여 입출력 포트(I/O port)(3)의 스트로브 단자(STB)에 입력되면,When this pulse output is input to the strobe terminal STB of the I / O port 3 through the OR gate OR 5 ,
하위비트 엔코도딩부(2)의 오어게이트(OR1-OR3)의 출력과 엔코오더(EN1),(EN2)의 신호있음 출력단자(GS)와 엔코오더(EN3)의 층수 신호 없음 검출 출력단자(E0)를 입출력 포트(3)에 맞아들이고 그 층수정보를 래치한다.The output of the OR gates (OR 1 -OR 3 ) of the lower bit encoder part 2 and the signals of the encoders (EN 1 ) and (EN 2 ) The output terminal (GS) and the number of floor signals of the encoder (EN 3 ) The detection output terminal E 0 is input to the input / output port 3, and the floor number information is latched.
입출력 포트(3)에 새로운 층수 정보가 래치되면 인터럽트(Interupt)신호를 중앙처리 장치(CPU)(6)의 단자(INT)에 인버터(I)를 통하여 반전시켜 출력하고, 그의 리드 신호 출력단자(RD)와 칩셀렉트 출력단자(CS-1)신호가 오어게이트(OR6)를 통하여 입출력 포트(3)의 디바이스 셀렉트(Device Select) 단자(DS)에 인가되면, 입출력 포트(3)에 래치된 새로운 층수 신호를 중앙 처리 장치(6)에 전송하여 그 정보에 따른 승강기의 운행을 실행하게 되며, 중앙처리 장치(6)는 자세의 라이트 신호(WR)와 칩선택 신호(CS-2)를 오어게이트(OR7)에 보내고,When the new floor information is latched in the input / output port 3, the interrupt signal is inverted and output through the inverter I to the terminal INT of the CPU 6, and its read signal output terminal ( When the RD) and the chip select output terminal CS-1 signals are applied to the device select terminal DS of the input / output port 3 through the OR gate OR 6 , they are latched to the input / output port 3. The new floor signal is transmitted to the central processing unit 6 to perform the operation of the elevator according to the information, and the central processing unit 6 receives the write signal WR and the chip select signal CS-2 of the posture. To the gate (OR 7 ),
그 조합된 신호를 4비트 랫치부(5)의 스트로브 단자(S T)에 입력 신호로 가해저서 새로 입력된 층수 정보를 4비트 랫치부(5)에 입력시켜 층수 정보를 보존하게 된다.The combined signal is applied to the strobe terminal S T of the 4-bit latch unit 5 as an input signal, and newly input layer information is input to the 4-bit latch unit 5 to store the layer number information.
한편, 승강기가 층 중간에 비상 정지한 경우에는 엔 코우더(EN1),(EN2),(EN3)입력단에 층수입력신호가 없게되므로, 우선 순위를 갖는 엔코우더(EN1)의 출력신호(E0)는 하이 레벨로 되어 하위 순위를 갖는 엔코우더(EN2)의 입력단자(EI)에 인가되므로 엔코우더(EN2)는 인에이블이되나, 층수 입력 신호가 없으므로 그의 출력 신호(E0)는 하이 레벨이 되고, 엔코우더(EN1,EN2)의 출력신호(GS)는 모두 로우레벨 신호로 나타난다.On the other hand, when the elevator stops in the middle of the floor, the encoder (EN 1 ), (EN 2 ) and (EN 3 ) do not have the floor input signal at the input, so the encoder (EN 1 ) having priority is output. Since the signal E 0 is applied to the input terminal EI of the encoder EN 2 having a lower level and has a lower rank, the encoder EN 2 is enabled, but since there is no floor input signal, its output signal ( E 0 ) becomes a high level, and the output signals GS of the encoders EN 1 and EN 2 are all represented as low level signals.
따라서 입출력 포트(3)의 입력단(I6)에 하이 레벨신호가 나타나게 된다. 그러나 엔코우더(EN1),(EN2),(EN3)의 출력단자(GS)가 전부 로우레벨 상태이므로 소자 제어부(4)의 노어 게이트(NOR4)의 출력이 하이 상태가 되므로 멀티 바이브레이터(M)가 동작하지 못하므로 입출력 포트(3)에 스트로브 신호를 공급하지 못하게 된다.Therefore, a high level signal appears at the input terminal I 6 of the input / output port 3. However, since the output terminals GS of the encoders EN 1 , EN 2 , and EN 3 are all at the low level, the output of the NOR gate NOR 4 of the element controller 4 becomes high, so the multivibrator Since M does not operate, the strobe signal cannot be supplied to the input / output port 3.
그러나, 승강기가 층 중간에 비상 정지한 후 다시 전원이 공급될 때에는 중앙처리 장치의 칩 셀렉트 단자(CS-2)에서 오어게이트(OR5)를 통하여 입출력 포트(3)의 스트로브 단자(STB)에 스트로브 신호를 공급하게 되므로 입출력 포트(3)가 래치되면 중앙처리 장치(6)는 램(RAM)에 기억된 최종 층수 정보를 읽어 내어 정상적인 운행을 실행하게 된다.However, when the elevator is powered up again after the emergency stop in the middle of the floor, the chip select terminal CS-2 of the central processing unit is connected to the strobe terminal STB of the input / output port 3 through the OR gate OR 5 . Since the strobe signal is supplied, when the input / output port 3 is latched, the central processing unit 6 reads the last floor information stored in the RAM and performs normal operation.
이와 같이 동작하는 본 고안은 간단한 회로 구성으로서 승강기의 무접점 조작반에 층수 정보를 제공하고 정전, 비상사고 등 이상 사태 발생으로 인하여 승강기가 층 중간에 정지한 경우에는 항시 최종 층수 정보가 기억되는 4비트 랫치부로 부터 그 층수 정보를 읽어내어 정상운행을 실행하도록 함과 동시에 4비트 랫치부에만 무정전 전원을 공급하므로서 층수 정보를 장시간 보전하는데 유리한 이점이 있는 것이다.The present invention, which operates in this way, is a simple circuit configuration that provides floor information to the contactless operation panel of the elevator, and always stores the last floor information at all times when the elevator stops in the middle of a floor due to an abnormality such as a power failure or an emergency accident. It reads the floor information from the latch section to execute normal operation and supplies uninterruptible power only to the 4-bit latch section, which is advantageous in preserving the floor information for a long time.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019840014523U KR870000469Y1 (en) | 1984-12-31 | 1984-12-31 | An elevator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019840014523U KR870000469Y1 (en) | 1984-12-31 | 1984-12-31 | An elevator |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860007818U KR860007818U (en) | 1986-07-16 |
KR870000469Y1 true KR870000469Y1 (en) | 1987-02-16 |
Family
ID=70162159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019840014523U KR870000469Y1 (en) | 1984-12-31 | 1984-12-31 | An elevator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR870000469Y1 (en) |
-
1984
- 1984-12-31 KR KR2019840014523U patent/KR870000469Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR860007818U (en) | 1986-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0134966B1 (en) | A battery powered key entry device including a processor and a power conservation system | |
US4593349A (en) | Power sequencer | |
US4491198A (en) | Apparatus for signaling elevator malfunctions | |
KR870000469Y1 (en) | An elevator | |
US5977662A (en) | Electronic switching device and circuits with a plurality of such switching devices | |
JPS62120699A (en) | Semiconductor memory device | |
JPH0122653B2 (en) | ||
SU1314387A1 (en) | Read-mostly memory | |
SU1654877A1 (en) | Nonvolatile memory | |
JP3175403B2 (en) | Digital controller | |
SU1325485A1 (en) | Device for majority selection of signals | |
KR890005547Y1 (en) | Strange circuit of step feed back | |
KR850000833Y1 (en) | Memory circuit in elevator | |
KR950013295A (en) | Redundancy system | |
KR950014012B1 (en) | Position decision method using memory | |
KR930023847A (en) | Parallel processor system | |
JPS6226557A (en) | Programmable controller | |
KR890002719B1 (en) | Interface circuits of keyboard | |
JPS57143646A (en) | Error recovery system for logical device | |
JPS57166602A (en) | Duplex system of controller | |
SU506889A1 (en) | Angle Code Transducer | |
JPS61238674A (en) | Controller for elevator | |
JPH0290223A (en) | A/d conversion unit for sequencer | |
JPS59210787A (en) | Monitor and control system | |
JPS5839321A (en) | Storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19981228 Year of fee payment: 13 |
|
EXPY | Expiration of term |