KR860001705B1 - Pulse generator - Google Patents

Abstract

A wave generator provides an output pulse with every constant proportional period of input pulse. The output pulse which wave is just the same as the input is synchronized with the input pulse. The wave generator uses an analog circuit instead of a logic circuit to make it easy for fabrication of the interfacing circuit as well as adaption of the power source. An input is connected to a base of Tr.Q1 which collector is connected to a base of Tr.Q2. The collector of Tr.Q2 is connected to the common junction of outputs of an comparator (OP1), an output tap(d), and bases of Tr. Q3,Q4.

Description

고전압 가열장치의 정수배주기파형 발생회로Constant Frequency Waveform Generation Circuit of High Voltage Heating Equipment

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 종래의 방식에 따른 펄스 파형도.2 is a pulse waveform diagram according to a conventional scheme.

제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.

제4도는 본 발명에 따른 펄스 파형도.4 is a pulse waveform diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

OP₁: 비교기 C₁: 콘덴서OP ₁ : Comparator C ₁ : Capacitor

Q₁-Q₄: 트렌지스터 R₁-R₆: 저항Q ₁ -Q ₄ : Transistor R ₁ -R ₆ : Resistance

a : 입력단자 d : 출력단자a: Input terminal d: Output terminal

본 발명은 고전압 가열장치(High Power Heating System)에 이응되는 펄스파형을 입력펄스에 대하여 정수배마다 한개의 펄스를 출력하여 퍽스폭을 입력펄스와 동일하게 함은 물론 이에 정확히 동기시키기 위한 정수배 주기파형 발생회로에 관한 것이다.According to the present invention, a pulse waveform corresponding to a high power heating system (High Power Heating System) outputs one pulse for each integer multiple of an input pulse, so that the pulse width is equal to the input pulse, and an integer frequency periodic waveform is generated to accurately synchronize it. It is about a circuit.

종래에는 제1도에 도시한 바와같이, 입력펄스를 n진 카운터(1)에 가해지도록 연결하고, 카운터(1)의 각 비트(bit) 출력과 입력펄스를 앤드게이트(2)를 통하여 출력신호를 생성하게 된다.Conventionally, as shown in FIG. 1, the input pulses are connected to the n-definition counter 1, and each bit output and input pulses of the counter 1 are outputted through the AND gate 2. Will generate

따라서, 4배의 주기를 갖는 경우에는 제2(a)도에 도시한 바와같은 입력파형을 4진 카운터(1)에 의하여 카운트 하게되면 2°의 비트출력은 제2(b)도에 도시한 파형과 같이 나타나게되고, 2'의 비트출력은 제2(c)도에 도시한 파형과 같이 나타나게 된다. 이때, 앤드게이트(2)를 통하여 2° 비트출력과 2,비트출력, 입력퍽스를 앤드시키면 제2(d)도와 같은 파형을 얻게 되었다.Therefore, in the case of having a 4 times period, if the input waveform as shown in FIG. 2 (a) is counted by the quaternary counter 1, the bit output of 2 ° is shown in FIG. 2 (b). The waveform appears as a waveform, and the bit output of 2 'appears as the waveform shown in FIG. At this time, when the 2 ° bit output, the 2, bit output, and the input perk are allowed through the AND gate 2, a waveform similar to that of the second (d) is obtained.

그러나, 이 방식은 앤드게이트 및 카운터를 사용해야 하므로 제품원가가 상승할 뿐만아니라, 전원전압 공급이 용이치 못하며, 아나로그 회로와의 연결 사용시에는 인터패이스 회로 구성이 복잡하여지는 문제점이 있었다.However, since this method requires the use of an end gate and a counter, not only the cost of the product rises, but also the power supply voltage cannot be easily supplied, and the interface circuit configuration becomes complicated when using an analog circuit.

본 발명은 이와같은 점을 감안하여, 트랜지스터 및 비교기를 이용한 아나로그회로를 구성함으로써 제품원가의 절감을 꾀함은 물론, 아나로그 회로와의 인터패이스가 용이하며, 또한 비교적 높은 임의의 전원전압을 사용할 수 있도록 창안한 것으로, 이를 첨부한 도면에 의하여 보다 상세히 설명하면 다음과 같다.In view of the above, the present invention provides an analog circuit using a transistor and a comparator, which not only reduces product cost, but also facilitates interface with the analog circuit, and can also use a relatively high power supply voltage. Invented so that, when described in more detail by the accompanying drawings as follows.

제3도에 도시한 바와같이, 입력단자(a)에 트랜지스터(Q₁)의 베이스를 접속하여 그의 콜렉터를 트랜지스터(Q₂)의 베이스에 접속하고, 그 트랜지스터(Q₂)이 콜렉터에 비교기(OP₁)의 출력단 및 출력단자(d), 트랜지스터(Q₃), (Q₄)의 베이스를 공통접속하고, 상기 트랜지스터(Q₄)의 콜렉터에 접속한 저항(Ra)을 전원(Vcc) 단자에 접속한 저항(R₁) 및 콘덴서(C₁), 비교기(OP₁)의 비 반전단자(+)에 접속하고, 그의 반전단자(-)에는 트랜지스터(Q₃)의 콜렉터를 접속하여 구성시킨다.The third diagram, an input terminal (a) comparator his collector to connect the base of the transistor (Q ₁₎ connected to the base of the transistor (Q _2), and the transistor (Q ₂₎ on a collector as shown in ( The output terminal of the OP ₁ ), the output terminals d, the bases of the transistors Q ₃ and Q ₄ are commonly connected, and the resistor Ra connected to the collector of the transistor Q ₄ is connected to a power supply Vcc terminal. The non-inverting terminal (+) of the resistor (R ₁ ), the capacitor (C ₁ ), and the comparator (OP ₁ ) connected to each other is connected, and the collector of the transistor (Q ₃ ) is connected to the inverting terminal (-) thereof. .

도면의 설명중 미설명부호 R₃,R₄는 저항이다.In the description of the drawings, reference numerals R ₃ and R ₄ denote resistors.

이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.If described in detail the effects of the present invention configured as described above.

전원이(Vcc)이 공급된 초기에 제9(a)도의 입력단자에 제2(a)도에 도시한 바와같은 입력펄스파형이 가해지면, 이때 콘덴서(C₁)에는 절하가 충전되지 않은 상태가 되어 접속점(b)에는 영(0) 전위가 나타나게 되므로, 비교기(OP₁)의 출력단에는 저전위 신호가 나타나게 되어 이에 접속된 트랜지스터(Q₃), (Q₄)가 오프 상태로 되고, 이에 따라 콘덴서(C₁)에는 전하가 충전을 계속하게 되며, 이때 접속점(c)에 나타나는 전압If an input pulse waveform as shown in FIG. 2 (a) is applied to the input terminal of FIG. 9 (a) at the initial time when the power supply (Vcc) is supplied, the capacitor C ₁ is not charged at this time. Since a zero potential appears at the connection point b, a low potential signal appears at the output terminal of the comparator OP ₁ , and the transistors Q ₃ and Q ₄ connected thereto are turned off. As a result, electric charge continues to be charged to the capacitor C ₁ , and the voltage appearing at the connection point c is

(Vc)은,(Vc) is

가 된다.Becomes

이러한 상태에서 접속점(b)의 전위가 비교기(OP₁)의 반전단자(-)의 접속점(c) 전위보다 높아지게 되면, 비교기(OP₁)의 출력단에는 고전위가 나타나게되나, 이 순간 입력단자(a)의 입력펄스가 로우신호 상태이면, 트랜지스터(Q₁)가 오프되어 트랜지스터(Q₂)가 은 되므로 그의 콜렉터의 전위〔비교기(OP₁)의 출력단 전위〕는 저전위상태를 유지하게 되어 콘덴서(C₁)에는 전하가 계속해서 충전된다.In this state, the connection point (b) the potential is inverted terminal of the comparator (OP ₁₎ of (-) when higher than the connection point (c) potential, is termed a high potential to appear the output terminal of the comparator (OP _1), the instantaneous input terminal ( When the input pulse of a) is in the low signal state, the transistor Q ₁ is turned off and the transistor Q ₂ is turned off, so that the collector's potential (output terminal potential of the comparator OP ₁ ) is kept at a low potential state. (C ₁ ) continues to be charged.

이와같은 상태에서 입력단자(a)에 나타나는 입력펄스가 하이신호 상태로 되면, 이로 인하여 트랜지스터(Q₁)가 온 되고, 트랜지스터(Q₂)가 오프되므로 비교기(OP₁)의 출력단에는 전원(Vcc)으로부터 저항(R₅)을 통하여 가해지게 되어 고전위상태가 된다.In this state, when the input pulse appearing at the input terminal a becomes a high signal state, this causes the transistor Q ₁ to be turned on and the transistor Q ₂ to be turned off, so that the output terminal of the comparator OP ₁ has a power supply Vcc. ) Is applied through a resistor (R ₅ ) to a high potential state.

따라서, 그에 접속될 트랜지스터(Q₃)가 온되므로 그의 콜렉터측인 접속점(c)에는 포화전압이 나타나며, 또한 트랜지스터(Q₄)도 온 상태가 되므로 콘덴서(C₁)에 충전되어 있던 전하가 저항(R₂) 및 트랜지스터(Q₄)를 통하여 방전하게 된다.Therefore, since the transistor Q _{3 to} be connected thereto is turned on, the saturation voltage appears at the junction point c on the collector side thereof, and the transistor Q ₄ is also turned on, so that the charge charged in the capacitor C ₁ is resisted. Discharge is performed through R ₂ and transistor Q ₄ .

이와같은 방전전위가 접속점(c)보다 고전위상태가 되도록 설정되어 있다면 비교기(OP₁)의 출력단에는 계속하이신호 상태를 유지하게 된다.If the discharge potential is set to be in a high potential state than the connection point c, the high signal state is maintained at the output terminal of the comparator OP ₁ .

이와같은 상태에서 입력펄스가 다시 로우신호 상태로 되면, 트랜지스터(Q₁)가 오프되어 트랜지스터(Q₂)가 온되므로 비교기(OP₁)의 출력단에는 저전위상태가 되어 이에 접속된 트랜지스터(Q₃), (Q₄)가 각각 오프상태가 되므로 접속점(c)에 나타나는 전압(Vc)은 전술한 바와같이,In such a state, when the input pulse becomes a low signal state again, the transistor Q ₁ is turned off and the transistor Q ₂ is turned on so that the output terminal of the comparator OP ₁ becomes a low potential state and is connected to the transistor Q _3. ) And (Q ₄ ) are turned off, respectively, so that the voltage Vc appearing at the connection point c is as described above.

로 나타나게되며, 콘텐서(C₁)는 다시 충전을 시작하게 된다.The capacitor C ₁ will start charging again.

즉, 제4도의 (나)와 같은 파형이 나타나게 되어 출력단(d)자에 제4(d)도에서와 같은 입력펄스의 정수배 주기를 가지는 출력파형을 얻게 되는 것이다.That is, a waveform as shown in (b) of FIG. 4 appears and an output waveform having an integer multiple of an input pulse as shown in FIG. 4 (d) is obtained at the output terminal d.

이와같이 동작되는 본 발명은 콘덴서, 저항, 비교기 및 트랜지스터로 구성된 아나로그 회로를 이용하여 제품의 원가절감, 인터 패이스 회로구성을 용이하게 함은 물론 전원전압 선택도 손쉽게 설정할 수 있는 효과를 제공하는 것이다.The present invention operated as described above uses an analog circuit composed of a capacitor, a resistor, a comparator, and a transistor to provide an effect of facilitating cost reduction and interface circuit configuration of a product, as well as easily selecting a power supply voltage.

Claims (1)

고주파 가열장치에 이용되는 정수배 주기파형 발생회로에 있어서, 입력단자(a)에 트랜지스터(Q₁)의 베이스를 접속하여 그의 콜렉터를 트랜지스터(Q₂)의 베이스에 접속하고, 그 트랜지스터(Q₂)의 콜렉터를 비교기(OP₁)의 출력단 및 출력단자(d), 트렌지스터(Q₃), (Q₄)의 베이스에 공통접속하며, 상기 트랜지스터(Q₄)의 콜렉터에 접속한 저항(R₂)을 전원(Vcc)에 접속한 저항(R₁) 및 콘덴서(C₁), 비교기(OP₁)의 비반전단자(+)에 접속하고, 그의 반전단자(-)를 트랜지스터(Q₃)의 콜렉터에 접속하여 구성함을 특징으로 하는 고전압 가열장치의 정수배 주기파형 발생회로.In the waveform generating circuit integer multiple period for use in the high frequency heating apparatus, an input terminal (a) to connect the base of the transistor (Q ₁₎ connected to its collector to the base of the transistor (Q _2), and the transistor (Q ₂₎ the collector of the output stage and the output terminal of the comparator (OP ₁₎ of (d), transistor (Q _3), and connected in common to the base of (Q _4), a resistance (R ₂₎ connected to the collector of said transistor (Q ₄₎ Is connected to a non-inverting terminal (+) of a resistor (R ₁ ), a capacitor (C ₁ ), and a comparator (OP ₁ ) connected to a power supply (Vcc), and its inverting terminal (-) is connected to the collector of the transistor (Q ₃ ). An integer multiple cycle waveform generator circuit of a high voltage heating apparatus, characterized in that for connection to a.

Images