Claims (4)
적어도 그의 제1의 주표면에 반도체층이 있는 기판과, 상기 반도체 층안에 형성된 제1도전형의 제1의 영역과, 상기 반도체 층안에 형성된 제2도전형의 제2영역과, 상기 제1의 영역과 적어도 그의 일부에서 접속하도록 형성된 제2도전형의 제1의 반도체 기둥과, 상기 제2의 영역과 적어도 그의 일부에서 접촉하도록 형성된 제1도전형의 제2반도체 기둥과, 상기 제1의 반도체 기둥에 형성된 제1도전형의 3영역과, 상기 제2의 반도체 기둥에 형성된 제2도전형의 제4반도체 영역과, 상기 제1의 반도체 기둥과 제1의 절연막을 사이에 두고 형성된 제1의 게이트 전극과, 상기 제2의 반도체 기둥과 제2절연막을 사이에 두고 형성된 제2의 게이트 전극을 가지며, 상기 제1의 반도체 기둥과 상기 제2의 반도체 기둥과의 사이에는 제1의 절연영역이 형성되어서 이루어진 것을 특징으로 하는 반도체 집적회로.A substrate having a semiconductor layer on at least a first major surface thereof, a first region of a first conductivity type formed in the semiconductor layer, a second region of a second conductivity type formed in the semiconductor layer, and the first A first semiconductor pillar of the second conductive type formed to be connected to at least a portion of the region, a second semiconductor pillar of the first conductive type formed to be in contact with at least a portion of the second region, and the first semiconductor A first region formed with three regions of the first conductive type formed in the pillar, a fourth semiconductor region of the second conductive type formed in the second semiconductor pillar, and a first insulating layer interposed between the first semiconductor pillar and the first insulating film And a gate electrode, and a second gate electrode formed between the second semiconductor pillar and the second insulating layer, wherein a first insulating region is formed between the first semiconductor pillar and the second semiconductor pillar. Formed and made A semiconductor integrated circuit characterized by.
특허청구의 범위 제1항 기재의 반도체 집적회로에 있어서, 상기 기판은 절연물이고, 상기 제1의 절연영역은 상기 기판과 접촉하고 있는 것을 특징으로 하고 있는 반도체 집적회로.The semiconductor integrated circuit according to claim 1, wherein the substrate is an insulator and the first insulating region is in contact with the substrate.
특허청구의 범위 제1항 기재의 반도체 집적회로에 있어서, 상기 기판은 반도체 기체위에다 제3의 절연막을 사이에 둔 반도체 층을 갖는 기판이며, 상기 제1의 절연영역은 상기의 제3의 절연막과 접촉하고 있는 것을 특징으로 하는 반도체 집적회로.In the semiconductor integrated circuit according to claim 1, the substrate is a substrate having a semiconductor layer over a semiconductor substrate with a third insulating film interposed therebetween, wherein the first insulating region is formed with the third insulating film. In contact with the semiconductor integrated circuit.
특허청구의 범위 제1항 기재의 반도체 집적회로에 있어서, 상기 제1의 절연영역은, 제1의 절연막과 제2의 절연막에 둘러싸인 제3의 게이트 전극으로 이루어진 것을 특징으로 하는 반도체 집적회로.The semiconductor integrated circuit according to claim 1, wherein the first insulating region comprises a third gate electrode surrounded by a first insulating film and a second insulating film.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.