KR840001334Y1 - Phase shifting circuit - Google Patents

Abstract

내용 없음.No content.

Description

위상반전회로(位相反轉回路)Phase Inverting Circuit

제1도 및 제2도는 종래의 위상반전 회로를 4표시한 도.1 and 2 show four conventional phase inversion circuits.

제3도는 본 고안의 실시예를 표시한 회로도.3 is a circuit diagram showing an embodiment of the present invention.

제4도는 본 고안의 1응용예를 표시한 회로도.4 is a circuit diagram showing an application example of the present invention.

본 고안은 위상반전회로에 관한 것이며, 특히 입력신호와 동상 및 역상의 신호를 동시에 얻는 위상반전회로에 관한 것이다.The present invention relates to a phase inversion circuit, and more particularly, to a phase inversion circuit that simultaneously obtains an input signal and in phase and reverse phase signals.

입력신호와 동상 및 역상의 신호를 동시에 얻는 방법으로서 예를들면 제1도 및 제2도에 표시하는 바와같은 회로가 있다.As a method of simultaneously obtaining the input signal and the in-phase and reversed phase signals, there are circuits as shown in FIGS. 1 and 2, for example.

제1도에 있어서는 트랜지스터 Q₁₀의 콜렉터 및 에미터의 각출력이 베이스입력 V_IN에 대하여 동상 및 역상인 것을 이용한 것으로서 회로구성이 간단한 이점이 있으나 동일레벨의 출력 V₁, V₂를 얻는데는 이득이 1로 되지 않을 수 없는 동시에 트랜지스터 Q₁₀에 의한 비직선 왜곡의 발생은 피하지 않으면 안된다고 하는 결점이 있다.In FIG. 1, the outputs of the collector and emitter of transistor Q ₁₀ are in phase and inverse with respect to the base input V _IN . The circuit configuration is simple, but the gain of obtaining the same level outputs V ₁ and V ₂ is obtained. There is a drawback that this must be 1 and the generation of nonlinear distortion by the transistor Q ₁₀ must be avoided.

제2도에 있어서는 궤환증폭기(20) 및 (12)을 사용하여 전자를 역상증폭기로하고, 후자를 정상(正相) 증폭기로하여 한쌍의 정역(正逆)신호 V₁, V₂를 얻는 것이다. 이 회로방식에서는 증폭기가 2개가 필요하게 되어서 회로구성이 복잡하게 되는 동시에, 증폭용 트랜지스터에 의한 비직선 왜곡이 발생하는 것은 제1도의 예와 동일하다.In FIG. 2, the feedback amplifiers 20 and 12 are used as the reverse phase amplifiers, and the latter as the normal amplifiers to obtain a pair of forward and backward signals V ₁ and V ₂ . . In this circuit system, two amplifiers are required, which complicates the circuit configuration and causes nonlinear distortion by the amplifying transistor as in the example of FIG.

본 고안의 목적은 트랜지스터에 의한 비직선 왜곡의 발생을 억압한 간단한 구성의 위상반전 회로를 제공하는 것이다.It is an object of the present invention to provide a phase inversion circuit of a simple configuration which suppresses the generation of nonlinear distortion by a transistor.

본 고안의 위상반전회로는 베이스에 입력신호가 인가된 제1의 트랜지스터의 출력을 베이스 입력으로 하는 역도전형의 제2트랜지스터를 설치하고, 이들 양 트랜지스터에 일정비의 전류를 공급하여 양트랜지스터의 베이스, 에미터간 전압에 의한 비직선성 외곡을 서로 없애도록하고, 다시 제1 및 제2 트랜지스터에 흐르는 전류에 대하여 각각 일정비와 관계에 있는 커런트밀러 회로 등에 의해 발생하게 하고 이 발생 전류를 각각 사용하여 입력신호와 정 및 역상의 신호를 얻도록 한 것을 특징으로 하고 있다.The phase inversion circuit of the present invention is provided with a second transistor of reverse conduction type having a base input as an output of a first transistor to which an input signal is applied to a base, and supplying a constant ratio of current to these transistors to provide a base of both transistors. Then, the nonlinear distortion caused by the voltage between the emitters is eliminated from each other, and the current flowing through the first and second transistors is generated by a current mirror circuit having a constant ratio, respectively, and the generated currents are used separately. It is characterized in that the input signal and the positive and reverse phase signal is obtained.

다음에 도면을 참조하면서 본 고안을 설명한다.Next, the present invention will be described with reference to the drawings.

제3도는 본 고안의 1실시예를 표시한 회로도이며 입력신호 V_IN은 에미터플로워 구성의 PNP트랜지스터 Q₂의 베이스입력으로되고, 이 트랜지스터 Q₁의 에미터플로워 출력은 다음단계의 NPN 트랜지스터 Q₂의 베이스 입력으로 된다.3 is a circuit diagram showing an embodiment of the present invention, and the input signal V _IN is the base input of the PNP transistor Q ₂ of the emitter follower configuration, and the emitter follower output of this transistor Q ₁ is the NPN transistor Q of the next stage. The base input is ₂ .

트랜지스터 Q₂의 에미터와 기준전위(접지)점과의 사이에는 에미터저항 R_E가 접속되어 있다.Emitter resistance R _E is connected between the emitter of transistor Q ₂ and the reference potential (ground) point.

이들 양 트랜지스터 Q₁및 Q₂에 일정비의 전류 I₁, I₂(I₁/I₂=1/α, α는 일정)를 공급하는 예를들면 전류 밀러회로(1)가 설치되어 있으며, 이 전류밀러회로(1)는 도와같이 서로 베이스가 공통접속된 PNP형 트랜지스터 Q₃및 Q₄를 갖추고 있다. 트랜지스터 Q₄는 베이스와 콜렉터가 공통 접속된 다이오우드 구성으로되어 있으며, 트랜지스터 Q₃및 Q₄의 에미터 면적비를 적당히 선정하므로서 트랜지스터 Q₁및 Q₂에 대한 공급전류비 1/α를 설정할 수 있다.For example, a current miller circuit 1 is provided to supply a constant ratio of currents I ₁ , I ₂ (I ₁ / I ₂ = 1 / α, α is constant) to both transistors Q ₁ and Q ₂ . This current mirror circuit 1 includes PNP transistors Q ₃ and Q _{4 in} which bases are commonly connected to each other like a tile. The transistor Q ₄ has a diode structure in which the base and the collector are commonly connected, and the supply current ratio 1 / α to the transistors Q ₁ and Q ₂ can be set by appropriately selecting the emitter area ratio of the transistors Q ₃ and Q ₄ .

또한 전류밀러회로(1)에는 트랜지스터 Q₃,Q₄에 베이스가 공통접속된 PNP형 트랜지스터 Q₅가 설치되어 있으며, 이 트랜지스터 Q₅의 콜렉터는 저항 R_L1를 통하여 기준전위(접지)점에 접속되어 있다. 그리하여 이 저항 R_L1의 양단간에서 정상(正相)출력 V₂를 도출하는 구성으로 되어있다.In addition, current mirror circuit 1 has a transistor Q _3, Q ₄ a PNP-type transistor Q ₅ base is connected in common to be installed, the collector of the transistor Q ₅ is connected to a reference potential (ground) point through a resistor R _L1 It is. Thus, it is configured to derive the normal output V ₂ between both ends of the resistor R _L1 .

여기서 트랜지스터 Q₂와 저항 R_L1에 대한 공급전류 I₂와 I₃의 비를 1/α로 정하는 것이다.Here, the ratio of the supply currents I ₂ and I _{3 to} the transistor Q ₂ and the resistor R _L1 is set to 1 / α.

또 트랜지스터 Q₁의 콜렉터전류 I₁를 입력으로 하는 전류밀러회로(2)가 설치되어 있으며, 이것은 서로 베이스가 공통접속된 NPN 트랜지스터 Q₆,Q₇로 이루어져 있으며 트랜지스터 Q₆이 다이오우드 구성으로 되어서 트랜지스터 Q₁와 전류 I₁를 흡수하고, 트랜지스터 Q₇이 이 전류 I₁과 일정비의 관계에 있는 전류 I₄를 발생하여 일단이 기준전위(접지)점에 접속된 저항 R_L2의 양단간에서 역상출력 V₂를 도출하는 구성으로 되어있다. 여기서 전류 I₁과 I₄와의 비를 a″로 정하는 것으로하고, 이비는 트랜지스터 Q₆과 Q₇의 에미터 면적비에 의하여 결정될 수 있는 것이다.In addition there are of the collector current I ₁ of the transistor Q ₁ as an input current mirror circuit (2) is provided, which is made up of a NPN transistor Q _6, Q ₇ base is commonly connected to each other, and the transistor Q ₆ is be a diode configured transistor Reversed-phase output between both ends of resistor R _L2 connected to reference potential (ground) point by absorbing Q ₁ and current I ₁ and transistor Q ₇ generates current I ₄ in constant ratio with this current I ₁ It is configured to derive V ₂ . Here, the ratio between the currents I ₁ and I ₄ is defined as a ″, and this ratio can be determined by the emitter area ratio of the transistors Q ₆ and Q ₇ .

이러한 구성에 있어서 트랜지스터 Q₁및 Q₂의 베이스, 에미터간 전압을 각각 V_BE1및 V_BE2, 트랜지스터 Q₁의 에미터 라인의 전압을 V_A로 하고, 또한 트랜지스터 Q₁,Q₂및 저항 R_L1을 흐르는 전류를 각각 I₁,I₂및 I₃로하면 다음 식이 성립한다.In this configuration the transistor base, emitter voltage of Q ₁ and Q ₂ respectively, V _BE1 and V _BE2, and the voltage of the emitter line of the transistor Q ₁ to V _A, also the transistor Q _1, Q ₂ and a resistor R _L1 If the currents flowing through are I ₁ , I ₂ and I ₃ , respectively, the following equation is established.

V_A=V_IN+V_BE1…………… (1)V _A = V _IN + V _BE1 ... … … … … (One)

I₂=(V_A-V_BE2)/R_E…………… (2)I ₂ = (V _A -V _BE2 ) / R _E ... … … … … (2)

V₂=I₃·R_L1…………… (3)V ₂ = I ₃ · R _L1 ... … … … … (3)

여기서 I₃=α' I₂이기 때문에 (1)식 내지 (3)식에서 다음식이 얻어진다.Since I ₃ = α 'I ₂ , the following equations are obtained from equations (1) to (3).

V₂=(V_IN+V_BE2-V_BE2)··α' …………… (4)V ₂ = (V _IN + V _BE2 -V _BE2 ) Α '... … … … … (4)

일반적으로 트랜지스터의 콜렉터전류 I_C와 V_BE와의 관계는 다음식으로 표시된다.In general, the relationship between the collector current I _C and V _BE of a transistor is expressed by the following equation.

I_C=I_S(exp-1) …………… (5)I _C = I _S (exp -One) … … … … … (5)

여기서, q는 전자전하, K는 볼쯔만정수, T는 절대온도, I_S는 베이스. 에미터간 역방향 포화전류이다. (5)식을 변형하여 다음식을 얻는다.Where q is the electron charge, K is the Boltzmann constant, T is the absolute temperature, and I _S is the base. Reverse saturation current between emitters. (5) is modified to obtain the following equation.

…………… (6) … … … … … (6)

따라서, (4)식중의 (V_BE1-V_BE2)는 다음식으로 표시된다.Therefore, (V _BE1 -V _BE2 ) in the formula (4) is represented by the following equation.

…………… (7) … … … … … (7)

여기서 T₁,T₂는 트랜지스터 Q₁,A₂의 베이스. 에미터접합부 온도이다.Where T ₁ , T ₂ is the base of transistors Q ₁ , A ₂ . Emitter junction temperature.

또 I_S는 트랜지스터 고유의 정수이므로 I₅₂=β_IS1(β는 일정)로 놓을수가 있으며 I_S는 극히 작은치로서 콜렉터 전류를 충분히 흘려놓으면 I_C/I_S>1이 성립하므로 다음식이 얻어진다.Since I _S is a transistor-specific integer, I ₅₂ = β _IS1 (β is constant) .I _S is an extremely small value. If enough collector current flows, I _C / I _S > 1 is established. .

………………… (8) … … … … … … … (8)

따라서 (8)식을 사용하므로써 (7)식은 다음과 같이 된다.Therefore, using (8), (7) becomes

…………… (9) … … … … … (9)

(9)식에 있어서 트랜지스터의 접합부온도 T를 일정하다고 하면In the formula (9), if the junction temperature T of the transistor is constant

…………… (10) … … … … … 10

(10)식에서 (V_BE1-V_BE2)는 일정치로서 되기 때문에 이치를 γ로하면 (4)식은 다음식으로 된다.In formula (10), (V _BE1 -V _BE2 ) becomes a _{constant value} , so if the value is γ, equation (4) becomes:

…………… (11) … … … … … (11)

(11)식에서 알수 있듯이 정상출력 V₂는 각 트랜지스터의 V_BE에 관계없게 되어서 V_BE에 기인하는 왜곡의 발생이 없어진다.As can be seen from Equation (11), the normal output V ₂ becomes independent of the V _BE of each transistor, so that the distortion caused by V _BE is eliminated.

다음에 역상출력 V₁을 생각해보면,If we consider the reversed output V ₁ ,

V₁=-I₄·R_L2…………… (12)V ₁ = −I ₄ · R _L2 ... … … … … (12)

이며, I₄=α″I₁=I₂이기 때문에 (12)식은 (1), (2)식을 사용하여 하기와 같이 된다.Where I ₄ = α ″ I ₁ = Since I ₂ is as follows using the equation (12) equation (1), (2).

…………… (13) … … … … … (13)

(13)식에 있어서도 V_BE1-V_BE2는 일정치 γ이기 때문에Also in (13), since V _BE1 -V _BE2 is a _{constant value} γ

…………… (14) … … … … … (14)

로 되어서, 역상출력 V_O1도 V_BE에 기인하는 왜곡의 발생은 없다.As a result, there is no occurrence of distortion caused by V _BE in the reverse phase output V _O1 .

이와같이 (11) 및 (14)식에서 알수 있듯이 압력신호 V_IN과 동상 및 역상의 신호를 동시에 끄집어 낼 수가 있으며 또한 양출력 모두 왜곡이 없는 출력이 된다.As can be seen from the equations (11) and (14), the pressure signal V _IN and the in-phase and inverted signals can be simultaneously taken out, and both outputs have no distortion.

또 전류밀러회로(1),(2)에 있어서의 전류비 α,α',α″및 저항 R_E, R_L1, R_L2를 적당히 선정하면 소망하는 증폭도를 가진 정역신호가 얻어진다.In addition, if the current ratios α, α ', α ″ and the resistors R _E , R _L1 , and R _L2 in the current mirror circuits 1 and ₂ are appropriately selected, a stationary signal having a desired amplification degree is obtained.

또한 α=α'=α″=1, R_L1=R_L2=R_L로 선정하면 γ=0로 되어서 각 출력은 다음식으로 되어서 동등한 레벨을 가진다.If α = α '= α ″ = 1 and R _L1 = R _L2 = R _L , then γ = 0, and each output has the same level as the following equation.

…………… (15) … … … … … (15)

도에 있어서는 전류비 α,α' 및 α″의 선정을 위해 밀러회로(1),(2)의 각 트랜지스터의 에미터 면적비를 소망하는 데에 따라 선정하도록 하였으나, 각 트랜지스터의 에미터에 각각 저항을 삽입하여 각 에미터 저항치의 선정에 의해 전류비 α,α',α″를 선정할 수 있기 때문에 각 출력의 이득을 가변으로 하고저하는 경우에는 이들 각 에미터 저항치를 전환하므로써 임의로 선택 가능하게 된다.In the figure, in order to select the current ratios α, α 'and α ″, the emitter area ratios of the transistors of the Miller circuits 1 and 2 are selected as desired. The current ratio α, α ', α ″ can be selected by selecting the emitter resistance values, so that when the gain of each output is changed to a low value, the emitter resistance values can be arbitrarily selected. do.

제4도는 본 고안의 응용예를 표시하는 회로도이며, 트랜지스터 Q_1a, Q_2a및 에미터저항 R_Ea, 또 전류밀러회로 1_a,2_a에 의해 제3도와 동등한 회로를 구성하며, 또 트랜지스터 Q_1b,Q_1b및 에미터저항 R_Eb, 그위에 전류밀러회로 1_b,2_b에 의해 상보형 회로를 구성하여 양회로의 서로의 정역신호를 각각 중첩하도록 하여서 저항 R_L1및 R_L2에 가하고 이 양저항 R_L1및 R_L2의 양단 전압을 입력임피이던스가 큰 버퍼앰프(3),(4)에 각각 가하도록 한 것이다. 따라서 출력전압 레벨이 제3도의 단독회로의 출력레벨에 비하여 배로되어서 전력이득이 증대하게 된다.4 is a circuit diagram showing an application example of the present invention. The transistor Q _1a , Q _2a and emitter resistor R _Ea , and the current mirror circuits 1 _a and 2 _a constitute a circuit equivalent to FIG. 3, and the transistor Q Complementary circuits are composed of _1b , Q _1b and emitter resistor R _Eb , and current mirror circuits 1 _b and 2 _b on top of each other so that the normal and reverse signals of both circuits are superimposed and applied to resistors R _L1 and R _L2 . The voltages at both ends of the positive resistors R _L1 and R _L2 are applied to the buffer amplifiers 3 and 4 having a large input impedance, respectively. Therefore, the output voltage level is doubled as compared with the output level of the single circuit in FIG. 3, thereby increasing the power gain.

본 고안에 의하면 극히 간단한 구성으로써 왜곡이 없는 위상반전 회로가 얻어져서 오오디오앰프 등에 널리 사용할 수가 있다.According to the present invention, a phase inversion circuit without distortion is obtained with an extremely simple configuration and can be widely used for an audio amplifier and the like.

예를들면, 2개의 싱글앤드 푸시풀회로(SEPP 회로)를 전원에 병열로 또한 부하에 직렬로 접속하여 사용하는(밸런스드. 트랜스로오머레스. 앰프)회로의 드라이브단에 본 고안의 회로를 사용하므로써 전압증폭단이 정역상신호 발생부에서 일부 공용으로 되기 때문에 종래의 BTL 회로방식에 비하여 간단한 구성이며 또한 고성능의 회로로 될 수 있다.For example, the circuit of the present invention is used in the drive stage of a circuit in which two single-ended push-pull circuits (SEPP circuits) are connected in parallel to a power supply and connected in series to a load (balanced transformer transformer amplifier). Therefore, since the voltage amplifier stage is partly shared by the reversed-phase signal generator, it can be a simpler configuration and a higher performance circuit than the conventional BTL circuit system.

그위에 정역신호의 일방을 A급 앰프의 구동신호로써 사용하고, 정역신호의 타방을 똑같이 A급 앰프구성의 더미로우드와 구동신호로써 사용하므로서 이 A급 앰프부의 회로전원 라인의 전류를 신호전류에 관계없이 일정하게 하여서 특성을 향상한 이른바 바퓨어 커런트 서어브 방식으로 하는 것이 용이하게 가능해진다.The current of the circuit power line of this class A amplifier part is used by using one of the normal and reverse signals as the driving signal of the class A amplifier, and the other of the normal and reverse signal as the dummy loudness and the driving signal of the class A amplifier configuration. Irrespective of this, it is possible to easily use a so-called pubure current sub system in which the characteristics are made constant to improve the characteristics.

또한 상기에 있어서는 전류공급 및 발생수단으로써 전류밀러 회로를 사용하였으나 이것과 동등 기능을 가진 회로를 사용하였으나 이것과 동등기능을 가진 횔로를 사용할 수 있는 것은 물론이다.In addition, in the above, a current mirror circuit is used as a current supply and generation means, but a circuit having a function equivalent to this is used, but a furnace having a function equivalent to this can of course be used.

Claims (1)

베이스에 입력신호가 인가된 제1트랜지스터와, 상기 제1트랜지스터의 출력을 베이스 입력으로하고 상기 제1트랜지스터와 역도전형의 제2트랜지스터와, 상기 제1 및 제2트랜지스터에 일정비의 관계에 있는 제1 및 제2의 전류를 각각 공급하는 수단과, 상기 제2전류에 의거하여 이 전류와 일정비의 관계에 있는 제3의 전류를 발생하는 수단과 상기 제1전류에 의거하여 이 전류와 일정비의 관계에 있는 제4의 전류를 발생하는 수단을 포함하며, 상기 제3 및 제4의 전류를 사용하여 상기 입력신호와 동상 및 역상의 신호를 각각 얻도록 한 위상반전회로(位相反轉回路).A first transistor having an input signal applied to a base, an output of the first transistor as a base input, and a second transistor having a reverse conductivity type with the first transistor, and having a predetermined ratio to the first and second transistors Means for supplying first and second currents respectively, means for generating a third current having a constant ratio with this current based on the second current, and means for generating a third current based on the first current. A phase inversion circuit comprising means for generating a fourth current in a maintenance relationship, wherein the third and fourth currents are used to obtain the input signal and the in-phase and reverse phase signals, respectively; ).