Claims (8)
꼬리가 긴 쌍으로된 제 1 및 제2트랜지스터, 꼬리가 긴 쌍으로 된 제1 및 제2 트랜지스터의 꼬리내에 각각 포함된 제1 및 제2출력전류 통로를 갖고 있고 증폭기 입력이 결합되는 제어입력을 갖고 있으며 상기 출력전류 통로내의 전류가 증폭기입력에 신호를 인가하는 것에 따라 서로 반대로 감지되게 변하도록 구성되어 있는 전류원회로, 제1쌍의 한 트랜지스터의 출력전극회로와 제2쌍의 한 트랜지스터의 출력전극에 각각 포함된 제1 및 제2 직류부하임피단스, 이 득제어신호를 상기 입력에 인가하여 제1쌍의 상기한 트랜지스터와 제2쌍의 상기 한 트랜지스터가 동일하게 감지되어 구동되도록 하고 제1쌍의 다른 트랜지스터와 제2쌍의 다른 트랜지스터가 서로 반대로 감지되어 구동되도록 하는 방법으로 제1 및 제2쌍의 트랜지스터의 제어전극들에 결합된 이득제어입력 및 상기 이득제어신호의 값에 각각 무관한 제1쌍의 한 트랜지스터와 제2쌍의 한 트랜지스터의 출력전극들에 접속된 상기 부하임피단스의 단자에서 기준전압을 유지하기 위한 장치를 포함하는 장치에 있어서, 특히 제1및 제2쌍의 상기 다른 트랜지스터들의 출력전극에 접속된 입력을 갖고 있고, 제1부하임피단스의 상기 단자와 제2부하임피단스의 상기 단자에 접속된 제1 및 제2출력을 갖고 있는 전류분배기 회로를 포함하는 것을 특징으로 하는 가변이득 차동증폭기.A control input having first and second output current paths in the long tail pair and first and second output current paths respectively included in the tails of the first and second transistors in the long tail pair and coupled to the amplifier input. And a current source circuit configured to change the current in the output current path so as to be sensed opposite to each other as a signal is applied to an amplifier input, an output electrode circuit of a first pair of transistors, and an output electrode of a second pair of transistors. First and second DC load impedances, and gain control signals respectively included in the first pair, so that the first pair of transistors and the second pair of transistors are sensed and driven the same. Are coupled to the control electrodes of the first and second pairs of transistors in such a way that the other transistors and the second pair of transistors are sensed and driven oppositely to each other. And a device for maintaining a reference voltage at a terminal of the load impedance connected to output electrodes of a first pair of transistors and a second pair of transistors, each of which is independent of a gain control input and a value of the gain control signal. A device comprising: first and second inputs, in particular having first and second pairs of inputs connected to the output electrodes of the other transistors, the first and second pairs of first load impedances being connected to the terminals of the first and second load impedances; A variable gain differential amplifier comprising a current divider circuit having a second output.
분배기회로 입력에 접속된 입력전극과 분배기회로 출력중의 하나에 접속된 출력전극을 갖고 있는 또다른 트랜지스터와, 분배기회로 입력으로부터 알 수 있는 바와 같이 상기 또 다른 트랜지스터의 제어전극 입력전극 접합부와 동일한 극성을 감지하여 상기 또다른 트랜지스터의 제어전극과 분배기회로 입력 사이에 접속되고 분배기회로 입력과 분배기회로의 다른 출력 사이에 포함되는 반도체 접합부를 포함하는 전류분배기회로를 특징으로 하는 제1항에 따른 장치.Another transistor having an input electrode connected to one of the divider circuit inputs and an output electrode connected to one of the divider circuit outputs, and the same polarity as the control electrode input electrode junction of the another transistor as can be seen from the divider circuit input. A device according to claim 1, characterized in that it comprises a semiconductor junction connected between the control electrode of the another transistor and the divider circuit input and included between the divider circuit input and the other output of the divider circuit.
제2항의 또다른 트랜지스터와 동일한 도전성을 가지고 있고, 제어전극에 접속된 출력전극을 갖고 있는 제2의 또다른 트랜지스터의 제어전극-입력전극 접합부인 반도체 접합부와, 제2항의 또다른 트랜지스터와 제2의 또다른 트랜지스터의 입력전극들과 분배기회로 입력사이의 접속부들내에 포함된 제1 및 제2저항기를 특징으로 하는 제2항에 따른 장치.A semiconductor junction, which is a control electrode-input electrode junction of another second transistor having the same conductivity as another transistor of claim 2 and having an output electrode connected to the control electrode, another transistor of claim 2, and a second A device according to claim 2, characterized in that the first and second resistors are included in the connections between the input electrodes of another transistor of the transistor and the divider circuit input.
제1 및 제2 부하임피단스의 단자들을 각각 구성하는 입력단자 사이에 입력전류통로를 갖고 있고, 입력전류통로에 의해 이송된 전류에 정비례하며 입력전류통로에 의해 이송된 전류와 같이 이것의 모든 단자에 관련하여 동일하게 감지하는 출력전류통로 내로 전류를 이송하므로서 입력전류통로를 통하여 전류가 통과하는 것에 따르도록 구성되는 제1 및 제2 전류반복회로의 입력회로들에 의해 형성되는 상기 제1 및 제2 부하임피단스를 특징으로 하는 제2항 및 제3항에 따른 장치.It has an input current path between the input terminals constituting the terminals of the first and second load impedances, and is proportional to the current carried by the input current path and all of its terminals, such as the current carried by the input current path. The first and the second are formed by the input circuits of the first and second current repetition circuits configured to conform to the passage of the current through the input current path by transferring current into the output current path which senses the same in relation to 2 Apparatus according to claims 2 and 3 characterized by load impedance.
제1 및 제2저항기를 각각 통하여 분배기회로 입력이 접속되는 입력전극, 전류분배기회로의 제1 및 제2 출력에 각각 접속되는 출력전극, 및 일정한 전위점에 접속되는 제어전극들을 갖고 있는 제1 및 제2의 또다른 트랜지스터를 포함하는 전류분배기회로를 특징으로 하는 제1항에 따른 장치.A first electrode having an input electrode connected to the divider circuit input through the first and second resistors, an output electrode connected to the first and second outputs of the current divider circuit, respectively, and control electrodes connected to a constant potential point; A device according to claim 1, characterized by a current divider circuit comprising a second further transistor.
제1 및 제2이 또다른 트랜지스터들의 출력전글이 제1 및 제2의 또다른 트랜지스터들의 출력전극- 입력전극 통로를 각각 통하여 제1 및 제2 부하임피단스에 각각 접속되도록 제1 및 제2의 또다른 트랜지스터의 입력전극에 각각 접속되는 제1쌍의 상기 한 트랜지스터와 제2쌍의 상기한 트랜지스터의 출력전극들을 특징으로 하는 제5항에 따른 장치.The first and second output signals of the first and second further transistors are respectively connected to the first and second load impedance through the output electrode-input electrode passages of the first and second further transistors, respectively. An apparatus according to claim 5, characterized in that the output electrodes of the first pair of transistors and the second pair of transistors are respectively connected to the input electrodes of another transistor.
제1 및 제2부하임피단스에 각각 직접 접속되는 제1쌍의 상기 한 트랜지스터와 제2쌍의 상기 한 트랜지스터의 출력전극들을 특징으로 하는 제1항 내지 제5항에 따른 장치.An apparatus according to claims 1 to 5, characterized in that the output electrodes of the first pair of transistors and the second pair of transistors are directly connected to the first and second load impedances, respectively.
제1도나 이 제1도를 수정한 제2도를 참조하여 기술한 것을 특징으로 하는 가변이득 차동증폭기회로.A variable gain differential amplifier circuit as described with reference to FIG. 1 or FIG. 2 modified from FIG.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.