KR830000660B1 - Control loop - Google Patents

Abstract

내용 없음.No content.

Description

제어루프Control loop

제1도는 원반형 기록보유체 판독용 장치에 적용된 본 발명에 의한 제어루프의 실시예를 도시한 블록도.1 is a block diagram showing an embodiment of a control loop according to the present invention applied to an apparatus for reading a disc shaped record carrier.

제2도는 제1도에 도시한 제어루프의 전달특성을 도시한 도면.2 is a diagram showing the transmission characteristics of the control loop shown in FIG.

제3도는 본 발명에 의한 제어루프의 제어유니트로써 프로그래머블 제어회로를 사용한 예를 도시한 블록도.3 is a block diagram showing an example of using a programmable control circuit as a control unit of a control loop according to the present invention.

제4도는 제3도의 프로그래머블 제어회로에 사용하는 프로그램의 일예를 도시한 흐름도.4 is a flowchart showing an example of a program used in the programmable control circuit of FIG.

제5도는 테이프 형태의 자기기록 보유체 판독용 장치에 적용된 본 발명에 의한 제어루프의 실시예를 도시한 블록도.5 is a block diagram showing an embodiment of a control loop according to the present invention applied to an apparatus for reading a magnetic record carrier in the form of a tape.

제6도는 제5도의 제어유니트로서 프로그래머블 제어회로를 사용한 예를 도시한 블록도.FIG. 6 is a block diagram showing an example in which a programmable control circuit is used as the control unit of FIG.

제7도는 제6도의 프로그래머블 제어회로에 사용하는 프로그램의 일예를 도시한 흐름도.7 is a flowchart showing an example of a program used for the programmable control circuit of FIG.

본 발명은 제어량을 제어하기 위한 제어루프에 관한 것으로서, 상기 제어루프에는 제어량을 변화시키기 위한 제어장치와, 제어량의 순시치와 소망치간의 차를 나타나는 오차신호를 공급하기 위한 검출장치와, 검출장치에 결합되어 오차신호를 수신하기 위한 입력단자 및 제어장치에 결합되어 제어신호를 공급하기 위한 출력단자를 구비해서 기본주파수 및 그 고조파에 있어 다수의 피크를 갖는 전달특성을 가진 제어유니트가 설비되어 있다.The present invention relates to a control loop for controlling a control amount, the control loop for changing the control amount, a detection device for supplying an error signal indicating a difference between the instantaneous value and the desired value of the control amount, and the detection device It is equipped with an input terminal for receiving an error signal and an output terminal for supplying a control signal coupled to the control device and having a transmission characteristic having a plurality of peaks in fundamental frequency and its harmonics. .

이같은 제어루프는 각종 형태의 장치에서 중요한 역활을 하는데, 그 특정예로서는 제어소자의 위치를 제어하기 위한 서어보 제어루프를 들 수 있다. 이러한 제어루프에는 극히 엄격한 요건이 부과되는데, 이를 설명할 목적으로, 하나 또는 복수개의 제어루프가 중요한 역활을 하는 장치의 두 가지의 예에 대해 고찰한다.Such a control loop plays an important role in various types of apparatus, and a specific example thereof is a servo control loop for controlling the position of the control element. These control loops are subject to extremely stringent requirements, and for the purpose of explanation, we consider two examples of devices in which one or more control loops play an important role.

그 일예의 장치로서는 원반형 기록보유체용의 광학판독장치를 들 수 있는데, 이 장치의 기록보유체상에는 비데오 및, 또는 오디오 정보가 광학적으로 검출될 수 있는 구조로 기록된다. 이러한 기록보유체는 나선형 정보트랙으로 이루어져 방사비임의 도움으로 판독되는데, 이를 실현하기 위해서는 적어도 두 개의 제어루우프가 필요하다. 이들 요구된 제어루프 중의 하나는 방사비임에 의해 기록보유체상이 형성되는 주사스폿트의 반경 방향의 위치를 제어하는데 필요하다. 즉, 기록보유체의 편심률에 관계없이 정보트랙과 주사시폿트를 항상 확실하게 일치시키는데 필요하다. 상기 요구된 다른 하나의 제어루프는 원반형 기록보유체의 평탄성의 파손에도 관계없이 기록보유체의 정보 표면상에서의 방사비임의 집속을 정확하게 유지시키기위해 필요하다. 한편, 또 다른 하나의 제어루프가 필요한데, 이것은 기록보유체상에서의 트랙방향에 있어 주사스폿트의 위치를 제어하는 것에 의해 판독된 신호내의 시간차를 수정하는데 필요하다.An example of such an apparatus is an optical reading apparatus for a disc shaped record holder, in which video and / or audio information is recorded in a structure that can be optically detected. Such a record carrier consists of a spiral information track and is read with the aid of a radiation beam, which requires at least two control loops. One of these required control loops is necessary to control the radial position of the scanning spot where the recording carrier image is formed by the radiation beam. In other words, it is necessary to always reliably match the information track with the scanning pot irrespective of the eccentricity of the record carrier. Another required control loop is required to accurately maintain the concentration of the radiation beam on the information surface of the record carrier regardless of the breakage of the flatness of the disc shaped record carrier. On the other hand, another control loop is required, which is necessary to correct the time difference in the read signal by controlling the position of the scanning spot in the track direction on the record carrier.

또 다른 한 예의 장치로서는 비데오 신호용의 기록재생시스템을 들 수 있는데, 이 시스템에서는 기록보유체로서 자기테이프가 사용된다. 이 경우, 일반적으로 자기테이프 상에는 자기테이프의 길이방향에 대해 작은 각도를 이루어 상호간에 평행한 트랙의 패턴에 따라 정보가 기록되는데, 이같은 목적을 위해 비데오신호의 기록 및 판독용의 자기헤드와 상호작용하는 회전원반의 외주변의 일부를 따라 자기테이프를 통과시킨다. 이 경우 자기테이프상의 정보밀도를 증대시키기 위해 트랙폭 및 트랙들간의 간격을 감소시키고자 시도함을 알 수 있는데, 이같은 시도에 응하여, 자기헤드의 트랙추적 정확도는 한층 증대되어야만 한다. 따라서, 이같은 정확도를 증대시킬 목적으로 제각기의 자기헤드의 원반상에 강고하게 장착하지 않고 트랙방향을 횡단하는 방향으로 자기헤드를 조절할 수 있는 조정요소, 예로서, 압전편향소자를 통해 장착한다. 이경우, 자기테이프상에 기록된 트랙킹 신호 및 이에 연관된 검출회로에 의해서 제각기의 자기헤드들을 소망의 트랙과 항상 정확하게 작동케 하는 제어루프가 실현된다.As another example, a recording and reproducing system for a video signal is used. In this system, magnetic tape is used as a recording retainer. In this case, information is generally recorded on the magnetic tape according to a pattern of tracks parallel to each other at a small angle with respect to the longitudinal direction of the magnetic tape. For this purpose, the information is interacted with a magnetic head for recording and reading video signals. Pass the magnetic tape along a part of the outer periphery of the rotating disk. In this case, it can be seen that an attempt is made to reduce the track width and the interval between tracks in order to increase the information density on the magnetic tape. In response to such an attempt, the track tracking accuracy of the magnetic head must be further increased. Thus, for the purpose of increasing such accuracy, the magnetic head may be mounted through an adjustment element, for example, a piezoelectric deflection element, which may adjust the magnetic head in a direction crossing the track direction without firmly mounting on the disc of each magnetic head. In this case, by means of a tracking signal recorded on the magnetic tape and a detection circuit associated therewith, a control loop is realized which always makes each of the magnetic heads operate correctly with the desired track.

만일 이러한 제어루프에 의해 제어량의 충분히 정확한 제어를 달성하려면, 제어루프의 총합전달 특성에 대한 요건이 매우 엄격하게 된다. 예로서, 제어루프의 이득, 즉 개루프이득이 오차신호에 대해 얻어지는 주파수 범위에 걸쳐 충분히 높게 되어야만 한다. 이것은 일반적으로 통상의 구성의 경우에 있어 제어루프의 전달특성이 영주파수부터 제어될 최대 주파수까지 다소 평탄한 응답을 나타내는 저역통과 특성을 가짐을 의미한다. 일반적으로 이러한 전달특성의 결점은 고이득 계수를 얻음과 동시에 제어루프의 안정도를 확보하는데 난점이 있으므로, 일반적으로 이같은 난점을 해결하기 위해서는 또 다른 부가적인 회로망을 설치할 필요가 있다는 것이다. 한편, 저역통과 특성의 주파수 대역내의 잡음신호도 현저히 증폭되어, 그 결과제어동작에 중대한 악영향이 미치게 된다는 결점도 발생한다.If this control loop achieves sufficiently accurate control of the control amount, the requirements for the total transfer characteristics of the control loop become very strict. As an example, the gain of the control loop, i.e. the open loop gain, must be high enough over the frequency range obtained for the error signal. This generally means that in the case of a conventional configuration, the transmission characteristics of the control loop have a low pass characteristic that exhibits a somewhat flat response from zero frequency to the maximum frequency to be controlled. In general, the drawback of this transfer characteristic is that it is difficult to obtain a high gain and at the same time secure the stability of the control loop. Therefore, in order to solve such a problem, it is necessary to install another additional network. On the other hand, there is a drawback that the noise signal in the low pass frequency band is also amplified significantly, resulting in a significant adverse effect on the control operation.

따라서, 이들 결점을 제거하기 위해, 네덜란드왕국 특허원 제7702990호에는, 다수의 제어동작이 있어서 오차신호가 주로 다수의 고정주파수 성분, 즉 기본주파수 및 다수의 고조파를 포함한다는 사실을 효과적으로 이용하는 서두에 기재된 형식의 제어루프를 제안하고 있다. 전술한 일 예의 판독장치에 있어서는, 예로서, 연관된 제어시스템에 대해 오차신호가 기록보유체의 회전주파수에 대응하는 기본주파수 및 그 고조파에 있어 강한 성분을 가짐을 알 수 있었다. 또한, 전술한 또 다른 예의 기록 및 재생장치에 있어서도 오차신호가 헤드원반의 회전주파수에 대응하는 기본주파수 및 그의 고조파에 있어 강한 성분을 가짐을 알 수 있었다.Therefore, in order to eliminate these drawbacks, the patent application No. 7729990 has a number of control operations, which effectively takes advantage of the fact that the error signal mainly contains a large number of fixed frequency components, that is, a fundamental frequency and a plurality of harmonics. A control loop of the type described is proposed. In the above-described reading apparatus, as an example, it has been found that for the associated control system, the error signal has a strong component in the fundamental frequency and its harmonics corresponding to the rotational frequency of the record carrier. In addition, in the above-described recording and reproducing apparatus of another example, it was found that the error signal has a strong component in the fundamental frequency corresponding to the rotation frequency of the head disk and its harmonics.

상술한 네델란드 특허원은 이같은 데이타를 효과적으로 이용하여 기본주파수 및 그의 고조파에 있어 다수의 피크를 갖는 전달특성을 실현시킴을 제안하고 있는데, 이같은 제안에 의하면, 오차신호에 관련하는 주파수에 대해 고루프이득이 얻어지며, 반면에, 오차신호에 대해 관련정도가 작은 주파수에 대해서는 저루프이득이 얻어진다. 따라서, 이에 의해 잡음신호의 영향이 상당히 저감되게 되어 원만한 제어동작이 얻어지며, 또한 제어루프의 안정도가 한층 간단한 방식으로 확보될 수 있다.The above-mentioned Dutch patent application proposes to effectively use such data to realize a transmission characteristic having a large number of peaks in the fundamental frequency and its harmonics. According to this proposal, a high loop gain is obtained for a frequency related to an error signal. On the other hand, a low loop gain is obtained for frequencies where the degree of relevance for the error signal is small. Therefore, the influence of the noise signal is thereby significantly reduced, so that a smooth control operation can be obtained, and the stability of the control loop can be ensured in a simpler manner.

전술한 네델란드왕국 특허원에 기재된 제어루프에서는 소망의 전달특성이 기본주파수 및 그의 고조파에 제각기 개별적으로 조정된 다수의 병렬접속 대역통과필터에 의해 얻어진다. 오차신호의 최적감소를 달성하기 위해서는 상기 주파수에서 이득계수를 크게 하는 한편, 이들 주파수 근방에서의 대역통과특성의 대역폭을 최소로 하는 것이 바람직하다. 달리 말해서, 이들 주파수 근방에서의 대역통관 특성이 가능한 높은 Q값을 갖게하는 것이 바람직하다. 그러나 상술한 네델란드왕국 특허원에서 기술한 바와 같이 병렬접속의 대역통과 필터를 사용하는 경우, 극히 높은 Q값을 얻기란 그리 쉽지 않다. 게다가 그 구성에는 제어동작에 대해서 하등 중요치 않은 개별의 필터를 기본주파수의 각 고조파에도 필요로 하기 때문에 대단히 많은 소자가 사용되게 되는 한편, 대역통관필터의 불가피한 조정 때문에 제조단가가 높아지게 된다는 결점이 있다.In the above-described control loop described in the Dutch Patent Application, the desired transmission characteristics are obtained by a number of parallel-connected bandpass filters individually adjusted to the fundamental frequency and its harmonics. In order to achieve the optimum reduction of the error signal, it is desirable to increase the gain coefficient at the frequency and minimize the bandwidth of the band pass characteristic in the vicinity of these frequencies. In other words, it is desirable to have the bandpass characteristic in the vicinity of these frequencies as high as possible. However, in the case of using the bandpass filter of parallel connection as described in the Dutch Patent Office, it is not easy to obtain an extremely high Q value. In addition, the configuration has a drawback in that a large number of elements are used because individual filters, which are insignificant to the control operation, are also required for each harmonic of the fundamental frequency, and the manufacturing cost is increased due to the inevitable adjustment of the band pass filter.

따라서, 본 발명의 목적은 제조기술면에서 특히 효과적이며 유리한 방식으로 소망의 전달특성을 실현하는 서두에 기재된 형식의 제어루프를 제공하는데 있으며, 이같은 목적을 위해 본 발명의 제어루프는 제어유니트가 디지탈적으로 부호화된 신호치를 축적하기 위한 다수의 기억장소를 가진 기억장치와 ; 상기 기억장치에 결합되어, 이로부터 공급되는 디지탈적으로 부호화된 신호치를 아나로그 신호치로 변환하는 다지탈 아나로그 변환기와 ; 상기 기억장치로부터 판독된 신호치에 의해 나타난 오차신호의 값을 오차신호의 순시치와 비교하는 비교장치와 ; 상기 기억장치 및 비교장치의 출력단자에 결합되어, 상기 비교장치에 의해 공급되는 신호에 따라서 상기 기억장치로부터 얻어진 신호치를 수정하기 위해, 달성가능한 최대신호치에 비해 작은 최대치를 가진 수정량을 공급하는 수정장치와 ; 기본주파수에 관련하는 주기와 동등한 주기를 가진 반복 사이클에 따라서 상기 기억장치로부터 다수의 신호치가 판독되게 하고, 이같은 신호치의 매회의 판독 후에, 판독된 신호치 대신에 수정장치로부터의 수정된 신호치가 기억장치에 축적되게끔 하는 기억장치용 제어장치를 구비함을 특징으로 한다.It is therefore an object of the present invention to provide a control loop of the type described in the opening paragraph which realizes the desired transmission characteristics in a particularly effective and advantageous manner in terms of manufacturing technology. For this purpose, the control loop of the present invention has a digital control unit. A storage device having a plurality of storage locations for accumulating the encoded signal values; A digital analog converter coupled to the storage device and converting a digitally encoded signal value supplied therefrom into an analog signal value; A comparison device for comparing the value of the error signal represented by the signal value read out from the storage device with the instantaneous value of the error signal; Coupled to the output terminals of the storage device and the comparator, for correcting a signal value obtained from the storage device according to the signal supplied by the comparator, for supplying a correction amount having a small maximum value relative to the maximum signal value achievable Correction device; A plurality of signal values are read out from the storage device according to a repetition cycle having a period equivalent to the period related to the fundamental frequency, and after each reading of such signal values, the modified signal values from the correction device are stored instead of the read signal values. And a control device for the storage device to be accumulated in the device.

이같은 구성의 제어유니트는 이 제어유니트에 의해 실현된 전달함수가 사용된 소자에 대해 극히 엄격한 정확도의 요건을 부과하지 않으면서 대단히 가파른 피크를 갖게 한다. 이같은 전달함수의 변화는 디지탈신호치에 사용된 비트수 및 수정장치에 의해 행해진 수정의 정도와 같이 디지탈 신호치에 대해 영향을 끼치는 파라메타에 의해 크게 좌우되며, 제어유니트에 사용된 회로에 대한 허용오차에 의해서는 미소한 영향만을 받게 된다.The control unit of this configuration has a very steep peak without imposing extremely stringent accuracy requirements on the devices used with the transfer function realized by this control unit. This change in transfer function depends largely on the parameters that affect the digital signal values, such as the number of bits used for the digital signal values and the degree of correction made by the correction device, and the tolerances for the circuits used in the control unit. Only a minor influence will be affected.

네델란드왕국 특허원 제7703539호에 기재된 제어루프에 의해서도 기본주파수 및 그의 고조파에 있어 다수의 피크를 갖는 전달특성이 실현되는데, 이것은 지연수단과 더불어 빗살형 필터에 의해 실현된다.The control loop described in the patent application No. 773539 also realizes a transmission characteristic having a large number of peaks in the fundamental frequency and its harmonics, which is realized by a comb-type filter in addition to the delay means.

본 발명에 의한 제어루프의 양호한 실시 예에서는 수정장치가 기억장치로부터 판독된 디지탈신호치를 비교장치로부터의 출력신호의 극성에 응동해서 소정치만큼 증감시키게끔 구성됨을 특징으로 한다.A preferred embodiment of the control loop according to the present invention is characterized in that the correction device is configured to increase or decrease the digital signal value read out from the memory device by a predetermined value in response to the polarity of the output signal from the comparison device.

본 발명의 제어루프, 특히, 제어유니트는 마이크로 프로세서와 같은 프로그래 머블 제어회로를 사용하기에 특히 적합한데, 이같은 제어회로에 의해 적정한 기억장소에 대한 신호치의 서입 및 판독이 가능하게 되며, 동시에 상기 신호치의 수정이 가능하게 된다. 즉, 이러한 제어회로를 사용하므로써 융통성이 높아진다. 즉 프로그램을 사용하면 제어유니트가 제어될 제어량에 의해 부과된 특정요건에 간단히 적용될 수 있다.The control loop of the present invention, in particular, the control unit, is particularly suitable for using a programmable control circuit such as a microprocessor, which enables the writing and reading of signal values to an appropriate storage location. The signal value can be corrected. That is, the flexibility is increased by using such a control circuit. In other words, using a program, the control unit can simply be applied to the specific requirements imposed by the control amount to be controlled.

제어유니트의 구성에 관하여, 특히 제어유니트에 사용된 소자에 대해 각종의 소자를 사용할 수 있다. 본 발명의 양호한 실시 예에서는 비교장치가 차동증폭기를 구비하되, 차동증폭기의 제1입력이 제어유니트의 입력단자에 결합되고 제2입력이 디지탈·아나로그 변환기의 출력에 결합됨을 특징으로 한다.With regard to the configuration of the control unit, various elements can be used, in particular with respect to the element used in the control unit. In a preferred embodiment of the present invention, the comparator comprises a differential amplifier, wherein the first input of the differential amplifier is coupled to the input terminal of the control unit and the second input is coupled to the output of the digital-analog converter.

제어루프의 총합 전달특성에 부과된 요건을 충족시키기 위해서는 보통 제어회로와 직렬로 저역통과 필터를 설치할 필요가 있으나, 이같은 필터에 의해 부가적인 지연이 초래된다. 따라서, 이같은 지연을 보상하기 의해 본 발명의 실시 예에서는 기억장치로부터 판독되어 아나로그 신호로 변환된 신호치를 제어유니트의 출력단자에 공급하는 장치를 설치하여, 상기 신호치가 상기 비교장치에 공급된 신호치보다 진상되게끔 구성한 것을 특징으로 한다.In order to meet the requirements imposed on the total transfer characteristics of the control loop, it is usually necessary to install a lowpass filter in series with the control circuit, but such a filter introduces additional delay. Therefore, in order to compensate for such a delay, in the embodiment of the present invention, a device is provided for supplying a signal value read from the storage device and converted into an analog signal to the output terminal of the control unit, and the signal value supplied to the comparison device. It is characterized in that it is configured to be higher than the chi.

전달특성에 대한 특정의 요건을 만족시키기 위해, 본 발명의 다른 실시 예에서는 제어유니트의 입력단자를 필터회로망의 입력단자에 결합하고, 필터회로망의 출력단자를 가산단에 결합하며, 가산단을 제어유니트의 출력단자에 결합해서, 제어유니트의 출력신호와 필터회로망의 출력신호들이 가산되게 하여 그 결과의 합신호가 제어장치에 제어신호로서 공급되게끔 구성함을 특징으로 한다.In order to satisfy specific requirements for the transfer characteristics, another embodiment of the present invention couples the input terminal of the control unit to the input terminal of the filter network, the output terminal of the filter network to the adder stage, and controls the adder stage. Coupled to the output terminal of the unit, the output signal of the control unit and the output signal of the filter network are added so that the sum signal of the result is supplied to the control device as a control signal.

한편, 본 발명에는 어떤 종류의 방해신호에 대한 특수한 보호기능이 행해지게끔, 필터회로망이 그 출력신호를 소정치로 제한하는 제한회로를 구비하도록 구성한 것을 특징으로 한다.On the other hand, the present invention is characterized in that the filter network is provided with a limiting circuit for limiting the output signal to a predetermined value so that a special protection function for a certain kind of disturbing signal is performed.

이후, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 원반형 기록보유체를 판독하기 위한 장치를 도시한 것으로, 본 장치는 본 발명에 의한 제어루프를 갖추고 있다. 원반형 기록보유체(1)는 모터(2)에 의해 회전방향 V로 구동된다. 기록보유체(1)는 방사비임 A에 의해 판독되는데, 이 방사비임 A는 방사원(3)에 의해 방사되어 반투명거울(4), 거울(5) 및 렌즈시스템(6)을 통해 기록보유체(1)의 정보표면으로 향한다. 이 때, 정부표면은 반사표면 형태를 취하고 있으므로, 방사비임 A는 정보표면으로부터 반사되어 렌즈시스템(6), 거울(5) 및 반투명거울(4)를 통해 검출부(7)에 입사된다. 이 검출부(7)는 방사비임 A에 포함된 정보, 예로서, 비데오 정보를 전기신호로 변환하여 출력단자(8)에 공급해서 차후 다른 처리를 받게 한다.1 shows an apparatus for reading a disc shaped record carrier, which is equipped with a control loop according to the present invention. The disk-shaped recording holder 1 is driven in the rotational direction V by the motor 2. The record carrier 1 is read by the radiation beam A, which is radiated by the radiation source 3 and is transmitted through the translucent mirror 4, the mirror 5 and the lens system 6 Head to the information surface in 1). At this time, since the government surface is in the form of a reflective surface, the radiation beam A is reflected from the information surface and is incident on the detection unit 7 through the lens system 6, the mirror 5 and the translucent mirror 4. The detection unit 7 converts the information contained in the radiation beam A, for example, the video information, into an electrical signal and supplies it to the output terminal 8 for further processing.

방사비임 A에 의해 형성된 방사스폿트 S를 정보표면의 수직방향운동에도 불구하고 정보표면상에 정확히 집속시키기 위해 집속제어루프가 제공되는데, 이 집속제어루프는 제어장치(9)를 구비한다. 이 제어장치(9)에 의해 렌즈시스템(6)을 X방향으로 이동시켜 기록보유체(1) 상에서의 방사비임 A의 집속을 제어할 수 있다. 게다가, 제어루프에는 집속편차의 측정기준이 되는 오차신호를 공급하기 위한 검출시스템이 구비되어야 하는데, 이같은 검출시스템은 본 예의 장치에 있어 검출부(7)의 일부를 구성하여 단자(10)에 오차신호를 생성한다. 접속오차를 검출하는 장치로서는 각종 형태의 것이 알려져 있다. 오차시호를 검출하는 형식은 본 발명의 필수사항이 아니므로, 상세한 설명이 피해지는 대신, 이러한 집속시스템에 대해서는 미합중국 특허원 제3876841호 및 제4011400호가 참조된다. 한편, 제어루프는 제어유니트(11)를 구비하는데, 제어유니트(1l)의 입력단자(l2)는 검출시스템(7)의 단자(10)에 결합되어 오차신호를 수신하며, 그 출력단자(13)로부터의 출력신호는 제어신호로서 제어장치(9)에 인가된다.A focusing control loop is provided for accurately focusing the radiation spot S formed by the radiation beam A on the information surface in spite of the vertical movement of the information surface, which has a control device 9. By this control device 9, the lens system 6 can be moved in the X direction to control the focusing of the radiation beam A on the recording retainer 1. In addition, the control loop should be provided with a detection system for supplying an error signal which is a measurement standard of the focusing deviation. Such a detection system constitutes a part of the detection unit 7 in the apparatus of this example, and the error signal is transmitted to the terminal 10. Create Various types of devices are known as devices for detecting connection errors. Since the format for detecting the error signal is not a requirement of the present invention, the detailed description will be avoided, and instead, US Patent Application Nos. 3876841 and 4011400 are referred to such a focusing system. On the other hand, the control loop has a control unit 11, the input terminal l2 of the control unit 1l is coupled to the terminal 10 of the detection system 7 to receive an error signal, and the output terminal 13 thereof. Is output to the control device 9 as a control signal.

제어유니트(11)를 사용하여 영주파수, 기본주파수 및 다수의 고조파에 있어 다수의 피크를 갖는 전달특성을 실현하는데, 이 경우, 상기 기본주파수는 기록보유체의 회전주파수와 동등하다. 이러한 전달특성은 오차신호의 주파수 스펙트럼이 그 기본주파수 및 순차적인 고조파에 있어 비교적 강한 성분을 포함한다는 인식을 기초로 하여 선정된다. 따라서, 효과적인 제어를 달성하기 위해서는 그 주파수에 있어 고이득을 제공하는 전달특성을 사용하는 것이 바람직하기는 하나, 주파수범위 전체에 걸쳐 이러한 고이득을 갖는 것은 그다지 바람직하지 않다. 왜냐하면 이 경우에 있어 오차신호에 관련하는 잡음신호에 의해 제어동작이 커다란 영향을 받으며, 또한 이러한 전달특성을 갖고서는 안정된 제어루프를 실현하기가 곤란하기 때문이다.The control unit 11 is used to realize the transmission characteristics having a plurality of peaks at zero frequency, fundamental frequency and plural harmonics, in which case the fundamental frequency is equal to the rotation frequency of the record carrier. This propagation characteristic is selected based on the recognition that the frequency spectrum of the error signal contains a relatively strong component in its fundamental frequency and sequential harmonics. Thus, to achieve effective control, it is desirable to use a transmission characteristic that provides high gain at that frequency, but it is not very desirable to have such a high gain throughout the frequency range. This is because in this case, the control operation is greatly influenced by the noise signal related to the error signal, and it is difficult to realize a stable control loop with this transmission characteristic.

따라서, 잡음신호에 의해서 거의 영향을 받지 않는 효과적인 제어를 달성하기 위해서는 상기 각 주파수에 대해 얻어지는 이득이 다른 주파수에 대해 얻어지는 이득보다 큰 것이 바람직하나, 상기 고이득이 얻어지는 상기 각 주구파수에 있어서의 주파수 대역폭은 작을 필요가 있는데, 이것은 상기 주파수에 있어서 대역통과특성에 대해 높은 Q값이 요구됨을 의미한다.Therefore, in order to achieve effective control that is hardly affected by the noise signal, it is preferable that the gain obtained for each of the frequencies is larger than the gain obtained for other frequencies, but the frequency at each of the main frequencies where the high gain is obtained. The bandwidth needs to be small, which means that a high Q value is required for the bandpass characteristic at this frequency.

따라서, 이것을 달성하기 위해 본 발명에 의한 제어루프의 제1실시 예에는 제어유니트(11)가 제1도에 도시된 구조를 갖는데, 이같은 구조에 의하면 높은 Q값이 보장되며, 여기에 사용되는 요소에 대한 허용오차에 의한 영향이 최소로 된다. 제어유니트(11)는 다수의 신호치를 디지탈 부호의 형태로 축적하기에 적합한 기억장지(14)를 구비한다. 기억장치(14)의 출력단자는 D/A(디지탈·아나로그) 변환기(15)에 집속되며, D/A 변환기는 공급된 디지탄 신호치를 아나로그 신호치로 변환한다. 한편, 기억장치(14)의 출력단자는 수정장치(16)에 접속되며, 이 수정장치의 출력단자는 기억장치(14)의 입력단자에 접속한다. 수정장치(16)는 비교기(17)로부터 수정신호를 수신하는데, 이 비교기(17)는 두 개의 입력단자를 갖는다. 비교기(17)의 한 입력단자는 제어유니트(11)의 입력단자(12)에 접속되고, 다른 입력단자는 D/A 변환기(l5)의 출력자에 접속된다. D/A 변환기(15)의 출력단자는 정합회로망(18)을 통해 제어유니트(11)의 출력단자(13)에 결합되며 출력단자(13)에는 제어장치(9)에 대한 제어신호가 발생된다.Therefore, in order to achieve this, in the first embodiment of the control loop according to the present invention, the control unit 11 has the structure shown in FIG. 1, whereby a high Q value is ensured, and the elements used herein. The effect of the tolerance on is minimized. The control unit 11 has a storage device 14 suitable for accumulating a plurality of signal values in the form of digital code. The output terminal of the storage device 14 is focused on the D / A (digital analog) converter 15, and the D / A converter converts the supplied digital signal value into an analog signal value. On the other hand, the output terminal of the storage device 14 is connected to the crystal device 16, and the output terminal of the crystal device is connected to the input terminal of the storage device 14. The correction device 16 receives a correction signal from the comparator 17, which has two input terminals. One input terminal of the comparator 17 is connected to the input terminal 12 of the control unit 11, and the other input terminal is connected to the output of the D / A converter 11. The output terminal of the D / A converter 15 is coupled to the output terminal 13 of the control unit 11 through the matching network 18, and the output terminal 13 generates a control signal for the control device 9.

기억장치(14)는 예로서 디지탄 시프트 레지스터의 형태로 구성되는데, 한 레지스터에 축적된 디지탄 신호치는 매클록주기 동안 다음의 레지스터에 전송된다. 기억장치(14)에 축적된 신호치는 기억장치(14)에 시간간격

에 걸쳐 축적된다(N은 기억장치의 레지스터의 수이면 fo는 클록 주파수임). 기억장치(14)에 대한 클록신호는 기억보유체(1)의 회전주파수 fs(회전수 /초)로부터 인출된다. 이같은 목적을 위해 다수의 마크(Mimark)를 가진 회전속도계용 원판(20)을 모터(2)의 회전축에 장착하여, 원반(20)이 트랜스듀서(21)와 상호작용하게 된다. 따라서, 트랜스듀서(21)는 반복주파수 M·fs를 가진 펄스열을 클록신호로서 발생한다. 이로부터 분주기 또는 주파수 체배기를 통해 기억장치(14)에 대한 클록펄스 fo가 인출되는데 이 클록신호 fo는 fo=P·M·fs의 관계를 만족한다(여기서, P는 주파수 체배기 또는 분주기의 체배계수 또는 분주계수임). 이 결과, 기억장치(14)의 내용은 관계식

를 만족한다. 이 때, 기억장소의 수 N는 P·M과 동등하게 선정되어, 기억장치의 내용, 즉, 신호치가 축적되는 시간간격의 기록보유체(1)의 1회전주기에 정확하게 대응하게 된다. 즉, 달리 말해서, 기억장치(14)의 내용이 기록보유체(1)의 1회전 기간 중에 오차신호의 변화를 나타낸다.The memory device 14 is configured by way of example in the form of a digital shift register, in which the digital signal values accumulated in one register are transferred to the next register during the clock cycle. The signal values accumulated in the storage device 14 are timed by the storage device 14.

Accumulate over (fo is the clock frequency if N is the number of registers in the storage). The clock signal to the storage device 14 is drawn out from the rotation frequency fs (speed / second) of the storage retainer 1. For this purpose, the disc 20 for the tachometer having a plurality of marks (Mimark) is mounted on the rotating shaft of the motor 2, so that the disc 20 interacts with the transducer 21. Accordingly, the transducer 21 generates a pulse train having a repetition frequency M · fs as a clock signal. From this, the clock pulse fo to the storage device 14 is drawn out through the divider or frequency multiplier, which satisfies the relationship of fo = P · M · fs (where P is the frequency multiplier or divider). Multiplication factor or dispensing factor). As a result, the content of the storage device 14 is a relational expression.

Satisfies. At this time, the number N of storage locations is selected to be equal to P · M, so as to correspond exactly to the contents of the storage device, that is, one rotation period of the recording retainer 1 at a time interval at which signal values are accumulated. That is to say, in other words, the contents of the storage device 14 show the change of the error signal during one rotation period of the recording holder 1.

기억장치(14)의 출력단자에 나타난 각 디지탈 신호치는 수정장치(16)에 공급된다. 한편, 이와 동시에 상기 디지탄 신호치는 D/A 변환기(15)에 의해 아나로그 신호치로 변환되어, 이 아나로그 신호치는 비교기(17)에 의해 오차신호의 순시치와 비교된다. 이 비교기(17)의 출력신호에 응동하여, 기억장치(14)에 공급된 아나로그 신호치가 수정장치(16)에 의해 수정된다. 따라서 원래의 디지탈 신호치 대신에 수정된 디지탈 신호치가 기억장치(14)에 서입된다.Each digital signal value shown at the output terminal of the storage device 14 is supplied to the correction device 16. At the same time, the digital signal value is converted into an analog signal value by the D / A converter 15, and the analog signal value is compared by the comparator 17 with the instantaneous value of the error signal. In response to the output signal of the comparator 17, the analog signal value supplied to the storage device 14 is corrected by the correction device 16. Thus, the modified digital signal value is written into the memory device 14 in place of the original digital signal value.

이같은 구성에 의해, 제2도에서 I로 표기된 OHz의 주파수, fs의 기본주파수 및 고조파에 있어서 피크를 갖는 전달특성이 얻어진다(제2도에서 양방의 좌표는 대수의 눈금을 갖는다). 이 결과, 주파수 fs 또는 고조파를 가진 오차신호의 성분은 중간 주파성분에 비해 크게 증폭된다.By such a configuration, a transmission characteristic with peaks at the frequency of OHz, the fundamental frequency of fs, and the harmonics denoted by I in FIG. 2 is obtained (both coordinates in FIG. 2 have logarithmic scales). As a result, the components of the error signal with frequency fs or harmonics are amplified significantly compared to the intermediate frequency components.

전달특성의 정확한 형상은 수정장치(16)의 설계, 특히, 수정장치(16)에 의해 이행된 수정의 방법에 좌우된다. 기억장치 및 수정장치를 포함하는 폐루프는 완전하게 디지탈 신호치에 대해 작동하기 대문에, 이 폐루프 전체의 안정도는 사용된 구성요소의 어떤 허용오차에도 무관계하다. 특히, 기억장치로서 아나로그 시프트 레지스터를 사용하는 루프와 같이, 아나로그 신호를 사용하는 폐루프의 경우에 있어서의 동작과는 달리, 상기 폐루프에 있어서 발생하는 오차는 누산 또는 누적되지 않는다.The exact shape of the transmission characteristic depends on the design of the correction device 16, in particular the method of correction implemented by the correction device 16. Since closed loops, including memory and correction devices, operate completely on digital signal values, the stability of the entire closed loop is independent of any tolerance of the components used. In particular, unlike the operation in the case of a closed loop using an analog signal, such as a loop using an analog shift register as a storage device, errors occurring in the closed loop are not accumulated or accumulated.

전달특성의 품질계수, 즉, 기본주파수 fs 및 그의 체배주파수에 있어 피크의 구배는 수정장치(16)에 의해 도입된 수정의 크기에 의해 결정된다. 아주 간단한 수정방법에 따르면, 기억장치(14)로부터 판독된 디지털 신호치가 비교기(17)의 출력신호의 극성에 응동하여 최하위 비트와 동등한 값만큼 증가 또는 감소된다.The quality factor of the transfer characteristic, that is, the gradient of the peak in the fundamental frequency fs and its multiplier frequency is determined by the size of the crystal introduced by the crystal device 16. According to a very simple correction method, the digital signal value read out from the memory 14 is increased or decreased by a value equivalent to the least significant bit in response to the polarity of the output signal of the comparator 17.

n비트 디지탈 신호치의 경우, 수정장치(16)를 통해 기억장치(14)의 출력 및 입력간에 적용되는 궤환계수는

이다. 이러한 궤환시스템의 품질계수 Q는 관계식

즉, Q=2ⁿ을 만족한다. 따라서, 8비트 디지탈 신호의 경우, Q값은 Q=256으로 된다. 이같이 높은 Q값의 결과, 제2도의 전달함수에 있어서의 피크는 첨예도가 대단히 크게 되며, 그 대역폭은 작아진다. 한편, 여기에 사용된 구성요소의 허용오차는 이같은 Q값 및 장치의 동작에 거의 영향을 받지 않는다. 그 이유는 허용오차에 대해 거의 영향을 받지 않는 주궤환로에 있어서의 디지탈 신호만의 전송 때문이다.In the case of an n-bit digital signal value, the feedback coefficient applied between the output and the input of the storage device 14 through the correction device 16 is

to be. The quality factor Q of this feedback system is a relational expression

That is, Q = 2 ⁿ is satisfied. Therefore, in the case of an 8-bit digital signal, the Q value is Q = 256. As a result of such a high Q value, the peak in the transfer function of FIG. 2 becomes very sharp, and the bandwidth becomes small. On the other hand, the tolerances of the components used here are hardly affected by these Q values and the operation of the device. The reason is that only digital signals are transmitted in the main feedback path which is hardly affected by tolerance.

D/A 변환기(15) 및 비교기(l7)와 같은 아나로그 신호처리에 있어서의 허용오차는 궤환계수에 영향을 끼치지 않으며, 최악의 경우에 있어 디지탈 신호치에 대해 일시적으로 그릇된 수정을 야기할 뿐이다.Tolerances in analog signal processing, such as the D / A converter 15 and the comparator l7, do not affect the feedback coefficient and, in the worst case, may cause temporary false corrections to the digital signal values. It is only.

상술한 바와 같이, 상기의 장치에 의해 제2도의 전달특성이 실현되는 한편, 원리적으로 대역폭은 제한되지 않는다. 즉, I로서 표기된 패턴이 높은 주파수까지 반복된다. 그러나, 일반적으로 제한된 대역폭만이 사용되므로, 제어량을 제어하기 위해서 저역통과 필터(18)가 D/A 변환기(15)와 제어유니트의 출력단자(13) 간에 설치된다. 이 결과, 제2도에 도시된 바와 같이, 제어유니트에 의해 실현된 빗살형 필터특성은 어떤 차단주파수 fg(예, 1KHz) 이상에 위치하게 된다. 피크주파수들 간에 위치하는 비교적 낮은 주파수에 있어서 제어루프의 소정의 응답이 얻어지게 하기 위해, 제어유니트(11)와 병렬로 부가적인 회로망(19)을 설치하여, 부가회로망(19)의 출력신호 및 제어유니트(11)의 출력신호를 가산단(22)에 있어서 가산되게 한다. 부가회로망(19)는 예로서 제2도에 Ⅱ로서 표기된 전달특성을 갖는다. 낮은 주파수를 증폭하는 것과는 별도로, 이 전달특성은 차단주파수 fg 근방에서의 미분특성 때문에 제어루프에 대해 안정화 효과를 갖는다. 부가수단으로서 부가회로망(19)에 제한기를 설치하여, 부가회로망(19)을 통해 가산단(22)에 공급된 신호가 소정의 프리세트 한계치에 제한되게 한다. 만일 한계치를 적당히 선정하여, 부가회로망(19)를 통하는 접속작용에 영향을 끼치는 실제의 오차신호에 대해서는 제한동작이 행해지지 않게 하는 반면에, 한층 진폭이 큰 의사신호에 대해서는 제한동작이 행해지게 하면, 정보면에 있어서의 불규칙한 구조의 결과로 인한 기록보유체상의 신호탈락이 의해 발생하는 바와 같은 의사신호에 거의 응동하지 않게 되어 제어동작은 악영향을 받지 않게 된다.As described above, the transfer characteristic of FIG. 2 is realized by the above apparatus, while the bandwidth is in principle not limited. That is, the pattern denoted as I is repeated up to a high frequency. However, since only a limited bandwidth is generally used, a low pass filter 18 is provided between the D / A converter 15 and the output terminal 13 of the control unit in order to control the control amount. As a result, as shown in FIG. 2, the comb filter characteristic realized by the control unit is located above a certain cutoff frequency fg (e.g., 1 KHz). In order to obtain a predetermined response of the control loop at a relatively low frequency located between the peak frequencies, an additional network 19 is provided in parallel with the control unit 11, so that the output signal of the additional network 19 and The output signal of the control unit 11 is added at the adder stage 22. The additional network 19 has, by way of example, a transmission characteristic, indicated as II in FIG. Apart from amplifying low frequencies, this propagation characteristic has a stabilizing effect on the control loop due to the differential characteristic near the cutoff frequency fg. A limiter is provided in the additional network 19 as additional means so that the signal supplied to the adder 22 through the additional network 19 is limited to a predetermined preset limit. If the limit value is appropriately selected, the limiting operation is not performed on the actual error signal affecting the connection operation through the additional network 19, while the limiting operation is performed on the pseudo signal having a larger amplitude. As a result, a signal signal on the record carrier as a result of an irregular structure on the information surface hardly responds to a pseudo signal, such that the control operation is not adversely affected.

제1도의 제어유니트(11)에 대해서는 각종 변형이 가능하다. 예로서, 우선적으로 입력단자(I2)에 공급되는 오차신호를 A/D(아나로그·디지탈) 변환기를 통해 디지탈 신호치로 변환한 후, 이 디지탈 신호치를 기억강치(14)의 출력단자로부터의 디지탈 신호치와 직접 비교하여, 이 비교의 결과에 따라 후자의 디지탈 신호치에 대한 소요의 수정을 행할 수도 있다. 그러나, 제1도의 실시예는 A/D 변환기를 필요로 하지 않는다는 잇점을 갖고 있다.Various modifications are possible to the control unit 11 of FIG. For example, first, an error signal supplied to the input terminal I2 is converted into a digital signal value through an A / D (analog digital) converter, and then the digital signal value is digitally output from the output terminal of the storage device 14. By directly comparing with the signal values, it is possible to correct the requirements for the latter digital signal values according to the result of the comparison. However, the embodiment of FIG. 1 has the advantage of not requiring an A / D converter.

이상에서, 제어유니트(11)를 기록보유체상의 주사스폿트의 접속을 위한 제어루프에 관련되어 설명되었다. 그러나, 다른 제어량에 대한 제어루프에도 유사한 제어유니트가 설치될 수도 있다. 예로서, 원반형 기록보유체(1)를 판독하기 위한 장치도 주사스폿트 S의 반경방향위치를 제어하는 즉, 기록보유체(1)의 편심구조에도 불구하고 주사스폿트를 항상 정보트랙과 일치시키는 제어루프를 구비하는데, 이 경우에도, 주사스폿트의 반경방향 위치를 측정하여 오차신호를 발생하는 검출시스템이 사용된다. 이같은 목적의 검출시스템에 대해서는 각종 형태가 알려져 있으므로, 제1도에 있어 이같은 검출시스템이 검출부(7)에 설치되고, 방사오차신호가 출력단자(23)에 발생된다고 가정한다. 이같은 반경방향 오차신호는 제어유니트(11)와 유사하게 구성된 제어유니트(24)에 인가된다. 따라서 기록보유체(1)의 회전주파수 및 그의 고주파에 있어 피크를 갖는 전달함수가 실현된다. 이 경우, 이같은 전달함수는 제어유니트(24)에 필터(18)에 대응하는 직렬필더 및 필터(19)에 대응하는 병렬필터를 구비하는 것에 의해 소망의 형상으로 된다. 제어유니트(24)의 출력단자는 제어장치(25)에 접속되는데, 이 제어장치는 제어신호에 응동하여 거울(5)의 각도위치 α를 변화시킬 수 있다.In the above, the control unit 11 has been described in relation to the control loop for the connection of the scanning spot on the record carrier. However, similar control units may be installed in the control loop for other control amounts. For example, the apparatus for reading the disc shaped record carrier 1 also controls the radial position of the scan spot S, i.e., despite the eccentric structure of the record carrier 1, the scan spot always coincides with the information track. In this case, a detection system for measuring the radial position of the scanning spot and generating an error signal is used. Since various forms are known about the detection system for this purpose, it is assumed in FIG. 1 that such a detection system is provided in the detection unit 7 and that a radiation error signal is generated in the output terminal 23. This radial error signal is applied to the control unit 24 which is configured similarly to the control unit 11. Thus, a transfer function having a peak at the rotational frequency of the recording holder 1 and its high frequency is realized. In this case, such a transfer function has a desired shape by providing the control unit 24 with a serial filter corresponding to the filter 18 and a parallel filter corresponding to the filter 19. The output terminal of the control unit 24 is connected to the control device 25, which can change the angular position a of the mirror 5 in response to the control signal.

제1도의 장치에 관련하여 제3구성의 제어시스템을 설명하겠다. 기록보유체(1)의 편심구조는, 또한 판독된 비데오 신호 중에 시간오차를 유발한다. 이들 시간오차는 주사스폿트 S의 위치를 반경방향으로 변화시키는 것에 의해 보상될 수도 있는데, 이같은 목적을 위해서는 부가적인 피제어 편향소자, 예로서, 선회 가능한 거울이 필요하다. 이같은 편향소자에 대한 제어신호는 제어유니트(11)와 유사한 구성의 제어유니트에 의해 이미 알려진 형태로 발생된 오차신호로부터 인출될 수도 있다. 또한 편향소자를 사용하는 대신에, 판독된 비데오 신호를 가변지연선에 공급할 수도 있다. 이 경우, 지연선에 대한 제어신호는 이러한 제어유니트에 의해 발생될 수도 있다.The control system of the third configuration will be described with reference to the apparatus of FIG. The eccentric structure of the record carrier 1 also causes a time error in the read video signal. These time errors may be compensated for by changing the position of scan spot S in the radial direction, for which purpose additional controlled deflection elements, for example pivotable mirrors, are required. The control signal for such a deflection element may be derived from an error signal generated in a known form by a control unit having a configuration similar to that of the control unit 11. Instead of using a deflection element, a read video signal can also be supplied to the variable delay line. In this case, the control signal for the delay line may be generated by such a control unit.

제1도에 도시된 제어유니트(11)는 마이크로 프로세서와 같은 프로그래머블 제어회로를 사용하기에 적합하다. 제3도에는 이러한 프로그래머블 제어회로를 사용하는 제어유니트(11)의 실시예가 도시되며, 제4도에는 이같은 목적에 적합한 제어유니트의 프로그램 흐름도가 도시된다.The control unit 11 shown in FIG. 1 is suitable for using a programmable control circuit such as a microprocessor. 3 shows an embodiment of a control unit 11 using such a programmable control circuit, and FIG. 4 shows a program flow diagram of a control unit suitable for this purpose.

제1도의 소자와 동일한 소자는 제3도에 있어 동일부호를 붙혀 사용한다. 기억장치(14)는 랜덤 악세스 메모리(RAM)으로 구성되며, 소망의 기억장소는 제어유니트에 의해 어드레스 된다. 블록(30)은 프로그래머블 제어유니트를 도시한 것이며, 블록(31)은 동기신호 T를 발생하기 위한 유니트를 도시한 것이다. 제1도에 있어서는 동기신호 발생유니트가 회전속도계 장치(20),(21)로 구성되었으나, 회전기록 보유체와 동기되는 클록신호 T를 공급하는 다른 시스템이 사용될 수도 있다. 예시부호(12)는 오차신호 F에 대한 입력게이트로 그 기능은 제1도의 입력단자(12)에 대응한다. 한편, 제3도의 제어유니트(11)는 두 개의 샘플 및 홀드회로(32),(33)를 구비하는데, 상기 두 샘플 및 홀드회로(32),(33)의 신호 입력들은 D/A 변환기의 출력에 접속되며, 출력들은 제각기 비교기(17) 및 출력단자(13)에 결합된다. 신호치의 교환을 위해 각종의 유니트는 데이타 버스(34)를 통해 상호 결합되며, 한편, 제어유니트(30)는 어드레스버스(35)를 통해 각종 유니트 간의 신호치 교환을 제어한다.The same elements as those in FIG. 1 are used with the same reference numerals in FIG. The storage device 14 is composed of a random access memory (RAM), and the desired storage location is addressed by the control unit. Block 30 shows a programmable control unit, and block 31 shows a unit for generating a synchronization signal T. In FIG. 1, the synchronizing signal generating unit is composed of the tachometer apparatuses 20 and 21, but other systems for supplying the clock signal T synchronized with the rotating record holder may be used. Exemplary code 12 is an input gate for an error signal F whose function corresponds to the input terminal 12 in FIG. Meanwhile, the control unit 11 of FIG. 3 includes two sample and hold circuits 32 and 33, and the signal inputs of the two sample and hold circuits 32 and 33 are connected to the D / A converter. Connected to an output, the outputs being coupled to a comparator 17 and an output terminal 13, respectively. For the exchange of signal values, the various units are coupled to each other via the data bus 34, while the control unit 30 controls the exchange of signal values between the various units via the address bus 35.

제4도는 프로그래머블 제어유니트(30)에 대한 프로그램의 흐름도로서, 프로그램은 블록(40)에 의해 개시된다. 블록(41), 동기펄스 T(제1도에 도시된 회전속도계 장치의 출력펄스 T)가 나타나는 순간까지 대기상태를 취한다. 블록(42)에서는 기억장소 n에 축적된 신호치 M(n)이 오차신호 F의 실제값과 비교되는데, 이것은 비교기(17)로부터 발생된 출력신호의 극성검출을 의미하는 것이다. 이같은 극성검출의 결과에 응동해서 판단하는 기억장소의 내용이 1비트만큼 증가되거나 (블록(43), 1비트만큼 감소된다(블록(44). 이후 블록(45)에서는, 이 신호치가 D/A 변환기(15)에 공급되며 이로부터의 아나로그 신호치는 샘플 및 홀드회로(33)의 작동에 의해 출력단자(13)에 발생된다. 다음 블록(46)에 있어서는, 기억장소의 어드레스가 1만큼 증가되어, 그 결과, 블록(47)에 있어서, 다음의 기억장소(n+1)의 내용이 D/A 변환기(15)에 전송되어 샘플 및 홀드회로(32)의 작동에 의해 비교기(17)에 공급된다. 이후, 다음의 동기펄스 T의 대기상대가 취해진 후, 실제의 오차신호 F와의 비교가 반복하여 행해진다.4 is a flow chart of a program for a programmable control unit 30, the program being initiated by block 40. As shown in FIG. The block 41 takes a standby state until the moment when the synchronous pulse T (the output pulse T of the tachometer device shown in FIG. 1) appears. In block 42, the signal value M (n) accumulated in the storage location n is compared with the actual value of the error signal F, which means the polarity detection of the output signal generated from the comparator 17. The content of the storage location judged in response to the result of such polarity detection is increased by one bit (block 43 or by one bit (block 44). In block 45, the signal value is subsequently changed by D / A. The analog signal value supplied to the converter 15 is generated at the output terminal 13 by the operation of the sample and hold circuit 33. In the next block 46, the address of the storage location is increased by one. As a result, in block 47, the contents of the next storage location n + 1 are transferred to the D / A converter 15, and the comparator 17 is operated by the operation of the sample and hold circuit 32. After that, the standby partner of the next synchronization pulse T is taken, and then the comparison with the actual error signal F is repeatedly performed.

제4도의 흐름도가 매우 간단화 되었음을 알 수 있는데, 여기에는, 예로서, 상술한 조작이 순환방식으로 행해지게끔 하는 수단, 달리 말해서, 기억장소가 순환방식으로 어드레스되게끔 하는 수단이 필요하다. 한편, 소망의 신호조작에 따라, 프로그램을 여러가지로 변형시킬 수도 있다.It can be seen that the flowchart of FIG. 4 is very simplified, which requires, for example, means for causing the above operation to be performed in a circular manner, in other words, means for causing a storage location to be addressed in a circular manner. On the other hand, the program can be variously modified in accordance with a desired signal operation.

제5도는 테이프 형태의 자기기록 보유체를 사용하는 기록 및 재생장치에 사용된 본 발명에 의한 제어루프의 실시예를 도시한 것이다. 기록 및 재생장치는 헤드 원반상에 장착된 두 개의 자기테이프를 가진 형태로서, 기록보유체는 180°권장각의 나선상 통로를 따라 상기 헤드월반의 주위를 통과한다. 따라서 기록보유체상에는 평행한 정보트랙이 형성되는데, 이들 정보트랙은 기록보유체의 길이방향축에 대해 작은 각도를 이룬다. 이 경우, 순차의 정보트랙들이 두 자기헤드에 의해 교번적으로 주사된다.5 shows an embodiment of a control loop according to the present invention used in a recording and reproducing apparatus using a magnetic recording retainer in the form of a tape. The recording and reproducing apparatus is in the form of two magnetic tapes mounted on the head disk, wherein the record carrier passes around the head wall along a spiral passage of 180 ° recommended angle. Therefore, parallel information tracks are formed on the record carrier, and these information tracks form a small angle with respect to the longitudinal axis of the record carrier. In this case, sequential information tracks are alternately scanned by two magnetic heads.

정보트랙의 폭 및 정보트랙들 간의 간격이 모두 연속적으르 최소화되면, 일반적으로 제어동작을 통해서 이러한 기록보유체의 판독중에 자기헤드들이 소망의 정보트랙들과 정확히 상호 작동하게 하는 것이 바람직하다. 달리 말해서 자기헤드의 위치를 트랙의 방향을 횡단하는 방향으로 제어하는 것이 바람직하다. 따라서, 이것을 가능하게 하기 위해서는, 각 자기헤드를 압전 편향소자와 같은 조정요소상에 설치하여, 조정요소에 정보트랙에 대해 관련 자기헤드의 위치를 설정하는 제어신호를 공급할 필요가 있다.If both the width of the information track and the interval between the information tracks are minimized continuously, it is generally desirable to control the magnetic heads to interact precisely with the desired information tracks during the reading of such a record carrier through a control operation. In other words, it is preferable to control the position of the magnetic head in a direction crossing the direction of the track. Therefore, in order to enable this, it is necessary to provide each magnetic head on an adjustment element such as a piezoelectric deflection element, and supply the control element with a control signal for setting the position of the associated magnetic head with respect to the information track.

따라서, 적절한 제어신호를 얻기 위해서는, 소망의 트랙에 대한 자기헤드의 위치를 측정하여 대응하는 오차신호를 발생하는 검출장치를 설치할 필요가 있는데, 이러한 목적에 대해 사용된 장치는 각종 형태의 것이 이미 알려져 있으며, 여기에는 일반적으로 비데오 신호와 동시에 정보트랙에 기록되는 장파트랙킹 신호가 사용된다. 이들 트랙킹 신호는 고정패턴에 따라서 한 트랙으로부터 다른 트랙으로 교번하는 주파수 및 또는 위상을 가진다. 자기헤드에 의해 특정의 정보트랙이 주사되는 경우에는, 두 인접트랙의 트랙킹 신호에 의해 상기 자기헤드에 유기되는 신호들, 소위 누화 신호들을 비교하는 것에 의해 소망의 정보트랙에 대한 자기헤드의 위치에 관한 정보가 얻어지며, 대응하는 오차신호가 생성된다. 이와 같이 자기헤드의 위치를 측정하여 오차신호를 생성하는 방식이 본 발명의 요지는 아니므로, 제5도에서는 간략화되어 있으며, 이것은 네데란드왕국 특허원 제7409513호, 제7600470호 및 제7705924호에서 참조될 것이다. 본 발명은 기록보유체로부터 비데오 정보를 판독하는 경우의 제어에 대해 특히 중요하므로, 제5도에는 판독시에 작동하는 요소만을 도시한다.Therefore, in order to obtain an appropriate control signal, it is necessary to install a detection device that measures the position of the magnetic head relative to the desired track and generates a corresponding error signal. The devices used for this purpose are already known in various forms. In general, a long-wave tracking signal that is recorded on an information track simultaneously with a video signal is used. These tracking signals have frequencies and / or phases alternate from one track to another in accordance with a fixed pattern. When a specific information track is scanned by the magnetic head, the magnetic head is positioned at the position of the magnetic head relative to the desired information track by comparing the signals induced in the magnetic head by the tracking signals of two adjacent tracks, so-called crosstalk signals. Information is obtained and a corresponding error signal is generated. As described above, the method of generating the error signal by measuring the position of the magnetic head is not the gist of the present invention, and is simplified in FIG. Will be referenced. Since the present invention is particularly important for the control in the case of reading video information from the record carrier, Fig. 5 shows only the elements that operate at the time of reading.

제5도에는 헤드원반을 블록(50)으로 도시한다. 이 헤드원반(50)에는 직경방향의 서로 반대위치에 두 개의 자기헤드 K₁및 K₂가 설치되는데, 이들 자기헤드는 블록(51) 및 (52)으로 도시된 압전편향소자와 같은 조정요소에 의해 트랙방향을 횡단하는 방향으로 개별적으로 이동될 수 있다. 자기헤드에 의해 기록보유체로부터 판독된 신호는 헤드원반(50)으로부터 회전변성기(53)를 통해 인출된 후 처리된다. 이같이 판독된 신호는 소망의 비데오 정보 및 인접트랙으로부터의 누화신호를 포함하는데, 상기 소망의 비데오정보는 처리장치(도시안됨)에 공급되며, 상기 누화신호는 검출장치(54)에 공급된다. 검출장치(54)는 누화신호로부터 소망의 오차신호 F를 인출하는데, 이 검출장치의 구성이 트랙킹신호의 시스템에 좌우됨은 명백하다. 트랙킹신호 시스템의 구체적인 예로서는 상술된 네델란드왕국 특허원에서 참고된다.5 shows the head disc as a block 50. The head disk 50 is provided with two magnetic heads K ₁ and K ₂ at opposite locations in the radial direction, and these magnetic heads are provided with an adjustment element such as piezoelectric deflection elements shown by blocks 51 and 52. It can be moved separately in the direction crossing the track direction. The signal read out from the record carrier by the magnetic head is taken out from the head disc 50 through the rotary transformer 53 and then processed. The signal thus read includes desired video information and a crosstalk signal from adjacent tracks, the desired video information is supplied to a processing device (not shown), and the crosstalk signal is supplied to the detection device 54. The detection device 54 extracts the desired error signal F from the crosstalk signal, which is obviously dependent on the system of the tracking signal. As a specific example of the tracking signal system, reference is made to the above-mentioned Dutch Patent Application.

한편, 제어루프는 제어유니트(11)를 구비하는데, 이 제어유니트의 입력단자(12)에는 오차신호 F가 공급된다. 이같은 제어유니트에 의해 처리된 제어신호는 저역통과필터(56)를 통해 스위칭 유니트(57)의 입력단자(58)에 인가되는데, 상기 스위칭 유니트(57)는 특히 발생된 제어신호가 정보트랙을 순간적으로 주사하는 자기헤드의 조정요소에 공급되게끔 작동하며, 두 개의 출력단자(59) 및 (60)을 구비한다. 상기 출력단자(59)는 슬립링(69)을 통해 조정요소(51)에 접속되며, 출력단자(60)는 슬립링(70)을 통해 조정요소(52)에 접속된다.On the other hand, the control loop has a control unit 11, which is supplied with an error signal F to the input terminal 12 of the control unit. The control signal processed by such a control unit is applied to the input terminal 58 of the switching unit 57 through the low pass filter 56, in which the control unit 57 generates an instantaneous information track. It is operated to be supplied to the adjustment element of the magnetic head to scan with, and has two output terminals (59) and (60). The output terminal 59 is connected to the adjustment element 51 through the slip ring 69, and the output terminal 60 is connected to the adjustment element 52 through the slip ring 70.

제어유니트(11)의 구성은 제1도에 도시된 제어유니트와 극히 유사하다. 따라서 대응하는 소자에 대해서는 동일부호를 사용한다. 기억장치(14), D/A 변환기(15), 수정장치(16) 및 비교기(17)에 대한 구성 및 상호접속은 제1도의 것과 동일하므로 이들 요소의 동작에 대해서는 더 이상 설명하지 않는다. 기억장치(14)는 회전속도계장치(72)로부터 동기신호 T를 수신하며, 헤드원반(50)이 견고하게 결합되어, 상기 헤드원반의 매 회전당 고정된 수의 회전속도 펄스를 공급한다. 따라서, 제5도에 도시된 제어유니트(11)에 의해서도 제2도의 특성 I에 대응하는 전달특성이 실현되어, 피크가 헤드원반의 회전주파수 및 그의 체배주파수에 위치하게 된다.The configuration of the control unit 11 is very similar to the control unit shown in FIG. Therefore, the same reference numerals are used for corresponding elements. The configuration and interconnection of the storage device 14, the D / A converter 15, the modification device 16, and the comparator 17 are the same as those in FIG. 1, and thus the operation of these elements will not be described any further. The storage device 14 receives the synchronization signal T from the tachometer device 72, and the head disk 50 is firmly coupled to supply a fixed number of rotation speed pulses for each revolution of the head disk. Therefore, the transmission unit corresponding to the characteristic I of FIG. 2 is also realized by the control unit 11 shown in FIG. 5, so that the peak is located at the rotational frequency of the head disk and its multiplication frequency.

제5도에 도시된 제어유니트(11)는 제1도에 도시된 제어유니트와는 출력단자(13)가 D/A 변환기(15)에 접속되지 않고 D/A 변환기(55)에 접속된다는 점에서 다르다. D/A 변환기(55)의 입력단자는 기억장치(I4)의 중간 탭에 접속된다. 이같은 구성을 채용하는 것은 저역통과 필터(56)의 존재 및 특성 때문이다. 도시된 장치의 경우, 일반적으로 제어루프에 대한 전달특성은 예로서 200Hz의 차단주파 이상에서 급격히 하강하는 것이 바람직하다. 따라서, 이러한 전달특성을 얻기 위해서는 저역통과 필터(56)에 대해 다국지역통과필터를 사용해야 할 것이다. 이것에 의해 제어루프의 안정성이 악영향을 받게 될 수도 있는데, 이것은 저역필터에 대한 전달특성을 조정요소(51) 및 (52)에 관련하는 필터의 총합전달특성이 직선성 위상특성에 근사하게 되게끔 하는 식으로 선정하는 것에 의해 해결될 수 있다. 그러나, 이러한 조합의 구조는 지연현상을 유발하는 결점을 갖게 되는데, 이같은 부가적인 지연은 제어유니트(11)의 출력신호를 기억장치(14)의 중간탭으로부터 인출해 내는 것에 의해 간단하게 보상될 수도 있다. 기억장치(14)의 중간탭으로부터 인출된 신호의 위상은 기억장치(14)의 출력단자(D/A 변환기(15)의 입력단자)로부터 얻어진 신호의 위상보다 앞선다. 원리적으로, 실제 중간탭을 가진 디지탈 시프트 레지스터를 구비한 기억장치(14)의 사용을 짐작할 수가 있는데, 기억장치(14)에 RAM이 사용되는 경우, 중간탭은 물리적으로는 존재하지 않으나, 기억장소의 어드레스를 통해 실현될 수 있다.The control unit 11 shown in FIG. 5 has an output terminal 13 connected to the D / A converter 55 rather than the D / A converter 15 with the control unit shown in FIG. Is different from. The input terminal of the D / A converter 55 is connected to the intermediate tap of the storage device I4. Such a configuration is due to the presence and characteristics of the low pass filter 56. In the case of the illustrated device, it is generally desirable for the propagation characteristics for the control loop to fall sharply above the cutoff frequency of 200 Hz, for example. Therefore, in order to obtain such a transfer characteristic, it is necessary to use a multi-regional zone pass filter for the low pass filter 56. This may adversely affect the stability of the control loop, which causes the total transfer characteristics of the filters associated with the adjusting elements 51 and 52 to approximate the linear phase characteristics. It can be solved by selecting in such a way. However, this combination structure has the drawback of causing a delay phenomenon, and this additional delay may be simply compensated by drawing the output signal of the control unit 11 from the middle tap of the storage device 14. have. The phase of the signal drawn out from the intermediate tap of the storage device 14 is earlier than the phase of the signal obtained from the output terminal of the storage device 14 (the input terminal of the D / A converter 15). In principle, it is conceivable to use a storage device 14 having a digital shift register with an actual intermediate tap. When RAM is used in the storage device 14, the intermediate tap does not physically exist, but the memory is stored. It can be realized through the address of the place.

필터(56) 대신에 D/A 변환기(55)의 전단에 디지탈 필터를 설치하여, 디지탈 필터가 D/A 변환기와 관련하여 필터(56)와 동일한 기능을 하게 할 수도 있다.A digital filter may be provided in front of the D / A converter 55 instead of the filter 56 so that the digital filter functions as the filter 56 with respect to the D / A converter.

제어유니트(11)에 의해 공급된 제어신호는 저역통과필터(56)를 통해 스위칭유니트(57)의 입력단자(58)에 인가되는데, 전술된 바와 같이, 상기 스위칭 유니트는 제어신호가 적정한 조정요소 즉, 자기헤드의 판독조정요소에 순간적으로 인가되게끔 작용한다. 따라서, 이같은 목적을 위해 스위칭 유니트(57)에는 주접점들이 출력단자(59) 및 (60)에 제각기 접속되는 두 개의 스위치(67) 및 (68)이 구비된다. 상기 두 스위치의 입력접점은 제각기 입력단자(58)에 접속된다. 두 스위치(67),(68)가 공통스위칭 신호 H₁에 의해 적절히 제어되면, 출력단자(59) 또는 출력단자(60)가 입력단자(58)에 접속되어, 그 결과, 제어신호가 조정요소(51) 또는 (52)에 공급되게 된다. 스위칭 신호 H₁은 제어회로(71)에 의해 공급된다. 이 제어회로는 회전속도계장치(72)로부터 동기신호 H를 수신하는데, 이 동기신호는 순간간격에 있어서 두 자기헤드가 주사를 행하게끔 하는 표시를 제공해야만 한다. 이같은 목적에 대해, 회전속도계장치(72)가 일방의 자기헤드의 각도위치와 일치하는 단일의 마크를 회전속도계용 원반상에 구비할 수도 있다. 동기신호 H는 자기헤드의 매회전마다, 일방의 자기헤드가 정보트랙의 주사를 개시하는 순간에 발생하는 한 개의 펄스를 전송하게끔 적당히 구성배치된 트랜스듀서를 통해 얻어질 수 있다. 이 경우, 제어회로(71)은 동기신호 H를 헤드원반의 회전주파수와 동등한 주파수를 가진 대칭방형과 신호로 변환하는데, 이 신호에 있어 두 이산치 간의 천이부는 정보트랙을 주사하는 자기헤드가 절환되는 순간에 정확하게 일치한다.The control signal supplied by the control unit 11 is applied to the input terminal 58 of the switching unit 57 through the low pass filter 56. As described above, the switching unit is an adjustment element in which the control signal is appropriate. That is, it acts to be instantaneously applied to the read adjustment element of the magnetic head. Thus, for this purpose, the switching unit 57 is provided with two switches 67 and 68 whose main contacts are connected to the output terminals 59 and 60 respectively. The input contacts of the two switches are respectively connected to the input terminal 58. When the two switches 67 and 68 are properly controlled by the common switching signal H ₁ , the output terminal 59 or the output terminal 60 is connected to the input terminal 58, and as a result, the control signal is an adjustment element. It is supplied to 51 or 52. The switching signal H ₁ is supplied by the control circuit 71. This control circuit receives the synchronizing signal H from the tachometer device 72, which must provide an indication for the two magnetic heads to scan at the instantaneous interval. For this purpose, the tachometer device 72 may have a single mark on the disk for the tachometer that coincides with the angular position of one magnetic head. The synchronizing signal H can be obtained through a transducer properly configured to transmit one pulse that occurs at each rotation of the magnetic head at the moment when one of the magnetic heads starts scanning the information track. In this case, the control circuit 71 converts the synchronous signal H into a signal with a symmetrical square having a frequency equivalent to the rotational frequency of the head disk, in which the transition between two discrete values switches the magnetic head scanning the information track. Exactly the moment it becomes.

제어신호를 적정 조정요소에 공급하는 상기 기능 이외에 스위칭 유니트(57)은 다른 기능도 수행한다. 즉, 일방의(제 1) 자기헤드(예, K₁)가 정보트랙을 주사하는 기간동안, 원리적으로 타방의(제 2) 자기헤드(K₂)가 그의 위치에 관해 제어될 필요는 없다. 그럼에도 불구하고, 상기 제2자기헤드가 다음의 정보트랙을 주사하기 시작하는 순간에 제2자기헤드가 상기 정보트랙에 대해 최적의 위치에 있게 된다는 장점이 있다. 통상의 작동 중에 기록보유체의 이송속도 및 헤드원반의 회전속도는 적절하게 일정하기 때문에, 측정의 자기헤드에 의한 순차 정보트랙의 주사개시시에 상기 특정 자기헤드가 점유하는 복수의 위치들 간에는 고도의 상관관계가 존재한다. 즉, 이것은 자기헤드에 의한 정보트랙의 주사개시시에 생긴 제어신호의 값(소위 초기값)이 동일한 자기헤드에 의한 다음의 주사개시시에 생긴 제어신호의 값의 적절한 척도임을 의미한다. 따라서 이같은 데이타의 사용에 의해, 각 자기헤드가 정보트랙의 주사개시 이전에 거의 적정위치에 제어될 수 있다.In addition to the above function of supplying a control signal to the appropriate adjusting element, the switching unit 57 also performs other functions. That is, during the period in which one (first) magnetic head (eg K ₁ ) scans the information track, in principle, the other (second) magnetic head K ₂ need not be controlled with respect to its position. . Nevertheless, there is an advantage that the second magnetic head is in an optimal position with respect to the information track at the moment when the second magnetic head starts to scan the next information track. Since the feed rate of the record carrier and the rotational speed of the head disc during normal operation are appropriately constant, the altitude between the plurality of positions occupied by the particular magnetic head at the start of scanning the sequential information track by the magnetic head of the measurement is high. Correlation exists. In other words, this means that the value of the control signal (so-called initial value) generated at the start of scanning of the information track by the magnetic head is an appropriate measure of the value of the control signal generated at the start of the next scanning by the same magnetic head. Thus, by using such data, each magnetic head can be controlled at an almost appropriate position before the start of scanning of the information track.

이같은 목적에 대해, 스위칭 유니트(57)에는 적항(73)을 통해 입력단자에 접속되며, 또한 두 개의 캐패시터(63),(64)에 제각기 접속되는 두 개의 스위치(61(,(62)가 구비된다. 이 경우 이들 스위치들은 제어회로(71)에 의해 공급되는 두 개의 스위칭 신호 B₁및 B₂에 의해 제어되어, 제각기 자기헤드 K₁및 K₂에 의한 정보트랙의 개시시에 단시간 폐쇄된다. 이 결과, 자기헤드 K₁또는 K₂의 주사개시시에 있어서의 오차신호의 초기값들은 제각기 콘덴서(63) 또는 (64)에 축적된다. 이때 축적된 초기값들은 후속회로(65),(66)을 통해 스위치(67),(68)의 제2입력점에 제각기 공급된다. 이 경우, 도면으로부터 명백히 알 수 있듯이, 일방의 조정요소(예, 조정요소(51))가 스위칭 유니트(57)를 통해서 제어신호를 수신함과 동시에, 타방의 조정요소(예, 조정요소 52)가 스위칭 유니트(57)에 축적된 초기값을 수신하게 되어, 그 결과, 후자의 조정요소에 의해 주사의 개시에 적합한 위치에 관련 자기헤드가 조정되게 된다.For this purpose, the switching unit 57 is provided with two switches 61 (, 62), which are connected to the input terminal via an antagon 73 and are respectively connected to two capacitors 63, 64, respectively. In this case, these switches are controlled by two switching signals B ₁ and B ₂ supplied by the control circuit 71, and are closed for a short time at the start of the information track by the magnetic heads K ₁ and K ₂ , respectively. As a result, initial values of the error signals at the start of scanning of the magnetic head K ₁ or K ₂ are accumulated in the capacitors 63 or 64, respectively. Are respectively supplied to the second input points of the switches 67 and 68. In this case, as is apparent from the drawing, one adjusting element (e.g., the adjusting element 51) is connected to the switching unit 57. Receiving a control signal through the control unit, the other control element (eg control element 52) is switched It is to receive the initial values stored in 57, resulting in the associated magnetic head to be adjusted to the correct position for the start of injection by the adjustment of the latter element.

제1도의 실시예와 마찬가지로 제5의 실시예도 프로그래머블 제어회로를 사용하기에 극히 적합하다. 이 경우, 제어회로는 제어유니트(11)의 기능 및 스위칭 유니트(57)의 기능의 모두를 수행할 수도 있다. 제6도는 프로그래머블 제어회로를 사용하는 실시예의 블록도를 도시한 것이며, 제7도는 제어회로에 대해 사용될 수도 있는 흐름도를 도시한 것이다.Like the embodiment of FIG. 1, the fifth embodiment is extremely suitable for using a programmable control circuit. In this case, the control circuit may perform both the function of the control unit 11 and the function of the switching unit 57. FIG. 6 shows a block diagram of an embodiment using a programmable control circuit, and FIG. 7 shows a flow chart that may be used for the control circuit.

제6도에 있어서, 블록(80)은 프로그래머블 제어회로를 도시한 것으로, 본 예에서는 인텔사의 8748형을 사용한다. 출력단자 P₀내지 P_n은 D/A 변환기(15)에 접속되는데, 이 D/A 변환기는 공급된 8비트 디지털 신호치를 아나로그 신호치로 변환한다. 이 D/A 변환기는 새로운 디지탈 신호치가 그 입력단자에 공급될때까지 그의 출력단자에 있어서의 아나로그 신호치를 보유 지지하는 형식이다. 이 아나로그 신호치는 비교기(17)에 인가되어 오차신호의 실제값과 비교된다. 비교기(17)의 출력단자는 제어회로(80)의 입력단자 P₁₀에 접속된다. 제어회로(80)의 입력단자 P₁₂에는 기록 또는 재생이 행해짐을 나타내는 논리신호 R/P가 공급된다. 설명의 간략화를 목적으로, 재생이 행해진 것으로 가정한다. 그 이유는 제어시스템이 주로 이러한 목적에 대해 사용되기 때문이다. 입력단자 P₁₃에는 제5도의 제어회로(71)에 의해 발생된 제어신호 H₁이 공급된다. 이 제어신호 H₁은 두 개의 자기헤드 중의 한 자기헤드가 정보트랙을 주사하는 경우에 논리치 "l"을 갖고, 제2의 자기헤드가 정보트랙을 주사하는 경우에 논리치 "0"을 갖는다. 제어회로(80)의 입력단자 T₁에는 제5도의 회전속도계장치(72)로부터 회전속도신호 T가 공급된다. 이 회전속도신호 T는 헤드원반의 매 회전당 72개의 펄스를 포함한다고 가정한다. D/A 변환기(15)에 출력단자는 두 개의 샘플 및 홀드회로(81),(82)에 접속되는데, 이들 샘플 및 홀드회로의 출력단자들은 조정요소(51),(52)에 제각기 접속된다. 샘플 및 홀드회로(81),(82)는 제어회로(80)의 출력단자 P₂₀, P₂₁을 통해 제각기 제어된다.In FIG. 6, block 80 shows a programmable control circuit. In this example, Intel's 8748 type is used. Output terminals P ₀ to P _n are connected to the D / A converter 15, which converts the supplied 8-bit digital signal value into an analog signal value. This D / A converter is of a type that holds an analog signal value at its output terminal until a new digital signal value is supplied to the input terminal. This analog signal value is applied to the comparator 17 and compared with the actual value of the error signal. The output terminal of the comparator 17 is connected to the input terminal P ₁₀ of the control circuit 80. The input terminal P ₁₂ of the control circuit 80 is supplied with a logic signal R / P indicating that recording or reproduction is performed. For the purpose of simplicity of explanation, it is assumed that reproduction has been performed. This is because the control system is mainly used for this purpose. The control signal H ₁ generated by the control circuit 71 of FIG. ₅ is supplied to the input terminal P ₁₃ . This control signal H ₁ has a logic value " l " when _one of the two magnetic heads scans the information track, and has a logic value " 0 " when the second magnetic head scans the information track. . The rotation speed signal T is supplied to the input terminal T ₁ of the control circuit 80 from the tachometer device 72 of FIG. It is assumed that this rotational speed signal T contains 72 pulses for every revolution of the head disc. The output terminals of the D / A converter 15 are connected to two sample and hold circuits 81 and 82, and the output terminals of these sample and hold circuits are connected to the adjusting elements 51 and 52, respectively. The sample and hold circuits 81 and 82 are controlled through the output terminals P ₂₀ and P ₂₁ of the control circuit 80, respectively.

제6도에 도시된 장치의 동작은 제어회로(80)에 사용되며 제7도에 도시된 프로그램의 흐름도를 참조하여 설명된다. 이 프로그램은 블록(90)에서 개시된다. 다음, 블록(91)에서 취할 수 있는 최대치의 1/2과 동등한 값이 오차신호를 축적하기 위한 RAM의 모든 기억장소(M)에 서입된다.The operation of the apparatus shown in FIG. 6 is used in the control circuit 80 and is explained with reference to the flowchart of the program shown in FIG. This program begins at block 90. Next, a value equal to 1/2 of the maximum value that can be taken in block 91 is written into all the storage locations M of the RAM for storing the error signal.

판정블록(92)에서는 입력단자 P₁₃에서의 신호, 즉 신호 H₁이 논리치 "0"으로부터 논리치 "1"로 변하는 순간까지 대기상태로 있다. 이 순간은 일방의 자기헤드(예, K₁)가 정보트랙의 주사를 개시하는 순간이다. 블록(93)에서는 이 순간에서 기억장소(36)의 내용이 D/A 변환기(15)로 전송되며, 동시에 출력단자 P₂₁이 활성화되어, 그 결과, D/A 변환기(15)에 의해 공급된 신호치가 초기치로서 샘플 및 홀드회로(82)를 통해 조정요소(52)에 공급된다. 블록(94)에서는 기억장소에 대한 어드레스 n이 0에 설정된다. 블록(95)에서는 기억장소 n의 내용이 D/A 변환기(15)에 공급되어 아나로그 신호치로 변환된다. 판정블록(96)에서는 입력단자 T₁으로의 입력이 논리치 "1"로 되는 순간, 즉, 회전속도펄스 P가 나타나기까지 대기상태를 취한다.Decision block 92 is to the signal, i.e. the signal H ₁ is changed to the moment the logical value "1" from a logical value "0" at the input terminal P ₁₃ to the standby state. This moment is when one magnetic head (eg, K ₁ ) starts scanning the information track. In block 93, the contents of the storage location 36 are transferred to the D / A converter 15 at this moment, and at the same time, the output terminal P ₂₁ is activated, as a result of which the D / A converter 15 is supplied. The signal value is supplied to the adjusting element 52 through the sample and hold circuit 82 as an initial value. In block 94, the address n for the storage location is set to zero. In block 95, the contents of the storage location n are supplied to the D / A converter 15 and converted into analog signal values. In the decision block 96, the standby state is taken at the moment when the input to the input terminal T ₁ becomes the logical value "1", that is, until the rotation speed pulse P appears.

이 순간에서 판정블록(97)에 따라서 입력단자 P₁₀으로의 입력이 논리치 "1"인지 아닌지, 즉, 입력단자(12)의 실제 오차신호가 D/A 변환기(15)에 의해 공급되는 신호치보다 큰지 작은지 판정된다. 만일 입력단자 P₁₀으로의 입력이 논리치 "1"일 경우에는 블록(98)에 따라서 기억장소(n)의 내용이 1비트만큼 증가되며, 블록(99)에 따라서 기억장소(n)의 내용이 1비트만큼 감소된다.At this moment, according to the decision block 97, whether or not the input to the input terminal P ₁₀ is a logical value " 1 ", i.e., the signal in which the actual error signal of the input terminal 12 is supplied by the D / A converter 15; It is determined whether it is larger or smaller than the value. If the input to the input terminal P ₁₀ is the logical value "1", the content of the storage location n is increased by one bit according to the block 98, and the content of the storage location n according to the block 99. Is reduced by one bit.

판정블록(100)에서는 자기헤드 K₁가 정보트랙을 주사하는지 주사하지 않는지 판정된다. 자기헤드 K₁가 정보트랙을 주사하는 경우에는 블록(101)에 따라서 기억장소(n+2)의 내용이 D/A 변환기(15)에 공급되며 동시에 출력단자 P₂₀가 활성화되어, 그 결과 D/A 변환기(15)에 의해 공급된 아나로그 신호치가 샘플 및 홀드회로(81)를 통해 조정요소(51)에 공급된다. 만일 블록(100)에 있어서 P₁₃=1의 요건이 만족되지 않으면, 블록(l02)에 따라서 기억장소(n+2)로부터 판독된 신호치가 D/A 변환기(15) 및 샘플 및 홀드회로(82)를 통해 조정요소(52)에 공급된다.The decision block 100 determines whether the magnetic head K ₁ scans the information track or not. When the magnetic head K ₁ scans the information track, the contents of the storage area (n + 2) are supplied to the D / A converter 15 according to the block 101, and at the same time, the output terminal P ₂₀ is activated, resulting in D The analog signal value supplied by the / A converter 15 is supplied to the adjusting element 51 via the sample and hold circuit 81. If the requirement of P ₁₃ = 1 is not satisfied in block 100, the signal value read out from the storage location n + 2 in accordance with block 110 is converted to the D / A converter 15 and the sample and hold circuit 82. Through the adjustment element 52.

블록(103)에서는 기억장소의 어드레스가 "1"만큼 증가되며(n=n＋l), 이후 판정 블록(104)에서는 어드레스변호 n가 36보다 작거나 같은지 판정된다. 이 경우 n이 36이하로 판정되면 프로그램 주기는 블록(95)에 복귀된다. 따라서 제어동작은 자기헤드 K₁가 주사를 행하는 기간 중에 흐름도의 상기 루프를 반복하여 순환한다.In block 103, the address of the storage location is increased by " 1 " (n = n + l), and then in decision block 104, it is determined whether the address number n is less than or equal to 36. In this case, if n is determined to be 36 or less, the program period is returned to block 95. Therefore, the control operation repeats the above loop in the flowchart during the period in which the magnetic head K ₁ performs the scanning.

만일 n이 36보다 클 경우에는 판정블록(105)에 있어서 어드레스번호 n이 37과 같은지 판정된다. 이때 어드레스번호 n이 37과 같으면(이것은 자기헤드 K₂가 정보트랙의 주사를 개시하는 것을 의미한다) 블록(106)에 의해 기억장소 n=0의 내용이 D/A 변환기(15) 및 샘플 및 홀드회로(81)(출력단자 P₂₀이 활성화된)를 통해 초과치로서 자기헤드 K₁의 조정요소(51)에 공급된다. 이 블록(l06)의 명령이 실행된 후, 또는 블록(105)의 요건 n=37이 만족되지 않은 경우, 판정블록(107)에서 어드레스번호 n이 72와 동등한지 동등하지 않은지 판정된다. 이때 어드레스 번호 n이 72와 같지 않으면, 프로그램주기는 블록(95)에 복귀된다. 따라서 제어동작은 자기헤드 K₂가 주사를 행하는 기간 중에 상술한 바와 같이 형성된 루프를 순환한다. 그러나 어드레스번호 n이 72와 같으면 자기헤드 K₂에 의한 주사에 종료되고 제어과정이 블록(92)에 복귀된다.If n is greater than 36, it is determined in decision block 105 whether address number n is equal to 37. If the address number n is equal to 37 (this means that the magnetic head K ₂ starts scanning the information track), the content of the storage location n = 0 is determined by the block 106 by the D / A converter 15 and the sample and It is supplied to the adjusting element 51 of the magnetic head K ₁ as an excess value through the hold circuit 81 (output terminal P ₂₀ is activated). After the instruction of this block 1006 is executed or if the requirement n = 37 of the block 105 is not satisfied, it is determined in the decision block 107 whether the address number n is equal to or not equal to 72. If the address number n is not equal to 72, then the program cycle is returned to block 95. Therefore, the control operation cycles through the loop formed as described above during the period in which the magnetic head K ₂ performs the scan. However, if the address number n is equal to 72, the process is terminated by the scan by the magnetic head K ₂ , and the control process returns to block 92.

프로그램의 적정한 수행을 위해서는 흐름도에 도시치는 않았지만 다른 명령이 필요하다. 만일 어드레스번호 n이 값 70에 이르면, 제어과정은 블록(107)로부터 블록(95)이 복귀되나, 이 경우에는 다음의 루프에 대해 블록(101) 및 (102)에 기재된 어드레스번호(n+2)가 72와 동등하게 된다. 그러나 이 순간에는 기억장소 n이 분명 재판독된다. 이와 유사한 복잡한 상태는 n=71일 때 발생되는데, 이 경우 블록(101),(102)에 있어서는 어드레스된 기억장소가 n=73으로 되지 않고 n=1로 된다. 이같은 두 가지의 문제점은 블록(95)내지 (107)에 포함된 프로그램루프에서 이들 두 가지의 상태 n=70 및 n=71을 검출하여, 정확한 값이 검출될 경우 블록(101) 및 (102)에 의한 명령에 따라 어드레스번호 n+2를 제각기 n=0 및 n=1로 치환하므로써 간단히 해결될 수 있다.Proper execution of the program requires other instructions, although not shown in the flow chart. If the address number n reaches the value 70, the control process returns from block 107 to block 95, in which case the address number (n + 2) described in blocks 101 and 102 for the next loop. ) Is equivalent to 72. At this moment, however, memory location n is definitely reread. A similar complicated state occurs when n = 71. In this case, in blocks 101 and 102, the addressed storage is not n = 73 but n = 1. Both of these problems detect the two states n = 70 and n = 71 in the program loops contained in blocks 95-107, and block 101 and 102 if the correct values are detected. This can be solved simply by substituting n = 0 and n = 1 for address number n + 2, respectively.

제7도의 흐름도에 있어서 기억장소의 내용에 공급되는 수정량은 블록(98) 및 (99)에 의해 항상 고정치 즉 ±1로 되는데, 이것은 프로그램의 개시 후 기억장소의 내용이 헤드원반의 1회전 중의 오차신호의 변화에 대응하기 이전에 긴 시간이 존재함을 의미하는 것으로, 이것은 각 기억장소의 내용이 헤드원반의 매회건당 1비트만큼만 수정되기 때문이다. 따라서 이러한 난점수정 동작을 적응형태로 하는 것, 즉 수정의 크기를 선행상태에 좌우되게끔 하여 해결하는데, 이것은 각종의 형태로 실현될 수 있다. 이같은 실현은 흐름도를 조금만 변경시켜 행해지는데, 그 예는 제7도에 도시된 바와 같다. 블록(108)은 블록(97)과 블록(99)간에 삽입되어 헤드원반의 매회전당 블록(99)의 작용실행 횟수를 계수한다. 블록(100) 내지 (112)은 블록(107)과 블록(92)간의 결선에 삽입된다. 블록(109)에서는 블록(108)의 계수치 B가 72인지 0인지 판정된다. 만일 계수치 B가 72이거나 또는 0이면 이것은 헤드원반의 완전한 1회전 중에 관련오차 신호의 실제치에 대해 기억장치에 축적된 모든 신호치가 과대하거나 또는 과도함을 의미한다. 이 경우 블록(98) 및 (99)에 의해 행해진 수정은 고정치(±1)를 갖지 않고, 변수(±△)를 갖는다. B=0 또는 B=72는 기억장치의 내용과 실제의 오차신호가 다름을 나타내는 것이므로, 이 경우에는 블록(110)에 있어서 수정계수 △를 비교적 큰 값, 예로서 4에 조정하고 또한 B=0 또는 B=72가 만족하지 않으면, 이 경우에는 블록(111)에 의해 수정계수 △를 값 1에 조정한다. 따라서 블록(98) 및 (99)에서는 선행상태에 좌우되는 수정계수 △로 수정이 행해진다. 블록(112)에서는 헤드원반의 대회전후에 계수치 B가 0에 설정된다.In the flowchart of FIG. 7, the amount of correction supplied to the contents of the storage location is always fixed by the blocks 98 and 99, i.e., ± 1, which means that the contents of the storage location after the start of the program are rotated once by the head disk. This means that there is a long time before responding to a change in the error signal, because the content of each memory location is corrected only by one bit per case of the head disk. Therefore, it is solved by making such a difficult point correction operation into an adaptive form, that is, the size of the crystal depends on the preceding state, which can be realized in various forms. This realization is done with minor changes to the flowchart, an example of which is shown in FIG. The block 108 is inserted between the block 97 and the block 99 to count the number of times the block 99 is executed per revolution of the head disc. Blocks 100 through 112 are inserted in the connection between blocks 107 and 92. In block 109 it is determined whether the count B of block 108 is 72 or 0. If the coefficient B is 72 or 0, it means that all signal values accumulated in the memory are excessive or excessive for the actual value of the related error signal during one complete revolution of the head disc. In this case, the correction made by blocks 98 and 99 does not have a fixed value (± 1) but a variable (± Δ). Since B = 0 or B = 72 indicates that the contents of the storage device and the actual error signal are different, in this case, the correction coefficient Δ is adjusted to a relatively large value, for example, 4 at block 110 and B = 0. If B = 72 is not satisfied, in this case, the correction coefficient Δ is adjusted to the value 1 by the block 111. Therefore, in blocks 98 and 99, the correction is performed with a correction coefficient Δ depending on the preceding state. In block 112, the count value B is set to zero before and after the competition of the head disc.

본 발명은 도시된 실시예에 국한되지 않는다. 특히 프로그래머블 제어회로를 사용하는 경우에는 제어회로의 프로그래밍을 통해 실현되는 각종의 변형이 가능하다. 즉, 특정의 제어루프에 부과된 특정의 요견에 맞추어 제어동작을 상기 프로그래밍을 통해 개선할 수 있다.The invention is not limited to the illustrated embodiment. In particular, when a programmable control circuit is used, various modifications realized through programming of the control circuit are possible. That is, the control operation can be improved through the programming in accordance with a specific point imposed on a specific control loop.

Claims (1)

제어신호에 응동하여 제어량을 변화시키기 위한 제어장치와 ; 제어량의 순시치와 소망치간의 차를 나타내는 오차신호를 공급하기 위한 검출장치와 ; 검출장치에 결합되어 오차신호를 수신하는 입력단자 및 제어장치에 결합되어 제어신호를 공급하는 출력단자를 가지며, 기본주파수 및 그의 고조파에 있어 다수의 피크를 가진 전달특성을 갖는 제어유니트를 갖추고 있는 제어량 제어용의 제어루프에 있어서,A control device for changing the control amount in response to the control signal; A detection device for supplying an error signal indicating a difference between the instantaneous value of the control amount and the desired value; A control amount having an input terminal coupled to the detection device for receiving an error signal and an output terminal coupled to the control device for supplying a control signal, and having a control unit having a propagation characteristic having a plurality of peaks in the fundamental frequency and its harmonics. In the control loop for control, 디지탈적으로 부호화된 신호치를 축적하기 위한 다수의 기억장소를 갖는 기억장치와 ;A storage device having a plurality of storage locations for accumulating digitally encoded signal values; 상기 기억장치에 결합되어, 이로부터 공급되는 디지탈적으로 부호화된 신호치를 아나로그 신호치로 변환하는 디지탈-아나로그 변환기와 ;A digital-to-analog converter coupled to the storage device for converting a digitally encoded signal value supplied therefrom into an analog signal value; 상기 기억장치로부터의 판독된 신호치에 의해 나타난 오차신호의 값과 오차신호의 순간치를 비교하는 비교장치와 ;A comparison device for comparing the instantaneous value of the error signal with the value of the error signal represented by the signal value read out from the storage device; 상기 기억장치 및 비교장치의 출력단자들에 결합되어 상기 비교장치에 의해 공급되는 신호에 따라서 상기 기억장치로부터 얻어지는 신호치를 수정하기 위해 달성가능한 최대신호치에 비해 작은 최대치를 가진수정량을 공급하는 수정장치와 ;A correction coupled to the output terminals of the storage device and the comparison device to supply a correction amount having a maximum value smaller than the maximum signal value achievable for correcting the signal value obtained from the storage device according to the signal supplied by the comparison device. Device; 기본주파수에 관련하는 주기와 동등한 주기를 가진 반복사이클에 따라서 상기 기억장치로부터 다수의 신호치가 판독되게 하고 이같은 신호치의 매회의 판독 후에 판독된 신호치 대신에 수정장치로부터의 수정된 신호치가 기억장치에 축적되게끔 기억장치에 있어서의 신호치의 판독 및 축적을 제어하기 위한 장치로 상기 제어유니트가 구성됨을 특징으로 하는 제어루프.According to a repetition cycle having a period equivalent to the period related to the fundamental frequency, a plurality of signal values are read out from the storage device and the modified signal values from the correction device are stored in the storage device instead of the signal values read after each reading of such signal values. And a control unit configured to control reading and accumulation of signal values in a storage device to be accumulated.

Images