KR820002240B1 - Multiport digital switching element - Google Patents

Abstract

A multiport singles sided switching element is described for providing space and time switching between the input ports theoreof and the output ports thereof in rsponse to digital command signals for frames of digitally encoded data in a plurality of channels which is phase (bit) asynchronously coupled to any port of the switching element, the command signals being in for example the same channels as is the data. Every port of the single sided switching element is adaptable as either an inlet or an outlet and thus may be configured in a switchig network as a one-sided, as a two sided, or multisided switching element.

Description

멀터포트 디지탈 스위칭 소자Multi-Port Digital Switching Element

제1도는 본 발명에서의 분산 제어 시스템의 블록 다이어그램.1 is a block diagram of a distributed control system in the present invention.

제2도는 본 발명에서의 스위칭 네트웍의 일정량 확장 가능성을 나타낸 도면.2 is a view showing the possibility of a certain amount of expansion of the switching network in the present invention.

제3도는 본 발명에서의 멀티포트 스위칭 소자의 개략적인 블록 다이어그램.3 is a schematic block diagram of a multiport switching element in the present invention.

제4도는 본 발명에서의 스위칭 네트웍의 일평면을 나타낸 도면.4 shows one plane of a switching network in the present invention.

제5a, 5b, 5c 및 5d는 본 발명에서의 스위칭 네트웍의 확장을 나타내는 도면.5a, 5b, 5c and 5d show the expansion of the switching network in the present invention.

제6도는 라인 터미날 서브유니트의 블록 다이어그램.6 is a block diagram of a line terminal subunit.

제7도는 트렁크 터미날 서브유니트의 블록 다이어그램.7 is a block diagram of a trunk terminal subunit.

제8도는 본 발명에서의 멀티포트 스위칭 소자의 TDM 버스의 개략도.8 is a schematic diagram of a TDM bus of a multiport switching element in the present invention.

제9도는 본 발명에서의 멀티포트 스위칭 소자의 한 포트 논리의 블록 다이아그램.9 is a block diagram of one port logic of a multiport switching element in the present invention.

제10a, 10b, 10c, 10d 및 10e는 본 발명에서 사용된 채널워드 포맛을 나타낸다.10a, 10b, 10c, 10d and 10e represent the channelword foams used in the present invention.

제11a, 11b, 11c 및 11d는 본 발명에서 사용되는 부수적인 채널워드 포맛의 도면.11a, 11b, 11c and 11d are diagrams of ancillary channelword foams used in the present invention.

제12도는 본 발명에서의 스위칭 네트웍을 통한 터미날 사이의 대표적인 접속도.12 is a representative connection diagram between terminals via a switching network in the present invention.

제13a, 13b, 13c, 13d, 13e, 13f, 13g, 13h는 본 발명에서의 스위칭 소자의 동작을 나타내는 타이밍 다이어그램.13a, 13b, 13c, 13d, 13e, 13f, 13g, and 13h are timing diagrams showing the operation of the switching element in the present invention.

제14a, 14b, 14c, 14d 및 14e는 본 발명에서의 스위칭 소자의 동작을 나타내는 상세 타이밍 다이어그램.14a, 14b, 14c, 14d and 14e are detailed timing diagrams showing the operation of the switching element in the present invention.

제15도는 본 발명에서의 스위칭 소자의 TDM 버스 라인을 나타낸 도면.Fig. 15 is a diagram showing a TDM bus line of the switching element in the present invention.

본 발명은 일반적으로 톨(toll), 텐덤(tandem), 지방, 국부, 집중 및 확장을 위한 분산 제어 디지탈 통신 및 콤퓨터 시스템과 디지탈 스위칭 네트웍과 전화 교환기에 관한 것이다. 본 발명은 또한 멀티프로세서 혹은 멀티콤퓨터 통신 시스템에서 프로세서나 콤퓨터의 제1 그룹에 의해 제공되는 데이타 처리기능 혹은 기타 터미날 처리기능에 대하여 제2의 풀(pool)프로세서 그룹은 독립적으로 다른 큰 그룹의 터미날에 관련하여 다른 처리기능을 갖지만, 서로 상이한 두 개의 프로세서 혹은 콤퓨터 그룹사이의 통신 및 데이타 교찬은 디지탈 네트웍을 통해 공통의 전송선간에 이루어지는 시스템에 관한 것이다. 본 발명은 또한 네트웍에서 일방(oen-sided), 쌍방 및 다방 스위치로서 네트웍 응용조건에 따라 입구 혹은 출구로서 동작하는 포트(port)로 특징지워지는 멀티포트 스위칭 소자에 관한 것이다.The present invention generally relates to distributed control digital communications and computer systems, to digital switching networks and telephone exchanges for toll, tandem, local, local, convergence and expansion. The present invention also relates to a large group of terminals independent of the second pool processor group for data processing or other terminal processing functions provided by the first group of processors or computers in a multiprocessor or multicomputer communication system. In this context, communication and data exchange between two different processors or groups of computers, though having different processing functions, relates to a system that is carried out between common transmission lines through a digital network. The present invention also relates to a multiport switching element characterized by a port acting as an inlet or an outlet depending on the network application as an oen-sided, bilateral and multilateral switch in the network.

최근의 전화 스위칭 시스템에서는, 가입자와 트렁크의 상태를 나타내는 데이타가 스위칭 시스템에서 제공되어야 하며, 또한 각기 가입자와 트렁크의 상태에 응답해서 스위치에 의해 데이타가 저장되어야 한다. 나타내는 데이타는 네트웍, 가입자의 서비스등급, 트렁크 콜의 등급, 디렉토리(directory)번호의 장치번호에의 변환, 장치번호의 디렉토리 번호에의 변환등의 신호로에 따라 결정된다. 종래의 중앙 제어 시스템에서는 그 데이타는 공통 메모리에서 얻을 수 있으며, 안전 및 신뢰도를 위하여 이중으로 되어 있고 중앙 제어 컴퓨터에 의해서 추출데이타에 의하여 일련동작(serial operation)으로서 이룩될 수 있었다. 종래의 멀티 프로세싱 공통 제어 시스템은 공통 데이터를 동시어 얻기 위해서 공동 메모리에 의하여 이룩되고 프로세서가 한개 이상 필요하였으나, 프로세서의 수가 증가함에 따라 드루풋(thrioghput)의 실제손실과 간섭(interference)문제가 증가하게 되었다.In modern telephone switching systems, data indicating the status of subscribers and trunks must be provided in the switching system, and data must also be stored by the switch in response to the status of subscribers and trunks, respectively. The data to be displayed is determined by signals such as network, subscriber's service class, trunk call class, directory number to device number, and device number to directory number. In a conventional central control system, the data can be obtained from a common memory, doubled for safety and reliability, and achieved as serial operation by extraction data by a central control computer. Conventional multiprocessing common control system is achieved by common memory to obtain common data simultaneously and requires more than one processor. However, as the number of processors increases, the actual loss of throughput and interference problem increases. Was done.

제어 및 분산 데이타 처리의 비중앙화는 중앙 제어 시스템 특유의 문제점을 해결하기 위한 것이다. 종래의 전 시스템에 걸쳐 저장 프로그램 제어기가 분산된 스위칭 시스템은 미국특허 3974343에 기술되어 있다. 또 다른 종래의 점진적으로 제어되는 분산제어 스위칭 시스템은 미국특허 3860761에 기술되어 있다.The decentralization of control and distributed data processing is intended to solve the problems inherent in the central control system. A switching system in which the storage program controller is distributed over the entire conventional system is described in US Pat. Another conventional progressively controlled distributed control switching system is described in US 3860761.

종래의 시스템에서는 멀티 프로세싱에 의해 증가된 처리 능력을 제공하도록 하는 처리 기능의 고능률을 얻도록 하는 것에 촛점을 맞추어 왔다. 그러나 소프트웨이 패커지간의 원치않는 상호 영향때문에 결과적으로 소프트웨어의 특징의 변경 및 추가에 의해 현재 동작중인 다른 특징과 예견할 수 없을 정도로 간섭하게 되었다.Conventional systems have focused on achieving high efficiency of processing functions to provide increased processing power by multiprocessing. However, the unwanted interaction between software packages has resulted in unpredictable interference with other features currently in operation by software changes and additions.

종래의 공통제어 구조의 문제점의 이유는 그것이 멀티프로세서 시스템이건 아니건간에 저장 프로그램제어 프로세싱 기능이 시간에 따라 발생하고 종료되는 트래픽의 요구에 따라 임의적으로 다수의 일을 공유 하여야 하기 때든에 저장된 소프트웨어 패커지의 효율적인 동작이 이루어질 수 없었다.The reason for the problem of the conventional common control architecture is whether the stored program control processing function must share a number of things arbitrarily according to the needs of traffic that occurs and terminates over time, whether or not it is a multiprocessor system. Efficient operation could not be achieved.

본 발명에서는 특별히 분리된 제어 혹은 중앙 컴퓨터 컴플렉스 없이 사용되는 시스템으로서, 그와 같은 분사 프로세서에 의해 제공되는 서브시스템의 필요한 처리기능의 그룹을 제공한다. 따라서, 어떤 서브시스템의 제어기능의 그룹은 그 서브시스템에 종속된 프로세서에 의해 수행된다. 그러나 상기 서브시스템의 다른 처리기능이 다른 프로세서에 의해 순행되는 것이 좀더 효율적일 때에는 다른 프로세서에 의해 수행된다.The present invention provides a group of necessary processing functions of a subsystem provided by such a dispensing processor, as a system that is specifically used without separate control or central computer complex. Thus, a group of control functions of a subsystem is performed by a processor dependent on that subsystem. However, when it is more efficient for another processing function of the subsystem to be traversed by another processor, it is performed by another processor.

또한 본 발명에서는, 멀티채널 디지타아즈 PCM 음성 샘플 혹은 네트웍에 의해 전달되는 터미날간의 데이타뿐 아니라 네트웍을 통한 동일 전송로에 의해로 선택(path selection) 및 기타의 제어신호로 포함하는 스위칭 네트웍 구조가 제공된다. 라인 혹은 트렁크 혹은 기타의 데이타 소스로부터의 데이타를 전달하는 각 터미날은 다른 터미날 유니트를 통해서 다른 터미날에 통신을 하고 스위칭 네트웍을 통해 다른 터미날 유니트에의 길을 제공하고, 유지하고, 터미네이트시키기 위한 각종장치와 제어논리를 포함하고 있다. 모든 프로세서간의 통신은 스위칭 네트웍을 통해서 이루어진다. 시간 및 공간 스위칭 모두를 제공하는 스위칭 소자를 포함하는 그룹스위치는 서비스를 붕괴신키지 않고 또 현재의 접속을 재배열하지 않고 약 120부터 128000터미날 혹은 그 이상까지 일정하게 확장 가능하여 증가되는 트래픽 로우드에 적응할 수 있으며 실제적으로 논블로킹 네트웍으로 동작한다. 잘못된 스위치 소자는 쉽게 자동적으로 확인되고, 분리되어 트래픽에서 바이패스된다.In addition, in the present invention, a switching network structure including not only multi-channel digital PCM voice samples or data between terminals delivered by the network but also path selection and other control signals by the same transmission path through the network is provided. Is provided. Each terminal carrying data from a line, trunk, or other data source communicates to other terminals through different terminal units and provides a way to maintain, terminate, and route other terminal units through a switching network. It includes device and control logic. All processors communicate through a switching network. Group switches, including switching elements that provide both time and space switching, are constantly expanding from about 120 to 128000 terminals or more without increasing service disruption and rearranging current connections. It actually adapts to non-blocking networks. Malformed switch elements are easily identified automatically, separated and bypassed in traffic.

본 발명에서는 멀티포트 일방 스위칭 소자가 입구/출구 구조로 배열될 수 있는 그룹스위치가 제공된다. 예를들면 ST구조에서 공간 및 시간스위칭을 포함하는 8×8스위치들이 있다. 스위칭 소자의 네트웍을 통한로 선택은 음성채널에 의해 전달되는 제어지령에 의해 수행된다.In the present invention, there is provided a group switch in which a multiport one-way switching element can be arranged in an inlet / outlet structure. For example, there are 8x8 switches in the ST structure that include space and time switching. The path selection through the network of switching elements is carried out by control commands transmitted by the voice channel.

또한, 반사스위칭 장치가 제공되어, 예로서, 제2단 스위치에서의 길 셋업은 제3단이 제공되지 않을때 음석선로를 통해서 플디드 네트웍(folded network)을 형성하도록 반사된다. 그러나 제2단 스위치의 출구는 네트웍 확장시 미래의 연결을 위해 남겨져 있게 된다. 제3단으로의 확장시에는 제2단의 가능한 출구를 제3단 스위치의 입력에 연결시키게 된다.In addition, a reflective switching device is provided, for example, the road setup at the second stage switch is reflected to form a folded network through the phonogram when the third stage is not provided. However, the exit of the second stage switch is reserved for future connections as the network expands. On expansion to the third stage, a possible outlet of the second stage is connected to the input of the third stage switch.

도면을 통해 본 발명을 설명하면 제1도는 분산제어 디지탈 스위칭 시스템의 블록다이아그램을 나타내는 것으로서 본 시스템에서는 그룹스위치(10)을 통해서 터미날간의 터미날 유니트에 의해 제공되는 커플링 데이타의 전송로를 제공하도록 터미날 유니트사이의 다수의 연결점을 스위칭한다.1 illustrates a block diagram of a distributed control digital switching system. In this system, a group switch 10 provides a transmission path of coupling data provided by a terminal unit between terminals. Switch multiple connection points between terminal units.

본 발명에서의 터미날 유니트는 그룹스위치의 매평면에서 제1단 스위치에 종료되는 터미날 그룹을 보조하는 서브시스템이다. 각 터미날 유니트에는 8개의 어세스 스위치가 있는데, 그 스위치를 통해서 터미날로부터의 데이타는 그룹스위치 10에 연결된다.The terminal unit in the present invention is a subsystem that assists the terminal group terminating in the first stage switch in every plane of the group switch. Each terminal unit has eight access switches through which data from the terminals are connected to the group switch 10.

또한 본 발명에서의 터미날 서브유니트는 어세스 스위치의 안전쌍(security pair)에 종료되는 터미날 그룹을 보조하는 터미날 유니트의 서브시스템이다.The terminal subunit in the present invention is also a subsystem of the terminal unit which assists the terminal group terminating in the security pair of the access switch.

각 터미날 유니트에는 어세스 스위치의 안전쌍이 4개가 포함되어 있다. 각 터미날에서의 PCM 데이타는, 예를들어, 본 발명과 같은 양수인에게 양도된 미국특허출원 No 773, 713(1977년 3월 3일 출원)에 기재된 형태의 전화라인 회로로 부터의 신호이다.Each terminal unit contains four safety pairs of access switches. PCM data at each terminal is, for example, a signal from a telephone line circuit of the type described in US Patent Application No. 773, 713 (filed March 3, 1977) assigned to the assignee as the present invention.

터미날 유니트 12, 14 및 16은 상징적으로 나타내져 있다. 그러나 그룹스위치(10)에 의해서 128터미날 유니트 혹은 그 이상의 스위칭이 가능하다. 그러므로, 터미날 유니트 12, 14 및 16은 단순히 도시되어 있을 뿐이다. 각 터미날 유니트 인터페이싱 기능을 가지고 있다. 예로서, 터미날 유니트(12)에 나타내진 터미날 서브유니트 18, 20, 22, 24인 4개의 서브유니트의 480트렁크, 즉, 1920가입자라인 터미날과의 인터페이싱이 가능하다.Terminal units 12, 14 and 16 are symbolically represented. However, the group switch 10 enables switching of 128 terminal units or more. Therefore, terminal units 12, 14 and 16 are merely shown. Each terminal unit has an interfacing function. As an example, interfacing with 480 trunks of four subunits, namely 1920 subscriber line terminals, which are terminal subunits 18, 20, 22, and 24 shown in terminal unit 12 is possible.

30쌍방향성 가입자라인을 멀티플렉싱하는 32채널 PCM 멀티플렉스 디지탈 라인은 터미날 유니트에 연결된다.A 32-channel PCM multiplex digital line multiplexing 30 bidirectional subscriber lines is connected to the terminal unit.

터미날 유니트(12)와 같은 각 터미날 유니트는 각기 2개의 단방향성 전송로를 포함하는 다수의 멀티플렉스 전송링크에 의해 그룹스위치(10)에 연결된다. 터미날 유니트(12)의 각 터미날 서브유니트(18),(20),(22),(24)는 상기한 2개의 전송링크에 의해 그룹스위치(10)의 각 평면에 연결된다. 따라서 터미날 서브유니트(18)은 전송링크(26) 및 (28)에 의해 그룹스위치(10)의 평면 0에 연결되고, 전송링크(30) 및 (32)에 의해서 그룹스위치(10)의 평면(3)에 연결된다. 마찬가지로 터미날 서브유니트(18)은 마찬가지 방법의 전송링크에 의해 그룹스위치(10)의 평면(1)과 (2)에 연결된다. 또한 터미날 서브유니트(18)과 마찬가지 방법으로, 서브유니트(20),(22) 및 (24)도 그룹스위치의 각 해당평면에 연결된다.Each terminal unit, such as terminal unit 12, is connected to group switch 10 by a plurality of multiplexed transmission links, each comprising two unidirectional transmission paths. Each terminal subunit 18, 20, 22, 24 of the terminal unit 12 is connected to each plane of the group switch 10 by the two transmission links described above. Terminal subunit 18 is thus connected to plane 0 of group switch 10 by transmission links 26 and 28 and by plane link of group switch 10 by transmission links 30 and 32. 3) is connected. The terminal subunit 18 is likewise connected to planes 1 and 2 of the group switch 10 by means of a transmission link in the same way. Also in the same manner as the terminal subunit 18, the subunits 20, 22 and 24 are also connected to respective corresponding planes of the group switch.

각 전송링크(26),(28),(30) 및 (32)는 터미날 유니트(18)에 나타나 있다시피 쌍방향성으로서 각 전송로가 한방향의 데이타 흐름만이 가능하게 하는 단방향성 전송로의 쌍으로 이루어져 있다. 각 단방향성 전송로를 통해(32)채널의 디지탈 정보가 직렬비트포맛으로 시분할 멀티플렉스(TDM)되어 전송된다.Each transmission link 26, 28, 30, and 32 is bidirectional, as shown in the terminal unit 18, a pair of unidirectional transmission paths in which each transmission path allows only one-way data flow. Consists of Digital information of the 32 channels is time-division multiplexed (TDM) with serial bit format through each unidirectional transmission path.

포밋의 각 프레임에는 32채널이 포함되어 있는데, 각 채널에는 정보가 16비트로 구성되어 있고, 비트전송율은 6,096Mb/S이다. 이러한 전승율은 전시스템에 걸쳐서 클록되며, 따라서, 본 시스템은 레이트 동기 적(rate synchronous)이라고 특징지을 수 있다.Each frame of the form contains 32 channels. Each channel has 16 bits of information, and the bit rate is 6,096 Mb / S. This transfer rate is clocked throughout the system, and thus the system can be characterized as rate synchronous.

후술하겠지만, 본 시스템은 위상 비동기적(phase asynchronous)하기때문에, 한 프레임의 데이타 비트가 다른 스위칭 소자에 의해 수신되건 또는 한 스위칭 소자의 단 포트에서 수신되건간에 일정한 위상관계를 갖고 있지 않다. 이러한 레이트 동기적이고 스위칭 시스템은 그룹스위칭 어세스 스위치에서 다수의 멀티포트 스위칭 소자에 의해 제작될 수 있다. 디지탈 음성샘플이 시스템내의 어느 곳에 전송되거나 혹은 특징 터미날로부터 수신될때 터미날을 연결시키는 스위칭 소자간의 전송로상에 정확한 채널의 시간 멀티플렉스가 되어야 한다. 터미날을 상호 연결시키는 채널이 변화될 수 있기 때문에 시간 슬로트 교환이 스위칭 소자에 의해 제공된다. 시간 슬로트 교환, 즉, 한 채널의 데이타와 다른 채널의 데이타의 위치를 교환시키는 것은 공지의 사실이고, 예를들어, 본 발명의 양수인과 동일인에게 양도된 미국 특허출원 No 766, 396(1977년 2월 7일 출원)에 기술되어 있다.As will be described later, since the system is phase asynchronous, there is no constant phase relationship between whether data bits in one frame are received by another switching element or at a single port of one switching element. Such a rate synchronous and switching system can be fabricated by multiple multiport switching elements in a group switching access switch. When digital voice samples are sent anywhere in the system or received from a feature terminal, they must be time-multiplexed with the correct channel on the transmission path between the switching elements connecting the terminals. Since the channels interconnecting the terminals can be changed, time slot exchange is provided by the switching element. It is well known that time slot exchange, ie the exchange of the data of one channel and the data of another channel, is known, for example, in U. S. Patent Application No. 766, 396 (1977), assigned to the assignee and the same person of the present invention. (February 7, application).

후술되겠지만, 인가되는 모든 입력에 대해 보통 1프레임 시간이내에 (32)채널시간 스위치와 (16)포트공강스위치로서 동작하는 (16)-포트 스위칭 소자를 포함하는 독특한 스위칭 매커니즘에 제공된다. 디지탈 음성샘플은 (16)비트 채널위드중 (14)비트를 차지하고 나머지 2비트는 약정(protocol) 비트(데이타가 다른 채널워드의 (14)비트인자를 구분하는)로서 사용된다. 따라서 (16)포트 스위칭 소자는, 예를들어, (14)비트리니어 PCM샘픔, (13)-비트리어너 PCM샘플, 8비트신장(companded) PCM샘픔, 8비트 데이타 바이트 등등에 사용된다.As will be described later, for every input applied, a unique switching mechanism is provided that includes a (16) -port switching element that acts as a (32) channel time switch and (16) port gap switch within one frame time. The digital voice sample occupies (14) bits of the (16) bit channelweeds and the remaining two bits are used as protocol bits (data distinguishing (14) bit factors of different channel words). Thus, the (16) port switching element is used, for example, for (14) bit-linear PCM samples, (13) -bitliner PCM samples, 8-bit extended PCM samples, 8-bit data bytes and the like.

각 터미날 유기트에는 두 그룹의 프로세서가 포함된다. 예를들어 터미날 서브유니트(18)에는 프로세서 A₀,A₁…A₇등의 제1 그룹프로세서가 터미날 클러스터라고 하는 각각 분리된 터미날 그룹에 부착되어 있는데, 그룹스위치(10)을 통한 로셋업이나 터미날 클러스터내의 터미날의 인터페이스의 제공등의 특별한 그룹의 처리기능을 갖는다. 전화 트렁크 라인과 같은 높은 트래픽 클러스터는 (30)개터미날까지 포함할 수 있으나 전화 가입자 라인과 같은 낮은 트래픽 클러스터는 6개터미날까지 포함할 수 있다. 각 터미날 서브유니트는 4개의 높은 트래픽 클러스터까지 인터페이스할 수 있다. 따라서 4개의 A형 프로세서를 포함하며, 반면에 낮은 트래픽 서브유니트는 8개의 낮은 트래픽 클러스터에 인터페이스할 수 있어서, 8개의 A-형 프로세서를 포함한다. 각 A-형 프로세서는 예를들어 인텔사의 모델 8085다이크로 프로세서 인터페이스와 부수 RAM 및 ROM 메모리를 포함할 수 있다.Each terminal organic contains two groups of processors. For example, the terminal subunit 18 may include processors A ₀ , A ₁ . A first group processor, such as A ₇ , is attached to each separate terminal group called a terminal cluster, and has a special group of processing functions, such as a reset up through the group switch 10 or the provision of an interface of a terminal in the terminal cluster. . High traffic clusters, such as telephone trunk lines, may contain up to 30 terminals, while low traffic clusters, such as telephone subscriber lines, may include up to six terminals. Each terminal subunit can interface up to four high traffic clusters. Thus, it includes four type A processors, while the low traffic subunit can interface to eight low traffic clusters, thus including eight type A processors. Each A-type processor may include, for example, Intel's Model 8085 dichro processor interface and accompanying RAM and ROM memory.

따라서 각 터미날 유니트는, 예를들어, 1920개의 낮은 트래픽 터미날(가입자라인의 경우) 혹은 480개의 높은 트래픽 터미날을 포함할 수 있다. 서브유니트(18)에서의 터미날 클러스터(36)과 같은 각 터미날 클러스터에는 1개의 A-프로세서와 부수되는 클러스터 터미날 인터페이스가 포함된다. 이러한 클러스터 터미날 인터페이스는 한쌍의 쌍방향성 링크(38) 및 (40)에 의해 각기 터미날 서브유기트(18)내의 2개의 어세스 스위치(42) 및 (44)에 각기 연결된다.Thus, each terminal unit may include, for example, 1920 low traffic terminals (for subscriber lines) or 480 high traffic terminals. Each terminal cluster, such as terminal cluster 36 in subunit 18, includes one A-processor and an accompanying cluster terminal interface. These cluster terminal interfaces are each connected to two access switches 42 and 44 in terminal suborganism 18 by a pair of bidirectional links 38 and 40, respectively.

서브유니트(18)의 어세스 스위치 소자(42) 및 (44)와 같은 어세스 스위칭 소자는 그룹스위치(10)의 스위칭 소자의 같은 스위칭 소자구조를 갖고 있다. 어세스 스위칭 소자(42)와 (44)는 각각 서브유니트(18)에 있는 프로세서(130) 및 (B₁)과 같은 제2그룹 프로세서 쌍중 하나에 접근할 수 할다. B-형 프로세서의 다른 쌍들은 터미날 서브유니트(20),(22) 및 (24)에 포함되어 있다. 그러나 효과적인 기술을 위하여 서브유니트(18)의 B-프로세서만이 도시되어 있다. 이러한 제2그룹 프로세서인 B-프로세서는 터미날 서브유니트(18)에 의해 인터페이스되는 터미날에 콜제어(call control신호 분석, 변환등과 같은 콜에 관계되는 데이타의 처리)와 같은 제2그룹 처리기능을 제공하며 인텔사의 마이크로프로세서모델 NO 8085 혹은 그와 등가의 것에 의해 제작될 수 있다. 안전쌍 프로세서는 B-프로세서(46)과 (48)과 터미날유니트(18)의 어세스 스위치(42)와 (44)에서의 동일 처리기능의 삽입에 의해 구성된다.The access switching elements such as the access switch elements 42 and 44 of the sub unit 18 have the same switching element structure of the switching elements of the group switch 10. The access switching elements 42 and 44 can access one of the second group processor pairs, such as the processors 130 and B ₁ in the subunit 18, respectively. Other pairs of B-type processors are included in terminal subunits 20, 22, and 24. However, only the B-processor of the subunit 18 is shown for effective techniques. This second group processor, B-processor, provides a second group processing function such as call control (processing of data related to a call such as call control signal analysis, conversion, etc.) to a terminal interfaced by the terminal subunit 18. And can be manufactured by Intel's microprocessor model NO 8085 or equivalent. The secure pair processor is configured by insertion of the same processing functions at the access switches 42 and 44 of the B-processors 46 and 48 and the terminal unit 18.

따라서 Ao 클러스트와 같은 각 터미날 클러스터가 안전쌍중의 하나를 선택하도록 한다. 즉, 안전쌍의 반에 고장이 있을경우 어세스 스위치(42)를 통해 B-프로세서(46)을 선택하거나, 어세스 스위치(44)를 통해 B-프로세서(48)을 선택하도록 함으로써 다른 길을 제공한다. 제2도에서는 100에 평면(0),(102)에 평면(1), (1O4)에 평면(2),(106) 평면 3인 4개의 스위칭 능력평면을 가진 고룹스위칭 매트릭스가 나타나 있다. 다수의 평면은 특수한 시스템응용에 트래픽과 서비스요건을 만족하도록 제공되어 있다. 실시예로서, (2),(3) 혹은 (4)개의 스위칭 평면의 제공이 가능하며, 이에 따라 120,000이상의 터미날에 서비스가 가능하다(즉, 미국특허 출원번호 773,713에서와 같은 상기 라인회로에서의 가입자 라인종료(terminating)이 가능하다).Therefore, each terminal cluster, such as the Ao cluster, chooses one of the safety pairs. In other words, if there is a failure in one of the safety pairs, the B-processor 46 is selected through the access switch 42, or the B-processor 48 is selected through the access switch 44. to provide. In FIG. 2, a grouping switching matrix with four switching capability planes, planes (0) and (102), planes (1) and (10), planes (2) and (106) planes 3 to 100 are shown. Multiple planes are provided to meet traffic and service requirements for specific system applications. As an example, it is possible to provide (2), (3) or (4) switching planes, thus serving more than 120,000 terminals (i.e., in such line circuits as in US Patent Application No. 773,713). Subscriber line terminating is possible).

한 실시예의 구조로서 각 스위칭 평면은 3단까지의 스위칭 소자를 포함할 수 있다. 연결될 특정평면은 선택하는 어세스 스위칭은 그룹스위치(10)내가 아니라 각게 터미날 유니트(12)내에 위치할 수 있다. 특정 스위칭 소자 평면은 터미날 유니트에서의 어세스 스위칭단에 의해 연결되도록 선택된다. 따라서 서브유니트(18)에서의 어세스 스위칭 소자(42)는, 예를들어, 링크(26)을 통해 평면(0),(100)을, 링크(30)을 통해 평면(3),(106)을 선택할 수 있다.In one embodiment, each switching plane may include up to three switching elements. The access switching that selects the particular plane to be connected may be located in the terminal unit 12, not in the group switch 10. The particular switching element plane is selected to be connected by an access switching stage in the terminal unit. Thus, the access switching element 42 in the subunit 18 is, for example, planes 0, 100 via the link 26 and planes 3, 106 via the link 30. ) Can be selected.

그룹스위치(10)은 데이타 트래픽 처리능률을 향상시키기 위하여 평면수를 증가시키거나, 그룹스위치에 의해 제공되는 터미날수를 증가시키기 위하여 스위칭 소자의 단의 수 혹은 매단마다의 스위칭 소자의 수를 증가시킴으로써 일정하게 확장할 수 있다. 보통의 응용예에 있어서 그룹스위치(10)의 평면당 단의수는 다음과 같이 일정하게 확장 가능하다.The group switch 10 may increase the number of planes in order to improve data traffic processing efficiency, or increase the number of stages of switching elements or the number of switching elements per stage to increase the number of terminals provided by the group switch. It can be expanded constantly. In a typical application, the number of stages per plane of the group switch 10 can be constantly expanded as follows.

제3도에 의하면, 본 발명에서의 모든 스위칭단의 구조인 기본 스위칭 소자는 (16)-포트 스위칭 소자로 표시된 멀티포트 일방향 스위치(300)을 포함한다. 여기서, 포트의 수는 16이상 혹은 이하이어도 좋으며, 16은 단지 예시일 뿐이다. 일방향 스위치란 어떤 임의의 포트에서 수신된 테이타가 스위칭될 수 있고 임의의 포트에 의해 전송될 수 있는 쌍방향성 전송능력을 가진 다수의 포트를 포함한 스위칭 소자로서 정의될 수 있다. 스위칭 소자(300)내에서의 포트로부터 포트로까지의 모든 데이타 전송은 병럴비트 시분할 멀티플렉스(TDM)버스(302)를 통해 수행되어 동작하며, 이에 의해 스위칭 소자내의 어느 두 포트사이의 전송로의 제공이라고 정의되는 공간 스위칭이 가능하다.According to FIG. 3, the basic switching element, which is the structure of all the switching stages in the present invention, includes a multiport one-way switch 300 denoted as a (16) -port switching element. Here, the number of ports may be 16 or more or less, and 16 is merely an example. A one-way switch may be defined as a switching element comprising a plurality of ports with bidirectional transmission capability in which data received at any port can be switched and transmitted by any port. All data transfer from port to port within switching element 300 is performed through parallel bit time division multiplex (TDM) bus 302, thereby operating the transmission path between any two ports in the switching element. Spatial switching, defined as providing, is possible.

스위칭 소자(300)의 각 포트 0에서 15까지에는 이로서 포트번호 7에 표시된 바와같이 각개의 수신제어 논리 R×302와 송신제어논리 T×30601이 포함된다. 데이타는 스위칭 소자(300)의 포트(7)과 같은 어느 포트에서도, 또, 다른 포트에로 전송이 가능하며, 또한 스위칭 소자(300)과 같은 스위칭 소자로부터 수신제어 인력라인(308)과 송신제어 출력라인(310) 각각이 연결되어 4,096Mb/S 시스템 클록율로, (16)비트씩 (32)채널에 해당하는 (1)프레임 (512)직렬비트가 전송된다.Ports 0 through 15 of the switching element 300 thus include respective reception control logic Rx302 and transmission control logic Tx30601 as indicated by port number 7. Data can be transmitted from any port, such as port 7 of switching element 300, to another port, and also from the switching element such as switching element 300 to the reception control manpower line 308 and transmission control. Each of the output lines 310 is connected to transmit (1) frame (512) serial bits corresponding to (32) channels by (16) bits at a 4,096 Mb / S system clock rate.

16개의 포트로부터 직렬 전송된 데이타는 모두 레이트 동기적이고 위상 동기적이다. 즉, 송신제어논리(306)과 스위칭 소자(300)의 다른 15포트의 상응 제어논리는 매순간마다 모두 4,096Mb/S 클럭율로서 한 프레임의 동일 비트일치를 송신한다. 반면에 포트(7)의 수신제어논리(304)와 스위칭 소자(300)의 다른 포트의 수신제어논리에서의 직렬비트 데이타의 수신은 단지 레이트 동기적이다. 즉, 한 프레임에서의 어느 비트에 특별한 상관 관계가 없기 때문에 임의의 두 포트에서 임의의 순간에 신호를 수신할 수 있다. 따라서 수신은 위상비동기적이다. 수신제어논리(304)와 송신제어논리(306) 각각은 제어논리부와 랜덤 어세스 메모리를 포함하며, 그 자세한 내용은 그림 0에 도시되어 있다.Data transmitted serially from 16 ports are all rate synchronous and phase synchronous. That is, the transmission control logic 306 and the corresponding control logic of the other 15 ports of the switching element 300 transmit the same bit match of one frame at every 4,096 Mb / S clock rate. On the other hand, the reception of serial bit data in the reception control logic 304 of the port 7 and the reception control logic of the other port of the switching element 300 is only rate synchronous. That is, since there is no particular correlation for any bit in one frame, the signal can be received at any moment on any two ports. Therefore, the reception is phase asynchronous. Each of the reception control logic 304 and the transmission control logic 306 includes a control logic section and a random access memory, the details of which are shown in FIG.

제4도는 그를 스위치 10의 1평면(예를들어 평면 0.100)을 나타낸다. 그림 3에서 설명한 바와같이, 그룹 스위치 평면으로부터의 108, 110, 112와 같은 스위칭소자는 16포트 일방향 스위칭소자 300으로 구성되어 있다. 정의에 의하면 스위칭 네트웍의 위치라함은 스위치포트가 입구 혹은 출구로 설계되어 있는 것을 말한다. 제3단 그를 스위치평면 100에서 제1단 및 제2단의 스위칭소자 108과 110의 포트 0에서 포트 7까지는 입구로서 사용되고 포트 8에서 포트 15까지는 출구로서 사용된다. 따라서 제3단에서의 쌍방형으로 보이는 스위칭소자(112)와 같은 모든 스위칭소자는 일방형, 즉 모든 포트는 입구로 고안되어 있다.4 shows him on one plane of switch 10 (eg plane 0.100). As illustrated in Figure 3, the switching elements such as 108, 110, and 112 from the group switch plane consist of a 16-port unidirectional switching element 300. By definition, the location of a switching network means that the switch port is designed as an inlet or outlet. The third stage is used as an inlet and the ports 8 through 15 of the switching elements 108 and 110 of the first and second stages in the switch plane 100 as the inlet. Thus, all switching elements, such as switching element 112, which appear bilateral in the third stage, are designed to be unilateral, i.e., all ports as inlets.

일반적으로, 어느 그룹 스위치단에 있어서도 부수적인 단의 필요가 생겨 네웍을 일정하게 성장시켜야 하기 때문에 그 단은 성장을 위해 예비로 출구가 마련된 쌍방형 단으로 구비되어야 한다.In general, in any group switch stage, the necessity of an additional stage is generated and the network must be constantly grown, so that the stage should be provided as a bilateral stage having a preliminary outlet for growth.

그러나, 어떤 단에서 네트웍의 크기가 최대필요 터미날의 반보다 크게 연결되어야 한다면 그 단은 일방형 단이 된다. 이러한 점 때문에 단사이의 링크의 재배치없이 최대의 필요 네트웍의 크기까지 일정하게 확장 가능하다.However, if at any stage the size of the network must be greater than half the maximum required terminal, then the stage is a unidirectional stage. This makes it possible to constantly scale up to the size of the maximum required network without redeploying links between stages.

스위칭소자(300)의 스위칭평면(100)에의 일정확장은 제5a도로부터 제5b도까지에 잘 나타나있다. 그림 5a는 예로서 약 1000가입자 라인을 가지고 있는한 터미날 유니트에의 응용에 필요한 그룹스위치(10)의 그룹 스위치 평면의 크기를 나타낸다. 따라서 포트(0)는 터미날 서브 유니트(18)의 라인(26)에 연결되고, 포트(1)에서 (7)까지는 터미날 유니트(12)의 다른 어세스 스위치에 연결되게 된다.The constant extension of the switching element 300 to the switching plane 100 is shown well in FIGS. 5A to 5B. Figure 5a shows the size of the group switch plane of the group switch 10 for application to a terminal unit as long as it has about 1000 subscriber lines as an example. Port 0 is thus connected to line 26 of terminal subunit 18 and ports 1 through 7 are connected to other access switches of terminal unit 12.

포트(8)의 부터 (15)까지는 네트웍의 성장을 위해 유보해 둔다.Ports (8) through (15) are reserved for network growth.

제5b도에 의하여 터미날 유니트(12)와 (14)와 같은 두터미날 유니트에 있어서 그룹 스위치 평면(100)의 성장의 다음 단의 예이다.5B is an example of the next stage of growth of the group switch plane 100 in two terminal units such as the terminal units 12 and 14.

따라서 두 제1단 스위칭소자는 예로서 0, 1, 2, 3 제2단 스위칭 소자를 가진 각 평면과 그룹 스위치평면과 연결되도록 제공되어 있다. 제2단에서의 출구는 다음의 네트웍성장을 위해 유보되어 있고 이 네트웍(그중한 평면이 도시됨)은 약 2000가입자 라인을 서비스한다.Thus, the two first stage switching elements are provided to be connected to each plane and group switch plane having, for example, 0, 1, 2, 3 second stage switching elements. The exit from the second stage is reserved for the next network growth, which network (of which the plane is shown) serves approximately 2000 subscriber lines.

제5d도에 의하면, 8개의 터미날 유니트에 적응시키기 위한 스위칭 평면(100)의 성장을 나타낸다. 제1단과 제2단 스위칭소자는 완전히 접속된 것으로 나타나 있고 단지 재2단 출구만이 미래의 성장을 위해 사용가능하고, 따라서 8개 터미날 유니트까지의 부수그룹을 연결시키기 위하여 제5d도에 도시된 바와 같이 평면당 제3단 스위칭이 추가되어야 한다. 즉, 제5d도에서는, 16개의 터미날 유니트가 확장된 그룹스위치 평면에 연결된다. 보통 제5c도의 네트웍의 스위칭능력은 약 10,000가입자 라인이고 제5d도의 네트웍의 스위칭 능력은 약 20,000가입자라인 이다. 제5b, 5c, 5d도에 도시된 비연결 포트는 확장시에 사용되며 네트웍의 각 평면은 제5d도에서와 같이 이러한 포트의 연결에 의해 확장되며, 100,000가입자 라인 이상의 스위칭 능력을 가진 제4도의 네트웍까지 확장시킬 수 있다.5d shows the growth of the switching plane 100 for adaptation to eight terminal units. The first and second stage switching elements are shown to be fully connected and only the second stage outlet is available for future growth, thus connecting the subgroups of up to eight terminal units shown in FIG. 5d. As shown, third stage switching per plane must be added. That is, in FIG. 5D, sixteen terminal units are connected to the extended group switch plane. Usually, the switching capability of the network of FIG. 5c is about 10,000 subscriber lines and the switching capability of the network of FIG. 5d is about 20,000 subscriber lines. The unconnected ports shown in Figures 5b, 5c, and 5d are used for expansion, and each plane of the network is extended by the connection of these ports, as in Figure 5d, with a switching capability of more than 100,000 subscriber lines. It can be extended to networks.

제6도에 의하면, 각 터미날 클러스터가 60개의 가입자라인, 터미날 인터페이스, A-마이크로 프로세서 등을 포함하는 8개의 터미날클러스터(36)까지를 포함하는 라인 터미날 서브유니트가 도시되어 있다. 터미날 클러스터의 3예는 (36),(37)과 (39)이다. 터미날 서브유니트(18)의 어세스 스위치(180)과 (181)은 8개의 터미날 유니트를 서비스하며, 기술의 단순화를 3개만 도시하였다. 인터페이스(190)과 같은 각 터미날 인터페이스는 예로서 60개의 라인 회로로 부터의 60개 가입자 라인과 A-마이크로 프로세서(198)에 연관되며, 마이크로프로세서는 스위칭 네트웍을 통한 롯셋업 또는 터미날 콘트롤과 같은 처리기능을 갖도록하며 터미날 인터페이스(190)이 라인에 연결되도록 한다.6, a line terminal subunit is shown where each terminal cluster includes up to eight terminal clusters 36, including sixty subscriber lines, terminal interfaces, A-microprocessors, and the like. Three examples of terminal clusters are (36), (37) and (39). The access switches 180 and 181 of the terminal subunit 18 serve eight terminal units, showing only three simplifications of the technology. Each terminal interface, such as interface 190, is associated with, for example, sixty subscriber lines from sixty line circuits and an A-microprocessor 198, the microprocessor processing such as lot setup or terminal control over a switching network. Functional and allows terminal interface 190 to be connected to the line.

각 터미날 인터페이스(190)은 링크(199)와 같은 쌍방향성 전송링크를 가지고 있어서 어세스 스위치(180) 및 (181)과 같은 각 어세스 스위치의 포트에 연결된다. 어세스 스위치(180)과 같은 각 어세스스위치는 그림 3에 나타난 바와 같이 16포트 스위칭 소자를 포함하고 있는데 스위치가 8, 10, 12, 12,14와 같은 출구 포트를 통해서 그를 스위치(10)의 평면에 접근하거나 출구포트(9)와 같은 출구를 통해서 B-프로세서(183)에 접근한다. 여기서 B-프로세서는 클제어와 같은 다른 처리기능을 수행한다.Each terminal interface 190 has a bidirectional transmission link, such as link 199, and is connected to the ports of each access switch, such as access switches 180 and 181. Each access switch, such as access switch 180, includes a 16-port switching element, as shown in Figure 3, which switches through an exit port such as 8, 10, 12, 12, 14, The B-processor 183 is accessed through an exit, such as an exit port 9 or a plane. Here the B-processor performs other processing functions such as clock control.

포트(11),(13) 및 (15)와 같은 사용되지 않는 어세스 스위치의 출구포트는 여분으로 나타나있으며 경보 모니터, 진단제어기와 같은 다른 장치를 설치하는데 사용된다.Outlet ports of unused access switches such as ports 11, 13 and 15 are shown as redundant and are used to install other devices such as alarm monitors, diagnostic controllers.

제7도에서는 제6도에서 설명된 라인 터미날 서브유니트와 기능적으로 동일한 서브유니트(18)과 같은 트렁크 터미널 서브유니트를 나타낸다. 그러나 그 서브유니트는 높은 트래픽입력의 적은 수자에 서비스한다.FIG. 7 shows a trunk terminal subunit, such as subunit 18, which is functionally identical to the line terminal subunit described in FIG. However, the subunit serves a small number of high traffic inputs.

라인 터미날에 비교해서 트렁크 그룹의 증가된 트래픽강도를 해결하기 위해서는 트렁크 터미날 서브 유니트는 각 터미날 인터페이스가 예로서 30트렁크 터미날에 연관된 4개의 터미날 인터페이스 터미날까지를 포함한다. 따라서 이러한 구조에서는 각 어세스 스위치(180)과 (181)상의 입구(4)에서 (7)까지는 사용되지 않는다. 따라서, 각기 터미날 인터페이스(62)와 (63) 그리고 A-프로세서 그리고 메포리(64)와 (65)를 포함하는 4개의 트렁크 터미날 클러스터의 트렁크 터미날 클러스터(60)과 (61)이 나타나 있다.In order to address the increased traffic strength of the trunk group compared to the line terminals, the trunk terminal subunit includes up to four terminal interface terminals, each terminal interface being associated with eg 30 trunk terminals. Thus, in this structure, the inlets 4 to 7 on each of the access switches 180 and 181 are not used. Thus, trunk terminal clusters 60 and 61 of four trunk terminal clusters, each comprising terminal interfaces 62 and 63 and an A-processor and memory 64 and 65 are shown.

B-프로세서와 부수되는 메모리(66)과 (67)은 어세스 스위치(180)에 연결되며 B-프로세서와 메모리(68)과 (69)는 어세스 스위치(381)에 연결되며, 그들은 제6도에서의 구조와 같은 구조로서 예로서 인텔사의 모델 8085마이크로 프로세서를 포함할 수 있다.The B-processors and associated memory 66 and 67 are connected to the access switch 180 and the B-processors and memory 68 and 69 are connected to the access switch 381, and they are sixth. As a structure such as that shown in the figure may include, for example, Intel's Model 8085 microprocessor.

제8도에 의하면 제3도에서 설면된 :6포트 스위칭 소자(300)은 더 자세히 기술된다. 각 포트는, 예로서 스위칭소자(300)의 포트(15)와 같은 경우 수신재어논리(304), 송신제어논리(306), 입력 및 출력 단방향성 전승로(308)돠 (310)을 포함하며, 스위칭소자(300)내에서의 병렬시분할 멀티플렉스버스(302)에 접근할 수 있 다.Referring to FIG. 8, the: 6 port switching element 300 described in FIG. 3 is described in more detail. Each port includes, for example, receiving control logic 304, transmission control logic 306, input and output unidirectional transmission paths 308308 310, such as port 15 of switching element 300. The parallel time division multiplex bus 302 within the switching element 300 can be accessed.

본 발명의 실시예에서는 단 방향성이하는 기본관점에서 스위칭소자(300)을 통해 접속이 이루어져 있다.In the embodiment of the present invention, the connection is made through the switching element 300 in the basic view of unidirectional.

한 포트의 입력채널(32채널 중의 하나)와 어느 포트의 출력채널(512 채널중의 하나)의 단방향성 접속은 "선택"지령이라고 일컬어지는 인 채털(in-channel) 지령에 의해 이루어진다. 이 "선택" 지령은 접속을 요구하는 입력 채널의 한 16-비트워드내에 포함된다. 스위칭 소자를 통해 여러종류의 접속이 가능하며, 그것들은 "선택"지령에서의 정보에 의해 미분된다.The unidirectional connection of one port's input channel (one of the 32 channels) and one port's output channel (one of the 512 channels) is made by an in-channel command called a "selection" command. This " select " command is contained in one 16-bit word of the input channel requesting the connection. Various types of connections are possible through the switching elements, and they are differentiated by the information in the "selection" command.

전형적인 선택지령은 다음과 같다.Typical selection commands are as follows.

임의 포트, 임의 채널, 이 지령신호는 그 포트의 수신제어 논리에 의해 수신되며, 임의의 포트의 임의의 출구에서 임의의 채널에 접속이 되도록 한다. "포트 N, 임의 채널"; 이 지령신호는 예로서 포트(8)과 같은 특정포트 N에서 임의의 채널에 저속되도록 하는 선택신호이다. "포트 N, 채널 M"; 이 지령신호는 포트(8)과 같은 특정포트 N에서 채널(5)와 같은 특정채널 M에 접속되도록 하는 선택지령이다.Any port, any channel, and this command signal are received by the reception control logic of that port, allowing access to any channel at any exit of any port. "Port N, any channel"; This command signal is, for example, a selection signal that causes a slow speed on an arbitrary channel at a specific port N such as the port 8. "Port N, channel M"; This command signal is a selection command to be connected to a specific channel M such as the channel 5 at a specific port N such as the port 8.

제9도에서 상술되었다시피 다른 특정 "선택" 지령으로서 "임의의 기수 혹은 우수의 포트에의 접속지령"과 특정채널(16) 지령과 채널 0 유지 지령과 같은 지령들을 스위치모듈(한 모듈에 포함되어 있는 한포트)속에 포함되어 있다. 각 포트의 수신제어 논리(304)는 다른 스위칭소자로부터의 유임데이타와 동기된다.As described above in FIG. 9, other specific "selection" commands include commands such as "connection command to any odd or even port" and specific channel 16 command and channel 0 hold command in the switch module (one module). It is included in one port). The reception control logic 304 of each port is synchronized with the data from other switching elements.

유임채널의 채널번호(0-31)은 포드 및 채널 애드레스 저장 RAM으로 부터 목적지 포트와 채널 애드레스를 펫치하도록 사용된다. 멀티플렉스 모듈이 채널의 버스(302)에 접근할 때 수신논리(308)은 채널 목적지 포트와 채널 애드레스와 함께 수신채널 워드를 스위칭소자(300)의 TDM버스(302)에 전송한다. 매 버스사이클마다(데이타가 수신제어논리(308)로부터 송신제어논리(306)으로 전송되는 시간) 각포트에서의 송신논리는 포트 애드레스를 TDM버스(302)에서 얻는다. 만일 버스(302)상의 포트번호간 특정포트의 어느 애드레스와 일치하면 버스(302)상의 데이타(채널워드)는 채널 RAM으로부터 수신제어논리 포트에 얽혀진 애드레스와 같은 애드레스의 인식(recognizing) 포트의 데이타 RAM에 기록된다. 이에 의해 수신제어 논리로부터 TDM버스(302)를 통해 송신제어 논리로의 한 워드데이타 전송이 이루어진다.The channel number (0-31) of the reserved channel is used to fetch the destination port and the channel address from the pod and channel address storage RAM. When the multiplex module approaches the channel's bus 302, the receive logic 308 transmits the received channel word along with the channel destination port and channel address to the TDM bus 302 of the switching element 300. Each bus cycle (the time at which data is transferred from the reception control logic 308 to the transmission control logic 306), the transmission logic at each port obtains the port address from the TDM bus 302. If the address of a particular port matches the address of a specific port between the port numbers on the bus 302, the data (channel word) on the bus 302 is recognized from the channel RAM such as an address entangled with the reception control logic port. The data in the port is written to RAM. This makes one word data transfer from the reception control logic to the transmission control logic via the TDM bus 302.

포트(300)의 포트송신 및 수신제어논리는 다음과 같이 동작한다.The port transmission and reception control logic of the port 300 operates as follows.

라인(308)상의 4,096Mb/s데이타는 입력 동기회로(400)에 인가되며, 그 회로는 라인(308)상의 정보와 비트 및 워드 동기를 제공한다. 동기회로(400)의 출력은, 16비트 채널워드와 그위 채널번호(한 프레임 내의 채널위치를 나타내는)이며, 그 출려은 FIFO(First-in-first-ou) 버퍼 레지스터 스택(402)에 연결되어 라인(308)상의 데이타와 버스(302)의 타이밍이 비동기적이기 때문에 필요한 라인(403)상의 데이타와 버스(302)의 타이밍을 동기시킨다.4,096 Mb / s data on line 308 is applied to input synchronization circuit 400, which provides the information on line 308 and bit and word synchronization. The output of the synchronization circuit 400 is a 16-bit channel word and a channel number above it (indicating a channel position in one frame), the output of which is connected to a first-in-first-ou buffer register stack 402. Since the data on the line 308 and the timing of the bus 302 are asynchronous, the data on the line 403 and the timing of the bus 302 are synchronized.

버퍼(402)출력은 16비트 채널워드와 5비트 채널번호로 되어 있다. 16비트 채널워드에 포함된 정보는 워드에 포함된 정보의 내용을 나타낸다. 이 정보는 채널 워드의 프로토콜비트에 포함되어 있으며 수신 제어(404)에서의 정보와 함께 이 프레임의 이 채널이 수신제어회로(406)에 의해 어떤 동작을 해야할지를 결정 한다.The buffer 402 output consists of a 16 bit channel word and a 5 bit channel number. Information included in the 16-bit channel word indicates the content of the information included in the word. This information is contained in the protocol bits of the channel word and, together with the information in the receive control 404, determines what action should be taken by the receive control circuit 406 for this channel of this frame.

다섯개의 지령 "스파타(SPATA)", "선택(SELECT)", "의문(INTERROGATE)", "도망(ESCAPE)", "아이들/클리어(IDLE/CLEAR)에 의한 행동이 가능하다. 단일 프로토콜이 "스파타"(음성 및 테이타워드)라면, 채널워드는 수정되지 않고 비스(302)로 보내지며 채널애드레스는 채널 RAM408과 포트 RAM410으로 부터 목적지포트와 채널 애드레스를 펫치해서 그것들을 포트가 수신논리 버스어세스시간 슬로트에 있을때에 연결시킨다. 만일 선택지령이 "임의 포트, 임의 채널"이라면 처음의 프리포트 선택회로(412)는 아이들 채널의 송신논리를 선택한다. 수신논리 TDM 버스(302) 어세스 시간중에는 "처음의 프리채널 선택"이 선택포트의 선택송신논리에로 이루어지는데 그 선택송신논리는 처음의 프리채널 검색회로(414)로부터 "프리 채널" 번호로 복귀한다.Actions by five commands "SPATA", "SELECT", "INTERROGATE", "ESCAPE" and "IDLE / CLEAR" are possible. If this is a "sparta" (voice and dataword), the channel word is sent to Vis 302 unmodified, and the channel address fetches the destination port and channel address from channel RAM408 and port RAM410 and assigns them to the port. Receive connection when the receive logic bus access time slot is in. If the selection command is " random port, random channel ", then the first freeport selection circuit 412 selects the transmit logic of the idle channel. 302) During the access time, "first free channel selection" consists of the selection transmission logic of the selection port, and the selection transmission logic returns from the first free channel searching circuit 414 to the "free channel" number.

"나크(NACK)" 수신 회로는 모듈의 송신논리(306)을 통해 셋업된 스위칭 네트웍의 다음 단들로 부터의 로셋업 결함표시를 위해 채널(16)의 내용을 검사한다. "나크" 검색논리(408)은 수신제어 RAM(404)의 인정되지 않는 채널을 조사하고, 인정되지 않는 채널의 채널번호가 채널-16의 송신논리로부터 펄스로 나가게 된다.The " NACK " receiving circuit examines the contents of channel 16 for the indication of a resetup fault from the next stages of the switching network set up via the transmit logic 306 of the module. The " nak " search logic 408 examines the unrecognized channel of the reception control RAM 404, and the channel number of the unrecognized channel is pulsed out of the transmission logic of channel-16.

송신논리(306)은 디코우드 포트논리에서의 모듈 증명코드와 함께 비스(302)의 포트 애드레스 라인의 상태를 검사한다. 만일 디코우더(420)에서 정확한 포트 애드레스가 더코우드 되고, 버스(202)의 선택라인이 동작하지 않으면 버스(302)의 스파타라인의 내용을 버스(302)의 채널 애드레스라인의 상태에 의해 주어진 애드레스의 데이타 RAM422에 기록하게 된다.The transmission logic 306 checks the state of the port address line of the service 302 with the module verification code in the decoder port logic. If the correct port address is decoded in the decoder 420, and the selection line of the bus 202 does not operate, the contents of the sparta line of the bus 302 are changed to the state of the channel address line of the bus 302. It writes to the address RAM422 of the address given by.

만일 버스(302)의 선택라인이 동작하고 첫번 프리채널 검색이 406(임의의 채널 선택의 경우)과 같은 수신제어에 의해 의뢰되면 데이타 RAM422에는 기록동작이 일어나지 않으면 프리채널 번호로 첫번 프리채널 검색회로(414)로부터 (304)와 같은 의뢰수신 논리로 복귀된다.If the selection line of the bus 302 is operated and the first free channel search is requested by a reception control such as 406 (in the case of random channel selection), if the write operation does not occur in the data RAM422, the first free channel search circuit with the free channel number. The processing returns to the request reception logic such as 304 from 414.

데이타 RAM422는 시간 슬로트 교환기이고 송신/버스 타이밍회로(428)에 포함된 카운터의 제어에 의하여 순차적으로 읽혀진다. 데이타 RAM 422로부터 읽혀진 워드는 병렬입력 직렬출력형의 레지스타(430)에 로우드되어 라인(300)을 4,96Mb/s로 송신하기 위해 직렬 비트 스트림에 결합시킨다.The data RAM422 is a time slot exchange and is read sequentially by the control of a counter included in the transmit / bus timing circuit 428. The word read from the data RAM 422 is locked to the register 430 of the parallel input serial output type to couple the line 300 to the serial bit stream for transmission at 4,96 Mb / s.

출력 레지스타(430)에 로우드된 워드는 채널 0 혹은 채널(16)에서 수정될 수 있다. 채널 0에서는 에라체크를 위하여 라인(432) 상에 경보신호가 삽입될 수 있고, 필요에 따라 "나크" 채널정보가 채널 16에 논리(434)에 의해 삽입될 수 있다. 송신제어 RAM426은 나가는 채널 각각의 상태정보를 포함한다. 송신제어논리(424)는 데이타 RAM423와 송신제어 RAM426, 프리채널검색(414), 출력레지스타(430) 로우딩에서 독출 및 기록동작을 연관시킨다.The word locked to the output register 430 may be modified in channel 0 or channel 16. In channel 0, an alarm signal may be inserted on line 432 for erracheck, and "naked" channel information may be inserted in channel 16 by logic 434 as needed. The transmission control RAM426 includes status information of each outgoing channel. The transmission control logic 424 associates the read and write operations in the data RAM423, the transmission control RAM426, the free channel search 414, and the output register 430 loading.

터미날간의 네트웍을 통한 연결관계는 이제 설명될 것이다.The network of connections between terminals will now be described.

상술한 바와같이, 16-포트 스위칭소자는 모든 전송로에서 시간 및 공간 스위칭 기능을 제공한다. 임의의 채널의 임의의 포트에의 유입로에 토착하는 정보는 16-포트 스위칭 소자에 의해 임의의 포트출구로로 전송되며, 이것에 의해 공간 스위칭이 이루어지고, 상기로의 임의의 채널에 의해서는 시간 스위칭이 이루어 진다.As mentioned above, the 16-port switching element provides time and space switching functions in all transmission paths. Information indigenous to the inlet to any port of any channel is transmitted by the 16-port switching element to any port outlet, whereby spatial switching is achieved, and by any channel above Time switching takes place.

모든 음성 및 데이타(SPATA)의 네트웍을 퇴한 전송은, 로셋업 과정에서 임의의 주어진 전송로상에 프레임당 32채널워드로 결정된 바와같이, 입력채널(512 중의 하나)로 부터 출력채널(512 중의 하나) 전환을 구현하는 멀티포트 스위칭 소자에서의 각기 포트의 결과이다.The transmission out of the network of all voice and data (SPATA), from the input channel (one of 512) to one of the output channels (512), as determined by the 32 channel words per frame on any given transmission path during the setup. This is the result of each port in a multiport switching element that implements the switching.

제10도는 채널 1부터 15까지 그리고 채널(17)에서 (31)까지(모두 "스파타" 채널이다)의 모든 채널에 적용할 수 있는 채널워드 포맛의 예를 나타낸다.FIG. 10 shows an example of a channelword foam that can be applied to all channels from channels 1 to 15 and from channels 17 to 31 (all are “sparta” channels).

제11도에는 채널 0(유지 및 동기)의 채널워드 포맛과 채널 16(특수목적제어, "나크"등)의 채널워드포맛이 나타나 있다.In FIG. 11, the channel word format of channel 0 (maintenance and synchronization) and the channel word format of channel 16 (special purpose control, "nak", etc.) are shown.

"스파타" 채널은 디지탈 음성 및 프로세서간의 데이타 전송에 모두 사용될 수 있다. 음성이 전송되면, 14-비트는 채널워드중 엔코우드 PCM샘플에 사용되고 2-비트는 네트윅 프로토콜 선택에 사용된다. 로셋업제어에 사용될 때는 데이타에는 13비트 채널워드가 사용되고 3-비트는 프로토콜 선택에 사용된다. 채널워드 포맛에 의해 다수의 16-포트스위칭소자를 통한 접속을 포함하는 전네트웍상의 스위칭을 가능하게 한다. 이러한 접속은 단방이다. 쌍방향성 접속을 위해서는, 두개의 단 방향성 접속이 필요하다.The "sparta" channel can be used for both digital voice and data transfer between processors. When voice is transmitted, 14-bit is used for encoder PCM samples in the channel word and 2-bit is used for network protocol selection. When used for reset-up control, a 13-bit channel word is used for data and 3-bit is used for protocol selection. The channel word format enables switching across the network, including connections through multiple 16-port switching elements. This connection is one way. For bidirectional connections, two unidirectional connections are required.

그림10에 의하여 채널 0과 16을 제외한 모든 채널의 채널워드 포맛이 예시되어 있다. 그림 11은 채널 (16)의 채널워드포맛이 예시되어 있다. 그림10a부터 10d까지는 "선택", "의문", "도망", "스파타" 및 "아이들/클리어"신호의 데이타 피일드 포맛이 각자 나타나 있다. 그림 11a부터 11e까지는 채널(10)의 "선택", "도망", "호울드" 및 "아이들/클리어" 포맛이 나타나있고 채널 0의 경보포맛이 나타나 있다.Figure 10 illustrates the channelword format of all channels except channels 0 and 16. Figure 11 illustrates the channel word format of channel 16. Figures 10a through 10d show the data feed format for the "choice", "question", "future", "sparta", and "child / clear" signals, respectively. Figures 11a through 11e show the "choice", "future", "hould" and "idle / clear" flavors of channel 10 and the alert taste of channel 0.

채널 0에서의 채널 워드에는 인접하는 16-포트 스위칭 소자사이의 프레임 동기 비트 퍼넌(6-비트)를 포함한다.The channel word on channel 0 includes frame sync bit funnels (6-bits) between adjacent 16-port switching elements.

"선택"지령은 스위칭 소자를 통해 접속을 셋업한다.The "select" command sets up the connection via the switching element.

"의문"지령은 로가셋업된 후에 그길의 스위칭소자에 선택되는 포트를 결정하는데 사용된다.The "question" command is used to determine the port to be selected for the switching element of the road after Loga setup.

"도망"지령은 두 터미날 클러스간에 정보전달을 하기위한 길이 셋업되었을때 디지탈화된 음성샘플과 상기 정보를 분간하기 위한 지령이다.The "future" command is a command for distinguishing the digitalized voice sample and the information when a length is set for information transmission between two terminal clusters.

"스파타"포맛은 임의의 두 터미날간에 음성 및 데이타 정보를 전달하는 지령이다."Sparta" Pomat is a command to convey voice and data information between any two terminals.

"아이들/클리어"지령 포맛은 채널이 클리어 되었는지를 나타낸다."Idle / Clear" command Pomat indicates whether the channel is cleared.

채널(16)의 경우에는 "선택", "도망", "아이들/클리어" 지령이 그림(10)에 예시된 지령과 유사하다. 그러나 채널(16)의 경우는 "스파타" 모우드가 없고, "의문"지령이 불필요하며, 채널(16)은 "나크"채널을 가지므로, "선택"과 같은 형의 지령은 금지된다. "호울드"지령은 일단 "선택"지령에 의해 셋업된 채널(16)의 접속을 유지시킨다. 채널(0)은 네트웍의 유지 및 진단을 위해 유보된다.In the case of channel 16, the " select ", " future ", " idle / clear " However, in the case of the channel 16, there is no "sparta" mode, no "question" instruction is necessary, and the channel 16 has a "naked" channel, so that a command of the type "selection" is prohibited. The " hold " command maintains the connection of the channel 16 once set up by the " select " command. Channel 0 is reserved for maintenance and diagnosis of the network.

그림(12)에 의하면, 그림(1)에서 설명된 어세스 스위칭단, 어세스 스위치(42)와 (44)의 일부를 포함하고, 3단의 스위칭을 포함하는 그룹스위치(10)을 포함하는 터미날 서브유니트(18)이 나타나 있다. 각 단내의 그룹스위치와 각개 스위칭 소자에서의 각개 평면은 기술의 편의를 위해 도시되지 않았다.According to figure 12, the access switching stage described in figure 1 comprises a group switch 10 comprising part of the access switches 42 and 44 and comprising three stages of switching. Terminal subunit 18 is shown. The group switches in each stage and the respective planes in the respective switching elements are not shown for the convenience of the technology.

스위칭 네트웍을 통한 접속은(690)과 같은 한 터미날 인터페이스로부터 (190)과 같은 다른 터미날 인터페이스로 셋업된다. 또는 일련의 "선택"지령에 의해서 (183)과 같은 B-프로세서로부터 터미날 인퍼페이스(190)에 연관된 A-프로세서(198)과 같은 다른 프로세서로 셋업된다. 즉, 일련의 "선택"신호란 원래의 터미날 인터페이스(또는 프로세서)와 접속에 할당된 채널의 연속프레임에서의 어세스 스위치 사이에의 PCM 프레임 비트 스트림에 삽입된 채널워드 포맛을 말한다.The connection over the switching network is set up from one terminal interface, such as 690, to another terminal interface, such as 190. Or from a B-processor such as 183 to another processor, such as A-processor 198 associated with terminal interface 190, by a series of "select" instructions. That is, a series of "select" signals refers to the channelword format that is inserted into the PCM frame bit stream between the original terminal interface (or processor) and the access switch in the continuous frame of the channel assigned to the connection.

스위칭 네트웍을 통한 접속은 각 스위칭단을 통한 순차적인 일련의 접속에 의해서 이루어진다. 이러한 접속은 미리 결정한 "반사단(reflection stage)"에 이를때까지 스위칭 소자를 통한 "입구 및 출구"에 의해서 낮은 번호의 단으로부터 높은 번호의 단으로 진행하게 된다. 반사접속이란 스위칭 소자의 입구 포트간의 접속을 말하며, 이에 의해서 희망하는 접속을 완료하기 위해 요구되는 것보다 많은 스위칭 네트웍에의 침투없이 적속이 가능하게 된다. 스위칭 네트웍에서 반사의 개념에 대한 자세한 설명은 동시 출원중인 미국출원번호 766,396(1977년 2월 7일 출원)의 출원서에 잘 설명되어 있다.Connection via a switching network is achieved by a sequential series of connections through each switching stage. This connection proceeds from the lower numbered stage to the higher numbered stage by " inlet and outlet " through the switching elements until a predetermined " reflection stage " is reached. Reflective connection refers to a connection between inlet ports of a switching element, whereby an acceleration can be performed without penetrating into more switching networks than is required to complete the desired connection. A detailed description of the concept of reflection in a switching network is described in the application filed in co-pending US application number 766,396, filed Feb. 7, 1977.

반사단에서 스위칭 소자를 통해 "입구대 입구" 접속의 되면, 스위칭 소자를 통한 "출구대 입구" 접속에 의해 높은 번호의 단으로부터 낮은 번호의 단으로 접속이 진행된다.When a "entry point inlet" connection is made via the switching element at the reflecting end, the connection proceeds from the higher numbered end to the lower numbered end by the "outlet stand inlet" connection via the switching element.

"반사단"의 선택은 190과 같은 요구되는 터미날 인터페이스의 유일한 네트웍 애드레스에 의해서 미리 결정된다. 그 일반적인 규칙은 다음과 같다.The choice of "reflective" is predetermined by the unique network address of the required terminal interface, such as 190. The general rule is:

만일 종료되는 터미날 인터페이스가 동일한 터미날 서브 유니트내에 있으면, 어세스 스위치에서 반사가 일어난다.If the terminating terminal interface is in the same terminal subunit, reflection occurs at the access switch.

만일 종료되는 터미날 인터페이스가 동일한 유니트내에 있으면, 제1단에서 반사가 일어난다.If the terminating terminal interface is in the same unit, reflection occurs at the first stage.

만일 종료되는 터미날인터페이스가 터미날 유니트와 동일그룹에 있으면 제2단에서 반사가 일어난다.If the terminating terminal interface is in the same group as the terminal unit, reflection occurs at the second stage.

다른 모든 경우에는 반사가 제3단에서 일어난다.In all other cases the reflection takes place in the third stage.

다시 제1도에서 제4도까지를 보면, 제4도의 평면(0)에 나타난 것과 같은 각 그룹 스위치 평면에 8개의 쌍방향성 전송링크를 가지고 이 전송링크는 각 평면이 한 스위칭 소자에 종료되는 터미날 유니트(12)와 같은 터미날 유니트의 독특한 네트웍 구조의 특징을 나타낸다.Referring back to FIGS. 1 through 4, there are eight bidirectional transmission links in each group switch plane as shown in plane (0) of FIG. 4, the transmission link being a terminal in which each plane terminates in one switching element. The unique network structure of a terminal unit such as unit 12 is shown.

이 스위칭소자는 그룹 스위치(10)의 중심(제3단)으로부터 투시될 때 유일한 애드레스를 갖는 것으로 보여진다. 따라서, 예를들어 제4도와 같이 제3단에서 스위칭소자로부터 투시될 때 스위칭소자(108)은 제2단의 입구(0)에 이어서 제3단의 입구(0)을 통해 접근이 가능하게 된다. 이에 의해 터미날 유니트의 애드레스, 즉 TU(0,0)가 결정된다. 더우기 터미날 서브유니트의 애드레스도 터미날 유니트내에서 제2단 입구에 의해 유일하게 결정된다. 즉, 제1도에서와 같이 터미날서브유니트(18)은 제1단 스위치(0,0)의 입구(0)과 4로부터 유일하게 애드레스되기 때문에 TU(0,0)의 TSU(0)으로 보여진다. 유사한 방볍에 의해 각 터미날 클러스터내의 각 터미날 인터페이스는 어세스 스위치상의 입구 애드레스를 통해 유일하게 애드레스된다. 따라서 제12도의 인터페이스(190)과 같은 터미날 인터페이스의 애드레스는, 예로서 터미깔 유니트 16내의 690과 같은 임의의 다른 인터페이스는, 제3단계에서의 스위칭소자에 무관하다는 것에서 보여지듯이, "반사점" 이다.This switching element is seen to have a unique address when viewed from the center (third stage) of the group switch 10. Thus, for example, when viewed from the switching element in the third stage as shown in FIG. 4, the switching element 108 is accessible through the inlet 0 of the third stage, following the inlet 0 of the second stage. . This determines the address of the terminal unit, that is, TU (0,0). Moreover, the address of the terminal subunit is also uniquely determined by the second stage inlet in the terminal unit. That is, as shown in FIG. 1, the terminal subunit 18 is only addressed from the inlet 0 and the 4 of the first stage switch (0,0) to the TSU (0) of the TU (0,0). Shown. In a similar manner, each terminal interface in each terminal cluster is uniquely addressed through an ingress address on the access switch. Thus, the address of a terminal interface, such as interface 190 in FIG. 12, is "reflective", as shown by any other interface, such as 690 in terminal unit 16, independent of the switching element in the third stage. to be.

이에 의해서 로셋업제어 A-프로세서(698)은 네트웍 애드레스가 예로서(a, b, c, d)인 터미날 인터페이스(190)에의 접속을 셋업하기 위하여 네트웍에 다음과 같은 순차적인 "선택" 지령을 내보내게 된다.Thereby, the setup control A-processor 698 sends the following sequential " select " commands to the network to set up a connection to the terminal interface 190 whose network address is an example (a, b, c, d). Will be exported.

프레임 1 "선택", "임의의 우수포트", "임의의 채널" : 이 지령은 어세스 스위치를 통해서 그룹스위치평면에로 "스파라" 접속이 가능하게 된다.Frame 1 "Selection", "Random Rain Port", "Random Channel": This command enables "spara" connection to the group switch plane via the access switch.

프레임 2 "선택", "임의의 포트", "임의의 채널" : 이 지령은 선택된 평면의 제 1 단을 통해 접속되도록 한다.Frame 2 "Selection", "Any Port", "Any Channel": This command allows the connection through the first end of the selected plane.

프레임 3 "선택", "임의의 포트", "임의의 채널" : 이 지령은 선택된 평면의 제 2 단을 통해 접속되도록 한다.Frame 3 "Selection", "Any Port", "Any Channel": This command allows connection through the second end of the selected plane.

프레임 4, "선택", "포트(a)", "임의의 채널" : 이 지령은 제3단을 통해 제2단접속을 반사시킨다.Frame 4, "Selection", "Port (a)", "Any Channel": This command reflects the second stage connection through the third stage.

프레임 5 "선택", "포트(b)", "임의의 채널" : 이 지령은 제2단을 통해 접속을 역으로 시킨다.Frame 5 "Select", "Port (b)", "Any Channel": This command reverses the connection through the second stage.

프레임 6 "선택", "포트(c)", "임의의 채널" : 이 지령은 제1단을 통해 접속을 역으로 시킨다.Frame 6 "Selection", "Port (c)", "Any Channel": This command reverses the connection through the first stage.

프레임 7 "선택", "포트(d)", "임의의 채널" : 이 지령은 어세스 스위치를 통해 터미날 인터페이스(a, b, c, d)에로의 접속을 역으로 시킨다.Frame 7 "Select", "Port (d)", "Any Channel": This command reverses the connection to the terminal interface (a, b, c, d) via the access switch.

이 네트웍은 반사단으로 결정된 단에서의 임의의 반사점까지 스위칭을 전진시키고, 그단에서 반사 스위칭 소자에 관계없이 일정한 애드레스를 가진 네트웍을 통해 후퇴시킨다.This network advances the switching to any reflective point at the stage determined by the reflective stage, where it retreats through the network with a constant address, regardless of the reflective switching element.

이러한 일련의 "선택"지령은 임의의 터미날 인터페이스에 의해서 TI(a, b, c, d)에 접속을 셋업하는데 사용될 수 있으며, 상기한 "첫번째 프리채널"선택 메커리즘은 선택로 상의 최소 전송지연을 보장해 준다. 상기한 결정규칙으로부터 앞의 스위칭단에서 반사가 가능한 곳은 상기 순차지령의 서브세트가 사용될 수 있다. 따라서 그림 12에 도시된 바와 같이 터미날 인터페이스(190)과 동일 터미날서브유니트(18)내에 있는 B-프로세서(183)은 상기 순차지령의 다음과 같은 서브세트단이 필요하게 된다.This series of "select" commands can be used to set up the connection to TI (a, b, c, d) by any terminal interface, and the "first free channel" selection mechanism described above is the minimum transmission delay on the channel. Guarantees. From the above decision rule, a subset of the sequential commands may be used where reflection is possible at the preceding switching stage. Accordingly, as shown in FIG. 12, the B-processor 183 in the same terminal subunit 18 as the terminal interface 190 needs the following subset stage of the sequential command.

프레임 1, "선택" "포트(d)", "임의의 채널"Frame 1, "Selection" "Port (d)", "Any Channel"

A와 B프로세서에 의해 수행되는 처리기능은 사용되는 특정 컴퓨터 프로그램에 의해서 이루어진다; 그러나, 처리기능의 예는 다음과 같다 : 터미날 제어-가입자 혹은 트렁크라인에 각종의 서비스를 제공한다; 신호제어-터미날제어처리하의 터미날을 부르기 위한 신호를 발생시키고, 전화 사건으로서 터미날 제어 프로세서의 동작에 관련된 일련의 신호와 디지트들을 디코우드하고 해석한다; 스위칭제어-터미날제어와 신호제어 기능에 의해 지시된 네트웍을 통한 길을 변경시키고, 유지하고, 데이터 베이스 제어-물리적인 데이타 베이스에서 모든 동작을 수행하고 모든처리가 특정 데이타 베이스의 조직과 무관하게 동작하도록 한다; 하드웨어 제어-실제로 가입자라인과 트렁크를 인터페이스하는 하드웨어의 제어 및 터미날 유니트와 스위칭 소자를 위한 처리를 총괄한다. 처리기능 분산의 예는 하드웨어 제어의 할당으로서, 60라인 터미날 즉 30트렁크 터미날까지는 각 A-마이크로 프로세서가 수행하고, 그 이상의 터미날을 위해서는 B-마이크로프로세서에 의해 처리 기능이 수행된다.The processing functions performed by A and B processors are performed by the specific computer program used; However, examples of processing functions are as follows: providing various services to the terminal control subscriber or trunk line; Generate a signal to call a terminal under signal control-terminal control processing, and decode and interpret a series of signals and digits related to the operation of the terminal control processor as a telephone event; Changing and maintaining the path through the network indicated by the switching control terminal control and signal control functions, and performing all operations on the database control-physical database, and all processing is independent of the organization of the specific database. To do so; Hardware Control-This actually controls the control of the hardware that interfaces subscriber lines and trunks, and the processing for terminal units and switching elements. An example of processing function distribution is the allocation of hardware control, which is performed by each A-microprocessor up to 60 line terminals, or 30 trunk terminals, and by the B-microprocessor for further terminals.

물론 스위치 제어는 A-마이크로프로세서에 의해서 이루어질수도 있다.Of course, switch control can also be achieved by an A-microprocessor.

제13도에 의하면 스위칭소자 300의 동작을 나타내는 타이밍 다이어그램이 도시되어 있다.Referring to FIG. 13, a timing diagram showing the operation of the switching element 300 is shown.

제13a도는 16시간 슬로트가 한 채널을 이루고; 각 시간 슬로트 번호가 헥사데시말 기호로 기록되고, 채널 0,1과 채널 2의 8개의 시간슬로트를 도시하고 현재의 버스 302시간 슬로트 번호와 채널번호를 나타내고 있다.Figure 13a shows a sixteen hour slot in one channel; Each time slot number is recorded in hexadecimal notation, which shows eight time slots of channels 0, 1 and 2, and indicates the current bus 302 time slot number and channel number.

제13b도는 4,096Mb/S 버스 클록이다.Figure 13b is a 4,096 Mb / S bus clock.

제13c도는 채널(31)의 시간 슬로트 E의 버스 302상에 나타나는, 포트 동기 지령인 프레임 동기를 도시하고 있다.FIG. 13C shows frame synchronization as a port synchronization command, which appears on the bus 302 of the time slot E of the channel 31.

제13d도에서 제13h도까지는 스위칭 소자(300)의 포트(0, 1, 2, 14)와 (15)의 경우 버스 302의 시간 엔빌로우프가 각기 그들 포트의 동작을 전달하는 것을 나타낸다. 포트 3부터 13까지는 도시되지 않았으나 그 동작은 동일하다. 각 포트(0, 1, 2, 14, 15)의 경우의 버스전달 엔빌로우프(501, 502, 503) 및 (505)각각은 시간 멀티플렉스된다. 각 엔빌로우프는 특정시간에, TDM 버스 302의 특정라인상에 특정동작이 일어날 때 4개의 시간 슬로트 P, D, W, R을 포함해서 어떤때라도 TDM 버스 302의 임의의 한라인 위로 단지, 한 포트가 정보를 전송하게 된다. 전달 엔빌로우프의 정확한 개시시간은 유일한포트 애드레스 코우드에 의해 결정 된다.13D to 13H show that for the ports 0, 1, 2, 14 and 15 of the switching element 300, the time envelope of the bus 302 conveys the operation of those ports, respectively. Ports 3 through 13 are not shown but the operation is the same. The bus transfer envelopes 501, 502, 503 and 505 in the case of each port (0, 1, 2, 14, 15) are each time multiplexed. Each envelope is only one, at any time, above any one line of TDM bus 302 at any time, including the four time slots P, D, W, and R when a particular action occurs on a particular line of TDM bus 302. The port will send information. The exact start time of the delivery envelope is determined by the unique port address code.

제14도에 의하면, 제14a도는 제13b도에 도시된 시스템클록을 나타낸다.According to FIG. 14, FIG. 14A shows the system clock shown in FIG. 13B.

제14b도부터 제14e도까지는 보통의 버스 전달엔빌로우프(401, 502, 503, 504) 혹은 (505)의 시간 슬로트 P, D, W, R의 확장이다.14B to 14E are extensions of the time slots P, D, W, and R of the normal bus transfer envelopes 401, 502, 503, 504 or 505. FIG.

버스(302)는 제15도에 도시된 바와 같이 모든 16포트사이의 버스 상호통신 기능을 수행하기 위한 36개의 단방향성 라인을 포함하고 있다. 모듈의 수신 논리(304)로부터 버스(302)에 전달되는 신호는 "데이타" (각 라인마다 16비트), "목적지 포트애드레스"(각라인마다 4비트), "목적지 채널애드레스"(각 라인마다 5비트) "데이타 밸리드"(비뜨), "선택"(1비트) "모우드"(1비트)이다. 버스(302)로부터 수신되는 신호는 "선택된 채널"(각라인 마다 5비트)", "인정"(1비트", "모듈비지"(1비트)이다. FIFO버퍼(402)로부터의 "FIFO 데이타"워드와 FIFO 402의 채널번호 출력에 의해 애드레스된 "수신제어 RAM" 404의 내용에 따라서 각종의 신호가 버스(302)에 전달되고, 버스(302)로부터 수신되고, 인에이블된 포트를 위해 각종의 워드가 수신논리(304)의 "포트", "채널" 및 "수신 제어 RAM"에 기록된다. 버스(302)의 "세트 기록 활동라인(SET WRITE ACTIVITY LINE)"은 상기결정 기능의 발생을 능가하는 특별기능 라인이다.The bus 302 includes 36 unidirectional lines to perform bus intercommunication functions between all 16 ports as shown in FIG. The signal transmitted from the receive logic 304 of the module to the bus 302 is "data" (16 bits per line), "destination port address" (4 bits per line), "destination channel address" (each 5 bits per line) "Data Validated" (bit), "Selection" (1 bit) "Mode" (1 bit). The signals received from bus 302 are " selected channel " (5 bits per line), " acknowledgement " (1 bit), " module busy " (1 bit). &Quot; FIFO data from FIFO buffer 402 " According to the contents of the "Receive Control RAM" 404 addressed by the word and channel number output of the FIFO 402, various signals are transmitted to the bus 302, received from the bus 302, and for the enabled port. Various words are recorded in the "port", "channel", and "receive control RAM" of the reception logic 304. The "SET WRITE ACTIVITY LINE" of the bus 302 generates the determination function. It is a special function line that surpasses.

제14(b)도에서(1)로 나타난 시간슬로트 P동안에, 현재 인에이블된 수신논리(304) 버스(302)에 목적지 송신 논리포트 번호를 송신하고, 버스라인상에 "데이타 밸리드", "선택", "모우드", "모듈비지"등의 적합한 신호를 인가한다. 제14b도에서(2)로 나타난 클록의 전연에서는 16포트 모두의 송신 논리 306은 상기 버스라인의 상태를 디코우드 포트번호 회로 420과 송신제어 424에 연관된 레지스터에 넣는다. 제14c도에서(3)으로 나타난 시간 슬로트 D에는 인에이블된 포트의 수신논리는 정보를 "데이타 라인"과 "목적지 채널 애드레스 파인"에 싣는다.During the time slot P shown in Figure 14 (b) (1), the destination transmit logical port number is transmitted to the currently enabled receive logic 304 bus 302, and " data valid " on the bus line. Apply appropriate signals such as "select", "mode" and "module busy". At the leading edge of the clock shown in FIG. 14B, the transmission logic 306 of all 16 ports puts the state of the bus line into a register associated with the decoder port number circuit 420 and the transmission control 424. In the time slot D shown in FIG. 14C (3), the reception logic of the enabled port is loaded with "data line" and "destination channel address pine".

제14a도의 (4)에서와 같이 클록의 다음 전연에서는 이 정보는 데이타 RAM 422에 연관된 버퍼 레지스터에 전달된다. 제14d도의 (5)에 나타난 시간 슬로트 W 동안에 만일 시간 슬로트 P중에 발생된 "목적지 포트 애드레스 라인" 상의 4비트로 표시된 포트 번호가 각 포트마다 독특한 특정 포트의 포트확인코드와 일치하면 포트의 송신논리에서 동작이 일어난다. 그 동작은 그 포트의 데이타 RAM422로서 기록일 수도 있고 또는 "선택"지령에 대한 반응일 수도 있다. 또한 시간 슬로트 W중에는 선택된 채널번호의 적합치는 인정 신호치(논리 1 혹은 0)가 적합하게 산출되면 첫번의 프리채덜 검색회로(414)로부터 "선택된 채널번호 라인"에 연결된다. "나크"는 단지 인정신호가 없다는 것을 나타낸다. 제14e도의 (6)에 나타난 시간 슬로트 R중에는, 목적지포트 송신논리는 "선택된 채널"번호와 인정라인에 반응들 나타낸다.At the next edge of the clock, as in (4) of FIG. 14A, this information is passed to the buffer register associated with the data RAM 422. During the time slot W shown in (5) of FIG. 14d, if the port number indicated by 4 bits on the "destination port address line" generated during the time slot P matches the port identification code of a specific port unique to each port, The operation takes place in the logic of transmission. The operation may be a write as the data RAM422 of the port or may be a response to a "select" command. In addition, during the time slot W, the fitted value of the selected channel number is connected from the first pre-channel search circuit 414 to the " selected channel number line " if the acknowledgment signal value (logic 1 or 0) is properly calculated. "Nac" only indicates that there is no acknowledge signal. Among the time slots R shown in (6) of Fig. 14E, the destination port transmission logic shows responses to the " selected channel " number and the acknowledgment line.

인에이블된 수신 논리는 제14a도의 (7)에 나타난 다음 클록의 전연에 수신제어(406)에 연관된 레지스터에 이 라인의 상태를 전달하고, 얼마의 시간이 지난후에 제14e도의 8에 나타난 바와 같이 그 자체의 포트채널과 수신제어 RAM410, 408 및 (406) 각각을 업데이트 한다.Enabled receive logic conveys the state of this line to a register associated with receive control 406 at the leading edge of the clock shown in FIG. 14A (7), and after some time, as shown in FIG. It updates its own port channel and receive control RAM410, 408 and 406, respectively.

특정포트의 수신논리에서 "나크" 수신기(416)에 의해 수신된 "나크" 채널번호는 수신된 "나크" 채널번호에 의해 규정된 애드레스에서의 동일포트의 수신논리에서 리젝트 비트를 세트시킨다. 즉, 채널(16)의 "나크"는 예를들어 "나크 채널(7")로 디코우드 될 수 있다. 채널(7)로 로를 셋업한 수신논리가 채널(7)에 기록을 시도하는 다음 순간, 그것은 인정신호를 얻지못하고 채널(7)로의 로와 채널을 "나크" 되었다고 지적할 것이다. "나크"검색회로(418)은 그 때 채널(16)의 송신 논리로부터 "나크"된 채널의 번호를 펄스로 내보내게 된다.The "nak" channel number received by the "nak" receiver 416 in a particular port's receive logic sets the reject bit in the receive logic of the same port at the address specified by the received "nak" channel number. . That is, the "nak" of channel 16 may be decoded, for example, to "nak channel 7". The next moment the receiving logic that sets up the furnace on channel 7 attempts to write to channel 7, it will point out that it has not "acquired" the furnace and channel to channel 7 without obtaining an acknowledge signal. The "naked" search circuit 418 then pulses the number of the "naked" channel from the transmission logic of the channel 16.

첫번째 프리채널 검색테크닉에 의해 네트웍을 통한 지연은 자동적으로 최소화 된다. 첫번째 프리채널 검색회로(414)는 계속적으로 송신제어 RAM424의 "버지비트"에서 PCM 라인 (300)상의 직렬데이타에 연결된 현재의 출력채널번호보다 높은 최저채널번호가 아이들 채널인지의 여부를 찾는다. 본 발명은 상기한 실시예와 관련하여 기술되었으나 본 발명의 정신을 이탈하지 않는 범위에서 이분야의 숙련자가 할 수 있는 추가적인 실시예, 수정 및 응용등은 본 발명의 범위속에 포함됨을 이해할 수 있을 것이다.The first free channel search technique automatically minimizes network delays. The first free channel search circuit 414 continuously finds whether or not the lowest channel number higher than the current output channel number connected to the serial data on the PCM line 300 is the idle channel in the "bug bit" of the transmission control RAM424. Although the present invention has been described in connection with the above embodiments, it will be understood that additional embodiments, modifications, and applications that can be made by those skilled in the art without departing from the spirit of the present invention are included within the scope of the present invention. .

Claims (1)

디지탈 스위칭 시스템과 연합된 다수의 채널에서 디지탈 엔코드화된 데이터 프레임용 디지탈 명령 신호에 응답하여 어떤 포트의 입력과 그 어떤 포트의 출력간에 시공간 스위칭을 마련해 주기 위해 스위칭 소자를 사용하여 디지탈 스위칭 시스템용 선택가능 스위칭 통로를 제공해주는 멀티포트 디지탈 스위칭 시스템에 있어서, 한 입력프로세서를 포함함에 따라 이 입력 프로세서의 한 입력에 비동기 신호가 수신되어 동기화된 후 공통 전송로(302)로 결합 됨으로서 어떤 포트의 입력으로 부터 나온 데이터가 공통 전송로(302)로 위상 동기적으로 결합되게 하는 명령 신호 수신용 입력을 지니게 되는 수신기(304)와, 공통 전송로(302)로 부터 데이터를 위상 동기적으로 포트의 출력단으로 추출 시키기 위한 입력을 지닌 전송기(306)를 다수의 포트에 각기 구성하고, 이 포트들을 시분할 다중화된 공통 전송로(302)에다 결합시켜서된 멀티포트 디지탈 스위칭 소자.Selection for digital switching systems using switching elements to provide space-time switching between the input of any port and the output of any port in response to digital command signals for digitally encoded data frames in multiple channels associated with the digital switching system. A multiport digital switching system that provides a possible switching path, comprising an input processor, whereby an asynchronous signal is received at one input of the input processor, synchronized, and then combined into a common transmission path 302 to provide input to any port. A receiver 304 having an input for receiving a command signal for synchronizing the data from the common channel 302 to the common channel 302, and data from the common channel 302 to the output terminal of the port in phase Transmitters 306 with inputs for extraction, each configured on multiple ports And, a digital multi-port switching device by combining the eda port 302 to the common time division multiplex transmission.

Images