KR820000729B1 - Channel selection voltage generator - Google Patents

Channel selection voltage generator Download PDF

Info

Publication number
KR820000729B1
KR820000729B1 KR7900127A KR790000127A KR820000729B1 KR 820000729 B1 KR820000729 B1 KR 820000729B1 KR 7900127 A KR7900127 A KR 7900127A KR 790000127 A KR790000127 A KR 790000127A KR 820000729 B1 KR820000729 B1 KR 820000729B1
Authority
KR
South Korea
Prior art keywords
circuit
constant current
output
frequency
voltage
Prior art date
Application number
KR7900127A
Other languages
Korean (ko)
Inventor
마사노리 가미야
Original Assignee
요시야마 히루요시
가부시기 가이샤 히다찌 세이사구쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요시야마 히루요시, 가부시기 가이샤 히다찌 세이사구쇼 filed Critical 요시야마 히루요시
Priority to KR7900127A priority Critical patent/KR820000729B1/en
Application granted granted Critical
Publication of KR820000729B1 publication Critical patent/KR820000729B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18—Automatic scanning over a band of frequencies
    • H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

The channel selection voltage regulator comprises a capacitor, the voltage across which is supplied to an electronic tuner. A first constant current source charges or discharges the capacitor with a first constant current, and a second constant current source discharges or charges the capaciter with a second constant current higher than the first constant current. When the second constant current source is operative, the capacitor is charged or discharged with a differential current between the first and second constant currents for a frequency sweep.

Description

선국전압(選局電壓) 발생장치Tuning voltage generator

제1도는 본 발명에 의한 선국전압 발생장치의 일실시예를 표시한 블록도.1 is a block diagram showing an embodiment of a preset voltage generator according to the present invention.

제2도는 제1도의 동조전압 발생회로의 구체적 회로의 일예를 표시한 회로도.2 is a circuit diagram showing an example of a specific circuit of the tuning voltage generating circuit of FIG.

제3도는 제1도의 주파수 판별호로의 주파수 특성을 표시한 특성도.3 is a characteristic diagram showing the frequency characteristics of the frequency discrimination arc of FIG.

제4도는 제1도의 버퍼회로의 구체적 회로의 일예를 표시한 회로도.4 is a circuit diagram showing an example of a specific circuit of the buffer circuit of FIG.

제5도는 그 입출력 특성도.5 is an input / output characteristic diagram thereof.

제6도는 제1도의 시미트 회로의 구체적 회로의 일예를 표시한 회로도.6 is a circuit diagram showing an example of a specific circuit of the summit circuit of FIG.

제7도는 그 입출력 특성도.7 is its input / output characteristic diagram.

제8도는 제1도의 동기신호 판별회로의 구체적 회로의 일예를 표시한 회로도.8 is a circuit diagram showing an example of a specific circuit of the synchronization signal determination circuit of FIG.

제9도는 제1도의 주요부의 전압 파형도.9 is a voltage waveform diagram of an essential part of FIG.

본 발명은 수신신호 주파수를 자동적으로 일정하게 유지하는 자동주파수 제어장치를 구비한 라디오 수신기, 텔레비젼 수신기 등의 선국전압 발생장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a tuner voltage generator such as a radio receiver, a television receiver, and the like, having an automatic frequency control device that automatically maintains a constant received signal frequency.

종래로부터 자동주파수 제어장치를 구비한 라디오, TV 수신기 등의 선국전압 발생장치는, 예를 들면 일본 특허공고 소43-22125호와 같은 것이 알려져 있으나, 소인(掃引: Sweep) 방향이 일방향으로 한정되어 있기 때문에, 수신중의 국으로부터 소인방향과는 반대 방향에 가까운 국을 재차 수신하고 싶을 경우에, 불소망의 국을 차례 차례로 포촉(捕

Figure kpo00001
)하여 포촉의 해제를 해줄 필요가 있어, 선국이 극히 귀찮은 것이다.Background Art [0002] Conventionally, tuned voltage generators such as radio and TV receivers equipped with automatic frequency control devices are known, for example, in Japanese Patent Publication No. 43-22125. However, the sweep direction is limited to one direction. Therefore, when you want to receive a station close to the direction opposite to the sweeping direction from the receiving station again, the stations of the fluorine network are promoted in turn.
Figure kpo00001
It is necessary to release the promotion, so that the selection is extremely annoying.

또, 이 선국전압 발생장치에서는 수신주파수를 제어하기 위해서 전류치가 연속적으로 변화하는 가변전류원을 사용하고 있으므로, 이 선국전압 발생장치는 디지틀 제어에 대하여 적당하지 않으며, 특히 영상신호 캐리어와 음성신호 캐리어를 판별하여 디지틀적인 판별신호를 발생하는 판별기를 구비한 텔레비전 수신기용 선국전압 발생장치로서는 적당하지 않다.In addition, since the tuner voltage generator uses a variable current source whose current value continuously changes to control the reception frequency, the tuner voltage generator is not suitable for digital control. It is not suitable as a preset voltage generator for a television receiver equipped with a discriminator which discriminates and generates a digital discrimination signal.

본 발명의 목적은, 주파수 소인을 2방향으로 할 수 있는 선국전압 발생장치를 제공하는데 있다.An object of the present invention is to provide a pre-selection voltage generator capable of making frequency sweep in two directions.

본 발명의 다른 목적은, 디지틀적으로 자동주파수 제어를 할 수 있는 선국전압 발생장치를 제공하는데 있다.Another object of the present invention is to provide a preset voltage generator capable of digitally performing automatic frequency control.

본 발명은, 충전전압이 전자동조 튜우너에 공급되는 콘덴서와 이 콘덴서를 제1의 정전류로 충전 또는 방전하는 제1의 정전류원과, 제1의 정전류 보다도 큰 제2의 정전류로 이 콘덴서를 방전 또는 충전하는 정전류원으로서, 동작, 비동작이 제어되는 제2의 정전류원이 있고, 제2의 정전류원이 동작상태 일 때 제1, 제2의 정전류의 차전류로 콘덴서가 방전 또는 충전되어서 주파수 소인되어, 제2의 정전류원이 비동작상태일 때 제1의 전류로 콘덴서가 충전 또는 방전되어서 상기 주파수 소인방향과는 반대방향으로 주파수 소인된다. 주파수 소인시에는, 방송신호를 포촉할 때까지 제2의 정전류원이 동작상태 또는 비동작상태로 유지되어, 방송신호 포촉시에는, 수신신호 주파수에 내응된 콘덴서 충전전압을 중심으로 한 소정범위 내에 콘덴서의 충전전압이 있도록, 제2의 정전류 이 동작상태, 비동작 상태가 반복된다.The present invention discharges the capacitor with a capacitor supplied with a charge voltage to a fully tuned tuner, a first constant current source for charging or discharging the capacitor with a first constant current, and a second constant current larger than the first constant current. Or as a constant current source for charging, a second constant current source whose operation or non-operation is controlled, and when the second constant current source is in an operating state, the capacitor is discharged or charged with a difference current of the first and second constant currents, When the second constant current source is in an inoperative state, the capacitor is charged or discharged with the first current so that the frequency is sweeped in a direction opposite to the frequency sweep direction. At the time of frequency sweep, the second constant current source is kept in an operating state or in an inactive state until the broadcast signal is promoted, and at the time of broadcast signal promotion, it is within a predetermined range centered on the capacitor charging voltage corresponding to the received signal frequency. In order that there is a charging voltage of the capacitor, the second constant current is operated and the non-operation state is repeated.

다음 도면에 따라서 상세히 설명한다.It demonstrates in detail according to following drawing.

제1도에 있어서, (1)은 안테나, (2)는 전자동조 튜우너, (3)은 중간주파 증폭회로, (4)는 영상검파 회로, (5)는 영상증폭 회로, (6)은 영사관, (7)은 동기분리 회로, (8)은 편향회로, (9)는 주파수 편별회로이고, 통상의 텔레비전 수신기의 일부를 구성하고 있다.In Fig. 1, reference numeral 1 denotes an antenna, 2 denotes a fully tuned tuner, 3 denotes an intermediate frequency amplification circuit, 4 denotes an image detection circuit, 5 denotes an image amplifier circuit, and 6 denotes an antenna. The consulate, (7) is a synchronous separation circuit, (8) is a deflection circuit, and (9) is a frequency discrimination circuit, and constitutes a part of a normal television receiver.

동조전압 발생회로(20)는 콘덴서(24)와 콘덴서(24)를 충전하는 정전류원(25)과 콘덴서(24)를 방전하는 정전류원(26)으로 구성되고, 정전류원(25)의 전류치는 예를 들면 200㎂이며, 동전류원(26)의 전류치는 정전류원(25)의 전류치의 반분(半分)에 상당하는 100㎂이다.The tuning voltage generation circuit 20 is composed of a capacitor 24, a constant current source 25 for charging the capacitor 24, and a constant current source 26 for discharging the capacitor 24, and the current value of the constant current source 25 For example, it is 200 mA and the electric current value of the coin source 26 is 100 kV corresponding to half of the electric current value of the constant current source 25. As shown in FIG.

이 때문에, 정전류(25),(26)가 함께 동작상태에 있을 때 콘덴서(24)는 차전류 100㎂로 충전되어, 시간과 함께 증가하는 전압을 출력단자(22)에 발생하고, 한편 정전류원(26)을 동작상태로 유지한 채 정전류원(25)이 비동작 상태에 있을 때 콘덴서(24)는 정전류원(26)의 전류치 100㎂로 방전되어, 출력단자(22)에 시간과 함께 감소되는 전압을 발생한다.For this reason, when the constant currents 25 and 26 are in an operating state together, the capacitor 24 is charged with a differential current of 100 mA, generating a voltage at the output terminal 22 which increases with time, while the constant current source When the constant current source 25 is in the inoperative state while keeping the operation state 26, the capacitor 24 discharges to a current value of 100 mA of the constant current source 26, and decreases with time at the output terminal 22. Generates voltage.

콘덴서(24)의 용량이 22μF의 경우, 충전전압 상승 또는 하강의 속도는 약 4.5V/초이다.When the capacitance of the capacitor 24 is 22 mu F, the rate of charge voltage rise or fall is about 4.5 V / sec.

콘덴서(24)의 충전전압은 동조전압으로서 튜우너(2)의 가변용량 다이오우드에 공급되어서 수신주파수를 결정한다정.The charging voltage of the capacitor 24 is supplied as a tuning voltage to the variable capacitance diode of the tuner 2 to determine the reception frequency.

정전류원(25)은 단자(23)에 공급되는 2진화(進化) 신호가 1(예를 들면 12볼트)일 때 동작상태에 있고, 0(0볼트)일 때 비동작 상태이다.The constant current source 25 is in an operating state when the binarization signal supplied to the terminal 23 is 1 (for example, 12 volts), and in an inoperative state when it is 0 (0 volts).

이와 같은 동조전압 발생회로(20)는 예를 들면 제2도에 표시한 바와 같이 구성된다.The tuning voltage generation circuit 20 is configured as shown in FIG. 2, for example.

제2도에 있어서, 트랜지스터(260)는 정전류원(26)을 구성하고, 100㎂로 콘덴서(24)를 상시 방전한다.In FIG. 2, the transistor 260 constitutes a constant current source 26, and discharges the capacitor 24 at 100 mA continuously.

트랜지스터(50),(252)는 정전류원(25)를 구성하고, 제어단자(23)에 1레벨이 공급되었을 때 함께 ON되어 200㎂의 정전류원으로서 동작하고, 이때 콘덴서(24)는 2개의 정전류원의 차전류 100㎂로 충전된다.The transistors 50 and 252 constitute a constant current source 25 and are turned on together when one level is supplied to the control terminal 23 to operate as a constant current source of 200 mA. Charged with a 100mA differential current from a constant current source.

또 제어단자(23)에 0레벨이 공급되었을 때는 트랜지스터(250),(252)는 함께 OFF이다.When the zero level is supplied to the control terminal 23, the transistors 250 and 252 are both OFF.

앤드회로(31),(32), 노오회로(33),(34), 낸드회로(35,(36), 인버터회로(37), 복귀 세트형 플립플롭회로(38),(39)의 입출력 조건은 다음에 표시한 진리치표(眞理値表)로 되어 있다.Input / output of the AND circuits 31 and 32, the no circuits 33 and 34, the NAND circuits 35 and 36, the inverter circuit 37, and the return set flip-flop circuits 38 and 39. The condition is a truth table shown below.

이 진리치표에 있어서 1은 12볼트에 상당하고, 0은 0볼트에 상당한다.In this truth table, 1 corresponds to 12 volts and 0 corresponds to 0 volts.

[진리치표][Truth table]

Figure kpo00002
Figure kpo00002

주파수 판별회로(9)는 제3도에 표시한 입출력 특성을 가지고 있다. 제3도에서 fo로 표시한 중심주파수는 제1도의 중간주파수 증폭회로(3)에서의 영상반송파의 주파수로서, 일본 표준방식 텔레비전 수신기의 경우는 fo=58.75㎒이다.The frequency discriminating circuit 9 has input and output characteristics shown in FIG. The center frequency denoted by fo in FIG. 3 is the frequency of the image carrier in the intermediate frequency amplifying circuit 3 of FIG. 1, and is fo = 58.75 MHz in the case of a Japanese standard television receiver.

주파수 소인에 따라 제2도의 특성에 따라서 출력되어지는 주파수 판별회로(9)의 출력신호를 버퍼회로(40) 시미트회로(50)는 함께 2진화신호로 변환된다.The output signal of the frequency discrimination circuit 9 outputted according to the characteristics of FIG. 2 in accordance with the frequency sweep is converted into a binary signal together with the buffer circuit 40 and themit circuit 50.

버퍼회로(40)는 예를 들면 제4도에 표시함과 같이 저항(41),(42) 인버어터회로(43),(44), 가변저항기(45)로 구성되어, 입출력단자(46),(47) 사이의 특성은 제5도와 같이 된다.For example, the buffer circuit 40 includes resistors 41 and 42, inverter circuits 43 and 44, and variable resistors 45, as shown in FIG. The characteristic between and 47 becomes like FIG.

가변저항기(45)는 인버어터회로(43)의 드래쉬 호올드 전압의 산란(散亂)을 조정하기 위한 것이다.The variable resistor 45 is for adjusting the scattering of the dashed voltage of the inverter circuit 43.

또, 슈미트회로(50)는 예를 들면 제6도에 표시함과 같이 저항(51),(52),(58), 인버어터회로(53),(54), 가변저항기(55)로 구성되어, 입출력단자(56),(57)간 특성은 제7도에 표시한 것과 같이 된다. 가변저항기(55)는 인버어터회로(53)의 드래쉬 호올드 전압의 산란을 조정하기 위한 것이다.The Schmitt circuit 50 is composed of resistors 51, 52, 58, inverter circuits 53, 54, and variable resistors 55, as shown in FIG. The characteristics between the input and output terminals 56 and 57 are as shown in FIG. The variable resistor 55 is for adjusting the scattering of the dashed arc voltage of the inverter circuit 53.

동기신호 판별회로(60)는 동기분리회로(7)의 출력에 얻어지는 수평동기 신호의 위상과 편향회로(8)에서 얻어지는 수평 플라이백 펄스의 위상이 일치되어 있을 때에만 2진화 신호 1을 출력하고, 다른 경우는 2진화 신호 0 그대로이다.The synchronization signal discrimination circuit 60 outputs the binarization signal 1 only when the phase of the horizontal synchronization signal obtained at the output of the synchronization separation circuit 7 and the phase of the horizontal flyback pulse obtained at the deflection circuit 8 coincide. In other cases, the binarization signal 0 remains intact.

동기신호 판별회로(60)는 예를 들면 제8도 표시한 것과 같이 구성된다. 제8도에 있어서 전원전압은 12볼트이고, 입력단자(61)에는 약 10VP-P로 정극성의 수평동기 신호가 동기분리회로(7)에서 공급되어, 입력단자(63)에는 약 10VP-P로 정극성의 수평플라이백 펄스가 편향회로(8)에서 공급된다.The synchronization signal discrimination circuit 60 is configured as shown in FIG. 8, for example. In FIG. 8, the power supply voltage is 12 volts, and about 10VP-P is supplied to the input terminal 61, and a horizontal synchronous signal of positive polarity is supplied from the synchronous separation circuit 7, and is about 10VP-P to the input terminal 63. A positive horizontal flyback pulse is supplied from the deflection circuit 8.

영상검파회로(4)의 출력에 주어지는 복합영상 신호 중에 정상인 동기신호가 없을 때에는, 입력단자(61)의 전압은 입력단자(62)의 전압과 같은 타이밍으로 낸드회로(63)의 드래쉬 호울드 전압(약 6V) 이상이 되지 않으므로, 이 경우 낸드회로(63)의 출력전압은 12V로 되어, 콘덴서(64)는 12V로 충전된다.When there is no normal synchronization signal among the composite video signals given to the output of the image detection circuit 4, the voltage of the input terminal 61 is at the same timing as the voltage of the input terminal 62. Since the voltage is not higher than about 6V, in this case, the output voltage of the NAND circuit 63 becomes 12V, and the capacitor 64 is charged to 12V.

따라서 인버어터회로(65)의 출력, 즉 출력단자(66)는 0V로 된다. 영상검파회로(4)의 출력에 정상인 복합영상신호가 얻어지고, 동기분리회로(7)의 출력에 수평동기신호가 얻어지는 경우, 입력단자(44),(45)의 전압이 동시에 주기적으로 약 10V로 됨으로 수평동기신호가 없는 시기에 저항(67),(68)을 개재하여 충전된 콘덴서(64)는 수평동기신호가 올 때마다 저항(68)과 다이오우드(69)에 의해 방전된다.Therefore, the output of the inverter circuit 65, that is, the output terminal 66 becomes 0V. When a composite video signal that is normal to the output of the image detection circuit 4 is obtained and a horizontal synchronization signal is obtained to the output of the synchronization separation circuit 7, the voltages of the input terminals 44 and 45 are periodically about 10V simultaneously. The capacitor 64 charged via the resistors 67 and 68 at the time when there is no horizontal synchronization signal is discharged by the resistor 68 and the diode 69 each time the horizontal synchronization signal comes.

저항(68)의 저항치를 저허(67)보다 충분히 작게 해두면 정상인 수평동기 신호가 얻어지는 경우는, 콘덴서(64)의 충전전압은 인버어터회로(65)의 드래쉬 호올드 전압(약 6V) 이하로 되어, 인버어터회로(65)의 출력, 즉 출력단자(66)는 12V로 된다.When the resistance value of the resistor 68 is sufficiently smaller than the low limit 67, when a normal horizontal synchronizing signal is obtained, the charging voltage of the capacitor 64 is equal to or less than the dashed voltage of the inverter circuit 65 (about 6 V). The output of the inverter circuit 65, that is, the output terminal 66 is 12V.

따라서, 동기신호 판별회로(60)는 영상점파 회로(4)의 출력에 정상인 복합영상 신호가 얻어지는 경우 2진화 신호 1을 출력하고, 영상점파회로(4)의 출력에 정상인 복합영상 신호가 얻어지지 않을 경우 2진화신호 0을 출력한다.Therefore, the synchronization signal discrimination circuit 60 outputs the binarized signal 1 when the composite video signal that is normal to the output of the image dot circuit 4 is obtained, and the composite video signal that is normal to the output of the image dot circuit 4 is not obtained. If not, the binary signal 0 is output.

주파수 판별회호(9)는 신호캐리어를 수신하였을 때 수신주파수의 변화에 따라 제2도와 같은 출력 전압을 발생하기 때문에, 신호캐리어를 수신하였는지 아닌지의 판별을 할 수 있는 것이 가능한 것이다. 그러나 텔레비전 신호는 영상캐리어와 음성캐리어가 있고 튜우너가 영상캐리어에 대하여 동조하였을 때 정상인 재생을 할 수 있게 텔레비전 수신기는 설계되어 있으므로 텔레비전 신호를 주파수 소인에 의해 선국할 경우, 영상캐리어와 음성캐리어를 판별할 필요가 있다. 음성캐리어 주파수에 튜우너(2)의 동조 주파수가 일치할 경우, 수평동기 신호가 동기분리회로(7)의 출력에서 얻지 못하므로, 동기신호 판별회로(60)에 의해서 수신캐리어가 음성캐리어 인지 또는 영상캐리어 인지를 판별할 수 있다.Since the frequency discrimination signal 9 generates the output voltage as shown in FIG. 2 in accordance with the change of the reception frequency when the signal carrier is received, it is possible to determine whether or not the signal carrier has been received. However, since the television signal has a video carrier and an audio carrier and the tuner is designed to play back normally when the tuner is tuned to the video carrier, when the television signal is tuned by frequency stamp, the video carrier and audio carrier are discriminated. Needs to be. When the tuning frequency of the tuner 2 is equal to the voice carrier frequency, the horizontal synchronization signal is not obtained from the output of the synchronization separation circuit 7. Therefore, the synchronization signal discrimination circuit 60 determines whether the reception carrier is the voice carrier or not. It is possible to determine whether the image is a carrier.

선국개시 스위치(71),(72)는 통상 OFF되어 있고, 수동 조작하였을 때에만 ON되는 스위치로서, 선국개시 스위치(71),(72)가 ON 되었을 때 플립플롭회로(71),(72)가 각각 세트된다.Tuning start switches 71 and 72 are normally OFF and are ON only when manual operation is performed. When the tuning start switches 71 and 72 are turned on, flip-flop circuits 71 and 72 are used. Are set respectively.

우선, 텔레비전 방송 전파를 수신하고 있고, 수신 주파수가 안정되어 있는 상태에 대하여 설명한다.First, a state in which television broadcast radio waves are received and the reception frequency is stable will be described.

이 경우 플립플롭회로(38),(39)는 함께 리세트 상태로 되어 있고, 출력 Q는 0레벨로 되어 있다.In this case, the flip-flop circuits 38 and 39 are reset together, and the output Q is at the zero level.

버퍼회로(40)의 출력은 노오회로(33)에서 반전되어, 다시 노오회로(34)에서 반전됨으로, 제어단자(23)에는 버퍼회로(40)의 출력이 그대로 공급되는 것과 같은 것이다.The output of the buffer circuit 40 is inverted in the no circuit 33 and inverted in the no circuit 34 again, so that the output of the buffer circuit 40 is supplied to the control terminal 23 as it is.

어떤 시각에 노어회로(34)의 출력상태가 1레벨에 있다고 하면 정전튜원(25)은 동작상태에 있고, 콘덴서(24)가 충전된다. 그 결과, 동조전압 발생회로(20)의 출력전압은 서서히 상승하여, 전자동조 튜우너(2)의 동조주파수도 서서히 높아진다.If the output state of the NOR circuit 34 is at one level at a certain time, the electrostatic tubing 25 is in an operating state, and the capacitor 24 is charged. As a result, the output voltage of the tuning voltage generating circuit 20 gradually rises, and the tuning frequency of the automatic tuning tuner 2 also gradually increases.

전자동조 튜우너(2)의 동조 주파수는, 주파수 판별회로(9)에 의해 감시되고 있고, 주파수 판별회로(9)에의 입력 주파수는 fo에서 미소(微少) 주파수만큼 높게 됨으로, 제2도의 특성에 따라 주파수 판별회로의 출력전압은 급격히 낮아진다.The tuning frequency of the fully tuned tuner 2 is monitored by the frequency discriminating circuit 9, and the input frequency to the frequency discriminating circuit 9 becomes high by a small frequency from fo. Accordingly, the output voltage of the frequency discrimination circuit is drastically lowered.

주파수 판별회로(9)의 출력전압, 즉 버퍼회로(40)의 입력전압이 6V 이하로 되면, 버퍼회로(40)의 출력은 0레벨이 되고, 정전류원(25)은 비동작 상태가 되어, 콘덴서(24)는 정전류원(26)에 의해 방전되므로, 동조전압 발생회로(20)의 출력전압은 서서히 하강하고, 전자 동조 튜우너(2)의 동조 주파수도 서서히 낮아진다.When the output voltage of the frequency discriminating circuit 9, that is, the input voltage of the buffer circuit 40 becomes 6 V or less, the output of the buffer circuit 40 becomes 0 level, and the constant current source 25 becomes in an inoperative state, Since the capacitor | condenser 24 is discharged by the constant current source 26, the output voltage of the tuning voltage generation circuit 20 will fall gradually, and the tuning frequency of the electromagnetic tuning tuner 2 will also become low gradually.

따라서 주파수 판별회로(9)의 입력 주파수 fo에 가까이 가고, 다시 fo에서 미소 주파수만큼 낮아지게 되므로 주파수 판별회로(9)의 출력전압은 급격히 높아진다.Accordingly, the output voltage of the frequency discriminating circuit 9 is rapidly increased because the frequency discriminating circuit 9 is brought close to the input frequency fo and again becomes low by a small frequency at fo.

주파수 판별회로(9)의 출력전압, 즉 버퍼회로(40)의 입력전압이 6V 이상으로 되면, 버퍼회로(40)의 출력전압은 재차 1레벨로 되고, 동조전압 발생회로(20)의 출력전압은 서서히 상승한다.When the output voltage of the frequency discriminating circuit 9, that is, the input voltage of the buffer circuit 40 becomes 6 V or more, the output voltage of the buffer circuit 40 again becomes one level, and the output voltage of the tuning voltage generating circuit 20 Slowly rises.

즉, 어느 텔레비전 방송 전파를 수신하고 안정되어 있는 상태에서는, 동조 주파수는 정규의 수신 주파수를 중심으로 하여 미소 주파수 만큼 상하(上下)하면서 안정되고 있다.That is, in a state in which a certain television broadcast radio wave is received and stable, the tuning frequency is stabilized while being up and down by a minute frequency around the normal reception frequency.

주파수 판별회로(9)의 출력전압은 6V를 중심으로 하여 수 mV 증가 또는 감소할 뿐이고, 이 미소 주파수의 변화는 텔레비전 수신기의 화면상에서는 검지할 수 없을 정도로 적다.The output voltage of the frequency discriminating circuit 9 only increases or decreases several mV around 6V, and the change of the minute frequency is so small that it cannot be detected on the screen of the television receiver.

다음에 선국개시 스위치(71),(72)를 하여 ON 주파수 소인을 할 경우에 대하여 설명한다.Next, a description will be given of the case where ON-channel sweeping is performed by using the channel selection start switches 71 and 72.

플립플롭회로(38),(39)의 출력단자 Q는 세트상태인 때 1레벨이고, 복귀상태인 때는 0레벨이다.The output terminals Q of the flip-flop circuits 38 and 39 are at one level in the set state and at zero level in the return state.

또, 플립플롭회로(38),(39)의 세트상태, 복귀상태는 각각 복귀신호, 세트신호가 공급되지 않는 한 유지된다.The set state and return state of the flip-flop circuits 38 and 39 are maintained unless the return signal and the set signal are supplied, respectively.

선국개시 스위치(71)를 ON하면 플립플롭회로(38)의

Figure kpo00003
단자 및 플립플롭회로(39)의
Figure kpo00004
단자는 0레벨로 되고, 플립플롭회로(39),(38)는 각각 세트상태(Q=1), 복귀상태(Q=0)로 된다. 이 상태에서는 버퍼회로(40)의 출력상태에 관계없이 노오회로(33)의 출력은 0레벨, 노오회로(34)의 출력은 1레벨로 되고, 정전류원(25)은 동작상태로 된다.When the tuning start switch 71 is turned ON, the flip-flop circuit 38
Figure kpo00003
Terminal and flip-flop circuit 39
Figure kpo00004
The terminal is at zero level, and the flip-flop circuits 39 and 38 are in the set state (Q = 1) and the return state (Q = 0), respectively. In this state, the output of the no-circuit 33 becomes 0 level, the output of the no-circuit 34 becomes 1 level irrespective of the output state of the buffer circuit 40, and the constant current source 25 becomes an operation state.

이 때문에 동조전압 발생회로(20)의 출력전압은 서서히 상승한다. 정전류원(25)을 비동작 상태로 하려면, 노오회로(34)의 적어도 한 쪽의 입력단자를 1레벨로 할 필요가 있다.For this reason, the output voltage of the tuning voltage generation circuit 20 rises gradually. In order to make the constant current source 25 in an inoperative state, it is necessary to set at least one input terminal of the furnace circuit 34 to one level.

선국개시 스위치(72)를 ON하여 플립플롭 회로(39)를 세트상태로 하였을 경우 노오회로(34)의 제1의 입력단자(34A)가 1레벨로 되고, 또 낸드회로(35)의 출력에 0레벨신호를 얻어서 플립플롭 회로(38)를 복귀상태로 함과 동시에 버퍼회로(40)의 출력에 0레벨신호를 얻었을 경우 노오회로(34)의 제2의 입력단자(34B)가 1레벨로 된다.When the channel selection start switch 72 is turned on and the flip-flop circuit 39 is set, the first input terminal 34A of the no-circuit circuit 34 becomes one level, and the output of the NAND circuit 35 When the flip-flop circuit 38 is returned to the return state by obtaining the zero level signal and the zero level signal is obtained at the output of the buffer circuit 40, the second input terminal 34B of the no-circuit 34 becomes one level. It becomes

따라서, 이것의 어느 쪽인가의 경우로 되면 동조전압은 상승에서 하강으로 변경된다.Therefore, in either case, the tuning voltage is changed from rising to falling.

선국개시 스위치(72)를 ON하면 플립플롭 회로(39)가 세트상태로 되고, 노오회로(34)의 제1의 입력단자(34A)에 1레벨신호가 입력되므로 제2의 입력단자(34B)의 입력상태에 관계없이 따라서 버퍼회로(40)의 출력상태에 관계없이 노오회로(34)의 출력이 0레벨로 되고, 정전류원(25)이 비동작 상태로 된다. 이것에 의해서 콘덴서(24)의 충전전압은 서서히 하강한다.When the tuning start switch 72 is turned on, the flip-flop circuit 39 is set, and the first input terminal 34A of the no-circuit 34 is inputted with a one-level signal, so the second input terminal 34B is turned on. Irrespective of the input state, the output of the no-circuit 34 becomes zero level regardless of the output state of the buffer circuit 40, and the constant current source 25 becomes in an inoperative state. As a result, the charging voltage of the capacitor 24 gradually decreases.

선국개시 스위치(72)의 ON에 의해 플립플롭 회로(38)는 복귀상태로 되어 있으므로, 동조전압 하강중에 낸드회로(36)의 출력에 0레벨이 얻어저서 플립플롭 회로(39)가 복귀상태로 됨과 동시에 버퍼회로(40)의 출력에 1레벨 신호가 얻어지면 정전류원(25)은 비동작상태에서 동작상태로 된다.Since the flip-flop circuit 38 is in the return state by turning on the tuning start switch 72, a zero level is obtained at the output of the NAND circuit 36 during the fall of the tuning voltage so that the flip-flop circuit 39 is in the return state. At the same time, when a one-level signal is obtained at the output of the buffer circuit 40, the constant current source 25 is brought into an operating state from an inoperative state.

따라서, 제어단자(23)의 입력상태는 선국개시 스위치(71)가 ON 되어서 플립플롭 회로(38),(39)가 각각 세트상태, 복귀상태인 때 1레벨이고, 선국개시 스위치(72)가 ON 되어서 플립플롭 회로(38),(39)가 각각 복귀상태, 세트상태인 때 0레벨이며, 또 플립플롭 회로(38),(39)가 함께 복귀상태인 때 버퍼회로(40)의 출력상태와 같다.Therefore, the input state of the control terminal 23 is one level when the tuning start switch 71 is turned on so that the flip-flop circuits 38 and 39 are in the set state and the return state, respectively. The output state of the buffer circuit 40 when the flip-flop circuits 38 and 39 are in the return state and the set state, respectively, and are at the zero level when the flip-flop circuits 38 and 39 are in the return state together. Same as

이제, 가령 A채널과 B채널이 존재하고, A채널보다 높은 주파수에 B채널이 있다고 한다.Now, for example, there are A and B channels, and there is a B channel at a higher frequency than the A channel.

수신채널을 A채널에서 B채널로 변경할 경우, 콘덴서(24)의 충전압이 A채널의 동조전압에서 B채널의 동조전압에 가까워질 때까지는 낸드회로(35)의 출력을 1레벨로 유지하여 플립플롭 회로(38)를 세트상태로 유지하고, 콘덴서(24)의 충전전압이 B채널의 동조전압에 가까워진 후에 낸드회로(35)의 출력을 0레벨로 하여 플립플롭 회로(38)를 복귀상태로 하고, 콘덴서(24)의 충전전압이 버퍼회로(40)의 출력상태에 의해서 제어되도록 하는 것이 좋다.When the receiving channel is changed from the A channel to the B channel, the output of the NAND circuit 35 is kept at one level until the charging voltage of the capacitor 24 approaches the tuning voltage of the B channel from the tuning voltage of the A channel to flip. The flop circuit 38 is kept in a set state, and after the charging voltage of the capacitor 24 approaches the tuning voltage of the B channel, the output of the NAND circuit 35 is brought to zero level, and the flip-flop circuit 38 is returned to the return state. In addition, it is preferable that the charging voltage of the capacitor 24 is controlled by the output state of the buffer circuit 40.

이와 같이 하므로서 주파수 소인중에 텔레비전 신호의 음성캐리어와 같은 불소망(不所望)의 신호 주파수에 튜우너(2)의 동조 주파수가 끌려 들어가는 것을 방지한다.In this manner, the tuning frequency of the tuner 2 is prevented from being pulled into the signal frequency of the fluorine network such as the audio carrier of the television signal during the frequency sweep.

동한 이유에 의해 수신채널을 B채널에서 A채널에 변경할 경우 콘덴서(24)의 충전전압 저하의 도중에 있어서는 낸드회로(36)의 출력은 1레벨로 유지되어 플립플롭 회로(39)는 세트상태로 유지된다. 제9도는 제1도의 주요부의 전압 파형도로서, 횡축(橫軸)은 수신주파수이다.For the same reason, when the receiving channel is changed from the B channel to the A channel, the output of the NAND circuit 36 is maintained at one level while the charging voltage of the capacitor 24 is reduced, and the flip-flop circuit 39 is kept in the set state. do. 9 is a voltage waveform diagram of an essential part of FIG. 1, where the horizontal axis represents a reception frequency.

제9도에 있어서 fPA, fSA는 A채널의 영상캐리어 주파수, 음성캐리어 주파수, fPB, fSB는 B채널의 영상캐리어 주파수, 음성캐리어 주파수이다.In FIG. 9, fPA and fSA are video carrier frequencies and audio carrier frequencies of channel A, f PB and f SB are video carrier frequencies and voice carrier frequencies of B channel.

주파수 소인에 따라, 주파수 판별회로(9)의 출력에는 제9도(a)에 표시한 전압이 얻어지고, 동기신호 판별회로(60)의 출력에는 제9도(b)에 표시한 전압이 얻어진다.According to the frequency sweep, the voltage shown in Fig. 9A is obtained at the output of the frequency discrimination circuit 9, and the voltage shown in Fig. 9B is obtained at the output of the synchronization signal discrimination circuit 60. Lose.

수평동기 신호는 통상의 경우, 정규의 동조점, 즉 주파수 fPA, fPB의 근방 외에는 나타나지 않고, 음성반송파가 동조점에 가까워 지면음성반송파 신호 레벨 쪽이 영상반송파 신호 레벨보다 크게 되고, 영상검파회로(4)에서 검파한 신호 파형에는 복합 영상신호가 없어져서 동기분리회로(7)의 출력에는 정상인 수평동기신호를 얻을 수 없다.In general, the horizontal synchronization signal does not appear except a normal tuning point, i.e., in the vicinity of the frequencies f PA and f PB . The signal waveform detected by the circuit 4 is missing the composite video signal, so that a normal horizontal synchronization signal cannot be obtained at the output of the synchronous separation circuit 7.

따라서 제9도(b)와 같이 fPA, JPB근방에서만 출력이 1레벨로 된다.Therefore, as shown in FIG. 9 (b), the output becomes one level only in the vicinity of f PA and J PB .

제9도(c)는 수신주파수를 증대한 경우의 시미드회로(50)의 출력전압을 표시하고, 주파수 판별회로(9)의 출력에 7볼트 이상의 전압이 얻어질 때에 1레벨이다.FIG. 9C shows the output voltage of the simid circuit 50 when the reception frequency is increased, and is at one level when a voltage of 7 volts or more is obtained at the output of the frequency discriminating circuit 9.

제8도(d)는 제8도(b),(c)에 표시한 2진화 신호의 논리적(調理積)을 반전한 것이고, 수신 주파수를 증대한 경우의 낸드회로(35)의 출력상태를 표시한다.FIG. 8 (d) is an inverted logic of the binarization signal shown in FIGS. 8 (b) and 8 (c), and shows the output state of the NAND circuit 35 when the reception frequency is increased. Display.

제8도(e)는 수신주파수를 감소한 경우의 시미드회로(50)의 출력전압을 표시하며, 주파수 판별회로(9)의 출력에 5볼트 이상의 전압이 얻어질 때에 1레벨이다.FIG. 8E shows the output voltage of the simid circuit 50 when the reception frequency is decreased, and is one level when a voltage of 5 volts or more is obtained at the output of the frequency discriminating circuit 9.

또 제8도(f)는 제2도(e)에 표시한 2진화 신호를 인버어터(37)에 의해 반전한 것과 제2도(b)에 표시한 진화 신호와의 논리적을 반전한 것이고, 수신 주파수를 감소한 경우의 버드회로(36)의 출력상태를 표시한다.8 (f) inverts the logic of the binarization signal shown in FIG. 2 (e) by the inverter 37 and the logic of the evolution signal shown in FIG. 2 (b), The output state of the bird circuit 36 when the reception frequency is decreased is displayed.

A채널을 수신하고 있을 때 수신 주파수 fPA에 대응된 전압 VPA에 콘덴서(24)는 충전되어 있다. 또 주파수 검출회로(9)의 출력에는 6V와 중심으로서 수 mV의 범위에서 변화하는 전압이 발생하고 있다.When the A channel is being received, the capacitor 24 is charged to the voltage V PA corresponding to the reception frequency f PA . Moreover, the voltage which changes in the range of 6 m and several mV as the center generate | occur | produces in the output of the frequency detection circuit 9. As shown in FIG.

선국개시 스위치(71)를 ON하여 플립플롭 회로38),(39)를 각각 세트상태, 복귀상태로 하면 상술한 바와 같이 콘덴서(24)가 충전되어서 충전전압이 VPA보다 증대되고, 수신 주파수가 상승한다.When the tuning start switch 71 is turned ON and the flip-flop circuits 38 and 39 are set and returned, respectively, as described above, the capacitor 24 is charged to increase the charging voltage above the V PA and the reception frequency is increased. To rise.

수신 주파수의 근소한 상승에 의해 주파수 판별회로(9)의 출력이 5V 이하가 되기 때문에, 시미드회로(50)의 출력은 0레벨이고, 선국개시 스위치(71)를 OFF하여도 플립플롭 회로(38)는 세트상태를 유지하고 수신 주파수의 상승을 계속한다.Since the output of the frequency discriminating circuit 9 becomes 5 V or less due to the slight increase in the reception frequency, the output of the simid circuit 50 is at the zero level, even when the tuning start switch 71 is turned off. ) Remains set and the receive frequency continues to rise.

수신 주파수의 상승에 의해서 A채널의 음성신호를 수신하여 주파수 판별회로(9)의 출력이 7V 이상으로 되어서 시미드회로(50)의 출력이 1레벨로 되어도, 수평 동기 신호가 존재하지 않기 때문에 플립플롭 회로(38)는 복귀되지 않고, 따라서 세트상태를 유지하고, 수신 주파수의 상승이 다시 계속된다.Even if the output of the frequency discrimination circuit 9 becomes 7V or more and the output of the simid circuit 50 becomes one level due to the reception of the audio signal of the A channel due to the increase in the reception frequency, the horizontal synchronization signal does not exist. The flop circuit 38 does not return, and therefore remains set, and the rise of the reception frequency continues again.

B채널의 영상캐리어를 수신하기 시작하여, 비로서 낸드회로(35)에 2개의 1레벨이 입력되어 플립플롭 회로(38)가 복귀되고, 이것으로 수신 주파수가 버퍼회로(40)의 출력에 의해서 제어되게금 되고, 수신 주파수가 fPA로 안정화된다.After receiving the video carrier of the B channel, two one levels are inputted to the NAND circuit 35, and the flip-flop circuit 38 is returned, whereby the reception frequency is driven by the output of the buffer circuit 40. It is controlled to be controlled and the reception frequency is stabilized to f PA .

수신 주파수가 일단 안정화되면 주파수 판별회로(9)의 출력전압은 5V 이하로 되지 않기 때문에, 시미드회로(50)의 출력레벨은 1 그대로이고, 플립플롭 회로(38),(39)는 복귀상태가 유지된다. 또 B채널을 수신하고 있을 때 선국개시 스위치(72)를 ON하여 수신 주파수가 하강을 시작하면, 재차 영상캐리어를 수신할 때까지 수신 주파수의 감소는 계속되고, 영상캐리어를 수신하면 수신 주파수는 그 영상캐리어 주파수와 일치된다.Since the output voltage of the frequency discrimination circuit 9 does not become 5 V or less once the reception frequency is stabilized, the output level of the simid circuit 50 remains as it is, and the flip-flop circuits 38 and 39 are in the return state. Is maintained. When the channel selection start switch 72 is turned on while receiving the B channel and the reception frequency starts to decrease, the reception frequency continues to decrease until the video carrier is received again. Matched image carrier frequency.

Claims (1)

제어전압에 의해서 동조 주파수가 제어되는 전자동조 튜우너와 제어전압을 발생하는 콘덴서와, 콘덴서에 제1의 정전류를 공급하는 제1의 정전류원과, 제1의 정전류보다도 큰 치의 제2의 정전류를 제1의 정전류의 공급 방향과는 반대방향으로 콘덴서에 공급하는 제2의 정전류원과, 제2의 정전류원의 동작, 비동작을 제어하는 제어수단으로 되고, 이 제어수단이 제2정전류원을 동작, 비동작의 한 쪽의 상태로 하였을 때 콘덴서에 발생하는 제어전압을 일방향으로 변화시켜서 동조주파수를 상승시켜, 동작, 비동작의 다른 쪽의 상태일 때 제어전압을 상기 일방향과 반대방향으로 변화시켜서 동조 주파수를 감소시키게 한 선국전압 발생장치.A self-tuning tuner whose tuning frequency is controlled by the control voltage, a capacitor for generating a control voltage, a first constant current source for supplying a first constant current to the capacitor, and a second constant current with a value greater than the first constant current. And a control means for controlling the operation and non-operation of the second constant current source and the second constant current source supplied to the capacitor in a direction opposite to the supply direction of the constant current of 1, and the control means operates the second constant current source. When the non-operation is in one state, the control voltage generated in the capacitor is changed in one direction to increase the tuning frequency, and in the other state of the operation and non-operation, the control voltage is changed in the opposite direction to the one direction. Tuning voltage generator that reduces the tuning frequency.
KR7900127A 1979-01-17 1979-01-17 Channel selection voltage generator KR820000729B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR7900127A KR820000729B1 (en) 1979-01-17 1979-01-17 Channel selection voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR7900127A KR820000729B1 (en) 1979-01-17 1979-01-17 Channel selection voltage generator

Publications (1)

Publication Number Publication Date
KR820000729B1 true KR820000729B1 (en) 1982-04-30

Family

ID=19210548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR7900127A KR820000729B1 (en) 1979-01-17 1979-01-17 Channel selection voltage generator

Country Status (1)

Country Link
KR (1) KR820000729B1 (en)

Similar Documents

Publication Publication Date Title
US3821651A (en) Scanning control circuit for use in signal seeking radio receiver
EP0028100B1 (en) Tuning control apparatus for a receiver
US4115812A (en) Automatic gain control circuit
KR840001226B1 (en) Pulse generator for a horizontal defflection system
US4240115A (en) Channel selection voltage generator
US3441669A (en) Threshold control for sync separator noise protection circuit and for agc stage
KR820000729B1 (en) Channel selection voltage generator
US4194087A (en) Control circuit and FM stereo receiver using same
US3949164A (en) Television signal detecting circuit
US4047223A (en) Frequency scanning automatic phase control system
US4249089A (en) Short-term power dropout arrangement useful in a television receiver
US3889193A (en) Automatic frequency control circuit
US4999707A (en) Synchronizing signal separating circuit separating synchronizing signal from a composite video signal
US4384305A (en) Circuit arrangement for generating a synchronizable sawtooth voltage
EP0269741B1 (en) Circuit for generating vertical synchronizing pulses
EP0007914A1 (en) Manually operated tuning means
US4001715A (en) Vertical deflection circuit for television receiver set
GB1322997A (en) Circuits for producing delayed pulses
US4361908A (en) Channel search and selection system for television receiver
JPS62176271A (en) Method and circuit for outputting vertical scanning signal of television receiver with video tape recording apparatus
US4461037A (en) Automatic tuning system for television receiver
US4334174A (en) Sawtooth waveform generation for a television receiver
US4328517A (en) Channel selection apparatus for television receiver
KR850001693B1 (en) Channel bar display circuit
GB1461087A (en) Automatic tuning apparatus