KR810000401B1 - 전자시계 - Google Patents

Abstract

내용 없음.

Description

전자시계

제1도는 전자시계의 주요부분을 표시한 회로도.

제2도는 전자시계의 동작을 설명해주는 시간도표.

본 발명은 일반적으로 아날로그(analog)시간 표시 장치가 있고 또 그 바늘이 펄스구동 스태핑 모터(stepping motor)에 의해 작동되는 전자시계에 관한 것이며 특히 ±30초 이하의 판독오차를 신속히 교정하도록 만든 장치를 포함한 유형의 시계에 관한 것이다.

현재 알려져 있는 전자시계는, 고군 주파수(high-frequency) 수정 제어 시간을 토대로 즉 주파수 표준기에서 출력된 주파수를 다단계 분주기로 분할하여 생성된 저군 주파수(low-frequency)에 의해 구동되는 스태핑 모터로 진행하는 시, 분 및 초 바늘에 의해 아날로그 형태로 시간을 표시한다. 이런 유형의 현대 시계는 아주 정확하지만, 1주 내지 그 이상 계속 동작시킬 경우, 보통 ± 수초 정도시간 편차가 생긴다.

이러한 전자시계에 있어서 초침의 비교적 작은 편차를 신속히 교정할 목적으로, 스위스 연방 특허 제556,055호 및 미합중국 특허 제3,967,442호는 사용자가 접근하기 쉬운 작동 버튼(actuating button) 즉 엘리먼트(element)를 포함한 교정장치를 설명하고 있다. 이 엘리먼트를 작동시킬때 초 바늘이 적당한 위치를 취하게 된다. 이 교정장치에는 기준 카운터(reference counter)가 구성되어 있는데 이 기준 카운터는 분주기의 출력에 결합되고, 또 작동 엘리먼트에 의해 리세트(reset)시킬수가 있다. 또한 교정장치에는 동기 카운터가 구성되어 있으며, 이 카운터와 디스플레이(display)용 스태핑 모터에는 논리회로를 통해서 분주기에서 생성된 펄스가 공급되기 때문에 동기 카운터는 시간 표시 작용과 동기를 유지하게 되는 것이다. 동기 카운터의 상태는 비교 회로에서 기준 카운터의 상태와 비교되는데, 이때 편차가 있을 경우 비교회로는 논리 회로를 통해 스태핑 모터 및 동기 카운터에 인가되는 단위 시간당 펄스의 수를 조정하여 디스플레이된 시간에 있어서 필요한 교정이 이루어지게 한다.

따라서 상술한 특허에서 설명한 것과 같은 신속한 교정장치인 경우에는, 시간 디스플레이에 작은 편차가 있을 때 먼저 시계의 제로 위치(12시)에 초 바늘을 정지시키기 위해 시계의 크라운(crown)을 동작시킨후, 시계를 다시 가계하기 위해 다시 크라운을 동작시키기 이전에 기준시간 신호(라디오 또는 전화)를 청취하려고 기다리는 것이 더 이상 필요치 않다. 종래에 신속한 교정 장치를 사용한 의도는 시계의 시간 세팅을 간단히 처리할려고 하는데 있었고, 즉 이것은 어떤 부가적인 동작 즉 편법이 없이 초 디스플레이가 시간 기준신호와 자동적으로 일치되게 순간적으로 작동 엘리먼트 즉 버튼을 작동시켜 시간 기준신호를 들을 때만 필요하였다.

원칙적으로, 상술한 특허에서 설명한 교정 장치에 있어서, 기준 카운터를 리세트시킨후에, 비교회로에 의해 분주기에서 출력된 부가적인 펄스를 동기 카운터 및 디스플레이 장치에 공급하여 초읽기의 마이너스 편차를 교정시키거나, 분주기에서 출력된 펄스가 동기 카운터 및 디스플레이 장치로 전송되는 것을 억제하여 플러스편차를 교정한다.

종래에 고정장치를 구성한 의도는 ±30초 정도의 비교적 작은 오차를 바로잡는데 있었는바, 이것은 현재 사용중인 전자시계에 충분하며, 특히 수정편을 이용한 주파수 표준기(이 표준기의 한달동안의 오차 비율이 보통 이 허용 한도내에 있음)를 포함한 전자시계에 있어서 그러하다. 이와 같은 신속한 교정장치의 잇점은 사용자가 단순히 시계를 정지시키고 재 시동시킴이 없이 작동 엘리먼트를 동작시켜 기껏해야 1주일에 한번 또는 그보다 덜 필요한 교정을 행할 수 있다는 것이다.

그러나, 실제적으로 앞서 개진한 종래의 교정장치는 모든 기능이 우수하고 또 문제점이 없었던 것은 아니었다. 즉 시계를 존으로 세팅시키는 일은 부정확성을 가져왔다. 예를들어, 바늘을 세팅시킨후, 시계를 다시 가게끔 크라운을 눌렀을때, 시간 디스플레이의 기능복구가 1초정도 늦어지게 되는데, 그 이유는 스태핑 모터가 최종단 분주기에서 출력되는 다음의 초 펄스를 기다려야 하기 때문이다. 이러한 부정확성은 수정 전자시계나 다른 고정밀도의 시계에 있어서는 곤란하다.

전술한 관점에서 볼때, 본 발명의 주 목적은 ±30초 이하의 작은 오차를 신속히 교정하기 위한 전자시계용 교정장치를 제공하여, 종래의 교정장치에서 발견되었던 결점을 제거시킬 뿐만 아니라 그 잠재적인 잇점을 충분히 실현하는데 있다.

구체적으로 말해서 본 발명의 목적이란, 신속한 교정장치용 작동 엘리먼트에 동작상 결합되는 스위치이외에 시계의 시간 세팅용 크라운에 동작상 결합되는 스위치를 제공하는 데에 있다. (이들 스위치는 리세트 라인을 통해서 분주기의 최종단중 몇몇에 연결됨).

본 발명의 특징은 분주기에 결합되어 동기 카운터 및 디스플레이 장치에 펄스를 인가시켜주는 논리회로가 펄스 추이주기(pulse transfer period)를 한정하도록 기능한다는 데에 있는데, 분주기에서 출력된 펄스가 가장 긴 계속 시간을 지닌 펄스주기의 마지막 1/4동안에만 전송되게끔 이 논리회로의 입력단을 리세트 가능한 분주기의 출력단에 접속시켰으며, 또 이 논리회로에다 펄스추이 기간동안에는 분주기의 리세트 기능을 억제시키기 위한 억제수단을 구성하였다.

분주기의 최종단을 리세트시키는 것에 의해 종래의 교정장치에 내재해 있었던 결점을 미연에 방지할 수 있다. 분주기가 자동적으로 리세트되게 하는 그 자체는 교정장치가 정확하게 동작하지 못하게 하는데, 그 이유는 시계바늘을 세팅시킨후 시계를 다시 가게할때 리세트 펄스가 인가되는 바로 그 순간 뿐만 아니라 분주기의 위상각에 따들서 허위 펄스(false pulse)가 발생될 수 있기 때문에 이러한 허위펄스는 예를들어 동기 카운터와의 기준 카운터의 동기 작용 또는 동기 카운터와 디스플레이 장치간의 동기작용을 방해할수 있다.

본 발명의 장치에서는 이러한 난점들이 펄스 추이 주기(pulse transfer period)를 한정하는 디코더(decoder)로써 기능하게 구성시킨 논리회로에 의해 제거되는데. ＂펄스 추이 주기＂란 말은 전 주기의 작은 부분 즉 펄스 또는 펄스 종단부의 추이가 가능하게 되는 전 주기중 작은 세그먼트(segment)를 의미하며 이 세그먼트 내에서 분주기의 리세트작용이 억제된다. 따라서 논리회로가 전 주기의 나머지 부분에서는 일정한 간격(계속 시간이 전주기의 최소한 3/4)동안 2개의 카운터 및 디스플레이 장치로의 펄스추이를 제한시키는 작용을 한다.

결론적으로 펄스 추이가 방해되는 이러한 비교적 긴 간격동안, 허위 펄스를 발생시키는 우려없이 리세트 작용을 수행하는 것이 가능하다.

달리 표현하면, 펄스 추이가 가능한 전 주기가 (a)펄스 추이를 가능케하지만 리세트 기능을 억제시키는 인히비션(inhibition)간격 즉 펄스 추이 주기 및 (b)펄스 추이가 방해받지만 리세트 기능이 허용되는 동작 불능(disable)인히비션 간격으로 세분화된다. 분주기의 제로 리세트 기능이 억제되지 않은 동작불능 인히비션 간격은 펄스 추이주기 즉 인히비션 간격의 최소한 3배나 되어서, 필요한 어떤 유형의 동작을 수행하는데 요구되는 가능한 가장 긴 시간을 얻을 수 있다.

본 발명에 의한 교정장치의 회로 구성에 있어서, 억제되지 않은 시간간격과 인히비션 시간간격의 상대적인 계속 시간은 분주기의 펄스 추이 디코딩 논리에의 입력과 최종단을 적절히 선택하여 접속하는 것에 의해 결정된다. 동작 불능 인히비션 간격을 7/8초로 또한 인히버션 주기를 1/7초로 되게 접속부를 선택하면 바람직하다.

따라서 본 발명에 의한 신속한 고정장치가 마련된 시계의 착용자가 초 디스플레이의 마지막 변화로부터 7/8초 동안 정확한 시간 세팅에 간섭함이 없이 시계를 정지시키는 일이 가능하게 된다.

더우기, 펄스가 시간 디스플레이로 추이될 수 있는 한 분주기의 리세트 기능을 피하고 어떤 외부간섭을 배제시키기 위해서, 본 발명에 의한 교정장치는 이런 목적의 억제용 논리수단을 포함하고 있다. 이러한 억제용 논리수단은 시계바늘이 펄스 구동 스태핑 모터로 동작되는 전자시계에 특히 적합하다.

부가적으로, 본 발명에 의한 교정장치는 입력단을 분주기의 몇몇 단계의 출력단에 연결시킨 디코딩 회로를 포함하고 있는데, 이 회로는 시간 디스플레이 장치로 추이되는 펄스폭을 정확히 한정하는 기능을 한다. 이런 목적을 달성하기 위해서, 펄스 추이주기를 한정하는 기능을 지닌 디코딩 논리회로를 다 단계 분주기의 최종단 출력단에 연결시킨 반면에, 디스플레이 장치에 전송된 펄스의 폭을 한정하는 기능을 지닌 디코딩 논리회로는 다단계 분주기의 최종단 바로 앞단의 출력측에 연결하였다. 첫번째 언급한 디코딩 논리회로에 의해 시간 디스플레이 장치를 동작시키기 위한 트리거(trigger)펄스를 정확히 인입시키는 것이 가능해진 반면, 두번째 언급한 디코딩 논리회로는 아주 규칙적인 간격으로 펄스단부가 시간 디스플레이 펄스의 트레일링 에지(trailing edge)와 일치하는 펄스를 전달한다.

시계의 작동 엘리먼트를 부당하게 조작할 것을 대비한 안전책으로서, 초 가르킴을 신속하게 교정시키기 위한 작동 엘리먼트에 의해 동작되는 스위치와 시계바늘 세팅용 크라운에 의해 동작되는 스위치가 논리회로를 통해서 기준 및 동기 카운터의 리세트단자에 결합되어지기 때문에, 양 스위치의 동기 작동에 의해서만 이들 카운터가 리세트된다. 따라서 사실상 무심코 양 카운터를 제로로 세트시키는 일은 거의 불가능하다. 양 스위치를 동시에 작동시키는 세팅절차가 사실상 초기에 시계를 작동시키거나 시계 배터리를 교환할때만 필요하다.

더우기, 중요한것은 초침을 신속하게 교정시키기 위한 작동 엘리먼트의 동작이 유효시간 표시로 연계될 수 있다는 것이다. 기준 카운터 및 최종단 분주기를 리세트 시킨후에, 분주기에서 유도된 비교적 고주파수인 펄스가 또다시 리세트 단계를 동작 가능한 상태로 만드는데 이용될 수 있으면, 이러한 시간지연의 위험을 피할수가 있다. 이런 목적을 달성하기 위해서는 보통 32Hz의 펄스를 사용하면 충분하다.

불필요한 시간지연을 피하는데 바람직한 회로구성을 위해서는 최소한 1개의 플립플롭(기준 카운터를 리세트시키기 위함)과 몇단의 분주기가 필요한데, 이 플립플롭의 1입력단은 작동 엘리먼트에 의해 작동되는 스위치에 연결되고, 다른 입력단은 분주기의 32Hz 출력단에 연결된다. 이 플립 플롭은 사용자가 이것과 연합된 스위치를 작동시키기 위해 작동 엘리먼트를 동작시키면 일정상태로 세트 되고, 이 일정상태가 다음 32Hz펄스에 의해 변화된후 이 일정상태가 분주기 및 기준 카운터의 리세트로 인도된다. 이런 방식으로 리세트 단계가 계수작용을 복구하게되고, 이에 따라 새로운 출력펄스의 시작을 한정하게 된다.

이제 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

시간 표시에 있어서 ±30초를 초과하지 않고 비교적 적은 편차를 교정하기 위해 본 발명에 의한 장치를 사용한 전자시계는 아날로그 형이고, 초 바늘이 초당 1단씩 진행케하는 소형의 스테핑 모터에 의해 구동되는 가동 바늘을 포함한다. 분 및 시 바늘은 별개의 축 (arbor)위에 설치되어 있고 적절한 기어 트레인(gear train)을 통해 여느 방법으로 구동된다. 시계바늘을 세팅시키는 것은 크라운을 조작함으로써 행할 수 있다.

제1도에 도시하였듯이, 전자시계에 있어서 시간의 토대가 되는 것은 수정편(1)으로 구성된고 주파수 표준기인데, 이것은 발진회로(2)에 연결된다. 본 발명의 1실시예에서 수정편에 의해 안정화된 발진기의 출력은 32,768Hz이다.

발진기(2)에서 출력된 신호는 펄스파토 성형되어 NAND 게이트 (101)의 한 입력단에 인가된다. NAND 게이트(101)의 출력은 직렬 연결된 접점(3),(4)를 통해서 일련의 분주기 (5), (6), (7), (8)의 구성의 분주기에 인입된다.

분주기(5)는 다이나믹 모우드(dynamic mode)로 동작하는 3단계의 2진화 단계로 구성되어 종래의 분주기와 비교해서 전류 소모가 극히 작은 특징이 있다. 한편 분주기(6) (6) (8)는 스태틱(static) CMOS형인 2진화 단계들로 구성되어 있다. 이들 회로는 전부 단 1개의 칩(chip)에 통합적으로 구성되어 있다. 전자시계에 있어서는 논리회로 및 구 동단계를 포함한 모든 회로를 LSI기술에 의해 동일한 칩상에 집적화시키면 잇점이 많다.

분주기(5)에서, 발진기(2)에 결합된 NAND 게이트(101)에서 출력된 37, 768Hz의 펄스는 계수 8로 분할되어, 4096Hz 비율로 펄스를 생성한다. 이 출력펄스는 계수 4로 분할시키는 다음 분주기(6)에 인가되어 1024Hz의 펄스를 생성한다. 이 펄스는 계수 32로 분할시키는 분주기(7)에 인가, 32Hz로 된후, 계수 32로 분할시키는 최종단 분주기(8)로 인가되어 1Hz의 출력을 생성하게 된다.

분주기 (8)의 최종단 2진 분주단의 출력이 1Hz인 연유로, NOR 게이트(105)의 한 입력의 입력신호는 1Hz가 된다. 분주기(8)의 마지막 2진 분주단 앞의 분주단에서는 2Hz의 출력을 발생시키고, 이 출력은 NOR 게이트 (104)의 한 입력단에 인가되며, 이 NOR 게이트 (104)의 다른 입력단들은 분주기(8)의 해당 분주단에 연결된다. NOR 게이트(105)의 출력은 NOR 게이트(106)의 제1 입력단에 연결되는데 NOR 게이트 (106)의 제2 입력단자는 인버어터(107)를 통해서 리세트 라인 B에 연결된다.

다이나믹 분할기(5)와 스태틱 분할기(6) 사이에 NAND 게이트(102)가 삽입되어 있다. NAND 게이트 (102)의 출력은 분할기 (6)의 입력이 되는데, 이 게이트의 한 입력단은 분할기(5)의 출력에 연결된다. NAND 게이트(102)의 제2입력과 NAND 게이트(101)의 제2입력은 둘다 리세트 라인 A에 단연시촬기 때문에 분할기(5)에 의해 계수되는 펄스를 에러없이 송신할 수 있고 이에따라 분할기(6)의 제1단을 종속적으로 리세트시킬 수가 있다. 스태틱 CMOS 분주기의 분할단(7),(8) 사이에 삽입시킨 NAND 게이트(103)도 유사한 기능을 수행한다.

3개의 NORD 게이트(104), (105), (106)는 특수한 기능을 수행하는데 그 이유는 이 게이트들이 함께 디코딩 논리회로를 형성하고 또 이에 따라 펄스 트랜스퍼 (transfer) 주기가 최종 단분주기(8)의 마지막 분주단의 출력인 1Hz 주기단부(end)로 한정되기 때문이다. 더우기, 이 주기동안 분주기에서 출력된 제어펄스가 후술하는 방법으로 송신된다.

이러한 제어펄스는 규정된 계속 시간을 지닌 비교적 길 펄스는 아니지만 임계적이 아닌 계속시간을 지닌 짧은 펄스이다. 이것은 단순히 이 짧은 펄스로 구동하는 플립플롭의 상태를 변화시키기 위한 것이다. 따라서 중요한 것은 +또는 -일수 있는 제어펄스의 연부를 정확히 위치시키는 것이고 또 이것은 앞서 언급한 억제주기내에 위치해야 한다.

제1도를 참조하면, NOR게이트(104)의 출력펄스가 계속 30으로 분할되는 동기 카운터(12)의 입력단에 인가되는 반면, NOR게이트(106)의 출력펄스는 마찬가지로 계수 30으로 분할되는 기준 카운터(10)의 입력단에 인가됨을 알수 있다. 부가적으로, NOR게이트(104)의 출력펄스는 플립플롭(9)에 인가된다. 기준 카운터 (10)의 출력단에 결합시킨 카운터(11)는 그 입력펄스를 계수 2로 분할시켜서 그 출력은 기준 카운터(10)에의 입력펄스 비율을 계수 60으로 분할시킨것이 된다. 마찬가지로 동기 카운터(12)의 출력단에 결합시킨 카운터(13)는 그 입력펄스를 계수 2로 분할시켜서 그 출력은 동기카운터(12)에의 입력펄스 비율을 계수 60으로 분할시킨것이 된다.

기준 카운터(10) 및 동기 카운터에 구성된 각 분주기는 비교회로(14)에 접속시촬으며 그 출력단은 익스클루시브(EXCLUSIVE) OR게이트(108)의 한 입력단에 연결시켰다. 게이트(108)의 다른 입력단은 익스클루시브 OR 게이트(109)의 출력단에 요결시촬는데, 이 게이트(109)의 두 입력단들은 각기 카운터(11), (13)의 출력단에 연결시촬다.

스테핑 모터와 연합된 NOR 게이트(110), (111), (112) 구성의 논리 회로 그룹은 1상태의 양의 모터펄스를 초기화시키고 또 다른 상태를 변화하는 동안에 양의 모터펄스를 결정짓는 플립플롭을 구성한다. NOR 게이트(113), (114), (115) 구성의 또 다른 논리회로 그룹은 음의 모터펄스를 발생시킨다는 점을 제외하곤 동일한 기능을 수행한다. 따라서 2개의 논리 회로그룹은 스테핑 모터에 대한 제어 회로망으로 작용한다.

시계의 초바늘을 구동시키기 위한 스테핑 모터는 자계코일(20)을 포함하는데, 소위 쌍극형 모터이다. 교번하는 양 및 음의 펄스에 반응하여 이 회전모터는 펄스당 1스텝씩 진행한다. 모터코일(20)은 여느 드라이버(17), (18)를 통하여 음 및 양의 펄스를 공급받는데, 드라이버(17)는 NOR게이트(112)의 출력단에 결합시켰고 드라이버(18)는 NOR게이트(115)의 출력단에 결합시켰다.

사계내에 구성한 또 한 회로는 모터 구동 펄스의 길이를 정확히 한정시키기 위해 NOR 게이트(118)를 지닌 프로그램 가능한 디코더이다. NOR 게이트(118)는 분주기 (7)의 각 출력단에 연결시킨 다수의 입력단자를 지니고 있다. 이러한 배선상태는 플립플롭(119)을 통하여 2 그룹의 모터 구동 펄스공급용 NOR게이트 (그룹 (110내지 112및 그룹 113내지 115)를 리세트시키는 펄스 연부의 바람직한 위치에 달려있다.

이러한 펄스길이를 디코딩시키는 회로를 프로그램시키는 것은 실제 사용한 스테핑 모터의 특성에 달려 있다. 이것은 분주기(7)의 출력단과 게이트(118)의 입력단 간의 접속상태를 적절히 선택함으로서 설정할 수 있다. 실제적으로, 이러한 선택작업은 집적회로 칩을 제조하는 동안에 최종 금속 마스크 작업에 의해 가능하다.

다이나믹 CMOS 분할기의 어떤 분할단을 작동시키기 위해 주어진 동작 조건에 대해 유사한 회로 변경을 행할수가 있다. 첨부도면을 참조하면, 다이나믹 CMOS 분주기에서 분주단(5)이외에도 별도 구성된 분주기(30), (31), (32)및 (33)이 있다. 필요할때 이들 수동 분주기는 집적회로를 제작하는 동안 해당 금속 마스크를 사용하여 활성화 시킬수가 있어서 이 칩은 주파수 표준기를 지닌 사계에 관하여 사용할 수 있는데 이 주파수 표준기의 주파수는 상술한 실시예, 즉 1,048,576Hz의 수정편 안정 주파수를 사용한 주파수 표준기 등에서 주어진 32,768Hz의 수정편 주파수와는 다르다.

제1도에 표시되어 있듯이, 다른 주파수 표준기를 사용하게되면 접촉접(3), (4)에서 연결시키는 대신에, NOR 게이트(101)의 출력단과 분할기(30)(계수 2로 분할)간을 또한 분할기(31)및 (32)간을 접속시킬수가 있다. 따라서 주파수 표준기의 주파수를 1,048,576Hz로 하여 분할기(30)에서 계수 2로 나누면, 펄스 비율 출력이 524,288Hz가 되고, 그후 이 주파수를 분주기(31)에서 계수 2로 나누면 261,144Hz의 주파수를 얻을수 있게된다. 이 주파수를 분주기(32)에서 계수 3로 나누면 2,768Hz가 되고, 그후 이 주파수는 전술한 방법으로 기능하는 분할기(5)에 인입된다.

시계를 신속하게 교정하는 일은 시계 케이스에 설치된 푸시버튼이나 다른 작동 엘리먼트로 가능하고, 이들 수단은 손톱이나 볼펜등으로 동작시킬 수 있다. 이 푸시버튼은 한 스위치의 스위치 아암(21)에 기계적으로 링크되어 있으며, 이 스위치 아암은 작동시킬때 화살표 D 로 표시된 방향으로 이동하여 고정 접점과 결합, 접지점에 연결된다. 스위치 아암(21)은 평시 직류 전압원의 +측에 연결된 고정접점에 결합된다.

스위치 아암(21)은 NOR 게이트(121)의 입력단자뿐만 아니라 분주기(7)의 32Hz 출력단에 결합된 플립플롭(122)의 입력단자에 연결시켰다. NOR 게이트(121)의 출력과 플립플롭(122)의 출력은 리세트 라인 B에 그 출력단자가 연결된 NOR 게이트(123)의 입력단자에 연결시켰다. NOR 게이트(121)의 출력단에 연결된 부가적인 리세트라인 C는 동기 카운터(12)에 연결된다.

시계를 다시 가게한후 꼭1초 후에 초바늘이 그 첫 스텝을 취하게끔, 분주기를 리세트시키기 위한 수단을 구성하는 것이 물론 필요하다. 이런 목적을 위해서 제2스위치의 스위치 아암(22)을 마련하였는바, 이 스위치 아암(22)은 화살표 K의 방향으로 시계의 크라운을 뽑으면 작동하고, 이에따라 보통 접지된 접촉위치에서 전환 양의 전위를 지닌 고정접점에 결합한다. 스위치 아암(22)은 NAND 게이트(125)의 한 입력단자에 연결되는데 그 출력은 리세트라인(A)에 결합된다.

수정편(1)과 발진기(2)로 구성된 주파수 표준기는 32,678Hz의 주파수를 지닌 사인파를 발생시킨다. 이 사인파는 펄스 성형기로 작용하는 NAND 게이트(101)에 인가되어 동일 주파수의 장방형 펄스를 생성한다. 이렇게 비교적 높은 주파수에 근거한 시간 베이스용 펄스는 일련의 분할기(5), (6), (7), (8)에서 분할되어 1Hz비율의 타이밍 펄스를 발생시킨다.

NOR게이트(104), (105), (106)으로 구성된 디코딩 논리회로는 7/8초후에 초당 1스텝씩 진행하는 기준카운터(10)에의 트랜스미숀 통로를 차단한다. 그때 비교회로 (14)가 트리거되어 게이트(108)를 통해 디코딩 회로의 게이트(104)를 개방시키게 동작 동기 카운터(12)가 한 스텝씩 진행하게하고 동시에 플립플롭(9)에 신호를 전송하여 모터 제어펄스를 초기화시킨다.

방금 설명한 바와같이 동기 카운터(12)의 진행을 고려해 볼때 비교회로(14)는 동기 카운터(12)와 기준 카운터(10)간의 동시성을 감지하며, 게이트(108)에 의해 또한 게이트(104)를 통한 보충펄스가 플립플롭(9) 및 동기 카운터(12)에 전송되는 것을 억제한다.

플립플롭(9)이 세트되었을때, 이것은 스테핑 모터용 제어 회로망에 구성된 2개의 논리회로 그룹중 한회로를 세트시키게 작용한다. 즉 이들그룹은 NOR 게이트(110), (111), (112)로 구성되는 그룹 또는 NOR게이트(113), (114), (115)로 구성되는 그룹인데 그중 한 그룹은 모터코일(20)에 양의 구동펄스를 제공하고 다른 그룹은 음의 구동펄스를 제공한다.

스테핑 모터를 ＂오프＂시키는 기능을 지닌 펄스연부는 필연적으로 최종단 분할기 (8)에서 유도된 1Hz펄스주기의 마지막 1/8내에 위치해야 한다. 모터를 ＂오프＂시키는 펄스연부의 시간에 있어서 위치를 식별하게 되는 정확도는 극히 중요하다.

이미 기술하였듯이 2개의 논리회로그룹(110), (111), (112) 및 (113), (114), (115)를 리세트시키기 위한 펄스는 분할기(7)에서 유도된다. 이 분할기(7)에의 입력펄스는 1024Hz인데 이 펄스는 리세트 펄스연부의 시간위치 설정을 위한 높은 분해도(resolution rate)를 제공한다. 분할기(7)와 이 분할기에 결합된 게이트(118)간의 접속상태는 모터구동 펄스의 전 계속시간이 4,888ms가 되게 선정할 수 있으며, 이 계속시간은 모터펄스 논리회로 그룹의 세팅 및 리세팅 동작간의 간격에 의해 결정된다.

따라서 모터 구동코일(20)은 이 코일과 연합된 드라이버(17) (18)를 통해 짧은 +또는 -의 구동펄스를 받는다. 드라이버(17), (18)은 구동펄스간의 간격에서 모터코일(20)회로를 단락시키는 기능을 행한다. 이로인해 스테핑 모터의 동작기능이 개선된다.

우리는 이제 시계가 몇초 정도(0-29초) 늦으리라고 추측할 것이다. 이 상대를 교정하기 위해서, 시계 착용자는 화살표 D로 표시된 방향으로 푸시버튼을 동작시켜 제1스위치의 스위치아암(21)을 접지접으로 연결시켜, 플립플롭(122)이 리세트라인 B 를 경유 분할기(8) 및 기준 카운터(10)에 전송되는 짧은 리세트 펄스를 생성케 한다. 분할기(7)에 출력되는 다음 32Hz펄스는 분할기 (8) 및 또 이 분할기(8)에 결합시킨 기준 카운터 (10)를 다시 가게한다.

이때 비교회로(14)는, 시계가 느리게가는 연유로 기준 카운터(10)의 상태가 동기 카운터(12)의 상태보다 더 높음을 감지한다. 게이트(108), (104)를 통해서 비교회로(14)가 다시 동기 카운터(12) 및 비교 카운터(10)간의 동시성 상태를 감지하는 시간까지 모터가 초당 2개의 펄스를 받도록 디코딩 작용이 영향을 받는다.

한편 시계가 몇초만큼 빨라지면 스위치 아암(21)은 푸시버튼에 의해 작동되어 이때 비교회로(14)는 분할기(8) 및 이에 결합된 기준 카운터(10)를 리세트시키고 재시동시킨 후에 동기 카운터(12)에 과익 카운트가 있음을 감지할 것이다. 결과적으로 게이트(104)는 동시성 상태가 2개의 카운터(10), (12)간에 존재할때까지 억제될 것이다. 이 인히비션 주기동안 아무런 모터 구동펄스가 플립플롭(9)에 이르지 않게 된다.

시계 사용자가 시 및 분시간을 세트시키기 위해 시계의 동작을 홀드시켰다가 그후 다시 시동할 것이라는 것을 생각할 수 있다. 이 기능은 화살표 K로 표시된 방향으로 최대한도까지 크라운을 뽑아 제2스위치의 스위치 아암(22)이 +전위의 전압이 걸린 고정접점과 결합하게하여 분할기(6), (7), (8)를 리세트시키는 기능을 하는 리세트라인 A상의 전위를 변화시킴으로서 가능하다.

그러나 이렇게 분할기를 리세트시키는 기능은 디코딩 논리게이트(104), (105), (106)에 의해 정해지는 1/8초의 인히비션 간겨동안에는 가능하지 못하다. 더우기, 펄스 트랜스퍼 주기동안에 리세트 기능을 억제 시키기 위한 수단이 구성되어 있는데, 이러한 억제기능은 NOR 게이트(127) 플립플롭 (128) 및 NAND게이트(125)에 의해 가능하다.

이러한 안전대책이 없으면 어떤 상태하에서 모터 구동펄스가 전송되는 순간에 스위치 아암(22)을 작동시킴으로서 동기 카운터(12)를 작동시킬 수가 있다. 그러나 플립플롭에서 출력된 모터 구동펄스는 동기 카운터(12) 및 초바늘간의 동기 손실에 이르는 동작을 모터가 더이상 수행할 수 없을정도로 짧아질수도 있다. 크라운을 누름으로서 스위치 아암(22)를 리세트시켜 이것이 다시 접지 전위점으로 연결되게 하고, 이에따라 다음 1Hz출력펄스의 형성을 위한 사이클을 시동한다.

시계를 처음 작동시키고자 할때나 배터리를 교환하고자 할때 등과 같이 시계바늘을 세트시킬 필요가 있을때 특정한 문제점이 야기된다. 이런 상태에서는 고정회로의 분주기 및 2개의 카운터가 제대로 세트되어야 한다. 이러한 동작을 피하기 위해서는 시계바늘을 세팅시키기 위한 위치까지 크라운을 뽑을때 스위치 아암(21), (22)을 동시에 작동시키기 위해 고정장치용 푸시버튼을 꼭 동시에 작동시켜야 한다.

시계바늘을 세트시키기 위해 크라운을 뽑을때 초바늘에 주의를 가지면서 ＂0＂ (12시)에 맞추도록 한다. 이것은 긴요한데 그 이유는 이렇게 하지 않을경우 시계를 다시 가게한후 초바늘과 동기 카운터(12)간에 아무런 트랙킹(tracking)이 없게되기 때문이다. 시간 기준신호의 제로 크로싱(zero crossing)동안에 크라운을 밀어넣느냐 않느냐에 따라서 고정장치를 추가적으로 작동시킬 필요가 없거나 또는 후속하는 시간 기준신호의 제로 크로싱점에서 작동되어야 한다.

근본적으로 본 발명은 그 응용에 있어서 아날로그 디스플레이 바늘을 지닌 시계에 국한되는 것이 아니고 디지탈 디스플레이 기능을 지닌 시계에도 응용할 수 있는데, 이 경우에는 분 및 초카운터가 동기 카운터(12) 및 그 부가적인 카운터(13)에 가해져야 한다. 더우기 적절한 논리 및 필요하면 체배수단이 이들 카운터 및 디지탈 디스플레이 수단간에 삽입되어야 한다.

제2도를 참조하면 시간도표 Ⅰ Ⅱ 및 Ⅲ은 어떻게 모타 구동펄스가 그 길이에 관하여 위치하고 정확하게 한정되는가를 보여준다.

다이어그램 Ⅰ은 트리거 펄스를 보여주고, 또한 모터 구동펄스의 시작이 트레일링 에지(trailing edge)에 의해 트리거되는 펄스를 보여주고 있다. 트리거 펄스는 리세트 펄스는 리세트 작용이 일어나는 비억제 시간간격이 끝날때까지 시작할 수 없다. 앞서서 상술하였듯이, 다이어그램 Ⅲ에 예시한 것과 같은 억제간격의 길이는 디코딩 논리를 구성하는 게이트(104), (105)에서 합성된 분할기(8)에서 출현한 상이한 주파수의 해당 대칭성 펄스에 의해 결정된다. 제2도에 표시한 실시예서서, 인히비션 시간간격의 계속시간은 1/8초 플러스 모터 구동펄스의 계속시간인 반면, 비억제된 시간간격의 계속시간은 7/8초이다.

모터를 리세트시키는 기능을 하는 ＂턴 오프＂제어펄스의 위치점은 다이어그램 Ⅱ에 표시되어 있다. 플립플롭(119)에서 출력된 다음 ＂턴 오프＂펄스는 트리거 펄스의 트레일링 에지에 후속하여 발생 모터 구동펄스와 동시에 억제간격을 종료시킨다는 사실을 다이어그램 Ⅲ을 통해 알수 있다. 다이어그램 Ⅲ은 또한 모터 구동펄스의 극성이 교번함을 보여주고 있으며, 모터 구동펄스의 계속시간은 예시 목적상 과장되게 표현했다.

이제까지 본 발명에 의한 전자시계를 1실시예를 중심으로 설명하였지만 본 발명의 본질적인 개념을 벗어남이 없이 많은 회로변경을 행할수 있음을 알수 있다.

Claims (1)

1. 전자시계 특히 펄스동작 스테핑 모터에 의해 구동되는 바늘을 갖는 시계로서 정확한 주파수 표준기와 주파수 표준기에서 인입된 펄스신호를 분주시키기 위한 분주기와 초표시의 편차가 비교적 작을때 편차교정을 신속히 행하기 위해 시계사용자가 접근하기 쉬운 작동장치에 의해 동작되는 디바이스를 포함하고, 상기 디바이스는 상술한 작동장치에 의해 리세트될 수 있으며 분주기에 의해 입력신호가 공급되는 기준 카운터와 분주기에 의해 논리회로를 통한 표시작용과 동기적으로 구동되는 동기 카운터와, 상기 동기 카운터의 상태와 기준 카운터의 상태를 비교하여 차이가 검출되었을때 표시시간을 교정하기 위해 논리회로를 통해 등기 카운터와 시간표시장치로 단위시간동안 인가되는 펄스의 수를 조정하기 위해 상기 2개의 카운터에 연결된 비교기를 포함하고, 시간세팅 기관의 접점장치 뿐만 아니라 교정장치를 신속히 구동시키기 위한 접점장치가 리세트 라인을 통해 분주기의 마지막 몇개의 단에 연결된 특징이 있고, 상기 논리회로로 구성된 펄스트랜스퍼 주기 디코딩논리의 입력단이 리세트 가능한 분주기의 출력단에 연결된 특징이 있으며, 분주기에서 상기 2개의 카운터로 펄스 즉 조정펄스의 에지부분의 트랜스미숀이 단지 분주기에서 출력된 펄스신호 주기의 가장 긴 저속기간의 마지막 1/4동안 행해지는 특징이 있어, 상기 디코딩 논리에 의해 결정되는 임펄스 트랜스퍼 주기동안에 분주기의 리세트 기능을 억제시키기 위한 인히비션 장치가 마련된 특징을 지닌 전자시계.

Images