KR20240107768A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR20240107768A KR20240107768A KR1020220190718A KR20220190718A KR20240107768A KR 20240107768 A KR20240107768 A KR 20240107768A KR 1020220190718 A KR1020220190718 A KR 1020220190718A KR 20220190718 A KR20220190718 A KR 20220190718A KR 20240107768 A KR20240107768 A KR 20240107768A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate electrode
- tft
- light
- node
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 18
- 101150037603 cst-1 gene Proteins 0.000 description 17
- 230000004044 response Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000005070 sampling Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 명세서의 일 실시예에 따른 표시장치는, 발광소자; 데이터전압이 충전되는 캐패시터; 고전위전원이 인가되는 제1 전극, 상기 발광소자에 연결되는 제2 전극, 상기 데이터전압 충전을 위한 전원이 인가되는 제1 게이트전극 및 상기 캐패시터에 저장된 상기 데이터전압이 인가되는 제2 게이트전극을 포함하고, 상기 제2 게이트전극으로 입력되는 상기 데이터전압에 따라 상기 발광소자에 인가되는 전류를 제어하는 구동TFT; 비발광기간에 온되어 상기 제1 게이트전극과 상기 캐패시터를 연결하는 제1 스위칭TFT; 발광기간에 온되어 상기 제1 게이트전극과 상기 고전위전원을 연결하는 제2 스위칭TFT; 및 발광기간에 온 되어 상기 캐패시터와 상기 비발광기간에 상기 캐패시터와 상기 제1 게이트전극을 연결하는 제3 스위칭TFT;를 포함한다.A display device according to an embodiment of the present specification includes a light emitting device; A capacitor charged with a data voltage; A first electrode to which high potential power is applied, a second electrode connected to the light emitting device, a first gate electrode to which power for charging the data voltage is applied, and a second gate electrode to which the data voltage stored in the capacitor is applied. a driving TFT that includes and controls a current applied to the light emitting device according to the data voltage input to the second gate electrode; a first switching TFT that is turned on during a non-emission period and connects the first gate electrode and the capacitor; a second switching TFT that is turned on during the light emission period and connects the first gate electrode and the high potential power supply; and a third switching TFT that is turned on during the light-emitting period and connects the capacitor to the first gate electrode during the non-light-emitting period.
Description
본 명세서는 표시장치에 관한 것이다.This specification relates to a display device.
최근 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 명암비, 발광효율, 휘도 및 시야각 등이 양호하다는 장점이 있다.Organic light emitting displays, which have recently been in the spotlight as display devices, have the advantage of fast response speed, good contrast ratio, luminous efficiency, brightness, and viewing angle by using organic light emitting diodes (OLEDs: Organic Light Emitting Diodes) that emit light on their own.
이러한 유기발광표시장치는 유기발광다이오드(OLED)와 이를 구동하는 구동 트랜지스터를 포함하는 서브 픽셀을 매트릭스 형태로 배열하고, 영상 데이터의 계조에 따라 각 서브 픽셀들의 밝기를 제어하여 영상을 표시할 수 있다. 각 서브 픽셀은 구동 트랜지스터를 이용하여 유기발광다이오드(OLED)에 흐르는 전류량을 제어함으로써 밝기를 제어할 수 있다.This organic light emitting display device arranges subpixels including organic light emitting diodes (OLEDs) and driving transistors that drive them in a matrix form, and can display images by controlling the brightness of each subpixel according to the gradation of image data. . The brightness of each subpixel can be controlled by controlling the amount of current flowing through the organic light-emitting diode (OLED) using a driving transistor.
그런데, 구동 트랜지스터는 공정 편차, 구동시간 경과에 따른 게이트-바이어스 스트레스 등의 이유로 문턱전압이 변동되어 화질이 저하되는 문제점이 있다.However, the driving transistor has a problem in that its threshold voltage fluctuates due to process deviation, gate-bias stress over driving time, etc., thereby deteriorating image quality.
본 명세서에 개시된 실시예는 전술한 문제점을 해결하기 위한 것으로서, 구동 트랜지스터의 문턱전압 변동으로 인한 화질 저하 현상을 개선할 수 있는 표시장치를 제공한다.Embodiments disclosed in this specification are intended to solve the above-described problems and provide a display device that can improve image quality degradation caused by changes in the threshold voltage of a driving transistor.
본 명세서의 실시예에 따른 표시장치는, 발광소자; 데이터전압이 충전되는 캐패시터; 고전위전원이 인가되는 제1 전극, 상기 발광소자에 연결되는 제2 전극, 상기 데이터전압 충전을 위한 전원이 인가되는 제1 게이트전극 및 상기 캐패시터에 저장된 상기 데이터전압이 인가되는 제2 게이트전극을 포함하고, 상기 제2 게이트전극으로 입력되는 상기 데이터전압에 따라 상기 발광소자에 인가되는 전류를 제어하는 구동TFT; 비발광기간에 온되어 상기 제1 게이트전극과 상기 캐패시터를 연결하는 제1 스위칭TFT; 발광기간에 온되어 상기 제1 게이트전극과 상기 고전위전원을 연결하는 제2 스위칭TFT; 및 발광기간에 온 되어 상기 캐패시터와 상기 비발광기간에 상기 캐패시터와 상기 제1 게이트전극을 연결하는 제3 스위칭TFT;를 포함한다.A display device according to an embodiment of the present specification includes a light emitting device; A capacitor charged with a data voltage; A first electrode to which high potential power is applied, a second electrode connected to the light emitting device, a first gate electrode to which power for charging the data voltage is applied, and a second gate electrode to which the data voltage stored in the capacitor is applied. a driving TFT that includes and controls a current applied to the light emitting device according to the data voltage input to the second gate electrode; a first switching TFT that is turned on during a non-emission period and connects the first gate electrode and the capacitor; a second switching TFT that is turned on during the light emission period and connects the first gate electrode and the high potential power supply; and a third switching TFT that is turned on during the light-emitting period and connects the capacitor to the first gate electrode during the non-light-emitting period.
상기 표시장치는, 온 레벨의 발광신호를 입력받아 상기 고전위전원을 상기 구동TFT의 상기 제1 전극에 인가하는 제1 발광TFT; 상기 온 레벨의 발광신호를 입력받아 상기 구동TFT의 상기 제2 전극을 상기 발광 소자에 연결하는 제2 발광TFT;를 더 포함할 수 있다.The display device includes a first light-emitting TFT that receives an on-level light-emitting signal and applies the high-potential power to the first electrode of the driving TFT; It may further include a second light-emitting TFT that receives the on-level light-emitting signal and connects the second electrode of the driving TFT to the light-emitting element.
상기 제1 스위칭TFT, 제2 스위칭TFT, 제 3스위칭TFT는, 상기 온 레벨의 발광신호 및 오프 레벨의 발광신호를 입력받아 온오프 동작할 수 있다.The first switching TFT, second switching TFT, and third switching TFT may be turned on and off by receiving the on-level light emission signal and the off-level light emission signal.
상기 제1 스위칭TFT는, 발광신호가 입력되는 게이트전극, 상기 캐패시터와 연결되는 제1 전극 및 상기 구동TFT의 상기 제1 게이트전극과 연결되는 제2 전극을 포함하고, 상기 게이트전극에 오프 레벨 발광신호가 입력되면 턴온될 수 있다.The first switching TFT includes a gate electrode through which a light emitting signal is input, a first electrode connected to the capacitor, and a second electrode connected to the first gate electrode of the driving TFT, and emits off-level light at the gate electrode. It can be turned on when a signal is input.
상기 제2 스위칭TFT는, 발광신호가 입력되는 게이트전극, 상기 고전위전원에 연결되는 제1 전극 및 상기 구동TFT의 상기 제1 게이트전극과 연결되는 제2 전극을 포함하고, 상기 게이트전극에 상기 온 레벨 발광신호가 입력되면 턴온될 수 있다.The second switching TFT includes a gate electrode through which a light emitting signal is input, a first electrode connected to the high potential power supply, and a second electrode connected to the first gate electrode of the driving TFT, and the gate electrode is connected to the first electrode of the driving TFT. It can be turned on when an on-level light emitting signal is input.
상기 제3 스위칭TFT는, 발광신호가 입력되는 게이트전극, 상기 캐패시터에 연결되는 제1 전극 및 상기 구동TFT의 상기 제2 게이트전극과 연결되는 제2 전극을 포함하고, 상기 게이트전극에 상기 온 레벨 발광신호가 입력되면 턴온될 수 있다.The third switching TFT includes a gate electrode through which a light emitting signal is input, a first electrode connected to the capacitor, and a second electrode connected to the second gate electrode of the driving TFT, and the on level is connected to the gate electrode. It can be turned on when a light emitting signal is input.
상기 구동TFT의 상기 제2 게이트전극은 하부보호금속(BSM: Bottom Shield Metal)을 포함할 수 있다.The second gate electrode of the driving TFT may include bottom shield metal (BSM).
상기 구동TFT의 상기 제1 게이트전극은 탑 게이트(Top Gate)에 연결된 전극이고 상기 제2 게이트전극은 바텀 게이트(Bottom Gate)에 연결된 전극일 수 있다.The first gate electrode of the driving TFT may be an electrode connected to a top gate, and the second gate electrode may be an electrode connected to a bottom gate.
상기 표시장치는, 상기 구동TFT의 상기 제1 전극에 상기 데이터전압을 인가하는 제4 스위칭 TFT를 더 포함할 수 있다.The display device may further include a fourth switching TFT that applies the data voltage to the first electrode of the driving TFT.
상기 표시장치는, 상기 구동TFT의 상기 제1 게이트전극과 상기 구동TFT의 드레인전극을 연결하는 제5 스위칭TFT를 더 포함할 수 있다.The display device may further include a fifth switching TFT connecting the first gate electrode of the driving TFT and the drain electrode of the driving TFT.
상기 캐패시터는, 일 전극이 상기 고전위전압에 연결되고 타 전극이 캐패시터 노드에 연결된 제1 캐패시터; 및 일 전극이 상기 캐패시터 노드에 연결되고 타 전극이 상기 제1 스위칭TFT에 연결된 제2 캐패시터를 포함하고, 상기 캐패시터 노드에 상기 고전위전압을 연결하거나 해제하는 스위치를 더 포함할 수 있다.The capacitor includes: a first capacitor with one electrode connected to the high potential voltage and the other electrode connected to a capacitor node; and a second capacitor with one electrode connected to the capacitor node and the other electrode connected to the first switching TFT, and may further include a switch for connecting or disconnecting the high potential voltage to the capacitor node.
본 명세서의 다른 실시예에 따른 표시장치는, 발광소자; 제1 노드에 연결된 제1 전극, 제3 노드에 연결된 제2 전극, 제2 노드에 연결된 제1 게이트전극 및 상기 캐패시터에 저장된 상기 데이터전압이 인가되는 제2 게이트전극을 포함하는 구동TFT; 발광신호가 입력되는 게이트전극, 고전위전압에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 발광TFT; 상기 발광신호가 입력되는 게이트전극, 상기 제3 노드에 연결된 제1 전극 및 상기 발광소자와 연결된 제2 전극을 포함하는 제2 발광TFT; 제4 노드에 연결된 제1 전극 및 제5 노드에 연결된 제2 전극을 포함하는 캐패시터; 상기 발광신호가 입력되는 게이트전극, 상기 제4 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하고, 상기 발광신호가 오프레벨로 입력될 때 턴온되는 제1 TFT; 상기 발광신호가 입력되는 게이트전극, 상기 제5 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하고, 상기 발광신호가 온레벨로 입력될 때 턴온되는 제2 TFT; 및 상기 발광신호가 입력되는 게이트전극, 상기 제4 노드에 연결된 제1 전극 및 상기 구동TFT의 상기 제2 게이트전극에 연결된 제2 전극을 포함하고, 상기 발광신호가 온레벨로 입력될 때 턴온되는 제3 TFT;를 포함한다.A display device according to another embodiment of the present specification includes a light emitting device; a driving TFT including a first electrode connected to a first node, a second electrode connected to a third node, a first gate electrode connected to the second node, and a second gate electrode to which the data voltage stored in the capacitor is applied; A first light-emitting TFT including a gate electrode through which a light-emitting signal is input, a first electrode connected to a high potential voltage, and a second electrode connected to the first node; a second light-emitting TFT including a gate electrode through which the light-emitting signal is input, a first electrode connected to the third node, and a second electrode connected to the light-emitting device; A capacitor including a first electrode connected to a fourth node and a second electrode connected to a fifth node; a first TFT including a gate electrode through which the light emitting signal is input, a first electrode connected to the fourth node, and a second electrode connected to the second node, and turned on when the light emitting signal is input at an off-level; a second TFT including a gate electrode through which the light emitting signal is input, a first electrode connected to the fifth node, and a second electrode connected to the second node, and turned on when the light emitting signal is input at an on level; and a gate electrode through which the light emitting signal is input, a first electrode connected to the fourth node, and a second electrode connected to the second gate electrode of the driving TFT, which is turned on when the light emitting signal is input at an on level. It includes a third TFT;
상기 구동TFT의 상기 제2 게이트전극은 하부보호금속(BSM: Bottom Shield Metal)을 포함할 수 있다.The second gate electrode of the driving TFT may include bottom shield metal (BSM).
상기 구동TFT의 상기 제1 게이트전극은 탑 게이트(Top Gate)에 연결된 전극이고 상기 제2 게이트전극은 바텀 게이트(Bottom Gate)에 연결된 전극일 수 있다.The first gate electrode of the driving TFT may be an electrode connected to a top gate, and the second gate electrode may be an electrode connected to a bottom gate.
본 명세서의 실시예는 다음과 같은 효과가 있다.The embodiments of this specification have the following effects.
본 명세서의 실시예는, 서브 픽셀의 구동 구간에 따라 구동 트랜지스터의 동작 모드를 변경하여 구동 트랜지스터의 문턱전압의 변동에 따른 화질 불량 현상을 감소시킬 수 있다.Embodiments of the present specification can reduce image quality defects due to variations in the threshold voltage of the driving transistor by changing the operation mode of the driving transistor according to the driving section of the subpixel.
본 명세서의 실시예는, 두 개의 게이트노드를 포함하는 4 단자 트랜지스터를 구동 트랜지스터로 적용하고, 서브 픽셀의 구동 구간에 따라 화질 불량 현상을 감소시키는 데에 유리한 게이트를 선택하여 구동 트랜지스터를 동작시킴으로써 화질 불량 현상을 감소시킬 수 있다. The embodiment of the present specification applies a four-terminal transistor including two gate nodes as a driving transistor, and operates the driving transistor by selecting a gate that is advantageous for reducing image quality defects depending on the driving section of the subpixel, thereby improving image quality. Defects can be reduced.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present specification are not limited to the contents exemplified above, and further various effects are included within the present specification.
도 1은 표시장치의 개략적인 블록도이다.
도 2는 표시장치에 포함된 서브 픽셀의 개략적인 구성도이다.
도 3은 4 단자 TFT의 구조를 도시한 도면이다.
도 4는 도 3의 TFT의 동작 특성을 나타낸 도면이다.
도 5는 본 명세서의 제1 실시예에 따른 서브 픽셀의 회로도이다.
도 6은 본 명세서의 제1 실시예에 따른 서브 픽셀의 구동 파형도이다.
도 7 내지 도 10은 본 명세서의 제1 실시예에 따른 서브 픽셀의 제1 내지 제4 기간에서의 구동 방법을 보여주는 도면이다.
도 11은 본 명세서의 제2 실시예에 따른 서브 픽셀의 회로도이다.
도 12는 본 명세서의 제2 실시예에 따른 서브 픽셀의 구동 시, 게이트 및 소스 전압의 변화를 도시한 파형도이다.1 is a schematic block diagram of a display device.
Figure 2 is a schematic configuration diagram of a subpixel included in a display device.
Figure 3 is a diagram showing the structure of a 4-terminal TFT.
FIG. 4 is a diagram showing the operating characteristics of the TFT of FIG. 3.
Figure 5 is a circuit diagram of a subpixel according to the first embodiment of the present specification.
Figure 6 is a driving waveform diagram of a subpixel according to the first embodiment of the present specification.
7 to 10 are diagrams showing a method of driving a subpixel in first to fourth periods according to the first embodiment of the present specification.
11 is a circuit diagram of a subpixel according to a second embodiment of the present specification.
FIG. 12 is a waveform diagram showing changes in gate and source voltages when driving a subpixel according to the second embodiment of the present specification.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 실시예들은 단지 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. The advantages and features of the present specification and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below and will be implemented in various different forms, and the present embodiments are merely intended to complete the disclosure of the present specification, and are not limited to the embodiments disclosed below, and the present specification is not limited to the embodiments disclosed below. It is provided to fully inform those who have the scope of the invention.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiments of the present specification are illustrative, and the present specification is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. When 'includes', 'has', 'consists of', etc. mentioned in the specification are used, other parts may be added unless '~ only' is used. In cases where a component is expressed in the singular, the plural is included unless specifically stated otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of a positional relationship, for example, if the positional relationship between two parts is described as 'on top', 'on top', 'at the bottom', 'next to ~', 'right next to' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.First, second, etc. may be used to describe various components, but these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the technical idea of the present specification.
아울러, 이하에서 설명되는 표시장치의 픽셀 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다. In addition, the pixel circuit of the display device described below may include a plurality of transistors. Transistors can be implemented as Oxide TFT (Thin Film Transistor) containing an oxide semiconductor, LTPS TFT containing Low Temperature Poly Silicon (LTPS), etc. Each of the transistors may be implemented as a p-channel TFT or n-channel TFT.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.A transistor is a three-electrode device including a gate, source, and drain. The source is an electrode that supplies carriers to the transistor. Within the transistor, carriers begin to flow from the source. The drain is the electrode through which carriers exit the transistor. In a transistor, the flow of carriers flows from the source to the drain. In the case of an n-channel transistor, because the carriers are electrons, the source voltage has a lower voltage than the drain voltage so that electrons can flow from the source to the drain. In an n-channel transistor, the direction of current flows from the drain to the source. In the case of a p-channel transistor (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage to allow holes to flow from the source to the drain. In a p-channel transistor, current flows from the source to the drain because holes flow from the source to the drain. It should be noted that the source and drain of a transistor are not fixed. For example, the source and drain may change depending on the applied voltage. Therefore, the invention is not limited by the source and drain of the transistor. In the following description, the source and drain of the transistor will be referred to as first and second electrodes.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터는 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터는 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.The gate signal swings between Gate On Voltage and Gate Off Voltage. The gate-on voltage is set to a voltage higher than the threshold voltage of the transistor, and the gate-off voltage is set to a voltage lower than the threshold voltage of the transistor. The transistor is turned on in response to the gate-on voltage, while the transistor is turned-off in response to the gate-off voltage. For an n-channel transistor, the gate-on voltage may be a gate high voltage (Gate High Voltage, VGH), and the gate-off voltage may be a gate low voltage (VGL). The gate-on voltage of the p-channel transistor may be the gate low voltage (VGL), and the gate-off voltage may be the gate high voltage (VGH).
전계 발광 표시장치의 픽셀들 각각은 발광 소자와, 게이트-소스 사이 전압에 따라 픽셀 전류를 생성하여 발광 소자를 구동시키는 구동 소자를 포함한다. 발광 소자는 애노드 전극, 캐소드 전극 및 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL), 전자 주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자에 픽셀 전류가 흐를 때 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 방출할 수 있다.Each pixel of the electroluminescence display device includes a light emitting element and a driving element that drives the light emitting element by generating a pixel current according to a gate-source voltage. The light emitting device includes an anode electrode, a cathode electrode, and an organic compound layer formed between these electrodes. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer. EIL), etc. may be included, but are not limited thereto. When a pixel current flows through a light emitting device, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) move to the light emitting layer (EML), forming excitons, and as a result, the light emitting layer (EML) emits visible light. can do.
최근 전계 발광 표시장치의 픽셀 회로에 포함된 일부 트랜지스터를 산화물 트랜지스터로 구현하는 시도가 늘고 있다. 산화물 트랜지스터는 반도체 물질로 폴리 실리콘 대신 산화물(Oxide), 즉 In(인듐), Ga(갈륨), Zn(아연), O(산소)를 결합한 IGZO라는 산화물이 사용된다.Recently, there has been an increasing number of attempts to implement some transistors included in the pixel circuit of electroluminescence displays as oxide transistors. Oxide transistors are semiconductor materials that use oxide instead of polysilicon, that is, IGZO, which combines In (indium), Ga (gallium), Zn (zinc), and O (oxygen).
산화물 트랜지스터는, 저온 폴리 실리콘(Low Temperature Poli Silicon, 이하 LTPS라 함) 트랜지스터에 비해 전자 이동도가 낮지만 비정질 실리콘 트랜지스터에 비해서는 전자 이동도가 10배 이상 높고, 제조 비용 관점에서는 비정질 실리콘 트랜지스터보다는 높지만 저온 폴리 실리콘 트랜지스터보다는 훨씬 낮은 장점이 있다. 또한, 산화물 트랜지스터의 제조 공정이 비정질 실리콘 트랜지스터의 것과 비슷하여 기존 설비를 활용할 수 있어서 효율적인 장점이 있다. 특히, 산화물 트랜지스터는 오프 전류가 낮기 때문에, 트랜지스터의 오프 기간이 상대적으로 긴 저속 구동 시 구동 안정성과 신뢰성이 높은 장점도 있다. 따라서, 고해상도와 저전력 구동이 필요한 대형 액정 표시장치나 저온 폴리 실리콘 공정으로 화면 크기를 대응할 수 없는 OLED TV에 산화물 트랜지스터가 채용될 수 있다.Oxide transistors have lower electron mobility than low temperature polysilicon (LTPS) transistors, but have more than 10 times higher electron mobility than amorphous silicon transistors, and from a manufacturing cost perspective, they are cheaper than amorphous silicon transistors. Although it is high, it has the advantage of being much lower than low temperature polysilicon transistors. In addition, the manufacturing process of oxide transistors is similar to that of amorphous silicon transistors, so existing facilities can be utilized, which has the advantage of being efficient. In particular, oxide transistors have a low off-current, so they have the advantage of high driving stability and reliability when driven at low speeds where the off period of the transistor is relatively long. Therefore, oxide transistors can be used in large liquid crystal displays that require high-resolution and low-power operation, or in OLED TVs that cannot accommodate the screen size with a low-temperature polysilicon process.
본 실시예에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등으로 구현될 수 있다. 그러나 이하에서는 설명의 편의를 위해 무기 발광다이오드 또는 유기 발광다이오드를 기반으로 빛을 직접 발광하는 표시장치를 일례로 한다.The display device according to this embodiment can be implemented as a television, video player, personal computer (PC), home theater, automobile electric device, smartphone, etc., but is not limited thereto. The display device according to the present invention may be implemented as a light emitting display device (LED), a quantum dot display device (QDD), a liquid crystal display device (LCD), etc. However, hereinafter, for convenience of explanation, a display device that directly emits light based on an inorganic light-emitting diode or an organic light-emitting diode is taken as an example.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Like reference numerals refer to substantially like elements throughout the specification. Hereinafter, embodiments of the present specification will be described in detail with reference to the attached drawings. In the following description, if it is determined that a detailed description of a known function or configuration related to the present specification may unnecessarily obscure the gist of the present specification, the detailed description will be omitted.
도 1은 표시장치의 구성을 개략적으로 나타낸 블록도이다. 1 is a block diagram schematically showing the configuration of a display device.
도 1을 참조하면, 표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.Referring to FIG. 1, the display device may include an image supply unit 110, a timing control unit 120, a scan driver 130, a data driver 140, a display panel 150, and a power supply unit 180. .
영상 공급부(110)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.The image supply unit 110 may output various driving signals in addition to image data signals supplied from the outside or image data signals stored in internal memory. The image supply unit 110 may supply data signals and various driving signals to the timing control unit 120.
타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.The timing control unit 120 includes a gate timing control signal (GDC) for controlling the operation timing of the scan driver 130, a data timing control signal (DDC) for controlling the operation timing of the data driver 140, and various synchronization signals ( The vertical synchronization signal (Vsync) and the horizontal synchronization signal (Hsync) can be output. The timing control unit 120 may supply the data signal DATA supplied from the image supply unit 110 together with the data timing control signal DDC to the data driver 140. The timing control unit 120 may be formed in the form of an integrated circuit (IC) and mounted on a printed circuit board, but is not limited to this.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀(SP)들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.The data driver 140 samples and latches the data signal (DATA) in response to the data timing control signal (DDC) supplied from the timing control unit 120 and converts the digital data signal into analog data based on the gamma reference voltage. It can be converted to voltage and output. The data driver 140 may supply a data voltage to the subpixels SP included in the display panel 150 through the data lines DL1 to DLn. The data driver 140 may be formed in the form of an IC and mounted on the display panel 150 or on a printed circuit board, but is not limited thereto.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호와 발광신호를 출력할 수 있다. 스캔 구동부(130)는 게이트라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀(SP)들에 적어도 하나의 스캔신호와 발광신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있다.The scan driver 130 may output a scan signal and a light emission signal in response to a gate timing control signal (GDC) supplied from the timing control unit 120. The scan driver 130 may supply at least one scan signal and a light emission signal to the subpixels SP included in the display panel 150 through the gate lines GL1 to GLm. The scan driver 130 may be formed in the form of an IC or directly on the display panel 150 using a gate in panel method.
전원 공급부(180)는 타이밍 제어부(120)의 제어에 따라 외부로부터 공급되는 전원을 표시장치의 구동을 위해 필요한 전원으로 변환하여 출력할 수 있다. 예를 들어, 전원 공급부(180)는 외부로부터 공급되는 전원을 고전위전압(EVDD)과 저전위전압(EVSS) 등으로 변환하여 출력할 수 있으며, 스캔 구동부(130)의 구동에 필요한 전압이나 데이터 구동부(140)의 구동에 필요한 전압 등을 생성 및 출력할 수 있다.The power supply unit 180 may convert power supplied from the outside into power required to drive the display device under the control of the timing control unit 120 and output the converted power. For example, the power supply unit 180 can convert power supplied from the outside into a high potential voltage (EVDD) and a low potential voltage (EVSS) and output the voltage or data required to drive the scan driver 130. The voltage required to drive the driver 140 can be generated and output.
표시패널(150)에는 열(Column) 방향(또는 수직 방향)으로 연장된 다수의 데이터라인들(DL1~DLn)과 행(Row) 방향(또는 수평 방향)으로 연장된 다수의 게이트라인들(GL1~GLm)이 교차하고, 교차 영역마다 서브 픽셀(SP)들이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 각 서브 픽셀(SP)은 발광 소자 및 발광 소자의 애노드에 인가되는 전류량을 제어하는 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자에 일정 전류가 흐를 수 있도록 전류량을 제어하는 구동TFT(DT)를 포함할 수 있다. 발광 소자는 발광 기간에서 발광하고, 발광 기간 이외의 기간에는 발광하지 않는다. 발광 기간 이외의 기간에는 픽셀 회로의 초기화, 프로그래밍 및 발광 소자의 리셋 등이 진행될 수 있다.The display panel 150 includes a plurality of data lines (DL1 to DLn) extending in the column direction (or vertical direction) and a plurality of gate lines (GL1) extending in the row direction (or horizontal direction). ~GLm) intersect, and subpixels (SP) are arranged in a matrix form in each intersection area to form a pixel array. Each subpixel SP includes a light-emitting device and a pixel circuit that controls the amount of current applied to the anode of the light-emitting device. The pixel circuit may include a driving TFT (DT) that controls the amount of current so that a constant current flows through the light emitting device. The light emitting element emits light during the light emission period and does not emit light during periods other than the light emission period. During periods other than the light emission period, initialization of the pixel circuit, programming, and reset of the light emitting device may be performed.
도 2는 서브 픽셀(SP)의 개략적인 구성도이다.Figure 2 is a schematic configuration diagram of a subpixel (SP).
도 2를 참조하면, 서브 픽셀(SP)는 픽셀 회로(PC), 구동TFT(DT), 발광TFT(ET) 및 OLED를 포함할 수 있다. Referring to FIG. 2, the subpixel (SP) may include a pixel circuit (PC), a driving TFT (DT), an emitting TFT (ET), and an OLED.
픽셀 회로(PC)는 게이트라인(GL)으로부터 공급되는 스캔신호(SCAN)에 응답하여 데이터라인(DL)으로부터 공급되는 데이터신호(DATA)를 구동TFT(DT)에 전달할 수 있다.The pixel circuit (PC) can transmit the data signal (DATA) supplied from the data line (DL) to the driving TFT (DT) in response to the scan signal (SCAN) supplied from the gate line (GL).
픽셀 회로(PC)는 구동TFT(DT)에 데이터신호(DATA)를 전달하는 다양한 구조로 구성될 수 있다. The pixel circuit (PC) can be composed of various structures that transmit data signals (DATA) to the driving TFT (DT).
구동TFT(DT)는 픽셀 회로(PC)에서 전달되는 데이터신호(DATA)에 기초하여 OLED에 흐르는 전류(I)를 조절할 수 있다. 이 때, 전류(I)의 크기에 따라 OLED의 휘도가 조절될 수 있다. The driving TFT (DT) can control the current (I) flowing through the OLED based on the data signal (DATA) transmitted from the pixel circuit (PC). At this time, the brightness of the OLED can be adjusted depending on the size of the current (I).
발광TFT(ET)는 게이트라인(GL)으로부터 공급되는 발광신호(EM)에 의해, 턴온되어 구동TFT(DT)에 흐르는 전류(I)를 OLED에 공급한다.The light-emitting TFT (ET) is turned on by the light-emitting signal (EM) supplied from the gate line (GL) and supplies the current (I) flowing through the driving TFT (DT) to the OLED.
OLED의 휘도는 구동TFT(DT)에서 공급되는 전류(I)의 크기에 의해 결정된다. 따라서, 화질을 보장하기 위해서는 구동TFT(DT)에 흐르는 전류가 원하는 크기로 일정하게 유지되어야 한다. The luminance of OLED is determined by the size of the current (I) supplied from the driving TFT (DT). Therefore, in order to guarantee image quality, the current flowing through the driving TFT (DT) must be kept constant at the desired level.
구동TFT(DT)의 구동 안정성을 향상시키기 위해, 본 명세서의 실시예에 따른 구동TFT(DT)는 두 개의 게이트전극(g1, g2)를 포함하는 4 단자 트랜지스터로 구성된다. In order to improve the driving stability of the driving TFT (DT), the driving TFT (DT) according to an embodiment of the present specification is composed of a four-terminal transistor including two gate electrodes (g1 and g2).
도 3을 참조하면, 4 단자 트랜지스터는 바텀 게이트전극(12), 탑 게이트전극(26), 제1 전극(18) 및 제2 전극(20)을 포함할 수 있다. 기판(30) 상에 형성되는 바텀 게이트전극(12)과, 바텀 게이트전극(12) 상에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 상에 형성되는 제1 전극(18) 및 제1 전극(18)과 이격되어 형성되는 제2 전극(20)을 포함할 수 있다. 제1 및 제2 전극(18, 20) 사이에는 채널을 형성하는 반도체층(16)이 형성되고, 반도체층(16)을 보호하기 위해 반도체층(16) 상에 형성된 에치 스토퍼(22)와, 제1 및 제2 전극(18, 20)과 에치 스토퍼(22)를 포함한 기판(30) 전면을 덮는 층간 절연막(24)과, 층간 절연막(24) 상에서 바텀 게이트전극(12)과 대향하도록 형성된 탑 게이트전극(26)을 구비할 수 있다. Referring to FIG. 3, the four-terminal transistor may include a bottom gate electrode 12, a top gate electrode 26, a first electrode 18, and a second electrode 20. A bottom gate electrode 12 formed on the substrate 30, a gate insulating film 14 formed on the bottom gate electrode 12, a first electrode 18 formed on the gate insulating film 14, and a first It may include a second electrode 20 formed to be spaced apart from the electrode 18. A semiconductor layer 16 forming a channel is formed between the first and second electrodes 18 and 20, and an etch stopper 22 is formed on the semiconductor layer 16 to protect the semiconductor layer 16, An interlayer insulating film 24 covering the entire surface of the substrate 30 including the first and second electrodes 18 and 20 and the etch stopper 22, and a top formed on the interlayer insulating film 24 to face the bottom gate electrode 12. A gate electrode 26 may be provided.
여기서, 바텀 게이트전극(12)은 하부보호금속(BSM: Bottom Shield Metal)을 이용하여 형성하는 것도 가능하다. 하부보호금속(BSM)에 인가되는 전압이 탑 게이트와 소스 간 전압(VGS)과 동일하거나 더 작다면 하부보호금속(BSM)은 백채널을 형성하지 않으며, 트랜지스터의 문턱전압이 쉬프트되는 것을 억제할 수 있다. 반면, 하부보호금속(BSM)에 고전위 전압을 인가하면 반도체층(16)에 채널을 형성하여 트랜지스터를 바텀게이트 동작 모드로 동작시킬 수 있다.Here, the bottom gate electrode 12 can also be formed using bottom shield metal (BSM). If the voltage applied to the bottom protection metal (BSM) is equal to or smaller than the voltage between the top gate and source (VGS), the bottom protection metal (BSM) does not form a back channel and can suppress the threshold voltage of the transistor from shifting. You can. On the other hand, when a high potential voltage is applied to the lower protection metal (BSM), a channel is formed in the semiconductor layer 16 and the transistor can be operated in the bottom gate operation mode.
이러한 트랜지스터는 도 4에 도시된 바와 같이, 탑 게이트(Top Gate)를 이용하여 VGS에 따라 구동하는 경우와, 바텀 게이트(Bottom Gate)를 이용하여 VBS에 따라 구동하는 경우 전압-전류(V-I) 특성이 각각 다르게 나타난다. As shown in FIG. 4, these transistors have voltage-current (VI) when driven according to V GS using the top gate and when driven according to V BS using the bottom gate. ) Each characteristic appears differently.
탑 게이트(Top Gate)를 이용하는 경우 바텀 게이트(Bottom Gate)와 소스 간 전압 VBS는 0으로 유지되고, 바텀 게이트(Bottom Gate)를 이용하는 경우 탑 게이트(Top Gate)와 소스 간 전압 VGS는 0으로 유지된다. 도 4에 도시된 바와 같이, 탑 게이트(Top Gate)를 이용하는 경우 하위 임계값 기울기(Subthreshold-slope)이 더 작고, 바텀 게이트(Bottom Gate)를 이용하는 경우 상대적으로 하위 임계값 기울기(Subthreshold-slope)가 더 커진다. When using the top gate, the voltage V BS between the bottom gate and the source is maintained at 0, and when using the bottom gate, the voltage V GS between the top gate and the source is 0. is maintained. As shown in Figure 4, when using the top gate, the subthreshold-slope is smaller, and when using the bottom gate, the subthreshold-slope is relatively smaller. becomes bigger.
하위 임계값 기울기(Subthreshold-slope)가 작은 경우 스위칭 특성이 우수한 반면, 문턱전압(Vth)의 변동에 따라 얼룩 등의 불량이 발생할 수 있다. 반면, 바텀 게이트를 이용하면 상대적으로 하위 임계값 기울기(Subthreshold-slope)가 크기 때문에 문턱전압(Vth)의 변동에 따른 영향이 적고, 결과적으로 얼룩 등의 불량 확률이 낮아질 수 있다.If the subthreshold-slope is small, the switching characteristics are excellent, but defects such as spotting may occur depending on changes in the threshold voltage (Vth). On the other hand, when a bottom gate is used, the subthreshold slope is relatively large, so the influence of changes in the threshold voltage (Vth) is small, and as a result, the probability of defects such as stains can be lowered.
이에, 본 명세서의 실시예는 구동TFT(DT)를 두 개의 게이트전극(g1, g2)를 포함하는 4 단자 트랜지스터로 구현하여, 서브 픽셀의 구동 구간에 따라 제1 게이트전극모드와 제2 게이트전극 모드로 동작시킴으로써 화질 불량 현상을 최소화 할 수 있다. 한편, 본 명세서의 실시예에 따른 구동TFT(DT)의 구조는 도 3과 같은 형태에 국한되지 않는다. 즉, 본 명세서의 실시예에 따른 구동TFT(DT)는 문턱 전압(Vth)을 제어하기 위해 서로 대향하는 2개의 게이트전극을 구비한다면 어떤 구조라도 상관 없이 적용이 가능하다.Accordingly, in the embodiment of the present specification, the driving TFT (DT) is implemented as a 4-terminal transistor including two gate electrodes (g1 and g2), and the first gate electrode mode and the second gate electrode are operated according to the driving section of the subpixel. By operating in this mode, poor image quality can be minimized. Meanwhile, the structure of the driving TFT (DT) according to the embodiment of the present specification is not limited to the form shown in FIG. 3. That is, the driving TFT (DT) according to the embodiment of the present specification can be applied to any structure as long as it has two gate electrodes facing each other to control the threshold voltage (Vth).
도 5는 본 명세서의 제1 실시예에 따른 서브 픽셀의 회로도이고, 도 6은 본 명세서의 제1 실시예에 따른 서브 픽셀의 구동 파형도이다.FIG. 5 is a circuit diagram of a subpixel according to the first embodiment of the present specification, and FIG. 6 is a driving waveform diagram of the subpixel according to the first embodiment of the present specification.
이하의 설명에서, 트랜지스터의 제1 전극은 소스전극과 드레인전극 중 어느 하나일 수 있고, 트랜지스터의 제2 전극은 소스전극과 드레인전극 중 나머지 하나일 수 있다. In the following description, the first electrode of the transistor may be one of the source electrode and the drain electrode, and the second electrode of the transistor may be the other one of the source electrode and the drain electrode.
도 5를 참조하면, 본 명세서의 제1 실시예에 따른 서브 픽셀(SP)은 고전위전압(EVDD), 저전위전압(EVSS) 및 초기화전압(VINT)을 공급받고, 스캔신호(SCAN), 발광신호(EM) 및 데이터 전압신호(VDATA)를 입력 받을 수 있다.Referring to FIG. 5, the subpixel (SP) according to the first embodiment of the present specification is supplied with a high potential voltage (EVDD), a low potential voltage (EVSS), and an initialization voltage (VINT), and receives a scan signal (SCAN), It can receive an emission signal (EM) and a data voltage signal (VDATA).
하나의 서브 픽셀(SP)은 OLED(Organic Light Emitting Diodes), 구동TFT(DT), 캐패시터(Cst), 제1 발광TFT(ET1), 제2 발광TFT(ET2), 초기화 TFT(Tini) 및 제1 내지 제6 스위칭TFT(T1~T6)를 포함할 수 있다. One subpixel (SP) includes OLED (Organic Light Emitting Diodes), a driving TFT (DT), a capacitor (Cst), a first light emitting TFT (ET1), a second light emitting TFT (ET2), an initialization TFT (Tini), and a second light emitting TFT (ET2). It may include 1st to 6th switching TFTs (T1 to T6).
서브 픽셀(SP)을 구성하는 TFT들(DT, ET1, ET2, T1~T6)의 반도체 액티브층은 서로 동일한 물질로 구성되거나, 서로 다른 물질로 구성될 수 있다. 하나의 서브 픽셀(SP)을 구성하는 TFT들(DT, ET1, ET2, T1~T6)이 각각 서로 다른 특성을 갖는 TFT로 이루어지는 경우, 서브 픽셀(SP)은 다결정 반도체 물질을 액티브층으로 하는 TFT로서 저온 폴리 실리콘(Low Temperature Poly-Silicon; 이하, LTPS라고 함)을 이용한 LTPS TFT와 산화물 반도체 물질을 액티브층으로 하는 산화물 반도체 TFT를 포함할 수 있다. LTPS TFT는 이동도가 높아(100㎠/Vs 이상), 에너지 소비전력이 낮고 신뢰성이 우수하므로, 구동TFT로 적용하는 것이 바람직할 수 있다. 산화물 반도체 TFT는 오프-전류(Off-Current)가 낮아, 누설전류(Leakage)가 적고 전압을 홀딩하는 특성이 우수하다. 이에. 산화물 TFT는 턴-온 시간이 짧고 턴 오프 시간을 길게 유지하는 스위칭 TFT에 적합할 수 있다. The semiconductor active layers of the TFTs (DT, ET1, ET2, T1 to T6) constituting the subpixel SP may be made of the same material or may be made of different materials. When the TFTs (DT, ET1, ET2, T1 to T6) constituting one subpixel (SP) are each made of TFTs with different characteristics, the subpixel (SP) is a TFT with a polycrystalline semiconductor material as the active layer. It may include an LTPS TFT using low temperature poly-silicon (hereinafter referred to as LTPS) and an oxide semiconductor TFT using an oxide semiconductor material as an active layer. LTPS TFT has high mobility (over 100 cm2/Vs), low energy consumption, and excellent reliability, so it may be desirable to apply it as a driving TFT. Oxide semiconductor TFTs have low off-current, low leakage, and excellent voltage holding characteristics. Therefore. Oxide TFTs may be suitable for switching TFTs that have a short turn-on time and a long turn-off time.
본 명세서의 실시 예에 따른 서브 픽셀(SP)은 제4 스위칭TFT(T4)를 n 타입 산화물 TFT로 구성하고, 구동 TFT(DT), 발광TFT(ET1, ET2), 초기화 TFT(Tini) 및 나머지 스위칭TFT들(T1~T3, T5~T6)은 p타입 LTPS TFT를 포함하고 있으나, 이에 한정되지 아니한다.The subpixel (SP) according to an embodiment of the present specification consists of a fourth switching TFT (T4) of an n-type oxide TFT, a driving TFT (DT), a light emitting TFT (ET1, ET2), an initialization TFT (Tini), and the rest. The switching TFTs (T1 to T3, T5 to T6) include, but are not limited to, p-type LTPS TFTs.
OLED는 구동TFT(DT)로부터 공급되는 구동 전류에 의해 발광한다. OLED의 애노드 전극은 제2 발광TFT(ET2)의 제2 전극에 연결되고, OLED의 캐소드 전극은 저전위전압(EVSS)이 제공되는 배선에 연결된다. OLED emits light by driving current supplied from the driving TFT (DT). The anode electrode of the OLED is connected to the second electrode of the second light-emitting TFT (ET2), and the cathode electrode of the OLED is connected to a wiring provided with a low potential voltage (EVSS).
구동TFT(DT)는 데이터 전압신호(VDATA)에 대응하여 OLED 구동을 위한 구동전류를 발생할 수 있다. 구동TFT(DT)의 제1 게이트전극(g1)은 제2 노드(N2)에 연결되고, 제2 게이트전극(g2)은 제6 TFT(T6)를 통해 제4 노드(N4)에 연결될 수 있다. 구동TFT(DT)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 전극은 제3 노드(N3)에 연결된다. The driving TFT (DT) can generate a driving current for driving the OLED in response to the data voltage signal (VDATA). The first gate electrode (g1) of the driving TFT (DT) may be connected to the second node (N2), and the second gate electrode (g2) may be connected to the fourth node (N4) through the sixth TFT (T6). . The first electrode of the driving TFT (DT) is connected to the first node (N1), and the second electrode is connected to the third node (N3).
구동TFT(DT)는 제1 게이트전극(g1)의 전압에 따라 동작하는 제1 모드와 제2 게이트전극(g2)의 전압에 따라 동작하는 제2 모드로 동작할 수 있다. The driving TFT (DT) can operate in a first mode that operates in accordance with the voltage of the first gate electrode (g1) and a second mode that operates in accordance with the voltage of the second gate electrode (g2).
제1 모드에서 사용되는 제1 게이트전극(g1)은 탑 게이트(Top Gate) 전극이고, 소스전극은 제1 전극일 수 있다. 제1 모드에서 제2 게이트전극(g2)과 소스 간 전압 VBS는 0으로 유지되어, 제2 게이트전극(g2)은 하부보호금속(BSM)과 같은 기능을 수행할 수 있다. The first gate electrode (g1) used in the first mode may be a top gate electrode, and the source electrode may be the first electrode. In the first mode, the voltage V BS between the second gate electrode (g2) and the source is maintained at 0, so that the second gate electrode (g2) can perform the same function as the lower protection metal (BSM).
제2 모드에서 사용되는 제2 게이트전극(g2)은 바텀 게이트(Bottom Gate) 전극이고, 소스전극은 제1 전극일 수 있다. 제2 모드에서 제1 게이트전극(g1)과 소스 간 전압 VGS는 0으로 유지되고, 제2 게이트전극(g2)에는 제4 노드(N4)의 전압이 반영되어 OLED 구동을 위한 구동전류를 발생할 수 있다. 제2 모드에서 상대적으로 하위 임계값 기울기(Subthreshold-slope)가 더 크기 때문에, Vth변동 등에 따른 Ids 전류값의 변화가 상대적으로 작을 수 있다.The second gate electrode (g2) used in the second mode may be a bottom gate electrode, and the source electrode may be the first electrode. In the second mode, the voltage V GS between the first gate electrode (g1) and the source is maintained at 0, and the voltage of the fourth node (N4) is reflected in the second gate electrode (g2) to generate a driving current for OLED driving. You can. Since the subthreshold-slope is relatively larger in the second mode, the change in Ids current value due to Vth fluctuation, etc. may be relatively small.
제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 OLED의 발광을 제어하기 위한 것이다. 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 각각의 게이트전극에 동시에 입력되는 발광신호(EM)에 따라 동시에 온/오프 제어된다. 제1 발광TFT(ET1)는 고전위전압(EVDD)에 제1 전극이 연결되고 제1 노드(N1)에 제2 전극이 연결될 수 있다. 제1 발광TFT(ET1)는 발광신호(EM)에 응답하여 구동TFT(DT)의 제1 전극에 고전위전압(EVDD)을 전달하는 역할을 할 수 있다. 제2 발광TFT(ET2)는 제3 노드(N3)에 제1전극이 연결되고 OLED의 애노드 전극에 제2 전극이 연결될 수 있다. 제2 발광TFT(ET)는 발광신호(EM)에 응답하여 OLED의 애노드 전극에 구동전류를 전달하는 역할을 할 수 있다. 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 턴온 전압인 로우 레벨의 발광신호(EM)에 응답하여 턴온될 수 있다.The first light-emitting TFT (ET1) and the second light-emitting TFT (ET2) are used to control light emission of the OLED. The first light emitting TFT (ET1) and the second light emitting TFT (ET2) are simultaneously controlled on/off according to the light emitting signal (EM) simultaneously input to each gate electrode. The first light-emitting TFT (ET1) may have a first electrode connected to the high potential voltage (EVDD) and a second electrode connected to the first node (N1). The first light emitting TFT (ET1) may serve to transmit a high potential voltage (EVDD) to the first electrode of the driving TFT (DT) in response to the light emitting signal (EM). The second light-emitting TFT (ET2) may have a first electrode connected to the third node (N3) and a second electrode connected to the anode electrode of the OLED. The second light-emitting TFT (ET) may serve to transmit a driving current to the anode electrode of the OLED in response to the light-emitting signal (EM). The first light-emitting TFT (ET1) and the second light-emitting TFT (ET2) may be implemented as p-type LTPS TFTs. Accordingly, the first light-emitting TFT (ET1) and the second light-emitting TFT (ET2) may be turned on in response to the low-level light emission signal (EM), which is the turn-on voltage.
초기화 TFT(Tini)는 전단의 스캔신호(Scan[n-1])에 의해 턴온되어 제4 노드(N4)에 초기화 전원(VINT)을 인가한다. 이에, 제4 노드(N4)에 연결된 캐패시터(Cst)의 일단과 구동TFT(DT)의 제1 게이트전극(g1)이 초기화전압(VINT)으로 초기화될 수 있다.The initialization TFT (Tini) is turned on by the previous scan signal (Scan[n-1]) to apply the initialization power (VINT) to the fourth node (N4). Accordingly, one end of the capacitor (Cst) connected to the fourth node (N4) and the first gate electrode (g1) of the driving TFT (DT) may be initialized to the initialization voltage (VINT).
제1 스위칭TFT(T1)는 데이터 전압신호(VDATA)를 구동TFT(DT)의 제1 전극인 제1 노드(N1)에 인가한다. 제1 스위칭TFT(T1)는 현재 단의 스캔신호(Scan[n])의 입력 라인에 연결된 게이트전극, 데이터전압 신호(VDATA)가 공급되는 데이터라인에 연결된 제1 전극, 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제1 스위칭TFT(T1)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제1 스위칭TFT(T1)는 턴온 전압인 로우 레벨의 스캔 신호 (Scan[n])에 응답하여, 데이터라인으로 공급되는 데이터전압 신호(VDATA)를 구동TFT(DT)의 제1 전극인 제1 노드(N1)에 인가한다.The first switching TFT (T1) applies the data voltage signal (VDATA) to the first node (N1), which is the first electrode of the driving TFT (DT). The first switching TFT (T1) includes a gate electrode connected to the input line of the current scan signal (Scan[n]), a first electrode connected to the data line to which the data voltage signal (VDATA) is supplied, and a first node (N1). It may include a second electrode connected to. The first switching TFT (T1) may be implemented as a p-type LTPS TFT. Accordingly, the first switching TFT (T1) responds to the low-level scan signal (Scan[n]), which is the turn-on voltage, and connects the data voltage signal (VDATA) supplied to the data line to the first electrode of the driving TFT (DT). It is applied to the first node (N1).
제2 스위칭TFT(T2)는 구동TFT(DT)의 게이트전극과 드레인전극을 연결하여 구동TFT(DT)를 다이오드 커넥팅시킨다. 제2 스위칭TFT(T2)는 스캔신호(Scan[n])의 입력 라인에 연결된 게이트전극, 제2 노드(N2)에 연결된 제1 전극, 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제2 스위칭TFT(T2)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제2 스위칭TFT(T2)는 턴온 전압인 로우 레벨의 스캔신호(Scan1)에 응답하여, 구동TFT(DT)의 게이트전극 및 드레인전극을 다이오드 커넥팅시킨다. The second switching TFT (T2) connects the gate electrode and drain electrode of the driving TFT (DT) with a diode to connect the driving TFT (DT). The second switching TFT (T2) may include a gate electrode connected to the input line of the scan signal (Scan[n]), a first electrode connected to the second node (N2), and a second electrode connected to the third node (N3). You can. The second switching TFT (T2) may be implemented as a p-type LTPS TFT. Accordingly, the second switching TFT (T2) diode-connects the gate electrode and drain electrode of the driving TFT (DT) in response to the low-level scan signal (Scan1), which is the turn-on voltage.
제3 스위칭TFT(T3)는 초기화전압(VINIT)을 OLED의 애노드 전극에 인가한다. 제3 스위칭TFT(T3)는 스캔신호(Scan[n])의 입력 라인에 연결된 게이트전극, 초기화전압(VINIT)에 연결된 제1 전극, OLED의 애노드 전극에 연결된 제2 전극을 포함할 수 있다. 제3 스위칭TFT(T3)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제3 스위칭TFT(T3)는 턴온 전압인 로우 레벨의 스캔신호(Scan[n])에 응답하여, 초기화전압(VINIT)을 OLED의 애노드 전극에 인가한다. The third switching TFT (T3) applies the initialization voltage (VINIT) to the anode electrode of the OLED. The third switching TFT (T3) may include a gate electrode connected to the input line of the scan signal (Scan[n]), a first electrode connected to the initialization voltage (VINIT), and a second electrode connected to the anode electrode of the OLED. The third switching TFT (T3) may be implemented as a p-type LTPS TFT. Accordingly, the third switching TFT (T3) responds to the low-level scan signal (Scan[n]), which is the turn-on voltage, and applies the initialization voltage (VINIT) to the anode electrode of the OLED.
캐패시터(Cst)는 서브 픽셀(SP)에 저장된 데이터 전압(VDATA)을 하나의 프레임 동안 유지시킨다. 캐패시터(Cst)의 일 전극은 제5 노드(N5)를 통해 고전위전압(EVDD)에 연결되고, 타 전극은 제4 노드(N4)에 연결된다.The capacitor Cst maintains the data voltage VDATA stored in the subpixel SP for one frame. One electrode of the capacitor Cst is connected to the high potential voltage EVDD through the fifth node N5, and the other electrode is connected to the fourth node N4.
제4 스위칭TFT(T4)는 발광신호(EM)를 입력 받아 서브 픽셀의 비발광기간(EM off)에 턴온된다. 제4 스위칭TFT(T4)는 비발광기간(EM off) 동안 캐패시터(Cst)와 연결된 제4 노드(N4)와 구동TFT(DT)의 제1 게이트전극(g1)이 연결된 제2 노드(N2)를 연결하고, 발광기간(EM on) 동안 제4 노드(N4)와 제2 노드(N2) 간 연결을 해제한다. 제4 스위칭TFT(T4)는 발광신호(EM)의 입력 라인에 연결된 게이트전극, 제2 노드(N2)에 연결된 제1 전극, 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 이러한, 제4 스위칭TFT(T4)는 발광기간(EM on) 동안 구동TFT(DT)의 제1 게이트전극(g1)이 연결된 제2 노드(N2)에 전원이 인가되지 않도록 유지해야 하므로, 턴-오프 기간 동안의 누설전류(Leakage)를 최소화시킬 수 있는 n타입 산화물 TFT로 구현될 수 있다. The fourth switching TFT (T4) receives the emission signal (EM) and is turned on during the non-emission period (EM off) of the subpixel. The fourth switching TFT (T4) has a fourth node (N4) connected to the capacitor (Cst) during the non-emission period (EM off) and a second node (N2) connected to the first gate electrode (g1) of the driving TFT (DT). is connected, and the connection between the fourth node (N4) and the second node (N2) is disconnected during the emission period (EM on). The fourth switching TFT (T4) may include a gate electrode connected to the input line of the light emitting signal (EM), a first electrode connected to the second node (N2), and a second electrode connected to the fourth node (N4). Since the fourth switching TFT (T4) must keep power from being applied to the second node (N2) to which the first gate electrode (g1) of the driving TFT (DT) is connected during the light emission period (EM on), the turn- It can be implemented as an n-type oxide TFT that can minimize leakage during the off period.
제5 스위칭TFT(T5)는 발광신호(EM)를 입력 받아 서브 픽셀의 발광기간(EM on)에 턴온된다. 제5 스위칭TFT(T5)는 발광기간(EM on) 동안 고전위전압(EVDD)과 연결된 제5 노드(N5)와 구동TFT(DT)의 제1 게이트전극(g1)이 연결된 제2 노드(N2)를 연결하고, 비발광기간(EM off) 동안 제5 노드(N5)와 제2 노드(N2) 간 연결을 해제한다. 제5 스위칭TFT(T5)는 발광신호(EM)의 입력 라인에 연결된 게이트전극, 제5 노드(N5)에 연결된 제1 전극, 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.The fifth switching TFT (T5) receives the light emission signal (EM) and turns on during the light emission period (EM on) of the subpixel. The fifth switching TFT (T5) has a fifth node (N5) connected to the high potential voltage (EVDD) during the emission period (EM on) and a second node (N2) connected to the first gate electrode (g1) of the driving TFT (DT). ) is connected, and the connection between the fifth node (N5) and the second node (N2) is disconnected during the non-emitting period (EM off). The fifth switching TFT (T5) may include a gate electrode connected to the input line of the light emitting signal (EM), a first electrode connected to the fifth node (N5), and a second electrode connected to the second node (N2).
제6 스위칭TFT(T6)는 발광신호(EM)를 입력 받아 서브 픽셀의 발광기간(EM on)에 턴온된다. 제6 스위칭TFT(T6)는 발광기간(EM on) 동안 캐패시터(Cst)와 연결된 제4 노드(N4)와 구동TFT(DT)의 제2 게이트전극(g2)을 연결하고, 비발광기간(EM off) 동안 구동TFT(DT)의 제2 게이트전극(g2)과의 연결을 해제한다. The sixth switching TFT (T6) receives the light emission signal (EM) and turns on during the light emission period (EM on) of the subpixel. The sixth switching TFT (T6) connects the fourth node (N4) connected to the capacitor (Cst) and the second gate electrode (g2) of the driving TFT (DT) during the emitting period (EM on), and connects the second gate electrode (g2) of the driving TFT (DT) during the non-emitting period (EM on). off), the connection with the second gate electrode (g2) of the driving TFT (DT) is disconnected.
도 6은 도 5의 서브 픽셀의 구동 파형을 예시한 도면이다.FIG. 6 is a diagram illustrating the driving waveform of the subpixel of FIG. 5.
도 6을 참조하면, 본 명세서의 일 실시예에 따른 서브 픽셀(SP)의 구동 기간은 비발광기간(EM off)과 발광기간(EM on)을 포함할 수 있다.Referring to FIG. 6, the driving period of the subpixel SP according to an embodiment of the present specification may include a non-emission period (EM off) and an emission period (EM on).
발광신호(EM)가 오프레벨로 인가되는 비발광기간(EM off)은 서브 픽셀(SP)에 데이터전압을 프로그래밍하기 위한 준비기간(P1), 이니셜(Initial)기간(P2), 샘플링 및 프로그래밍(Sampling & Programing) 기간(P3)을 포함할 수 있다. 비발광기간(EM off)에 구동TFT(DT)는 제1 게이트전극(g1)의 전압에 따라 동작하는 제1 모드로 동작할 수 있다.The non-emission period (EM off) in which the emission signal (EM) is applied at an off-level includes a preparation period (P1) for programming the data voltage to the subpixel (SP), an initial period (P2), sampling and programming ( Sampling & Programming) period (P3) may be included. During the non-emission period (EM off), the driving TFT (DT) may operate in a first mode that operates according to the voltage of the first gate electrode (g1).
발광신호(EM)가 온레벨로 인가되는 발광기간(EM on)에 구동TFT(DT)는 제2 게이트전극(g2)의 전압에 따라 동작하는 제2 모드로 동작할 수 있다. 제2 모드에서 하위 임계값 기울기(Subthreshold-slope)가 더 크기 때문에, Vth변동 등에 따른 Ids 전류값의 변화가 상대적으로 작을 수 있다. 이에, 발광기간 동안 휘도를 균일하게 유지할 수 있다.During the emission period (EM on) when the emission signal (EM) is applied at the on level, the driving TFT (DT) may operate in a second mode that operates according to the voltage of the second gate electrode (g2). Since the subthreshold-slope is larger in the second mode, the change in Ids current value due to Vth fluctuation, etc. may be relatively small. Accordingly, the luminance can be maintained uniformly during the light emission period.
도 7 내지 도 10은 본 명세서의 제1 실시예에 따른 서브 픽셀의 제1 내지 제4 기간(P1~P4)에서의 구동 방법을 보여주는 도면이다.7 to 10 are diagrams showing a method of driving a subpixel in first to fourth periods (P1 to P4) according to the first embodiment of the present specification.
도 7은 제1 기간(P1)의 서브 픽셀의 동작 상태를 보여주는 등가회로도이다.FIG. 7 is an equivalent circuit diagram showing the operating state of the subpixel in the first period P1.
제1 기간(P1)에 발광신호(EM)는 하이신호로 입력되고, 전단의 스캔신호(Scan(n-1)와 현재 단의 스캔신호(Scan(n)도 모두 하이신호로 입력된다. In the first period (P1), the emission signal (EM) is input as a high signal, and both the previous stage scan signal (Scan(n-1)) and the current stage scan signal (Scan(n)) are also input as high signals.
발광신호(EM)와 스캔신호(Scan(n-1), Scan(n))가 모두 하이신호로 입력됨에 따라, 제1 발광TFT(ET1) 및 제2 발광TFT(ET2)가 오프되고, 서브 픽셀에 포함된 스위칭 TFT들 중, 제4 스위칭TFT(T4)만 턴온되고 나머지 스위칭TFT들(T1~T3, T5~T6)은 모두 오프된다.As both the light emitting signal (EM) and the scan signal (Scan(n-1), Scan(n)) are input as high signals, the first light emitting TFT (ET1) and the second light emitting TFT (ET2) are turned off, and the sub Among the switching TFTs included in the pixel, only the fourth switching TFT (T4) is turned on and the remaining switching TFTs (T1 to T3, T5 to T6) are all turned off.
턴온된 제4 스위칭TFT(T4)는 제4 노드(N4)와 제2 노드(N2) 간 연결을 유지한다.The turned-on fourth switching TFT (T4) maintains the connection between the fourth node (N4) and the second node (N2).
도 8은 제2 기간(P2)의 서브 픽셀의 동작 상태를 보여주는 등가회로도이다.Figure 8 is an equivalent circuit diagram showing the operating state of the subpixel in the second period (P2).
제2 기간(P2)에서 전단의 스캔신호(Scan(n-1))만 로우신호로 전환되었다가 하이신호로 전환되고, 발광신호(EM)와 현재 단의 스캔신호(Scan(n))는 제1 기간(P1)과 동일하게 하이신호로 유지된다. In the second period (P2), only the scan signal (Scan(n-1)) of the previous stage is converted to a low signal and then converted to a high signal, and the emission signal (EM) and the scan signal (Scan(n)) of the current stage are converted to a low signal and then to a high signal. The high signal is maintained as in the first period (P1).
전단의 스캔신호(Scan(n-1))가 로우신호로 입력됨에 따라, 초기화 TFT(Tini)가 턴온된다. 턴온된 초기화 TFT(Tini)는 제4 노드(N4)에 초기화 전원(VINT)을 인가한다. 이에, 제4 노드(N4)에 연결된 캐패시터(Cst)의 일단과 구동TFT(DT)의 제1 게이트전극(g1)을 초기화전압(VINT)으로 초기화할 수 있다.As the previous scan signal (Scan(n-1)) is input as a low signal, the initialization TFT (Tini) is turned on. The turned-on initialization TFT (Tini) applies initialization power (VINT) to the fourth node (N4). Accordingly, one end of the capacitor (Cst) connected to the fourth node (N4) and the first gate electrode (g1) of the driving TFT (DT) can be initialized to the initialization voltage (VINT).
발광신호(EM)와 현재 단의 스캔신호(Scan(n))가 제1 기간(P1)과 동일하게 하이신호로 유지됨에 따라, 제1 발광TFT(ET1) 및 제2 발광TFT(ET2)가 오프되고, 서브 픽셀에 포함된 스위칭 TFT들 중, 제4 스위칭TFT(T4)만 턴온되고 나머지 스위칭TFT들(T1~T3, T5~T6)은 모두 오프상태로 유지된다.As the light emitting signal (EM) and the scan signal (Scan(n)) of the current stage are maintained at the same high signal as the first period (P1), the first light emitting TFT (ET1) and the second light emitting TFT (ET2) It is turned off, and among the switching TFTs included in the subpixel, only the fourth switching TFT (T4) is turned on and the remaining switching TFTs (T1 to T3, T5 to T6) are all maintained in an off state.
도 9는 제3 기간(P3)의 서브 픽셀의 동작 상태를 보여주는 등가회로도이다.FIG. 9 is an equivalent circuit diagram showing the operating state of the subpixel in the third period P3.
제3 기간(P3)에서 현재단의 스캔신호(Scan(n))만 로우신호로 전환되었다가 하이신호로 전환되고, 발광신호(EM)와 전단의 스캔신호(Scan(n-1))는 하이신호로 입력된다.In the third period (P3), only the current scan signal (Scan(n)) is converted to a low signal and then converted to a high signal, and the emission signal (EM) and the previous scan signal (Scan(n-1)) are converted to a low signal and then converted to a high signal. It is input as a high signal.
현재단의 스캔신호(Scan(n))가 로우신호로 입력됨에 따라, 제1 스위칭TFT(T1), 제2 스위칭TFT(T2), 제3 스위칭TFT(T3)가 턴온된다. As the current scan signal (Scan(n)) is input as a low signal, the first switching TFT (T1), the second switching TFT (T2), and the third switching TFT (T3) are turned on.
턴온된 제1 스위칭TFT(T1)는 데이터라인으로 입력된 데이터전압(VDATA)를 구동TFT(DT)의 제1 전극이 연결된 제1 노드(N1)에 인가한다.The turned-on first switching TFT (T1) applies the data voltage (VDATA) input through the data line to the first node (N1) to which the first electrode of the driving TFT (DT) is connected.
턴온된 제2 스위칭TFT(T2)는 제2 노드(N2)와 제3 노드(N3)를 연결한다. 이에 구동 TFT(DT)의 제1 게이트전극(g1)과 제2 전극이 연결되어 구동 TFT(DT)는 다이오드 커넥션(diode connection, 게이트전극과 드레인전극이 쇼트되어 트랜지스터가 다이오드처럼 동작함)된다. 구동TFT(DT)가 다이오드 커넥션된 상태에서 제2 노드(N2)에 데이터전압(Data(n))이 인가되면, 구동 TFT(DT)의 소스-드레인 사이에는 전류가 흐르며, 이 전류에 의해 제2 노드(N2)의 전위는 초기화전압(VINT)에서 데이터전압(VDATA)과 구동TFT(DT)의 문턱전압을 뺀 값(VDATA-Vth)까지 높아진다. 이에, 구동 TFT(DT)의 게이트전극인 제2 노드(N2)의 전압값이 구동TFT(DT)의 문턱전압(Vth)을 포함하게 되어, 문턱전압이 보상된 데이터전압을 프로그래밍할 수 있다. 제2 노드(N2)에 프로그래밍된 데이터전압(VDATA)은 제4 노드(N4)에 반영되어 캐패시터(Cst)에 저장될 수 있다.The turned-on second switching TFT (T2) connects the second node (N2) and the third node (N3). Accordingly, the first gate electrode (g1) and the second electrode of the driving TFT (DT) are connected, and the driving TFT (DT) becomes a diode connection (the gate electrode and the drain electrode are shorted, so the transistor operates like a diode). When the data voltage (Data(n)) is applied to the second node (N2) while the driving TFT (DT) is diode connected, a current flows between the source and drain of the driving TFT (DT), and the control voltage is controlled by this current. 2 The potential of the node (N2) increases to the value (VDATA-Vth) obtained by subtracting the data voltage (VDATA) and the threshold voltage of the driving TFT (DT) from the initialization voltage (VINT). Accordingly, the voltage value of the second node (N2), which is the gate electrode of the driving TFT (DT), includes the threshold voltage (Vth) of the driving TFT (DT), so that a data voltage compensated for the threshold voltage can be programmed. The data voltage VDATA programmed in the second node N2 may be reflected in the fourth node N4 and stored in the capacitor Cst.
또한, 턴온된 제3 스위칭TFT(T3)는 초기화전압(VINIT)을 OLED의 애노드 전극에 인가하여, OLED의 애노드 전압을 초기화전압(VINIT)으로 초기화할 수 있다.Additionally, the turned-on third switching TFT (T3) can apply the initialization voltage (VINIT) to the anode electrode of the OLED to initialize the anode voltage of the OLED to the initialization voltage (VINIT).
도 10은 제4 기간(P4)의 서브 픽셀의 동작 상태를 보여주는 등가회로도이다.Figure 10 is an equivalent circuit diagram showing the operating state of the subpixel in the fourth period (P4).
제4 기간(P4)에 발광신호(EM)는 로우신호로 입력되고, 전단의 스캔신호(Scan(n-1)와 현재 단의 스캔신호(Scan(n)도 모두 하이신호로 입력된다.In the fourth period (P4), the emission signal (EM) is input as a low signal, and both the previous stage scan signal (Scan(n-1)) and the current stage scan signal (Scan(n)) are also input as high signals.
발광신호(EM)가 로우신호로 입력됨에 따라, 제4 노드(N4)와 제2 노드(N2)를 연결하던 제4 스위칭TFT(T4)가 오프된다.As the light emitting signal (EM) is input as a low signal, the fourth switching TFT (T4) connecting the fourth node (N4) and the second node (N2) is turned off.
발광신호(EM)가 로우신호로 입력됨에 따라, 제1 발광TFT(ET1) 및 제2 발광TFT(ET2)가 턴온되고, 제5 스위칭TFT(T5)와 제6 스위칭TFT(T6)이 턴온된다.As the light emitting signal (EM) is input as a low signal, the first light emitting TFT (ET1) and the second light emitting TFT (ET2) are turned on, and the fifth switching TFT (T5) and the sixth switching TFT (T6) are turned on. .
제1 발광TFT(ET1) 및 제2 발광TFT(ET2)가 턴온됨에 따라, 구동TFT(DT)의 소스전극이 연결된 제1노드(N1)에 고전위전압(EVDD)가 인가되고, 구동TFT(DT)의 드레인전극이 연결된 제3노드(N3)가 OLED의 애노드 전극에 연결된다. As the first light-emitting TFT (ET1) and the second light-emitting TFT (ET2) are turned on, the high potential voltage (EVDD) is applied to the first node (N1) to which the source electrode of the driving TFT (DT) is connected, and the driving TFT ( The third node (N3) to which the drain electrode of DT) is connected is connected to the anode electrode of the OLED.
턴온된 제5 스위칭TFT(T5)는 고전위전압(EVDD)과 연결된 제5 노드(N5)와 구동TFT(DT)의 제1 게이트전극(g1)이 연결된 제2 노드(N2)를 연결한다. 이에, 제1 게이트전극(g1)과 구동TFT(DT)의 소스간 전압 Vgs가 0V로 설정된다.The turned-on fifth switching TFT (T5) connects the fifth node (N5) connected to the high potential voltage (EVDD) and the second node (N2) connected to the first gate electrode (g1) of the driving TFT (DT). Accordingly, the voltage Vgs between the first gate electrode (g1) and the source of the driving TFT (DT) is set to 0V.
반면, 턴온된 제6 스위칭TFT(T6)는 캐패시터(Cst)와 연결된 제4 노드(N4)와 구동TFT(DT)의 제2 게이트전극(g2)을 연결한다. 이에, 캐패시터(Cst)에 저장된 데이터전압(VDATA)이 구동TFT(DT)의 제2 게이트전극(g2)에 반영되어, 구동TFT(DT)가 제2 모드로 동작할 수 있다. 구동TFT(DT)는 제2 게이트전극(g2)으로 입력되는 데이터전압(VDATA)에 따라 OLED의 애노드로 입력되는 전류의 크기를 제어할 수 있다.On the other hand, the turned-on sixth switching TFT (T6) connects the fourth node (N4) connected to the capacitor (Cst) and the second gate electrode (g2) of the driving TFT (DT). Accordingly, the data voltage VDATA stored in the capacitor Cst is reflected in the second gate electrode g2 of the driving TFT (DT), so that the driving TFT (DT) can operate in the second mode. The driving TFT (DT) can control the size of the current input to the anode of the OLED according to the data voltage (VDATA) input to the second gate electrode (g2).
이상 설명한 바와 같이, 본 명세서의 제1 실시예는, 구동TFT(DT)를 두 개의 게이트전극(g1, g2)를 포함하는 4 단자 트랜지스터로 구현하여, 데이터의 기입 및 보상 등이 수행되는 비발광기간에는 하위 임계값 기울기(Subthreshold-slope)가 작은 제1 게이트전극(g1)을 이용하고 구동하고, 발광기간(EM on)에는 하위 임계값 기울기(Subthreshold-slope)가 큰 제2 게이트전극(g2)을 이용하고 구동한다. 이에, 데이터의 기입 및 보상 등이 수행되는 비발광기간에는 충전 속도를 단축하여 Vth 센싱 시간을 단축시킬 수 있고, 발광 시 큰 하위 임계값 기울기(Subthreshold-slope)로 인해 Vth 변동 등으로 인한 얼룩 발생을 감소시킬 수 있다. 한편, 본 명세서의 실시예에 따른 서브 픽셀의 구조는 상술한 형태에 국한되지 않으며, 발광기간과 비발광기간에 구동TFT(DT)가 각기 다른 게이트전극을 이용하여 동작할 수 있는 구조라면 어떤 구조라도 상관 없이 적용이 가능하다.As described above, in the first embodiment of the present specification, the driving TFT (DT) is implemented as a four-terminal transistor including two gate electrodes (g1, g2), and a non-light emitting transistor in which data writing and compensation are performed. During the period, the first gate electrode (g1) with a small subthreshold-slope is used, and during the emission period (EM on), the second gate electrode (g2) with a large subthreshold-slope is used. ) and run it. Accordingly, during the non-emission period when data writing and compensation are performed, the Vth sensing time can be shortened by shortening the charging speed, and when emitting light, stains occur due to Vth fluctuations due to the large subthreshold-slope. can be reduced. Meanwhile, the structure of the subpixel according to the embodiment of the present specification is not limited to the above-described form, and any structure in which the driving TFT (DT) can operate using different gate electrodes during the emitting period and the non-emitting period can be used. It can be applied regardless.
도 11은 본 명세서의 제2 실시예에 따른 서브 픽셀의 회로도이다.11 is a circuit diagram of a subpixel according to a second embodiment of the present specification.
본 명세서의 제2 실시예는, 비발광기간에 수행되는 Vth 샘플링 시 에러를 감소시킬 수 있고, 발광기간에는 데이터전압(VDATA)을 유지하는 특성을 향상시킬 수 있는 서브 픽셀 회로를 예시한다.The second embodiment of the present specification illustrates a subpixel circuit that can reduce errors during Vth sampling performed in the non-emission period and improve the characteristic of maintaining the data voltage (VDATA) in the emission period.
본 명세서의 제2 실시예의 서브 픽셀의 회로는, 도 5의 제1 실시예의 서브 픽셀과 비교하여 제4 노드(N4) 및 제5 노드(N5)에 연결된 다중 캐패시터 회로(200)를 포함한다는 점에 차이가 있다.The circuit of the subpixel of the second embodiment of the present specification includes a multi-capacitor circuit 200 connected to the fourth node N4 and the fifth node N5 compared to the subpixel of the first embodiment of FIG. 5. There is a difference.
제2 실시예의 다중 캐패시터 회로(200)는 제1 캐패시터(Cst1), 제2 캐패시터(Cst1) 및 스위치(ST)를 포함할 수 있다.The multi-capacitor circuit 200 of the second embodiment may include a first capacitor (Cst1), a second capacitor (Cst1), and a switch (ST).
제1 캐패시터(Cst1)는 일 전극이 고전위전압(EVDD)과 연결된 제5 노드(N5)에 연결되고 타 전극이 캐패시터 노드(NC)에 연결된다.One electrode of the first capacitor Cst1 is connected to the fifth node N5 connected to the high potential voltage EVDD, and the other electrode is connected to the capacitor node NC.
제2 캐패시터(Cst2)는 일 전극이 캐패시터 노드(NC)에 연결되고 타 전극이 제4 노드(N4)에 연결된다.One electrode of the second capacitor Cst2 is connected to the capacitor node NC and the other electrode is connected to the fourth node N4.
스위치(ST)는 스위치 신호에 따라 캐패시터 노드(NC)에 고전위전압(EVDD)을 연결하거나 해제할 수 있다. The switch (ST) can connect or disconnect the high potential voltage (EVDD) to the capacitor node (NC) according to the switch signal.
스위치(ST)가 오프되면 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)는 직렬 연결된다. 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)가 직렬 연결된 경우 그 총 캐패시턴스(Total CST)는 다음의 수학식으로 산출될 수 있다.When the switch ST is turned off, the first capacitor Cst1 and the second capacitor Cst2 are connected in series. When the first capacitor (Cst1) and the second capacitor (Cst2) are connected in series, the total capacitance (Total CST) can be calculated using the following equation.
<수학식><Equation>
상기 수학식을 통해 알 수 있듯이, 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)가 직렬 연결되면 각각의 캐패시터(Cst1, Cst2)의 캐패시턴스 보다 작은 캐패시턴스를 갖게 된다.As can be seen from the above equation, when the first capacitor (Cst1) and the second capacitor (Cst2) are connected in series, they have a capacitance that is smaller than the capacitance of each capacitor (Cst1, Cst2).
스위치(ST)가 온되면 캐패시터 노드(NC)에 고전위전압(EVDD)이 인가되어, 제1 캐패시터(Cst1)의 양단 전압이 고전위전압(EVDD)으로 동일하게 설정되므로, 제1 캐패시터(Cst1)에 의한 캐패시턴스는 0이되고, 제2 캐패시터(Cst2)만 동작할 수 있다. 즉, 스위치(ST)가 온되면 제2 캐패시터(Cst2)만 사용할 수 있다. 여기서, 제2 캐패시터(Cst2)의 용량이 제1 캐패시터(Cst1)보다 충분히 큰 경우(Cst1<<Cst2), 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)가 직렬 연결되었을 때보다 더 큰 캐패시턴스가 작용하게 된다.When the switch ST is turned on, the high potential voltage EVDD is applied to the capacitor node NC, and the voltage at both ends of the first capacitor Cst1 is set equal to the high potential voltage EVDD, so that the first capacitor Cst1 ) becomes 0, and only the second capacitor (Cst2) can operate. That is, when the switch ST is turned on, only the second capacitor Cst2 can be used. Here, when the capacity of the second capacitor (Cst2) is sufficiently larger than the first capacitor (Cst1) (Cst1<<Cst2), the capacitance is larger than when the first capacitor (Cst1) and the second capacitor (Cst2) are connected in series. comes into effect.
비발광기간에 수행되는 Vth 샘플링 시에는 샘플링 시간을 단축하고 샘플링 에러를 감소시키기 위해 가능한 작은 캐패시턴스를 적용하는 것이 유리하다.When Vth sampling is performed during a non-emission period, it is advantageous to apply as small a capacitance as possible to shorten the sampling time and reduce sampling error.
반면, 발광기간에 데이터전압(VDATA)을 유지하기 위해서는 캐패시턴스가 클 수록 유리하다.On the other hand, in order to maintain the data voltage (VDATA) during the emission period, the larger the capacitance, the more advantageous.
이에, 스위치(ST)는 샘플링기간에는 오프되어 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)가 직렬 연결함으로써 캐패시턴스를 감소시키고, 발광기간에는 턴온되어 용량이 큰 제2 캐패시터(Cst2)만 동작하도록 제어할 수 있다. 이러한 스위치(ST)는 샘플링기간에 오프되고, 그 이외의 기간에는 온될 수 있도록 구성될 수 있다. 예를 들어, 게이트전극에 반전된 스캔신호(Inverse SCAN(n))를 입력 받아 오프됨으로써, 샘플링 기간에 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)를 직렬 연결하고, 그 외의 기간에는 턴온되어 캐패시터 노드(NC)에 고전위전압(EVDD)을 연결하는 p타입 TFT를 적용할 수 있다.Accordingly, the switch ST is turned off during the sampling period to reduce the capacitance by connecting the first capacitor Cst1 and the second capacitor Cst2 in series, and is turned on during the emitting period to operate only the second capacitor Cst2 with a large capacity. You can control it to do so. This switch (ST) may be configured to be turned off during the sampling period and turned on during other periods. For example, by receiving an inverted scan signal (Inverse SCAN(n)) to the gate electrode and turning it off, the first capacitor (Cst1) and the second capacitor (Cst2) are connected in series during the sampling period, and are turned on during other periods. Thus, a p-type TFT that connects the high potential voltage (EVDD) to the capacitor node (NC) can be applied.
도 12는 본 명세서의 제2 실시예에 따른 서브 픽셀의 구동 시, 게이트 및 소스 전압의 변화를 도시한 파형도이다.FIG. 12 is a waveform diagram showing changes in gate and source voltages when driving a subpixel according to the second embodiment of the present specification.
도 12에 도시된 바와 같이, 현재단의 스캔신호(Scan(n))는 제3 기간(P3)에 온 레벨로 인가된다. 이에, 제1 스위칭TFT(T1)이 턴온되어 샘플링 및 프로그래밍이 수행된다. 제3 기간(P3)에 스위치(ST)는 반전된 스캔신호(Inverse SCAN(n))를 입력받아 오프된다. 스위치(ST)가 오프됨에 따라 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)는 직렬로 연결되어 구동TFT(DT)의 게이트전극(N2)에 연결된 캐패시턴스가 감소한다. 게이트전극(N2)에 연결된 캐패시턴스가 감소하면 Vth 감지를 위해 충전해야 하는 충전용량이 감소한다. 이에, 더 큰 캐패시턴스(Cst)를 이용하여 Vth를 센싱할 때 발생하는 에러(e1)와 비교하여 제1 캐패시터(Cst1)와 제2 캐패시터(Cst2)를 직렬 연결하여(Cst1+Cst2) Vth를 센싱할 때 발생하는 에러(e2)가 더 작음을 알 수 있다.As shown in FIG. 12, the current scan signal Scan(n) is applied at the on level in the third period P3. Accordingly, the first switching TFT (T1) is turned on to perform sampling and programming. In the third period (P3), the switch (ST) receives an inverted scan signal (Inverse SCAN(n)) and is turned off. As the switch ST is turned off, the first capacitor Cst1 and the second capacitor Cst2 are connected in series, and the capacitance connected to the gate electrode N2 of the driving TFT DT decreases. As the capacitance connected to the gate electrode (N2) decreases, the charging capacity that must be charged for Vth detection decreases. Therefore, compared to the error (e1) that occurs when sensing Vth using a larger capacitance (Cst), the first capacitor (Cst1) and the second capacitor (Cst2) are connected in series (Cst1 + Cst2) to sense Vth. It can be seen that the error (e2) that occurs when doing this is smaller.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present specification have been described in more detail with reference to the accompanying drawings, the present specification is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present specification. . Accordingly, the embodiments disclosed in this specification are not intended to limit the technical idea of the present specification, but rather to explain it, and the scope of the technical idea of the present specification is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of this specification should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of this specification.
110: 영상 공급부
120: 타이밍 제어부
130: 스캔 구동부
140: 데이터 구동부
150: 표시패널
180: 전원 공급부110: video supply unit 120: timing control unit
130: scan driver 140: data driver
150: display panel 180: power supply unit
Claims (14)
데이터전압이 충전되는 캐패시터;
고전위전원이 인가되는 제1 전극, 상기 발광소자에 연결되는 제2 전극, 상기 데이터전압 충전을 위한 전원이 인가되는 제1 게이트전극 및 상기 캐패시터에 저장된 상기 데이터전압이 인가되는 제2 게이트전극을 포함하고, 상기 제2 게이트전극으로 입력되는 상기 데이터전압에 따라 상기 발광소자에 인가되는 전류를 제어하는 구동TFT;
비발광기간에 온되어 상기 제1 게이트전극과 상기 캐패시터를 연결하는 제1 스위칭TFT;
발광기간에 온되어 상기 제1 게이트전극과 상기 고전위전원을 연결하는 제2 스위칭TFT; 및
발광기간에 온 되어 상기 캐패시터와 상기 비발광기간에 상기 캐패시터와 상기 제1 게이트전극을 연결하는 제3 스위칭TFT;
를 포함하는 표시장치.light emitting device;
A capacitor charged with a data voltage;
A first electrode to which high potential power is applied, a second electrode connected to the light emitting device, a first gate electrode to which power for charging the data voltage is applied, and a second gate electrode to which the data voltage stored in the capacitor is applied. a driving TFT that includes and controls a current applied to the light emitting device according to the data voltage input to the second gate electrode;
a first switching TFT that is turned on during a non-emission period and connects the first gate electrode and the capacitor;
a second switching TFT that is turned on during the light emission period and connects the first gate electrode and the high potential power supply; and
a third switching TFT that is turned on during the light-emitting period and connects the capacitor to the first gate electrode during the non-light-emitting period;
A display device including a.
온 레벨의 발광신호를 입력받아 상기 고전위전원을 상기 구동TFT의 상기 제1 전극에 인가하는 제1 발광TFT;
상기 온 레벨의 발광신호를 입력받아 상기 구동TFT의 상기 제2 전극을 상기 발광 소자에 연결하는 제2 발광TFT;
를 더 포함하는 표시장치.According to paragraph 1,
a first light-emitting TFT that receives an on-level light-emitting signal and applies the high potential power to the first electrode of the driving TFT;
a second light-emitting TFT that receives the on-level light-emitting signal and connects the second electrode of the driving TFT to the light-emitting element;
A display device further comprising:
상기 제1 스위칭TFT, 제2 스위칭TFT, 제 3스위칭TFT는,
상기 온 레벨의 발광신호 및 오프 레벨의 발광신호를 입력받아 온오프 동작하는 표시장치.According to paragraph 2,
The first switching TFT, second switching TFT, and third switching TFT are,
A display device that operates on and off by receiving the on-level light-emitting signal and the off-level light-emitting signal.
상기 제1 스위칭TFT는,
발광신호가 입력되는 게이트전극, 상기 캐패시터와 연결되는 제1 전극 및 상기 구동TFT의 상기 제1 게이트전극과 연결되는 제2 전극을 포함하고,
상기 게이트전극에 오프 레벨 발광신호가 입력되면 턴온되는 표시장치.According to paragraph 2,
The first switching TFT is,
It includes a gate electrode through which a light emitting signal is input, a first electrode connected to the capacitor, and a second electrode connected to the first gate electrode of the driving TFT,
A display device that turns on when an off-level light emitting signal is input to the gate electrode.
상기 제2 스위칭TFT는,
발광신호가 입력되는 게이트전극, 상기 고전위전원에 연결되는 제1 전극 및 상기 구동TFT의 상기 제1 게이트전극과 연결되는 제2 전극을 포함하고,
상기 게이트전극에 상기 온 레벨 발광신호가 입력되면 턴온되는 표시장치.According to paragraph 2,
The second switching TFT is,
It includes a gate electrode through which a light emitting signal is input, a first electrode connected to the high potential power supply, and a second electrode connected to the first gate electrode of the driving TFT,
A display device that turns on when the on-level light emitting signal is input to the gate electrode.
상기 제3 스위칭TFT는,
발광신호가 입력되는 게이트전극, 상기 캐패시터에 연결되는 제1 전극 및 상기 구동TFT의 상기 제2 게이트전극과 연결되는 제2 전극을 포함하고,
상기 게이트전극에 상기 온 레벨 발광신호가 입력되면 턴온되는 표시장치.According to paragraph 2,
The third switching TFT is,
It includes a gate electrode through which a light emitting signal is input, a first electrode connected to the capacitor, and a second electrode connected to the second gate electrode of the driving TFT,
A display device that turns on when the on-level light emitting signal is input to the gate electrode.
상기 구동TFT의 상기 제2 게이트전극은 하부보호금속(BSM: Bottom Shield Metal)을 포함하는 표시장치.According to paragraph 1,
The second gate electrode of the driving TFT includes a bottom shield metal (BSM).
상기 구동TFT의 상기 제1 게이트전극은 탑 게이트(Top Gate)에 연결된 전극이고 상기 제2 게이트전극은 바텀 게이트(Bottom Gate)에 연결된 전극인 표시장치.According to paragraph 1,
A display device in which the first gate electrode of the driving TFT is an electrode connected to a top gate and the second gate electrode is an electrode connected to a bottom gate.
상기 구동TFT의 상기 제1 전극에 상기 데이터전압을 인가하는 제4 스위칭 TFT를 더 포함하는 표시장치.According to paragraph 1,
The display device further includes a fourth switching TFT that applies the data voltage to the first electrode of the driving TFT.
상기 구동TFT의 상기 제1 게이트전극과 상기 구동TFT의 드레인전극을 연결하는 제5 스위칭TFT를 더 포함하는 표시장치.According to clause 9,
The display device further includes a fifth switching TFT connecting the first gate electrode of the driving TFT and the drain electrode of the driving TFT.
상기 캐패시터는,
일 전극이 상기 고전위전압에 연결되고 타 전극이 캐패시터 노드에 연결된 제1 캐패시터; 및
일 전극이 상기 캐패시터 노드에 연결되고 타 전극이 상기 제1 스위칭TFT에 연결된 제2 캐패시터를 포함하고,
상기 캐패시터 노드에 상기 고전위전압을 연결하거나 해제하는 스위치를 더 포함하는 표시장치.According to paragraph 1,
The capacitor is,
a first capacitor with one electrode connected to the high potential voltage and the other electrode connected to a capacitor node; and
A second capacitor with one electrode connected to the capacitor node and the other electrode connected to the first switching TFT,
A display device further comprising a switch for connecting or disconnecting the high potential voltage to the capacitor node.
제1 노드에 연결된 제1 전극, 제3 노드에 연결된 제2 전극, 제2 노드에 연결된 제1 게이트전극 및 상기 캐패시터에 저장된 상기 데이터전압이 인가되는 제2 게이트전극을 포함하는 구동TFT;
발광신호가 입력되는 게이트전극, 고전위전압에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 발광TFT;
상기 발광신호가 입력되는 게이트전극, 상기 제3 노드에 연결된 제1 전극 및 상기 발광소자와 연결된 제2 전극을 포함하는 제2 발광TFT;
제4 노드에 연결된 제1 전극 및 제5 노드에 연결된 제2 전극을 포함하는 캐패시터;
상기 발광신호가 입력되는 게이트전극, 상기 제4 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하고, 상기 발광신호가 오프레벨로 입력될 때 턴온되는 제1 TFT;
상기 발광신호가 입력되는 게이트전극, 상기 제5 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하고, 상기 발광신호가 온레벨로 입력될 때 턴온되는 제2 TFT; 및
상기 발광신호가 입력되는 게이트전극, 상기 제4 노드에 연결된 제1 전극 및 상기 구동TFT의 상기 제2 게이트전극에 연결된 제2 전극을 포함하고, 상기 발광신호가 온레벨로 입력될 때 턴온되는 제3 TFT;
를 포함하는 표시장치.light emitting device;
a driving TFT including a first electrode connected to a first node, a second electrode connected to a third node, a first gate electrode connected to the second node, and a second gate electrode to which the data voltage stored in the capacitor is applied;
A first light-emitting TFT including a gate electrode through which a light-emitting signal is input, a first electrode connected to a high potential voltage, and a second electrode connected to the first node;
a second light-emitting TFT including a gate electrode through which the light-emitting signal is input, a first electrode connected to the third node, and a second electrode connected to the light-emitting device;
A capacitor including a first electrode connected to a fourth node and a second electrode connected to a fifth node;
a first TFT including a gate electrode through which the light emitting signal is input, a first electrode connected to the fourth node, and a second electrode connected to the second node, and turned on when the light emitting signal is input at an off-level;
a second TFT including a gate electrode through which the light emitting signal is input, a first electrode connected to the fifth node, and a second electrode connected to the second node, and turned on when the light emitting signal is input at an on level; and
A second electrode including a gate electrode through which the light emitting signal is input, a first electrode connected to the fourth node, and a second electrode connected to the second gate electrode of the driving TFT, and turned on when the light emitting signal is input at an on level. 3 TFTs;
A display device including a.
상기 구동TFT의 상기 제2 게이트전극은 하부보호금속(BSM: Bottom Shield Metal)을 포함하는 표시장치.According to clause 12,
The second gate electrode of the driving TFT includes a bottom shield metal (BSM).
상기 구동TFT의 상기 제1 게이트전극은 탑 게이트(Top Gate)에 연결된 전극이고 상기 제2 게이트전극은 바텀 게이트(Bottom Gate)에 연결된 전극인 표시장치.According to clause 12,
A display device in which the first gate electrode of the driving TFT is an electrode connected to a top gate and the second gate electrode is an electrode connected to a bottom gate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220190718A KR20240107768A (en) | 2022-12-30 | 2022-12-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220190718A KR20240107768A (en) | 2022-12-30 | 2022-12-30 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240107768A true KR20240107768A (en) | 2024-07-09 |
Family
ID=91947494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220190718A KR20240107768A (en) | 2022-12-30 | 2022-12-30 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240107768A (en) |
-
2022
- 2022-12-30 KR KR1020220190718A patent/KR20240107768A/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI768621B (en) | Electroluminescent display device | |
| US10665169B2 (en) | Gate driver for outputting a variable initialization voltage and electroluminescent display device thereof | |
| CN113066426B (en) | Electroluminescent display device | |
| US11232756B2 (en) | Electroluminescent display device | |
| CN108777131B (en) | AMOLED pixel driving circuit and driving method | |
| KR102653575B1 (en) | Display device | |
| KR20190067344A (en) | Light emitting display apparatus and method for driving thereof | |
| KR101973752B1 (en) | Organic light emitting display device | |
| KR20220090924A (en) | Gate driving circuit and electroluminescence display device using the same | |
| KR20220094916A (en) | Gate driving circuit and electroluminescence display device using the same | |
| KR20210058232A (en) | Display device | |
| CN114648955B (en) | Organic light emitting display device | |
| KR20240107768A (en) | Display device | |
| KR20200075488A (en) | Pixel circuit and Electroluminescent Display Device using the same | |
| US20240260318A1 (en) | Display device | |
| US12039940B2 (en) | Light-emitting display device | |
| US20230197003A1 (en) | Electroluminescent Display Apparatus | |
| US20230013346A1 (en) | Pixel and display device | |
| US20230200134A1 (en) | Organic light-emitting display device | |
| KR20240099875A (en) | Display device and driving method thereof | |
| KR20240099573A (en) | Display device and driving method | |
| KR20230015037A (en) | Display panel compensation circuit and display device including same | |
| KR20210157642A (en) | Electroluminescence Display Device |