KR20240104266A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20240104266A
KR20240104266A KR1020220186067A KR20220186067A KR20240104266A KR 20240104266 A KR20240104266 A KR 20240104266A KR 1020220186067 A KR1020220186067 A KR 1020220186067A KR 20220186067 A KR20220186067 A KR 20220186067A KR 20240104266 A KR20240104266 A KR 20240104266A
Authority
KR
South Korea
Prior art keywords
layer
display
display area
disposed
step compensation
Prior art date
Application number
KR1020220186067A
Other languages
English (en)
Inventor
이정규
황정호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220186067A priority Critical patent/KR20240104266A/ko
Priority to US18/385,449 priority patent/US20240215411A1/en
Publication of KR20240104266A publication Critical patent/KR20240104266A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 표시 패널 및 표시 패널 상에 배치되는 광제어층을 포함하는 표시 모듈, 비표시 영역과 중첩하고 표시 모듈 상에 배치되어 비표시 영역에서의 단차를 보상하는 단차 보상층 및 표시 모듈 상에 배치되는 윈도우를 포함한다. 윈도우는 비표시 영역과 중첩하는 차광층 및 윈도우 코팅층을 포함한다. 본 발명의 일 실시예에 따른 표시 장치가 비표시 영역에서 표시 모듈의 단차를 보상하는 단차 보상층을 포함함으로써, 단차로 인해 발생하는 차광층의 도포 불량 문제 및 이로 인한 경계 시인 문제 등을 개선할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법 {DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 윈도우, 하우징, 및 표시 패널을 포함한다. 표시 패널은 표시 소자, 터치 소자, 또는 검출 소자 등 전기적 신호에 따라 활성화되는 다양한 소자들을 포함할 수 있다.
윈도우는 표시 패널을 보호하고, 사용자에게 활성 영역을 제공한다. 이에 따라, 사용자는 윈도우를 통해 표시 패널에 입력을 제공하거나 표시 패널에 생성된 정보를 수신한다. 또한, 표시 패널은 윈도우를 통해 외부 충격으로부터 안정적으로 보호될 수 있다.
본 발명은 신뢰성이 향상된 표시 장치 및 신뢰성이 향상된 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 포함하는 표시 패널 및 상기 표시 패널 상에 배치되는 광제어층을 포함하는 표시 모듈; 상기 비표시 영역과 중첩하고, 상기 표시 모듈 상에 배치되어 비표시 영역에서의 단차를 보상하는 단차 보상층; 및 상기 표시 모듈 상에 배치되는 윈도우를 포함하고, 상기 윈도우는, 상기 비표시 영역과 중첩하고, 상기 단차 보상층 상에 배치되는 차광층; 및 상기 차광층 및 상기 표시 모듈 상에 배치되는 윈도우 코팅층을 포함한다.
상기 표시 모듈은 상기 표시 모듈의 상면에 대응하는 제1 면 및 상기 제1 면으로부터 외측으로 연장되는 제2 면을 포함하고, 상기 단차는 상기 제1 면 및 상기 제2 면 사이의 단차이다.
상기 단차 보상층은 상기 제2 면과 평면상 중첩할 수 있다.
상기 제1 면은 상기 비표시 영역과 중첩하는 제1 부분 및 상기 표시 영역과 중첩하는 제2 부분을 포함하고,상기 단차 보상층은 상기 제1 부분과 중첩할 수 있다.
상기 단차 보상층은 상기 차광층 및 상기 표시 모듈 사이에 배치된 레진으로 구성될 수 있다.
상기 단차 보상층의 두께는 상기 제1 면 및 상기 제2 면의 상기 제1 면의 법선 방향 상에서의 간격과 동일할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역에서 상기 단차 보상층보다 외측에 배치되는 댐을 더 포함할 수 있다.
상기 단차 보상층은 상기 표시 영역과 일부 중첩할 수 있다.
상기 단차 보상층은 상기 윈도우 코팅층과 동일한 물질로 구성될 수 있다.
상기 단차 보상층은 상기 윈도우 코팅층과 상기 표시 영역에서 일체로 연결되어 형성될 수 있다.
상기 단차 보상층의 두께는 상기 제1 면 및 상기 제2 면의 상기 제1 면의 법선 방향 상에서의 간격보다 클 수 있다.
상기 윈도우 코팅층은 상기 표시 영역 및 상기 비표시 영역과 중첩하고, 상기 표시 영역에서 상기 광제어층의 상면과 맞닿을 수 있다.
상기 표시 패널은 베이스층; 상기 베이스층 상에 배치되고, 개구부가 정의된 화소정의막; 상기 개구부 내에 배치된 발광층을 포함하는 발광소자; 상기 발광소자 상에 배치된 무기증착층; 및 상기 무기증착층 상에 배치된 봉지층을 포함할 수 있다.
상기 광제어층은 염료 및 안료 중 적어도 하나를 포함하고, 상기 광제어층에 포함된 상기 염료 및 안료는 490nm 이상 505nm 이하 및 585nm 이상 600nm 이하 파장범위에서 최대 흡수 파장을 가질 수 있다.
상기 표시 모듈은, 상기 표시 패널 및 상기 광제어층 사이에 입력 감지층을 더 포함할 수 있다.
본 발명의 일 실시에에 따른 표시 장치의 제조 방법은 표시 영역 및 비표시 영역을 포함하는 표시 패널 및 상기 표시 패널 상에 배치되는 광제어층을 포함하는 표시 모듈을 형성하는 단계; 상기 비표시 영역과 중첩하도록 상기 표시 모듈 상에 단차 보상층을 형성하는 단계; 및 상가 단차 보상층 상에 상기 비표시 영역과 중첩하는 차광층을 형성하는 단계; 및 상기 차광층 및 상기 표시 모듈 상에 윈도우 코팅층을 배치하는 단계를 포함할 수 있다.
상기 단차 보상층을 형성하는 단계는 레진을 도포하여 예비 단차 보상층을 형성하는 단계; 및 상기 예비 단차 보상층을 경화하여 상기 단차 보상층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시에에 따른 표시 장치의 제조 방법은 상기 레진을 도포하는 단계 이전에 상기 비표시 영역에 댐을 배치하는 단계를 더 포함하고, 상기 댐은 상기 비표시 영역에서 상기 예비 단차 보상층보다 외측에 배치될 수 있다.
상기 단차 보상층은 상기 표시 영역과 일부 중첩할 수 있다.
상기 윈도우 코팅층을 형성하는 단계는 상기 차광층 및 상기 단차 보상층 상에 상기 윈도우 코팅층을 배치하는 단계를 포함할 수 있다.
본 발명은 일 실시예에 따른 표시 장치가 비표시 영역에서 표시 모듈의 단차를 보상하는 단차 보상층을 포함함으로써, 단차로 인해 발생하는 차광층의 도포 불량 문제 및 이로 인한 경계 시인 문제 등을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 분해사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 도 2에 도시된 절단선 Ⅰ-Ⅰ'에 따라 절단한 윈도우의 단면도이다.
도 5는 도 3의 AA영역에 대응하는 부분의 확대 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 단면도이다.
도 8a 내지 도 8f는 본 발명의 일 실시예에 따른 표시 장치의 제조 과정 중 일부 단계를 나타낸 단면도들이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시 장치의 제조 과정 중 일부 단계를 나타낸 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 분해사시도이다. 도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 제1 방향(DR1)에 평행한 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 평행한 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 나란할 수 있다. 표시 장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다.
표시면(IS)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 표시 영역(DA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 표시 영역(DA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 소정의 컬러를 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 이에 따라, 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉 또는 별도의 장치(예를 들어, 액티브 펜 또는 디지타이저 등)에 의한 접촉은 물론 표시 장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시 장치(DD)는 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다. 표시 장치(DD)의 표시면(IS)에는 사용자의 생체 정보를 감지할 수 있는 생체 정보 감지 영역이 제공될 수 있다. 생체 정보 감지 영역은 표시 영역(DA)의 전체 영역에 제공되거나, 표시 영역(DA)의 일부 영역에 제공될 수 있다. 도 1에서는 본 발명의 일 예로 표시 영역(DA)의 전체가 생체 정보 감지 영역으로 활용되는 것을 도시하였다.
표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 하우징(EDC)을 포함할 수 있다. 본 실시예에서, 윈도우(WM)와 하우징(EDC)은 결합되어 표시 장치(DD)의 외관을 구성한다.
윈도우(WM)의 전면은 표시 장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다. 하지만 이에 제한되지 않고, 표시 모듈(DM) 상에 레진을 직접 코팅하여 형성될 수 있다. 이에 따라, 윈도우(WM)와 표시 모듈(DM)을 결합시키는 별도의 라미네이션 공정이 수행되지 않을 수 있고, 윈도우(WM)와 표시 모듈(DM)을 부착시키는 접착제가 미사용될 수 있다.
일 실시예에 따른 표시 모듈(DM)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 표시 영역(DA)은 영상을 표시하거나 외부 입력을 감지하는 부분일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일 측에 인접하여 위치하는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 감싸고 배치되는 것일 수 있다. 하지만 실시예가 이에 한정되는 것은 아니며, 도 2 등에 도시된 것과 달리 일 실시예에서 비표시 영역(NDA) 중 일부는 생략될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
도 3을 참조하면, 표시 모듈(DM)은 표시 패널(DP), 입력 감지층(ISL) 및 광제어층(RCL)을 포함할 수 있다. 표시 패널(DP)은 전기적 신호에 따라 영상을 표시하고, 입력 감지층(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 다양한 형태로 제공될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널, 무기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시 패널의 발광층은 무기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
표시 패널(DP)은 베이스층(BL), 표시 소자층(DP-EL), 회로층(DP-CL) 및 봉지층(TFE)을 포함한다. 본 발명에 따른 표시 패널(DP)은 플렉서블(flexible) 표시 패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 패널(DP)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시 패널 또는 리지드(rigid) 표시 패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로층(DP-CL)은 베이스층(BL)과 표시 소자층(DP-EL) 사이에 배치된다. 회로층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP-CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기층과 적어도 하나의 중간 유기층을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동 회로를 포함할 수 있다. 회로층(DP-CL)은 화소 구동 회로 및/또는 센서 구동 회로에 연결된 신호 라인들을 더 포함할 수 있다.
표시 소자층(DP_EL)은 화소들 각각에 포함된 발광 소자를 포함할 수 있다. 발광 소자는 복수 개로 제공될 수 있고, 복수 개의 발광 소자는 복수 개의 발광 영역에 대응할 수 있다. 예를 들어 복수 개의 발광 영역은 레드 발광 영역, 그린 발광 영역, 및 블루 발광 영역을 포함할 수 있다.
봉지층(TFE)은 표시 소자층(DP-EL) 상에 배치되어 표시 소자층(DP-EL)을 밀봉한다. 봉지층(TFE)은 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함할 수 있다. 무기층은 무기 물질을 포함하고, 수분/산소로부터 표시 소자층(DP-EL)을 보호할 수 있다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 표시 소자층(DP-EL)을 보호할 수 있다.
표시 패널(DP) 상에 입력 감지층(ISL)이 형성될 수 있다. 입력 감지층(ISL)은 봉지층(TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISL)은 연속 공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISL)이 표시 패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISL)과 봉지층(TFE) 사이에 배치되지 않는다. 대안적으로 입력 감지층(ISL)과 표시 패널(DP) 사이에 접착필름이 배치될 수 있다. 이 경우, 입력 감지층(ISL)은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 접착필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
입력 감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시 패널(DP)에 제공할 수 있다. 입력 감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 감지 전극들을 포함할 수 있다. 감지 전극들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시 패널(DP)은 입력 감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
광제어층(RCL)은 입력 감지층(ISL) 상에 배치될 수 있다. 광제어층(RCL)은 외부로부터 입사되는 외부광의 반사율을 감소시키는 반사 방지층일 수 있다. 광제어층(RCL)은 표시 패널(DP)에서 방출되는 광을 선택적으로 투과시키는 층일 수 있다. 광제어층(RCL)은 편광층을 포함하지 않는 것일 수 있다. 이에 따라, 광제어층(RCL)을 통과하여 표시 패널(DP) 및 입력 감지층(ISL)으로 입사하는 광은 편광되지 않은 광일 수 있다. 표시 패널(DP) 및 입력 감지층(ISL)은 광제어층(RCL)으로부터 편광되지 않은 광을 수신할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 광제어층(RCL)은 별도의 필터부들 및 블랙 매트릭스를 포함하는 컬러 필터층일 수 있다. 도시되지 않았으나, 필터부들은 레드 필터부, 그린 필터부 및 블루 필터부를 포함할 수 있다. 레드 필터부, 그린 필터부, 및 블루 필터부는 각각 레드 발광 영역, 그린 발광 영역, 및 블루 발광 영역에 대응하여 위치하는 부분일 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 광제어층(RCL) 상에 윈도우(WM)가 직접 배치될 수 있다. 하지만 이에 제한되지 않고, 표시 장치(DD)는 접착층을 더 포함할 수 있다. 윈도우(WM)는 접착층에 의해 광제어층(RCL) 상에 부착될 수 있다. 접착층은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 또는 감압 접착제(PSA, Pressure Sensitive Adhesive)을 포함할 수 있다.
도 3을 참조하면, 표시 장치(DD)는 표시 모듈(DM) 상에 배치되는 단차 보상층(SCL)을 더 포함할 수 있다. 단차 보상층(SCL)은 비표시 영역(NDA)과 중첩하고, 표시 모듈(DM)과 윈도우(WM) 사이에 배치되어, 비표시 영역(NDA)에서의 표시 모듈(DM)의 단차를 보상하는 층일 수 있다. 이에 대한 자세한 사항은 후술하기로 한다.
다시 도 1 및 도 2를 참조하면, 하우징(EDC)은 윈도우(WM)와 결합된다. 하우징(EDC)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다. 하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 도시되지 않았으나, 표시 모듈(DM)과 하우징(EDC) 사이에는 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
도 4는 도 2에 도시된 절단선 Ⅰ-Ⅰ'에 따라 절단한 윈도우의 단면도이다.
도 4를 참조하면, 윈도우(WM)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 광을 투과하는 영역으로, 평면상에서 윈도우(WM)의 중앙 부분에 정의되고, 윈도우(WM)의 평면상 면적의 대부분을 차지할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 배치될 수 있다. 비표시 영역(NDA)은 평면상에서 윈도우(WM)의 테두리 영역에 정의될 수 있다. 비표시 영역(NDA)은 윈도우(WM)의 측면을 따라 정의될 수 있다.
윈도우(WM)는 차광층(BML) 및 윈도우 코팅층(WCL)을 포함할 수 있다.
차광층(BML)은 윈도우(WM)의 가장자리 영역에 배치될 수 있다. 구체적으로, 차광층(BML)은 평면상에서, 윈도우(WM)의 비표시 영역(NDA)에 중첩할 수 있다. 차광층(BML)은 비표시 영역(NDA)에 전면적으로 중첩하고, 표시 영역(DA)에 비중첩할 수 있다. 차광층(BML)은 잉크 인쇄층일 수 있다. 또한, 차광층(BML)은 안료 또는 염료를 포함하여 형성된 층일 수 있다. 차광층(BML)은 광을 차폐하는 차폐 잉크를 포함할 수 있다. 예를 들어, 차폐 잉크층은 베이스 물질 및 차폐 잉크를 포함할 수 있다. 차폐 잉크는 카본 블랙 입자일 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며, 차폐 잉크는 카본 블랙 입자 외의 1종 이상의 안료, 염료 또는 그 혼합물을 포함할 수 있다. 차광층(BML)에 의해 비표시 영역(NDA)에 중첩하는 표시 장치(DD) 내부의 구성들이 외부로 시인되는 것이 방지될 수 있다.
윈도우 코팅층(WCL)은 윈도우(WM)의 최상부에 위치하고, 윈도우(WM)의 상면을 정의하는 구성일 수 있다. 즉, 윈도우 코팅층(WCL)의 상면이 윈도우(WM)의 상면에 해당할 수 있다. 다만, 이에 제한되는 것은 아니며, 윈도우(WM)는 윈도우 코팅층(WCL)의 상면에 배치된 기능성 코팅층을 더 포함할 수 있고, 최상부에 배치된 기능성 코팅층이 윈도우(WM)의 상면을 정의할 수도 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 중 적어도 하나를 포함할 수 있다.
윈도우 코팅층(WCL)은 평면상에서 적어도 일부가 표시 영역(DA)과 중첩할 수 있다. 표시 영역(DA)에서 윈도우 코팅층(WCL)의 두께는 윈도우(WM)의 두께와 일치할 수 있다. 비표시 영역(NDA)에서 윈도우 코팅층(WCL)은 차광층(BML) 상부에 배치된다. 비표시 영역(NDA)에서 윈도우 코팅층(WCL)의 두께는 윈도우(WM)의 두께보다 작을 수 있다. 비표시 영역(NDA)에서 윈도우 코팅층(WCL)의 두께와 차광층(BML)의 두께의 합이 윈도우(WM)의 두께와 일치할 수 있다. 따라서, 윈도우(WM)는 표시 영역(DA) 및 비표시 영역(NDA)에서 일정한 두께를 가질 수 있다.
윈도우 코팅층(WCL)의 측면과 차광층(BML)의 측면은 나란히 정렬된 형상을 가질 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 윈도우 코팅층(WCL)의 측면과 차광층(BML)의 측면은 비정렬될 수 있다. 예를 들어, 차광층(BML)의 측면이 윈도우 코팅층(WCL)의 측면보다 내측에 배치될 수 있다.
윈도우 코팅층(WCL)은 약 90% 이상의 광 투과율을 가질 수 있다. 윈도우 코팅층(WCL)은 약 90% 이상의 광 투과율을 가지는 물질을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 윈도우 코팅층(WCL)은 폴리카보네이트(polycarbonate), 폴리메틸메타아크릴레이트(polymethylmethacrylate), 폴리이미드(polyimide), 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate), 폴리염화비닐리덴(polyvinylidene chloride), 폴리불화비닐리덴(polyvinylidene difluoride), 폴리스티렌(polystyrene), 에틸렌-비닐알코올 공중합체(ethylene vinylalcohol copolymer) 및 트리아세틸셀룰로스(triacetyl cellulose)로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다. 다만, 윈도우 코팅층(WCL)의 물질이 이에 제한되는 것은 아니다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 구체적으로, 도 5는 도 3의 AA영역에 대응하는 부분의 확대 단면도이다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로층(DP-CL), 표시 소자층(DP-EL) 및 봉지층(TFE)을 포함할 수 있다. 표시 패널(DP)의 각 구성들에 대한 설명은 전술한 설명이 동일하게 적용될 수 있다.
베이스층(BL)은 유리 기판, 금속 기판, 고분자 기판 또는 유/무기 복합재료 기판을 포함할 수 있다. 일 실시예에서 베이스층(BL)은 합성 수지층을 포함할 수 있다. 예를 들어, 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리아이소프렌계 수지, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 페릴렌계 수지 및 폴리이미드계 수지 중 적어도 하나를 포함 할 수 있다. 그러나 베이스층(BL)의 물질이 상기 예에 제한되는 것은 아니다.
회로층(DP-CL)은 베이스층(BL) 상에 배치될 수 있다. 회로층(DP-CL)은 적어도 하나의 절연층, 도전 패턴 및 반도체 패턴을 포함할 수 있다. 표시 패널(DP)의 제조 단계에서, 코팅, 증착 등의 방식으로 베이스층(BL) 상에 절연층, 반도체층 및 도전층을 형성한 후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 패터닝 할 수 있다. 이러한 공정을 거쳐 회로층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성될 수 있다.
도 5는 회로층(DP-CL)에 포함되는 제1 내지 제6 절연층(10 내지 60) 및 베이스층(BL)과 제1 내지 제6 절연층들(10 내지 60) 사이에 배치되는 반도체 패턴 및 도전 패턴을 도시하였다. 그러나, 도 5에 도시된 회로층(DP-CL)의 단면은 예시적인 것이며, 회로층(DP-CL)의 적층 구조는 공정 단계, 공정 방법 또는 화소에 포함되는 소자들의 구성에 따라 다양하게 변형될 수 있다.
제1 절연층(10)은 베이스층(BL) 상에 배치될 수 있다. 제1 절연층(10)은 무기층을 포함하며 베이스층(BL) 상에 배리어층으로 제공될 수 있다. 배리어층으로 제공된 제1 절연층(10)은 외부로부터 이물질이 유입되는 것을 방지할 수 있다. 제1 절연층(10)은 실리콘옥사이드층 및 실리콘나이트라이드층 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 배리어층으로 제공된 제1 절연층(10)은 서로 교번하게 적층된 실리콘옥사이드층들과 실리콘나이트라이드층들을 포함할 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치될 수 있다. 제2 절연층(20)은 무기층을 포함하며 베이스층(BL) 상에 버퍼층으로 제공될 수 있다. 버퍼층으로 제공된 제2 절연층(20)은 베이스층(BL)과 반도체 패턴 또는 도전 패턴 사이의 결합력을 향상시킬 수 있다. 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 버퍼층으로 제공된 제2 절연층(20)은 서로 교번하게 적층된 실리콘옥사이드층들과 실리콘나이트라이드층들을 포함할 수 있다.
화소들(PX)은 제2 절연층(20) 상에 배치될 수 있다. 화소들(PX) 각각은 트랜지스터(TR), 적어도 하나의 커패시터 및 발광 소자(EL)를 포함하는 등가 회로를 가질 수 있으며, 화소(PX)의 등가 회로는 다양한 형태로 변형될 수 있다. 반도체 패턴은 화소(PX)의 등가 회로에 따라 화소들(PX)에 걸쳐 소정의 규칙으로 배열될 수 있다. 도 5는 일 화소(PX)의 일부 구성을 예시적으로 도시하였다.
트랜지스터(TR)는 반도체 패턴(SP) 및 게이트(GE)를 포함할 수 있다. 반도체 패턴(SP)은 제2 절연층(20) 상에 배치될 수 있다. 반도체 패턴(SP)은 실리콘 반도체를 포함할 수 있으며, 단결정 실리콘 반도체, 폴리 실리콘 반도체, 또는 비정질 실리콘 반도체를 포함할 수 있다. 이에 한정되지 않고, 반도체 패턴(SP)은 산화물 반도체를 포함할 수도 있다. 본 발명의 일 실시예에 따른 반도체 패턴(SP)은 반도체 성질을 가진다면 다양한 물질로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
트랜지스터(TR)의 소스(S2), 드레인(S3) 및 채널(S1)은 반도체 패턴(SP)으로부터 형성될 수 있다. 반도체 패턴(SP)은 전도성에 따라 복수의 영역들로 구분될 수 있다. 예를 들어, 반도체 패턴(SP)은 도핑 여부 또는 금속 산화물 환원 여부에 따라 전기적 성질이 달라질 수 있다. 반도체 패턴 중 전도성이 큰 영역은 전극 또는 신호 라인 역할을 할 수 있고, 트랜지스터(TR)의 소스(S2) 및 드레인(S3)에 해당할 수 있다. 비-도핑 되거나 비-환원 되어 상대적으로 전도성이 작은 영역은 트랜지스터(TR)의 채널(S1)(또는 액티브)에 해당할 수 있다.
일 실시예에서 반도체 패턴(SP)은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑 될 수 있다. P 타입의 트랜지스터는 P형 도판트로 도핑 된 도핑영역을 포함할 수 있고, N 타입의 트랜지스터는 N형 도판트로 도핑 된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑 된 영역일 수 있다.
일 실시예에서 반도체 패턴(SP)은 금속 산화물이 환원되었는지 여부에 따라 구분되는 복수의 영역들을 포함할 수 있다. 금속 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비환원 영역) 대비 전도성이 클 수 있다. 환원 영역은 실질적으로 트랜지스터(TR)의 전극 역할을 할 수 있고, 비환원 영역은 실질적으로 트랜지스터(TR)의 채널에 해당할 수 있다.
제3 내지 제6 절연층들(30 내지 60)은 반도체 패턴(SP) 상에 적층 될 수 있다. 제3 내지 제6 절연층들(30 내지 60)은 무기층 또는 유기층을 포함할 수 있다. 예를 들어, 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 유기층은 페놀계 고분자, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들을 조합한 고분자를 포함할 수 있다. 그러나, 절연층의 물질이 상기 예에 제한되는 것은 아니다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되어 반도체 패턴(SP)을 커버할 수 있다. 제3 절연층(30)은 트랜지스터(TR)의 반도체 패턴(SP)과 게이트(GE) 사이에 배치될 수 있다. 일 실시예에서 제3 절연층(30)은 단층 또는 다층 구조를 갖는 무기층일 수 있다.
게이트(GE)는 제3 절연층(30) 상에 배치될 수 있다. 게이트(GE)는 회로층(DP-CL)의 도전 패턴의 일 부분일 수 있다. 평면 상에서 게이트(GE)는 트랜지스터(TR)의 채널(S1)과 중첩할 수 있다. 반도체 패턴(SP)을 도핑하는 공정에서 게이트(GE)는 마스크로 기능할 수 있다.
한편, 도 5의 트랜지스터(TR)는 예시적으로 도시한 것이고, 소스(S2)나 드레인(S3)은 반도체 패턴(SP)으로부터 독립적으로 형성된 전극들일 수 있다. 이 경우 소스(S2) 및 드레인(S3)은 반도체 패턴(SP)에 접촉하거나, 절연층을 관통하여 반도체 패턴(SP)에 접속될 수 있다. 또한, 일 실시예에서 게이트(GE)는 반도체 패턴(SP)의 하측에 배치될 수도 있다. 본 발명의 일 실시예에 따른 트랜지스터(TR)는 다양한 구조로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제4 절연층(40)은 제3 절연층(30) 상에 배치되어 게이트(GE)를 커버할 수 있다. 일 실시예에서 제4 절연층(40)은 단층 또는 다층 구조를 갖는 무기층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 일 실시예에서 제5 절연층(50)은 단층 또는 다층 구조를 갖는 유기층일 수 있다.
제1 연결 전극(CN1)은 제4 절연층(40) 상에 배치될 수 있다. 제2 연결 전극(CN2)은 제5 절연층(50) 상에 배치될 수 있다. 제1 연결 전극(CN1)은 제3 절연층(30) 및 제4 절연층(40)을 관통하는 컨택홀을 통해 반도체 패턴(SP)에 전기적으로 연결될 수 있다. 제2 연결 전극(CN2)은 제5 절연층(50)을 관통하는 컨택홀을 통해 제1 연결 전극(CN1)에 전기적으로 연결될 수 있다. 제6 절연층(60)은 제5 절연층(50) 상에 배치되어 제2 연결 전극(CN2)을 커버할 수 있다.
한편, 제1 연결 전극(CN1) 및 제2 연결 전극(CN2) 중 적어도 어느 하나는 생략될 수 있다. 또는, 발광 소자(EL)와 트랜지스터(TR)를 연결하는 추가 연결 전극이 더 배치될 수도 있다. 발광 소자(EL)와 트랜지스터(TR) 사이에 배치된 절연층들의 수에 따라 발광 소자(EL)와 트랜지스터(TR) 사이의 전기적 연결 방식은 다양하게 변경될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 소자층(DP-EL)은 회로층(DP-CL) 상에 배치될 수 있다. 표시 소자층(DP-EL)은 발광 소자(EL) 및 화소 정의막(PDL)을 포함할 수 있다. 발광 소자(EL)는 트랜지스터(TR)와 전기적으로 연결되어 화소(PX)를 구성할 수 있다. 발광 소자(EL)는 표시 영역(DA) 상에 배치되어 광을 발광할 수 있다. 일 예로 발광 소자(EL)는 유기 발광 소자, 퀀텀닷 발광 소자, 마이크로 엘이디(micro LED) 발광 소자, 또는 나노 엘이디(nano LED) 발광 소자를 포함하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 발광 소자(EL)는 전기적 신호에 따라 광이 발생되거나 광량이 제어될 수 있다면 다양한 실시예들을 포함할 수 있다.
발광 소자(EL)는 제1 전극(AE), 발광층(EM) 및 제2 전극(CE)을 포함할 수 있다. 제1 전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀을 통해 제2 연결 전극(CN2)에 연결될 수 있다.
화소 정의막(PDL)은 제1 전극(AE) 및 제6 절연층(60) 상에 배치될 수 있고, 제1 전극(AE)의 적어도 일부를 노출시킬 수 있다. 즉, 화소 정의막(PDL)은 제1 전극(AE)의 적어도 일부를 노출시키는 발광 개구부(OP)가 정의될 수 있다.
화소 정의막(PDL)은 고분자 수지로 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리아크릴레이트계 수지 또는 폴리이미드계 수지를 포함할 수 있다. 화소 정의막(PDL)은 고분자 수지 이외에 무기물을 더 포함하여 형성될 수 있다. 또한, 화소 정의막(PDL)은 무기물로 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등을 포함하여 형성되는 것일 수 있다.
한편, 일 실시예에서 화소 정의막(PDL)은 광흡수 물질을 포함할 수 있다. 화소 정의막(PDL)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
발광층(EM)은 제1 전극(AE) 상에 배치될 수 있다. 발광층(EM)은 화소 정의막(PDL)의 발광 개구부(OP)에 대응하여 배치될 수 있다. 그러나 이에 한정되지 않고, 발광층(EM)은 화소 정의막(PDL)의 상면을 향해 연장되어 복수의 화소들(PX)에 공통적으로 배치될 수 있다.
발광층(EM)은 소정의 색광을 제공할 수 있다. 발광층(EM)은 유기 발광 물질 및/또는 무기 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EML)은 형광 또는 인광 물질, 금속 유기 착체 발광 물질 또는 양자점을 포함할 수 있다. 도 5는 패터닝된 단층의 발광층(EM)을 예시적으로 도시하였으나, 이에 제한되지 않고 발광층(EM)은 다층 구조를 가질 수 있다. 예를 들어, 발광층(EM)은 주 발광층 및 주 발광층 상에 배치된 보조 발광층을 포함할 수 있다. 주 발광층과 보조 발광층은 방출하는 광의 파장에 따라 다른 두께로 제공될 수 있고, 보조 발광층을 배치함으로써 발광 소자(EL)의 공진 거리를 조절할 수 있다. 또한, 보조 발광층을 배치함으로써 발광층(EM)에서 출력되는 광의 색 순도를 향상 시킬 수 있다.
제2 전극(CE)은 발광층(EM) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있고, 제2 전극(CE)은 공통 전극으로 지칭될 수 있다.
한편, 발광 소자(EL)는 제1 전극(AE)과 제2 전극(CE) 사이에 배치되는 발광 기능층들을 더 포함할 수 있다. 예를 들어, 발광 소자(EL)는 제1 전극(AE)과 발광층(EM) 사이에 배치되는 정공 수송층 또는 정공 주입층을 포함할 수 있고, 발광층(EM)과 제2 전극(CE) 사이에 배치되는 전자 수송층 또는 전자 주입층을 포함할 수 있다.
트랜지스터(TR)를 통해 제1 전압이 제1 전극(AE)에 인가될 수 있고, 공통 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EM)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(EL)가 표시 영역(DA)을 통해 발광할 수 있다.
본 발명의 일 실시예에 따른 표시 소자층(DP-EL)은 발광 소자(EL) 상에 배치되는 무기증착층(INF)을 더 포함할 수 있다. 도시되지 않았으나, 발광 소자(EL) 및 무기증착층(INF) 사이에 캡핑층이 배치될 수 있다. 무기증착층(INF)은 캡핑층 상에 직접 배치될 수 있다. 무기증착층(INF)은 발광 소자(EL)의 제2 전극(CE)에 의해 외부광이 반사되는 것을 방지하기 위한 층일 수 있다. 보다 구체적으로, 무기증착층(INF)의 표면에서 반사된 광 및 제2 전극(CE)에서 반사된 광 사이에서 상쇄 간섭이 일어나, 외부광이 제2 전극(CE) 표면에서 반사되는 양이 감소되는 것일 수 있다. 무기증착층(INF)의 두께는 무기증착층(INF)의 표면에서 반사된 광 및 제2 전극(CE)에서 반사된 광 사이에서 상쇄 간섭이 일어날 수 있도록 조절될 수 있다.
무기증착층(INF)은 굴절률 1.0 이상, 광 흡수계수 0.5 이상의 무기재료를 포함할 수 있다. 무기증착층(INF)은 열증착 공정을 통해 형성될 수 있으며, 녹는점이 1000℃이하의 무기재료를 포함할 수 있다. 무기증착층(INF)은 예를 들어, 비스무스(Bi) 및 이터븀(Yb)으로 이루어진 군에서 선택되는 적어도 하나를 포함할 수 있다. 무기증착층(INF)을 형성하는 재료는 비스무스(Bi)로 이루어지거나, 이터븀(Yb)으로 이루어지거나, YbxBiy 혼합 증착 재료일 수 있다. 무기증착층(INF)의 적어도 일부 상에는 봉지층(TFE)이 직접 배치될 수 있다.
봉지층(TFE)은 표시 소자층(DP-EL) 상에 배치되어 발광 소자(EL)를 커버할 수 있다. 봉지층(TFE)은 발광 소자(EL)를 밀봉할 수 있다. 봉지층(TFE)은 적어도 하나의 절연막을 포함할 수 있고, 절연막은 무기막 또는 유기막으로 제공될 수 있다. 일 실시예에서 봉지층(TFE)은 복수의 절연막들을 포함할 수 있고, 복수의 절연막들 중 적어도 하나는 유기막으로 제공되고, 적어도 하나는 무기막으로 제공될 수 있다. 도 5는 제1 무기막(TFE-IL1), 제2 무기막(TFE-IL2) 및 유기막(TFE-OL)을 포함하는 봉지층(TFE)을 예시적으로 도시하였다. 제1 무기막(TFE-IL1)은 제2 전극(CE) 상에 배치될 수 있다. 유기막(TFE-OL)은 제1 무기막(TFE-IL1) 상에 배치될 수 있다. 제2 무기막(TFE-IL2)은 유기막(TFE-OL) 상에 배치되며 유기막(TFE-OL)을 커버할 수 있다. 그러나 봉지층(TFE)의 적층 구조는 도시된 실시예에 한정되지 않는다.
제1 무기막(TFE-IL1) 및 제2 무기막(TFE-IL2)은 수분 및/또는 산소로부터 발광 소자(EL)를 보호할 수 있다. 예를 들어, 제1 무기막(TFE-IL1) 및 제2 무기막(TFE-IL2)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있으나, 물질이 상기 예에 제한되는 것은 아니다.
유기막(TFE-OL)은 먼지 입자와 같은 이물질로부터 발광 소자(EL)를 보호할 수 있다. 예를 들어, 유기막(TFE-OL)은 아크릴 계열 수지를 포함할 수 있으나 물질이 상기 예에 제한되는 것은 아니다. 제1 무기막(TFE-IL1)은 표시 영역(DA)으로부터 연장되어 비표시 영역(NDA) 상에 배치될 수 있다.
유기막(TFE-OL)은 액상의 고분자 수지가 제1 무기막(TFE-IL1) 상에 제공된 후 경화된 것일 수 있다. 액상의 고분자 수지는 기상 증착(vapor deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않는다. 일 실시예에서 유기막(TFE-OL)은 잉크젯(ink-jet) 공정으로 형성될 수 있다.
유기막(TFE-OL)이 유동성이 있는 액상의 수지로 형성됨에 따라, 표시 패널(DP)은 액상의 수지의 유동을 제어하는 구성이 요구될 수 있다. 표시 패널(DP)은 제1 댐(DAM1)을 더 포함할 수 있다. 제1 댐(DAM1)은 비표시 영역(NDA) 상에 배치될 수 있다. 제1 댐(DAM1)은 유기막(TFE-OL)의 외측에 배치될 수 있다. 제1 댐(DAM1)은 베이스층(BL)의 외측 테두리를 향하는 유기막(TFE-OL)의 유동을 제어할 수 있다. 제1 댐(DAM1)은 다층 구조를 가질 수 있다. 예를 들어, 제1 댐(DAM1)은 제1 층(I1) 및 제2 층(I2)을 포함할 수 있다. 제1 댐(DAM1)에 포함된 층들(I1, I2) 중 적어도 일부는 회로층(DP-CL)의 절연층들(10~60) 또는 화소 정의막(PDL)의 형성 과정에서 동시에 형성될 수도 있다. 그러나 제1 댐(DAM1)은 단층 구조를 갖거나 도시된 것보다 더 많은 수의 다층 구조를 가질 수도 있고 어느 하나의 실시예로 한정되지 않는다.
봉지층(TFE)의 제2 무기막(TFE-IL2)은 표시 영역(DA)으로부터 연장되어 비표시 영역(NDA)까지 연장될 수 있고, 제2 무기막(TFE-IL2)은 비표시 영역(DA) 상에서 제1 댐(DAM1)을 커버할 수 있다. 제2 무기막(TFE-IL2)은 봉지층(TFE)의 유기막(TFE-OL)을 밀봉할 수 있고, 외부로부터 유기막(TFE-OL)으로 수분이나 산소가 유입되는 것을 방지할 수 있다.
입력 감지층(ISL)은 표시 패널(DP) 상에 배치될 수 있다. 입력 감지층(ISL)은 제1 및 제2 감지 절연층들(IS-IL1, IS-IL2) 및 제1 및 제2 도전층들을 포함할 수 있다. 도 5는 입력 감지층(ISL)의 제3 감지 절연층의 도시를 생략하였으나, 제3 감지 절연층은 제2 감지 절연층(IS-IL2) 상에 배치될 수 있다.
제1 감지 절연층(IS-IL1)은 봉지층(TFE) 상에 배치될 수 있다. 제1 감지 절연층(IS-IL1)은 봉지층(TFE) 형성 후 연속 공정을 통해 형성될 수 있고, 제1 감지 절연층(IS-IL1)은 봉지층(TFE)의 최상부 층에 접촉할 수 있다. 도 5을 참조하면, 일 실시예에서 제1 감지 절연층(IS-IL)은 봉지층(TFE)의 최상부 층으로 형성된 제2 무기막(TFE-IL2)에 접촉할 수 있다. 제1 감지 절연층(IS-IL1)은 표시 영역(DA)으로부터 연장되어 비표시 영역(NDA) 상에 배치될 수 있다.
입력 감지층(ISL)의 제1 도전층 및 제2 도전층은 감지 전극들이나 감지 신호 라인들을 포함할 수 있다. 도 5는 입력 감지층(ISL)의 구성들의 단면을 예시적으로 간략하게 도시하였고 이를 기준으로 설명하나, 입력 감지층(ISL)의 구성의 배치가 도시된 것에 한정되지 않는다.
광제어층(RCL)은 표시 패널(DP)의 전면(front surface)을 커버하여 표시 패널(DP)을 보호할 수 있다. 하지만 이에 제한되지 않고, 광제어층(RCL)은 표시 영역(DA)과 중첩하여 입력 감지층(ISL) 상에 배치될 수 있다. 광제어층(RCL)은 광제어층(RCL)을 통과하여 표시 패널(DP)에서 방출된 광의 일부는 흡수하고, 일부는 투과시켜 색재현율을 개선할 수 있다. 색재현율이란 표시장치가 나타낼 수 있는 색의 범위를 말한다. 예를 들어, 특정 파장 영역의 빛을 선택적으로 흡수하여 색재현율을 개선할 수 있다.
표시 패널(DP) 상에 배치되는 광제어층(RCL)은 편광 물질을 포함하지 않고, 베이스 수지에 염료 및/또는 안료가 분산된 층일 수 있다. 광제어층(RCL)이 편광 물질을 포함하지 않음에 따라, 광제어층(RCL)을 통과하여 표시 패널(DP) 및 입력 감지층(ISL)으로 입사하는 광은 편광되지 않은 광일 수 있다. 표시 패널(DP) 및 입력 감지층(ISL)은 광제어층(RCL)으로부터 편광되지 않은 광을 수신할 수 있다.
광제어층(RCL)에 포함되는 염료 및 안료는 발광 소자(EL)에서 방출되는 광 중 특정 파장 영역의 광만을 투과시키는 물질일 수 있다. 일 실시예에서, 염료 및 안료는 490nm 이상 505nm 이하 파장 범위의 광과, 585nm 이상 600nm 이하 파장범위의 광을 흡수하고, 나머지 광을 투과시키는 물질일 수 있다. 염료 및 안료는 490nm 이상 505nm 이하 파장 범위 및 585nm 이상 600nm 이하 파장범위에서 최대 흡수 파장을 가질 수 있다. 광제어층(RCL)에 포함되는 염료 및 안료가 특정 파장을 흡수하고 나머지 파장 영역의 광을 투과시킴에 따라, 외부광에 의한 반사를 방지하고 표시 패널(DP)으로부터 출사된 광의 색감을 조정하는 것일 수 있다.
표시 모듈(DM)은 표시 모듈의 상면에 대응하는 제1 면(SD1) 및 제1 면(SD1)으로부터 연장된 제2 면(SD2)을 포함할 수 있다. 제2 면(SD2)은 표시 모듈(DM)의 비표시 영역(NDA)과 평면상 중첩할 수 있다. 제1 면(SD1)은 표시 모듈(DM) 상에 배치되는 구성이 평탄한면 상에 배치될 수 있도록 평탄한면을 가질 수 있다. 제1 면(SD1)은 광제어층(RCL)의 상면과 동일할 수 있다. 본 발명의 일 실시예에 따르면, 제1 면(SD1)은 비표시 영역(NDA)과 중첩하는 제1 부분(B1) 및 표시 영역(DA)과 중첩하는 제2 부분(B2)을 포함할 수 있다. 제2 면(SD2)은 제1 부분(B1)으로부터 제2 방향(DR2)과 반대 방향으로 연장된면으로 정의될 수 있다.
표시 모듈(DM) 상에 단차 보상층(SCL)이 배치될 수 있다. 구체적으로, 단차 보상층(SCL)은 비표시 영역(NDA)과 중첩하여 배치되고, 제1 면(SD1) 및 제2 면(SD2)의 단차를 보상하는 층으로 정의될 수 있다. 단차 보상층(SCL)은 제2 면(SD2)과 평면상 중첩할 수 있다. 즉, 단차 보상층(SCL)은 제2 면(SD2)과 직접 맞닿아 형성될 수 있다. 도시되지 않았으나, 단차 보상층(SCL)은 제1 면(SD1)의 일부와 중첩할 수 있다. 구체적으로, 단차 보상층(SCL)은 상면(US)의 제1 부분(B1) 상에 배치될 수 있다.
본 발명의 일 실시예에 따르면, 제2 면(SD2)과 중첩하는 단차 보상층(SCL)의 두께(Th1)는 제1 면(SD1) 및 제2 면(SD2)의 단차와 동일할 수 있다. 구체적으로, 단차 보상층(SCL)의 두께(Th1)는 제1 면(SD1)의 연장되는 면과 제2 면(SD2)에 대하여 제1 면(SD1)의 법선 방향 즉, 제3 방향(DR3)으로의 상에서의 간격과 동일할 수 있다. 따라서, 단차 보상층(SCL)의 상면이 표시 모듈(DM)의 제1 면(SD1)과 제2 방향(DR2)으로 연장되어 나란하게 형성됨에 따라, 단차 보상층(SCL) 및 표시 모듈(DM) 상에 평탄한면이 제공될 수 있다.
본 발명의 일 실시예에 따르면, 단차 보상층(SCL)은 접착성을 갖는 레진으로 구성될 수 있다. 레진은 아크릴계 수지, 실리콘계 수지, 및 우레탄계 수지 중 적어도 하나를 포함하는 것일 수 있다. 수지 조성물은 미경화된 올리고머 또는 모노머를 포함할 수 있다. 미경화된 올리고머 또는 모노머는 가교반응기를 포함하는 것일 수 있다. 또한, 레진은 개시제 및 경화제를 더 포함할 수 있다. 개시제는 열 개시제 또는 광개시제일 수 있다. 단차 보상층(SCL)은 레진은 경화시킨 이후의 단단한 물성의 코팅층일 수 있다. 본 발명의 일 실시예에 따르면, 단차 보상층(SCL)은 1Gpa 이상의 모듈러스를 가질 수 있다.
윈도우(WM)는 단차 보상층(SCL) 및 표시 모듈(DM) 상에 배치될 수 있다. 윈도우(WM)의 구성들에 대한 중복되는 설명은 생략하기로 한다. 윈도우(WM)는 차광층(BML) 및 윈도우 코팅층(WCL)을 포함할 수 있다. 차광층(BML)은 비표시 영역(NDA)과 중첩하고, 단차 보상층(SCL) 상에 직접 배치될 수 있다. 차광층(BML)은 단차 보상층(SCL)의 상면 및 표시 모듈의 제1 면(SD1)과 직접 맞닿을 수 있다. 차광층(BML)은 비표시 영역(NDA)과 중첩하기 때문에, 제1 면(SD1)의 제1 부분(B1) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)가 비표시 영역(NDA)에서 표시 모듈(DM)의 단차를 보상하는 단차 보상층(SCL)을 포함함으로써, 차광층(BML)이 평탄한면 상에 배치되기 때문에 단차 보상층(SCL) 및 표시 모듈(DM) 상에 배치되는 차광층(BML)의 도포 불량을 개선할 수 있고, 이로 인해 제2 면(SD2)과 중첩하는 영역에서 발생하는 경계 시인을 방지하고, 할 수 있다.
윈도우 코팅층(WCL)은 표시 모듈(DM) 상에 배치될 수 있다. 윈도우 코팅층(WCL)은 표시 영역(DA) 및 비표시 영역(NDA)과 중첩할 수 있다. 윈도우 코팅층(WCL)은 비표시 영역(NDA)에서는 차광층(BML) 상에서 차광층(BML)과 직접 맞닿고, 표시 영역(DA)에서는 표시 모듈(DM)의 제1 면(SD1)과 직접 맞닿아 형성될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대 단면도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DDa)는 표시 모듈(DM)과 윈도우(WM) 사이에 배치되는 단차 보상층(SCLa)을 포함할 수 있다. 이하 도 5와 중복되는 설명은 생략하기로 한다.
단차 보상층(SCLa)은 표시 영역(DA) 및 비표시 영역(NDA)과 중첩할 수 있다. 단차 보상층(SCLa)은 비표시 영역(NDA)에서 표시 모듈(DM)의 제1 면(SD1)의 제1 부분(B1) 및 제2 면(SD2) 상에 배치될 수 있다. 단차 보상층(SCLa)은 표시 영역(DA)에서 제1 면(SD1)의 제2 부분(B2) 상에 배치될 수 있다. 도시된 바에 따르면, 단차 보상층(SCLa)이 표시 영역(DA)의 일부와 중첩하였지만, 이에 제한되지 않고, 단차 보상층(SCLa)은 표시 영역(DA) 전체와 중첩할 수 있다. 즉, 단차 보상층(SCLa)은 광제어층(RCL)의 상면을 전체적으로 커버하도록 표시 모듈(DM) 상에 배치될 수 있다.
본 발명의 일 실시예에 따르면, 제2 면(SD2)과 중첩하는 단차 보상층(SCLa)의 두께(Th1a)는 제1 면(SD1) 및 제2 면(SD2)의 단차보다 클 수 있다. 구체적으로, 단차 보상층(SCL)의 두께(Th1a)는 제1 면(SD1)의 연장되는 면과 제2 면(SD2)에 대하여 제1 면(SD1)의 법선 방향 즉, 제3 방향(DR3)으로의 상에서의 간격보다 클 수 있다.
단차 보상층(SCLa)은 표시 모듈(DM) 상에 배치될 수 있다. 단차 보상층(SCLa)은 표시 영역(DA) 및 비표시 영역(NDA)과 중첩할 수 있다. 즉, 단차 보상층(SCLa)은 표시 모듈(DM)의 제1 면(SD1) 및 제2 면(SD2)과 접촉하여 표시 모듈(DM) 상에 배치될 수 있다. 단차 보상층(SCLa)은 단차 보상층(SCLa) 상에 배치되는 구성이 평탄한면 상에 배치될 수 있도록 평탄한면을 가질 수 있다.
단차 보상층(SCLa) 상에 차광층(BML)이 배치될 수 있다. 차광층(BML)은 비표시 영역(NDA)과 중첩하고, 단차 보상층(SCLa) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)가 비표시 영역(NDA)에서 표시 모듈(DM)의 단차를 보상하는 단차 보상층(SCLa)을 포함함으로써, 차광층(BML)이 평탄한면 상에 배치되기 때문에 단차 보상층(SCLa) 및 표시 모듈(DM) 상에 배치되는 차광층(BML)의 도포 불량을 개선할 수 있고, 이로 인해 제2 면(SD2)과 중첩하는 영역에서 발생하는 경계 시인을 방지하고, 할 수 있다.
윈도우 코팅층(WCL)은 단차 보상층(SCLa) 상에 배치될 수 있다. 윈도우 코팅층(WCL)은 비표시 영역(NDA)에서는 차광층(BML) 상에서 차광층(BML)과 직접 맞닿고, 표시 영역(DA)에서는 단차 보상층(SCLa)과 직접 맞닿아 형성될 수 있다.
본 발명의 일 실시예에 따르면, 단차 보상층(SCLa)은 윈도우 코팅층(WCL)과 동일한 물질로 구성될 수 있다. 구체적으로, 단차 보상층(SCLa)은 약 90% 이상의 광 투과율을 가지는 물질을 포함할 수 있다. 단차 보상층(SCLa)은 윈도우 코팅층(WCL)과 동일하게 폴리카보네이트(polycarbonate), 폴리메틸메타아크릴레이트(polymethylmethacrylate), 폴리이미드(polyimide), 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate), 폴리염화비닐리덴(polyvinylidene chloride), 폴리불화비닐리덴(polyvinylidene difluoride), 폴리스티렌(polystyrene), 에틸렌-비닐알코올 공중합체(ethylene vinylalcohol copolymer) 및 트리아세틸셀룰로스(triacetyl cellulose)로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다. 단차 보상층(SCLa)이 윈도우 코팅층(WCL)과 동일한 물질로 구성됨에 따라, 단차 보상층(SCLa)은 윈도우 코팅층(WCL)과 표시 영역(DA)에서 연결되어 일체로 형성될 수 있다. 단차 보상층(SCLa)은 단단한 물성의 코팅층일 수 있다. 본 발명의 일 실시예에 따르면, 단차 보상층(SCLa) 및 윈도우 코팅층(WCL)은 1Gpa 이상의 모듈러스를 가질 수 있다. 하지만 이에 제한되지 않고, 단차 보상층(SCLa)이 윈도우 코팅층(WCL)과 다른 물질로 구성될 수 있다. 이 경우, 윈도우 코팅층(WCL)은 1Gpa 이상의 모듈러스를 가질 수 있고, 단차 보상층(SCLa)은 1Gpa 이하의 모듈러스를 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 도 5에 도시된 표시 장치(DD)와 비교하여 비표시 영역(NDA)에 배치되는 제2 댐(또는 댐)(DAM2)을 더 포함할 수 있다.
제2 댐(DAM2)은 비표시 영역(NDA)에서 표시 모듈(DM) 상에 배치될 수 있다. 구체적으로, 제2 댐(DAM2)은 제2 면(SD2) 상에서 단차 보상층(SCL)보다 외측 즉, 제2 방향(DR2)과 반대 방향에 배치될 수 있다. 제2 댐(DAM2)은 표시 모듈(DM)의 가장 자리 측으로 단차 보상층(SCL)이 유동되지 않도록 차단할 수 있다. 이에 따라, 제2 댐(DAM2)은 비표시 영역(NDA)에서 단차 보상층(SCL)보다 외곽에 배치될 수 있다.
제2 댐(DAM2)은 다층 구조를 가질 수 있다. 예를 들어, 제2 댐(DM2)은 제1 내지 제3 층(I1a, I2a, I3a)을 포함할 수 있다. 제2 댐(DM2)에 포함된 층들(I1a, I2a, I3a) 중 일부는 제1 댐(DM1)의 층들(I1, I2)과 동일한 공정을 통해 동시에 형성될 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)은 각각 다양한 구조를 가질 수 있으며 어느 하나의 실시예에 한정되지 않는다. 제2 댐(DAM2)에 포함된 복수의 층들 중 적어도 일부는 회로층(DP-CL)의 절연층들(10~60) 또는 화소 정의막(PDL)의 형성 과정에서 동시에 형성될 수도 있다. 제2 댐(DAM2)의 높이는 단차 보상층(SCL)의 두께(Th1)보다 작은 것으로 도시되었으나, 이에 제한되지 않고, 제2 댐(DAM2)의 높이는 제2 면(SD2)과 중첩하는 단차 보상층(SCL)의 두께(Th1)와 동일할 수 있다.
도 8a 내지 도 8f는 본 발명의 일 실시예에 따른 표시 장치의 제조 과정 중 일부 단계를 나타낸 단면도들이다.
도 8a를 참조하면, 표시 모듈(DM)이 제공될 수 있다. 구체적으로, 도 8a에 도시된 표시 모듈(DM)은 도 5에 도시된 표시 모듈(DM)과 동일할 수 있다. 표시 모듈(DM)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함하는 표시 패널(DP) 및 표시 패널(DP) 상에 배치되는 광제어층(RCL)을 포함할 수 있다. 표시 모듈(DM)은 표시 패널(DP) 및 광제어층(RCL) 사이에 배치되는 입력 감지층(ISL)을 더 포함할 수 있다.
도 8b를 참조하면, 표시 모듈(DM) 상에 예비 단차 보상층(PSCL)이 형성될 수 있다. 구체적으로, 예비 단차 보상층(PSCL)은 제2 면(SD2)과 평면상 중첩할 수 있다. 즉, 예비 단차 보상층(PSCL)은 제2 면(SD2)과 직접 맞닿아 형성될 수 있다. 도시되지 않았으나, 예비 단차 보상층(PSCL)은 제1 면(SD1)의 일부와 중첩할 수 있다. 구체적으로, 예비 단차 보상층(PSCL)은 제1 면(SD1)의 제1 부분(B1)과 중첩하고, 직접 맞닿아 형성될 수 있다.
예비 단차 보상층(PSCL)은 레진으로 구성될 수 있다. 레진은 아크릴계 접착 수지, 실리콘계 접착 수지, 및 우레탄계 접착 수지 중 적어도 하나를 포함하는 것일 수 있다. 수지 조성물은 미경화된 올리고머 또는 모노머를 포함할 수 있다. 미경화된 올리고머 또는 모노머는 가교반응기를 포함하는 것일 수 있다. 또한, 레진은 개시제 및 경화제를 포함하는 것일 수 있다. 개시제는 열 개시제 또는 광개시제일 수 있다.
예비 단차 보상층(PSCL)을 형성하는 단계는 레진을 도포하는 단계 및 레진을 도포한 이후에 레진을 가압하는 단계가 추가될 수 있다. 레진을 도포하는 방식은 특별히 제한되지 않으나, 디스펜싱 프린팅 잉크젯 프린팅, 스크린 프린팅 공정 등에 의해 형성될 수 있다. 비표시 영역(NDA)에서 레진이 제2 면(SD2)과 중첩하도록 도포되고, 레진을 가압하여 레진의 상면이 표시 모듈(DM)의 제1 면(SD1)에 의해 정의되는 평면과 평행하도록 예비 단차 보상층(PSCL)이 형성될 수 있다.
레진을 도포하는 단계 이전에 비표시 영역(NDA)에 댐(DAM2)을 배치하는 단계를 더 포함할 수 있다. 댐(DAM2)은 도 7에 도시된 제2 댐(DAM2)에 대응할 수 있다. 댐(DAM2)은 다층 구조를 가질 수 있다. 댐(DM2)은 제1 내지 제3 층(I1a, I2a, I3a)을 포함할 수 있다. 댐(DM2)에 포함된 층들(I1a, I2a, I3a) 중 일부는 제1 댐(DM1)의 층들(I1, I2)과 동일한 공정을 통해 동시에 형성될 수 있다. 제2 댐(DAM2)에 포함된 복수의 층들 중 적어도 일부는 회로층(DP-CL)의 절연층들(10~60) 또는 화소 정의막(PDL)의 형성 과정에서 동시에 형성될 수도 있다. 댐(DAM2)은 제2 면(SD2) 상에서 단차 보상층(SCL)보다 외측 즉, 제2 방향(DR2)과 반대 방향에 배치될 수 있다. 이에 따라, 댐(DAM2)은 비표시 영역(NDA)에서 가장 외곽에 배치될 수 있다. 댐(DAM2)은 레진을 가압하는 단계에서 레진이 댐(DAM2)의 외측으로 즉, 제2 방향(DR2)과 반대 방향으로 흘러넘치지 않도록 할 수 있다.
도 8c 및 도 8d를 참조하면, 표시 모듈(DM) 상에 단차 보상층(SCL)이 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에서, 예비 단차 보상층(PSCL)에 광 또는 열을 가하여 단차 보상층(SCL)을 형성하는 단계를 포함할 수 있다. 이하에서는 예비 단차 보상층(PSCL)에 광을 가하는 것을 예로서 설명한다. 예비 단차 보상층(PSCL)을 경화시키는 단계에서 광은 예비 단차 보상층(PSCL)에 전체적으로 가해질 수 있다.
예비 단차 보상층(PSCL)에 광, 예를 들어 자외선을 조사하여 가압된 예비 단차 보상층(PSCL)을 경화할 수 있다. 광은 예비 단차 보상층(PSCL) 상에 배치된 광원(LA)으로부터 예비 단차 보상층(PSCL)에 가해질 수 있다. 액상의 코팅층인 예비 단차 보상층(PSCL)은 광원(LA)으로부터 제공되는 광에 의하여 단차 보상층(SCL)으로 변환될 수 있다. 일 실시예에서, 예비 단차 보상층(PSCL)을 가압하는 단계 및 예비 단차 보상층(PSCL)을 경화하는 단계는 동시에 수행될 수 있다. 단차 보상층(SCL)은 단단한 물성의 코팅층일 수 있다. 본 발명의 일 실시예에 따르면, 단차 보상층(SCL) 1Gpa 이상의 모듈러스를 가질 수 있다.
도 8e를 참조하면, 단차 보상층(SCL) 및 표시 모듈(DM) 상에 차광층(BML)이 형성될 수 있다. 차광층(BML)은 비표시 영역(NDA)과 중첩하고, 단차 보상층(SCL) 상에 직접 배치될 수 있다. 차광층(BML)은 광을 차폐하는 차폐 잉크를 포함할 수 있다. 예를 들어, 차폐 잉크층은 베이스 물질 및 차폐 잉크를 포함할 수 있다. 차폐 잉크는 카본 블랙 입자일 수 있다. 차광층(BML)을 형성하는 방식은 특별히 제한되지 않으나, 디스펜싱 프린팅 잉크젯 프린팅, 스크린 프린팅 공정 등에 의해 형성될 수 있다.
차광층(BML)이 비표시 영역(NDA)에서 표시 모듈(DM)의 단차를 보상하는 단차 보상층(SCL)의 평탄한 상면에 배치될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(DD)는 차광층(BML)이 평탄한면 상에 배치되기 때문에 단차 보상층(SCL) 및 표시 모듈(DM) 상에 배치되는 차광층(BML)의 도포 불량을 개선할 수 있고, 이로 인해 제2 면(SD2)과 중첩하는 영역에서 발생하는 경계 시인을 방지하고, 할 수 있다.
도 8f를 참조하면, 차광층(BML)이 배치된 이후에, 윈도우 코팅층(WCL)이 배치될 수 있다. 윈도우 코팅층(WCL)은 비표시 영역(NDA)에서는 차광층(BML) 상에서 차광층(BML)과 직접 맞닿고, 표시 영역(DA)에서는 표시 모듈(DM)의 제1 면(SD1)과 직접 맞닿아 형성될 수 있다.
윈도우 코팅층(WCL)은 레진을 가압 및 경화시켜 형성될 수 있다. 즉, 차광층(BML) 및 표시 모듈(DM) 상에 레진을 도포한 후, 스탬프를 사용해 가압하는 단계 및 경화하는 단계로 윈도우 코팅층(WCL)이 형성될 수 있다.
윈도우 코팅층(WCL)은 약 90% 이상의 광 투과율을 가질 수 있다. 윈도우 코팅층(WCL)은 약 90% 이상의 광 투과율을 가지는 물질을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 윈도우 코팅층(WCL)은 폴리카보네이트(polycarbonate), 폴리메틸메타아크릴레이트(polymethylmethacrylate), 폴리이미드(polyimide), 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate), 폴리염화비닐리덴(polyvinylidene chloride), 폴리불화비닐리덴(polyvinylidene difluoride), 폴리스티렌(polystyrene), 에틸렌-비닐알코올 공중합체(ethylene vinylalcohol copolymer) 및 트리아세틸셀룰로스(triacetyl cellulose)로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다. 다만, 윈도우 코팅층(WCL)의 물질이 이에 제한되는 것은 아니다.
도 8f에서는 윈도우(WM) 상에 다른 구성이 없는 것으로 도시하였으나, 이에 한정되지 않고 윈도우(WM) 상에 기능성 코팅층 등이 배치될 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 중 적어도 하나를 포함할 수 있다. 도시하지 않았으나, 윈도우(WM)를 형성한 이후에 댐(DAM2)의 외측부분 즉, 댐(DAM2)을 기준으로 제2 방향(DR2)의 반대 방향으로의 부분은 절단될 수 있다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시 장치의 제조 과정 중 일부 단계를 나타낸 단면도들이다.
도 9a를 참조하면, 표시 모듈(DM) 상에 단차 보상층(SCLa)이 형성될 수 있다. 본 발명의 일 실시예에 따르면, 단차 보상층(SCLa) 표시 영역(DA)과 일부 중첩할 수 있다. 하지만 이에 제한되지 않고, 단차 보상층(SCLa)은 표시 영역(DA) 전체와 중첩할 수 있다. 즉, 단차 보상층(SCLa)은 표시 모듈(DM)을 커버하도록 표시 모듈(DM) 상에 직접 배치될 수 있다.
단차 보상층(SCLa)은 레진을 가압 및 경화시켜 형성될 수 있다. 즉, 표시 모듈(DM) 상에 레진을 도포한 후, 스탬프를 사용해 가압하는 단계 및 경화하는 단계로 단차 보상층(SCLa)이 형성될 수 있다. 단차 보상층(SCLa)은 폴리카보네이트(polycarbonate), 폴리메틸메타아크릴레이트(polymethylmethacrylate), 폴리이미드(polyimide), 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate), 폴리염화비닐리덴(polyvinylidene chloride), 폴리불화비닐리덴(polyvinylidene difluoride), 폴리스티렌(polystyrene), 에틸렌-비닐알코올 공중합체(ethylene vinylalcohol copolymer) 및 트리아세틸셀룰로스(triacetyl cellulose)로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
도 9b를 참조하면, 단차 보상층(SCLa) 상에 차광층(BML)이 형성될 수 있다.
차광층(BML)은 비표시 영역(NDA)과 중첩하고, 단차 보상층(SCLa) 상에 직접 배치될 수 있다. 차광층(BML)은 광을 차폐하는 차폐 잉크를 포함할 수 있다. 예를 들어, 차폐 잉크층은 베이스 물질 및 차폐 잉크를 포함할 수 있다. 차폐 잉크는 카본 블랙 입자일 수 있다. 차광층(BML)을 형성하는 방식은 특별히 제한되지 않으나, 디스펜싱 프린팅 잉크젯 프린팅, 스크린 프린팅 공정 등에 의해 형성될 수 있다.
차광층(BML)은 비표시 영역(NDA)에서 표시 모듈(DM)의 단차를 보상하는 단차 보상층(SCLa)의 평탄한 상면에 배치될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(DDa)는 차광층(BML)이 평탄한면 상에 배치되기 때문에 단차 보상층(SCL) 및 표시 모듈(DM) 상에 배치되는 차광층(BML)의 도포 불량을 개선할 수 있고, 이로 인해 제2 면(SD2)과 중첩하는 영역에서 발생하는 경계 시인을 방지하고, 할 수 있다.
도 9c를 참조하면, 차광층(BML)이 배치된 이후에, 윈도우 코팅층(WCL)이 배치될 수 있다. 윈도우 코팅층(WCL)은 비표시 영역(NDA)에서는 차광층(BML) 상에서 차광층(BML)과 직접 맞닿고, 표시 영역(DA)에서는 단차 보상층(SCLa)의 상면과 직접 맞닿아 형성될 수 있다. 윈도우 코팅층(WCL)은 단차 보상층(SCLa)과 동일한 물질로 구성될 수 있다. 이에 따라, 윈도우 코팅층(WCL)은 단차 보상층(SCLa)과 연결되어 일체로 형성될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DM: 표시 모듈
DA: 표시 영역 NDA: 비표시 영역
DP: 표시 패널 RCL: 광제어층
SCL: 단차 보상층 WM: 윈도우
BML: 차광층 WCL: 윈도우 코팅층
SD1: 제1 면 SD2: 제2 면
B1: 제1 부분 B2: 제2 부분
DAM: 댐 ISL: 입력 감지층

Claims (20)

  1. 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 포함하는 표시 패널 및 상기 표시 패널 상에 배치되는 광제어층을 포함하는 표시 모듈;
    상기 비표시 영역과 중첩하고, 상기 표시 모듈 상에 배치되어 비표시 영역에서의 단차를 보상하는 단차 보상층; 및
    상기 표시 모듈 상에 배치되는 윈도우를 포함하고,
    상기 윈도우는,
    상기 비표시 영역과 중첩하고, 상기 단차 보상층 상에 배치되는 차광층; 및
    상기 차광층 및 상기 표시 모듈 상에 배치되는 윈도우 코팅층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 모듈은 상기 표시 모듈의 상면에 대응하는 제1 면 및 상기 제1 면으로부터 외측으로 연장되는 제2 면을 포함하고,
    상기 단차는 상기 제1 면 및 상기 제2 면 사이의 단차인 표시 장치.
  3. 제2 항에 있어서,
    상기 단차 보상층은 상기 제2 면과 평면상 중첩하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 면은 상기 비표시 영역과 중첩하는 제1 부분 및 상기 표시 영역과 중첩하는 제2 부분을 포함하고,
    상기 단차 보상층은 상기 제1 부분과 중첩하는 표시 장치.
  5. 제2 항에 있어서,
    상기 단차 보상층은 상기 차광층 및 상기 표시 모듈 사이에 배치된 레진으로 구성된 표시 장치.
  6. 제5 항에 있어서,
    상기 단차 보상층의 두께는 상기 제1 면 및 상기 제2 면의 상기 제1 면의 법선 방향 상에서의 간격과 동일한 표시 장치.
  7. 제4 항에 있어서,
    상기 비표시 영역에서 상기 단차 보상층보다 외측에 배치되는 댐을 더 포함하는 표시 장치.
  8. 제2 항에 있어서,
    상기 단차 보상층은 상기 표시 영역과 일부 중첩하는 표시 장치.
  9. 제8 항에 있어서,
    상기 단차 보상층은 상기 윈도우 코팅층과 동일한 물질로 구성된 표시 장치.
  10. 제9 항에 있어서,
    상기 단차 보상층은 상기 윈도우 코팅층과 상기 표시 영역에서 일체로 연결되어 형성된 표시 장치.
  11. 제9 항에 있어서,
    상기 단차 보상층의 두께는 상기 제1 면 및 상기 제2 면의 상기 제1 면의 법선 방향 상에서의 간격보다 큰 표시 장치.
  12. 제1 항에 있어서,
    상기 윈도우 코팅층은 상기 표시 영역 및 상기 비표시 영역과 중첩하고, 상기 표시 영역에서 상기 광제어층의 상면과 맞닿는 표시 장치.
  13. 제1 항에 있어서,
    상기 표시 패널은
    베이스층;
    상기 베이스층 상에 배치되고, 개구부가 정의된 화소정의막;
    상기 개구부 내에 배치된 발광층을 포함하는 발광소자;
    상기 발광소자 상에 배치된 무기증착층; 및
    상기 무기증착층 상에 배치된 봉지층을 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 광제어층은 염료 및 안료 중 적어도 하나를 포함하고,
    상기 광제어층에 포함된 상기 염료 및 안료는 490nm 이상 505nm 이하 및 585nm 이상 600nm 이하 파장범위에서 최대 흡수 파장을 가지는 표시 장치.
  15. 제1 항에 있어서, 상기 표시 모듈은,
    상기 표시 패널 및 상기 광제어층 사이에 입력 감지층을 더 포함하는 표시 장치.
  16. 표시 영역 및 비표시 영역을 포함하는 표시 패널 및 상기 표시 패널 상에 배치되는 광제어층을 포함하는 표시 모듈을 형성하는 단계;
    상기 비표시 영역과 중첩하도록 상기 표시 모듈 상에 단차 보상층을 형성하는 단계; 및
    상가 단차 보상층 상에 상기 비표시 영역과 중첩하는 차광층을 형성하는 단계; 및
    상기 차광층 및 상기 표시 모듈 상에 윈도우 코팅층을 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 단차 보상층을 형성하는 단계는
    레진을 도포하여 예비 단차 보상층을 형성하는 단계; 및
    상기 예비 단차 보상층을 경화하여 상기 단차 보상층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 레진을 도포하는 단계 이전에 상기 비표시 영역에 댐을 배치하는 단계를 더 포함하고,
    상기 댐은 상기 비표시 영역에서 상기 예비 단차 보상층보다 외측에 배치되는 표시 장치의 제조 방법.
  19. 제16 항에 있어서,
    상기 단차 보상층은 상기 표시 영역과 일부 중첩하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 윈도우 코팅층을 형성하는 단계는
    상기 차광층 및 상기 단차 보상층 상에 상기 윈도우 코팅층을 배치하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020220186067A 2022-12-27 2022-12-27 표시 장치 및 표시 장치의 제조 방법 KR20240104266A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220186067A KR20240104266A (ko) 2022-12-27 2022-12-27 표시 장치 및 표시 장치의 제조 방법
US18/385,449 US20240215411A1 (en) 2022-12-27 2023-10-31 Display device and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220186067A KR20240104266A (ko) 2022-12-27 2022-12-27 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240104266A true KR20240104266A (ko) 2024-07-04

Family

ID=91583338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220186067A KR20240104266A (ko) 2022-12-27 2022-12-27 표시 장치 및 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20240215411A1 (ko)
KR (1) KR20240104266A (ko)

Also Published As

Publication number Publication date
US20240215411A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US11271054B2 (en) Organic light emitting display device
KR102576396B1 (ko) 유기발광 표시장치
US10916592B2 (en) Organic light-emitting diode display device
CN106952941B (zh) 一种显示面板、制作方法及电子设备
US11849610B2 (en) Display device and method of manufacturing the same
WO2022095567A1 (zh) 显示面板
US10969619B2 (en) Display device
US11749615B2 (en) Display device including alignment pattern
US11626567B2 (en) Display device
US20210151512A1 (en) Display device
US20230363200A1 (en) Display device
US20240036672A1 (en) Display device
EP4271161A1 (en) Display device and electronic device including the same
KR20240104266A (ko) 표시 장치 및 표시 장치의 제조 방법
US20240260436A1 (en) Display panel and manufacturing method of the same
US20230422585A1 (en) Display device
CN218831234U (zh) 显示设备
US20230307819A1 (en) Electronic apparatus
US20230337509A1 (en) Display device
US20230119532A1 (en) Display apparatus
US20220336781A1 (en) Display device
US20230144766A1 (en) Display device including a light control layer and manufacturing method of the same
KR20230131352A (ko) 표시 패널, 이의 제조 방법 및 표시 패널을 포함하는 전자 장치
KR20230152544A (ko) 표시장치 및 이를 포함하는 전자장치
KR20240003050A (ko) 표시장치