KR20240099875A - 표시장치와 그 구동방법 - Google Patents

표시장치와 그 구동방법 Download PDF

Info

Publication number
KR20240099875A
KR20240099875A KR1020220181784A KR20220181784A KR20240099875A KR 20240099875 A KR20240099875 A KR 20240099875A KR 1020220181784 A KR1020220181784 A KR 1020220181784A KR 20220181784 A KR20220181784 A KR 20220181784A KR 20240099875 A KR20240099875 A KR 20240099875A
Authority
KR
South Korea
Prior art keywords
period
light
voltage
bias stress
driving
Prior art date
Application number
KR1020220181784A
Other languages
English (en)
Inventor
김재형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220181784A priority Critical patent/KR20240099875A/ko
Priority to CN202310645139.0A priority patent/CN118248093A/zh
Priority to US18/225,926 priority patent/US20240212565A1/en
Publication of KR20240099875A publication Critical patent/KR20240099875A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 명세서의 일 실시예에 따른 표시장치는, 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널, 서브픽셀들에 데이터전압과 온 바이어스 스트레스 전압을 공급하는 데이터 구동부, 발광소자의 비 발광기간과 발광기간을 제어하는 발광신호와 온 바이어스 스트레스 기간을 제어하는 온 바이어스 스트레스 신호를 출력하는 스캔 구동부, 및 데이터 구동부와 스캔 구동부를 제어하는 제어부를 포함하고, 제어부는 제1 프레임 기간 중 비 발광기간에 서브픽셀에 데이터전압을 공급하여 발광기간에 발광하고, 제2 프레임 기간 중 비 발광기간에 서브픽셀에 온 바이어스 스트레스 전압을 공급하고 발광 기간에 제1 구동기간에 공급된 데이터전압을 유지하여 발광하고, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행할 수 있다.

Description

표시장치와 그 구동방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 명세서는 표시장치와 그 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 중요도가 높아지고 있으며, 전계발광 표시장치, 액정 표시장치 등의 다양한 유형의 표시장치가 활용되고 있다.
이러한 표시장치는 소비 전력을 저감시키기 위하여, 저전력 모드 또는 저속 구동 모드 등에서 일반 구동 모드의 구동 주파수보다 낮은 구동 주파수로 구동될 수 있다.
저속 구동 방법을 적용함으로써 전력 저감 효과를 얻을 수 있으나, 화질 저하 문제가 발생할 수 있다. 예를 들어, 저속 구동시에는 프레임 간의 휘도 편차가 커져 플리커(Flicker) 현상이 인식될 수 있다. 따라서, 표시장치의 저속 구동 시 화질 저하 문제를 해결할 수 있는 방안이 요구된다.
본 명세서는 저속 구동 시 플리커 현상을 방지할 수 있는 표시장치와 그 구동방법을 제공한다.
본 명세서의 실시예에 따른 표시장치는, 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널, 서브픽셀들에 데이터전압과 온 바이어스 스트레스 전압을 공급하는 데이터 구동부, 발광소자의 비 발광기간과 발광기간을 제어하는 발광신호와 온 바이어스 스트레스 기간을 제어하는 온 바이어스 스트레스 신호를 출력하는 스캔 구동부, 및 데이터 구동부와 스캔 구동부를 제어하는 제어부를 포함하고, 제어부는 제1 프레임 기간 중 비 발광기간에 서브픽셀에 데이터전압을 공급하여 발광기간에 발광하고, 제2 프레임 기간 중 비 발광기간에 서브픽셀에 온 바이어스 스트레스 전압을 공급하고 발광 기간에 제1 구동기간에 공급된 데이터전압을 유지하여 발광하고, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행할 수 있다.
본 명세서의 실시예에 따른 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널을 포함하는 표시장치의 구동방법에 있어서, 제1 프레임 기간 중 비 발광기간에 서브픽셀에 데이터전압을 공급하여 발광기간에 발광하는 단계, 및 제2 프레임 기간 중 비 발광기간에 서브픽셀에 온 바이어스 스트레스 전압을 공급하고 발광 기간에 제1 구동기간에 공급된 데이터전압을 유지하여 발광하는 단계를 포함하고, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행할 수 있다.
본 명세서의 실시예는 다음과 같은 효과가 있다.
본 명세서의 실시예는, 소비전력 절감을 위한 저전력 구동 시 플리커 발생을 방지하여 화질을 향상시킬 수 있는 표시장치와 그 구동방법을 제공할 수 있다.
본 명세서의 실시예는, 소비전력 절감을 위한 저속 구동 시 리프레쉬 프레임과 애노드 리셋 프레임에서 각각 수행되는 온 바이어스 스트레스(OBS) 구간의 길이를 조정함으로써 각 프레임 간 휘도 차를 감소시켜 플리커 발생을 방지할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 표시장치의 구성을 개략적으로 나타낸 블록도이다.
도 2는 표시장치의 저속 구동 방법을 설명하기 위한 도면이다.
도 3은 도 1의 표시장치에 포함된 일 서브픽셀의 등가회로도이다.
도 4는 구동 TFT의 히스테리시스 특성을 설명하기 위한 도면이다.
도 5는 OBS(On Bias Stress) 구동 시 구동TFT의 구동 방법을 설명하기 위한 도면이다.
도 6은 도 3의 서브픽셀의 구동 파형을 예시한 도면이다.
도 7은 제3 OBS 기간의 길이에 따른 플리커 테스트 결과를 도시한 도면이다.
도 8은 본 명세서의 실시예에 따른 서브픽셀의 구동 파형을 예시한 도면이다.
도 9는 도 8의 구동 파형에 따른 전류 감소(current drop)율의 시뮬레이션 결과이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 실시예들은 단지 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
아울러, 이하에서 설명되는 표시장치의 픽셀 회로와 게이트 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터는 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터는 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
전계발광 표시장치의 픽셀들 각각은 발광 소자와, 게이트-소스 사이 전압에 따라 픽셀 전류를 생성하여 발광 소자를 구동시키는 구동 소자를 포함한다. 발광 소자는 애노드 전극, 캐소드 전극 및 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL), 전자 주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자에 픽셀 전류가 흐를 때 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 방출할 수 있다.
최근 전계 발광 표시장치의 픽셀 회로에 포함된 일부 트랜지스터를 산화물 트랜지스터로 구현하는 시도가 늘고 있다. 산화물 트랜지스터는 반도체 물질로 폴리 실리콘 대신 산화물(Oxide), 즉 In(인듐), Ga(갈륨), Zn(아연), O(산소)를 결합한 IGZO라는 산화물이 사용된다.
산화물 트랜지스터는, 저온 폴리 실리콘(Low Temperature Poli Silicon, 이하 LTPS라 함) 트랜지스터에 비해 전자 이동도가 낮지만 비정질 실리콘 트랜지스터에 비해서는 전자 이동도가 10배 이상 높고, 제조 비용 관점에서는 비정질 실리콘 트랜지스터보다는 높지만 저온 폴리 실리콘 트랜지스터보다는 훨씬 낮은 장점이 있다. 또한, 산화물 트랜지스터의 제조 공정이 비정질 실리콘 트랜지스터의 것과 비슷하여 기존 설비를 활용할 수 있어서 효율적인 장점이 있다. 특히, 산화물 트랜지스터는 오프 전류가 낮기 때문에, 트랜지스터의 오프 기간이 상대적으로 긴 저속 구동 시 구동 안정성과 신뢰성이 높은 장점도 있다. 따라서, 고해상도와 저전력 구동이 필요한 대형 액정 표시장치나 저온 폴리 실리콘 공정으로 화면 크기를 대응할 수 없는 OLED TV에 산화물 트랜지스터가 채용될 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 명세서의 실시예에 따른 표시장치의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.
영상 공급부(110)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.
표시패널(150)에는 열(Column) 방향(또는 수직 방향)으로 연장된 다수의 데이터라인들(DL1~DLn)과 행(Row) 방향(또는 수평 방향)으로 연장된 다수의 게이트라인들(GL1~GLm)이 교차하고, 교차 영역마다 서브픽셀(SP)들이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 동일 픽셀 라인에 배치된 서브픽셀(SP)은 같은 게이트 라인(GL)으로부터 인가되는 스캔 신호와 발광신호(EM)에 따라 동시에 동작한다. 각 서브픽셀(SP)은 발광 소자 및 발광 소자의 애노드에 인가되는 전류량을 제어하는 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자에 일정 전류가 흐를 수 있도록 전류량을 제어하는 구동 트랜지스터를 포함할 수 있다. 발광 소자는 발광 기간에서 발광하고, 발광 기간 이외의 기간에는 발광하지 않는다. 발광 기간 이외의 기간에는 픽셀 회로의 초기화, 프로그래밍 및 발광 소자의 리셋 등이 진행될 수 있다.
타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브픽셀들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호와 발광신호를 출력할 수 있다. 스캔 구동부(130)는 게이트라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브픽셀들에 적어도 하나의 스캔신호와 발광신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있다.
전원 공급부(180)는 타이밍 제어부(120)의 제어에 따라 외부로부터 공급되는 전원을 표시장치의 구동을 위해 필요한 전원으로 변환하여 출력할 수 있다. 예를 들어, 전원 공급부(180)는 외부로부터 공급되는 전원을 고전위전압(EVDD)과 저전위전압(EVSS) 등으로 변환하여 출력할 수 있으며, 스캔 구동부(130)의 구동에 필요한 전압이나 데이터 구동부(140)의 구동에 필요한 전압 등을 생성 및 출력할 수 있다.
이러한 표시장치는 소비전력을 감소시키기 위해 저속 구동 모드로 동작할 수 있다.
도 2는 표시장치의 저속 구동 방법을 설명하기 위한 도면이다.
저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수만큼 변화가 없을 경우 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 예를 들어, 정지 영상이 일정 시간 이상 입력되거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 경우 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 감소시킬 수 있다.
기본 구동 모드에서 타이밍 제어부(120)는 매 프레임 마다 서브픽셀(SP)에 데이터전압을 공급한다. 반면, 저속 구동 모드에서는 일부 프레임 기간에 데이터전압을 인가하여 서브픽셀(SP)을 리프레쉬하고, 나머지 프레임 기간은 홀딩 기간으로 데이터전압을 출력하지 않고 리프레쉬 기간에 입력한 데이터전압을 홀딩한다. 홀딩 기간에는 휘도가 변동되는 것을 방지하기 위해 OLED의 애노드 전극에 리셋 전압을 인가하여 애노드 리셋(Anode Rest)을 수행할 수 있다.
도 2의 (a)는 기본 구동 시 프레임의 구성을 예시한 것이다. 120Hz 구동 시 1초에 120개의 프레임들이 재현되고, 서브 프레임의 길이는 1/120sec이다. 각 프레임들은 모두 데이터전압이 기입되는 리프레쉬 프레임(R)으로 구성될 수 있다.
도 2의 (b)는 60Hz 구동 시 프레임의 구성을 예시한 것이다. 60Hz 구동 시 1초에 60개의 영상 프레임들이 재현된다. 60Hz 구동 시 1 프레임 기간은 1/60sec이므로, 1 프레임 기간은 2개의 서브 프레임을 포함할 수 있다. 이에, 60Hz 구동 시 첫 번째 프레임은 리프레쉬 프레임(R)으로 구성되고 다음 프레임은 애노드 리셋 프레임(AR)으로 구성될 수 있다.
도 2의 (c)는 10Hz 구동 시 프레임의 구성을 예시한 것이다. 10Hz 구동 시 1초에 10개의 영상 프레임들이 재현된다. 10Hz 구동 시 1 프레임 기간은 1/10sec이므로, 1 프레임 기간은 12개의 서브 프레임을 포함할 수 있다. 이에, 10Hz 구동 시 1 프레임 기간은 1개의 리프레쉬 프레임(R)과 11개의 애노드 리셋 프레임(AR)으로 구성될 수 있다.
도 3은 도 1의 표시장치에 포함된 일 서브픽셀의 등가회로도이다.
하의 설명에서, 트랜지스터의 제1 전극은 소스전극과 드레인전극 중 어느 하나일 수 있고, 트랜지스터의 제2 전극은 소스전극과 드레인전극 중 나머지 하나일 수 있다.
하나의 서브픽셀(SP)은 고전위전압(EVDD), 저전위전압(EVSS), 초기화전압(DVini), 애노드 리셋(Anode Reset) 전압(VAR)을 공급받고, 제1 내지 제3 스캔신호(SC1~SC3), 발광신호(EM) 및 데이터 전압신호(Vdata)를 입력받을 수 있다.
하나의 서브픽셀(SP)은 OLED(Organic Light Emitting Diodes), 구동TFT(DT), 커패시터(Cst), 제1 발광TFT(ET1), 제2 발광TFT(ET2) 및 제1 내지 제4 스위칭TFT(T1~T4)를 포함할 수 있다.
구동 TFT(DT) 및 스위칭 TFT(ET1, ET2, T1~T4) 각각을 구성하는 액티브층은 서로 동일한 물질로 구성되거나, 서로 다른 물질로 구성될 수 있다. 하나의 서브픽셀(SP)에서 구동 TFT(DT) 및 스위칭 TFT(ET1, ET2, T1~T4)가 각각 서로 다른 특성을 갖는 TFT로 이루어지는 경우, 유기 발광 표시 장치는 멀티 타입의 TFT를 포함할 수 있다.
멀티 타입의 TFT로 구성되는 서브픽셀(SP)은 다결정 반도체 물질을 액티브층으로 하는 TFT로서 저온 폴리 실리콘(Low Temperature Poly-Silicon; 이하, LTPS라고 함)을 이용한 LTPS TFT와 산화물 반도체 물질을 액티브층으로 하는 산화물 반도체 TFT를 포함할 수 있다. LTPS TFT는 이동도가 높아(100㎠/Vs 이상), 에너지 소비전력이 낮고 신뢰성이 우수하므로, 구동TFT로 적용하는 것이 바람직할 수 있다. 산화물 반도체 TFT는 오프-전류(Off-Current)가 낮아, 누설전류(Leakage)가 적고 전압을 홀딩하는 특성이 우수하다. 이에. 산화물 TFT는 턴-온 시간이 짧고 턴 오프 시간을 길게 유지하는 스위칭 TFT에 적합할 수 있다.
본 명세서의 실시 예에 따른 서브픽셀(SP)은 제1 TFT(T1)를 n 타입 산화물 TFT로 구성하고, 나머지 구동 TFT(DT), 발광TFT(ET1, ET2), 제2 내지 제4 TFT(T2~T4)는 p타입 LTPS TFT로 이루어진 서브픽셀(SP)을 포함하고 있으나, 이에 한정되지 아니한다.
서브픽셀(SP)에 제공되는 스캔신호(SC1[n], SC2[n], SC3[n]) 및 발광신호(ET[n])는 게이트 구동부(130)에 구성된 n번째 스테이지에서 제공되는 신호이고, 스캔신호(SC3[n+1])는 n+1번째 스테이지부터 제공되는 신호이다.
OLED는 구동TFT(DT)로부터 공급되는 구동 전류에 의해 발광한다. OLED의 애노드 전극은 제4 노드(N4)에 연결되고, OLED의 캐소드 전극은 저전위전압(EVSS)이 제공되는 배선에 연결된다.
구동TFT(DT)의 게이트 전극은 제2 노드(N2)에 연결되고, 제1 전극은 제1 노드(N1)에 연결되고, 제2 전극은 제3 노드(N3)에 연결된다. 구동TFT(DT)는 데이터 전압신호(Vdata)에 대응하여 구동전류를 발생할 수 있다. 구동TFT(DT)는 p타입 LTPS TFT로 구현될 수 있다.
제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 OLED의 발광을 제어하기 위한 것이다. 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 각각의 게이트 전극에 동시에 입력되는 발광신호(EM[n])에 따라 동시에 온/오프 제어된다. 제1 발광TFT(ET1)는 고전위전압(EVDD)에 제1 전극이 연결되고 제1 노드(N1)에 제2 전극이 연결될 수 있다. 제1 발광TFT(ET1)는 n번째 스테이지에서 제공되는 발광신호(EM[n])에 대응하여 구동TFT(DT)의 제1 전극에 고전위전압(EVDD)을 전달하는 역할을 할 수 있다. 제2 발광TFT(ET2)는 제3 노드(N3)에 제1전극이 연결되고 제4 노드(N4)에 제2 전극이 연결될 수 있다. 제2 발광TFT(ET2)는 n번째 스테이지에서 제공되는 발광신호(EM[n])에 대응하여 OLED의 애노드 전극에 구동전류를 전달하는 역할을 할 수 있다. 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 턴온 전압인 로우 레벨의 발광신호(EM[n])에 응답하여 턴온될 수 있다.
스토리지 커패시터(Cst)는 서브픽셀(SP)에 저장된 데이터 전압(Vdata)을 하나의 프레임 동안 유지시킨다. 스토리지 커패시터(Cst)의 일 전극은 구동TFT(DT)의 게이트 전극이 연결되는 제2 노드(N2)에 연결되고, 타 전극은 고전위전압(EVDD)에 연결된다.
제1 스위칭TFT(T1)는 구동TFT(DT)의 게이트 전극과 드레인 전극을 연결하여 구동TFT(DT)를 다이오드 커넥팅시킨다. 제1 스위칭TFT(T1)는 제1 스캔신호(SC1[n])의 입력 라인에 연결된 게이트 전극, 제2 노드(N2)에 연결된 제1 전극, 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제1 스위칭TFT(T1)는 턴-오프 기간 동안의 누설전류(Leakage)를 최소화시키기 위하여, n타입 산화물 TFT로 구현될 수 있다. 이에, 제1 스위칭TFT(T1)는 턴온 전압인 하이 레벨의 제1 스캔신호(SC1[n])에 응답하여, 구동TFT(DT)의 게이트 전극 및 드레인 전극을 다이오드 커넥팅시킨다.
제2 스위칭TFT(T2)는 데이터 전압신호(Vdata)를 구동TFT(DT)의 제1 전극인 제1 노드(N1)에 인가한다. 제2 스위칭TFT(T2)는 제2 스캔신호(SC2[n])의 입력 라인에 연결된 게이트 전극, 데이터전압 신호(Vdata)가 공급되는 데이터라인에 연결된 제1 전극, 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제2 스위칭TFT(T2)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제2 스위칭TFT(T2)는 턴온 전압인 로우 레벨의 제2 스캔 신호 (SC2[n])에 응답하여, 데이터라인으로 공급되는 데이터전압 신호(Vdata)를 구동TFT(DT)의 제1 전극인 제1 노드(N1)에 인가한다.
제3 스위칭TFT(T3)는 초기화전압(DVini[n])을 구동TFT(DT)의 드레인 전극인 제3 노드(N3)에 인가한다. 제3 스위칭TFT(T3)는 제3 스캔신호(SC3[n])의 입력 라인에 연결된 게이트 전극, 초기화전압(DVini[n])에 연결된 제1 전극, 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제3 스위칭TFT(T3)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제3 스위칭TFT(T3)는 턴온 전압인 로우 레벨의 제3 스캔신호(SC3[n])에 응답하여, 초기화전압(DVini[n])을 구동TFT(DT)의 드레인 전극인 제3 노드(N3)에 인가한다. 여기서, 초기화전압(DVini)은 이니셜(Initial) 동작 시 저전압 레벨(Vini_L)로 인가되고 OBS 동작 시 고전압 레벨(Vini_H)로 인가될 수 있다.
제4 스위칭TFT(T4)는 애노드 리셋전압(VAR)을 OLED의 애노드 전극에 인가한다. 제4 스위칭TFT(T4)는 n+1번째 스테이지에서 제공되는 제3 스캔신호(SC3[n+1])의 입력 라인에 연결된 게이트 전극, 애노드 리셋전압(VAR)에 연결된 제1 전극, 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 제4 스위칭TFT(T4)는 p타입 LTPS TFT로 구현될 수 있다. 이에, 제4 스위칭TFT(T4)는 턴온 전압인 로우 레벨의 n+1번째 스테이지에서 제공되는 제3 스캔신호(SC3[n+1])에 응답하여, 애노드 리셋전압(VAR)을 OLED의 애노드 전극에 인가한다.
이러한 표시장치의 구동TFT(DT)는 구동 시 Vgs에 따라 동일한 방향으로 전류(Ids)가 흐르므로, 구동 시간이 증가함에 따라 문턱전압(Vth)이 변동될 수 있다. 이러한 Vgs 값에 대한 문턱전압(Vth)의 의존성을 "히스테리시스" 로 지칭할 수 있다.
도 4는 구동TFT(DT)의 히스테리시스 특성을 설명하기 위한 도면이다.
도 4를 참고하면, OLED의 구동TFT(DT)는 도 4에 예시된 것과 같이 게이트 전압(Vg)의 변화에 따라 전류(Id)가 변하는 히스테리시스(hysteresis) 특성이 있다. 예를 들면, 화소의 밝기가 고계조(예를 들면, 화이트 계조)에서 중간 계조로 변하면, 120으로 도시된 바와 같이 구동TFT(DT)의 게이트 전압의 절대값(|Vg|)은 큰 값에서 작은 값으로 변하게 된다. 이때, 고계조에서 상대적으로 절대값이 큰 게이트 전압(|Vg|)이 구동TFT(DT)에 먼저 인가되었기 때문에, 구동TFT(DT)의 문턱전압(|Vth|)이 증가한 상태에서 중간 계조에 해당하는 게이트 전압(Vg)이 구동TFT(DT)에 인가되면 구동 트랜지스터의 전류(Id)는 "A" 지점과 같을 수 있다.
그리고, 화소의 밝기가 저계조(예를 들면, 블랙 계조)에서 중간 계조로 변하면, 110으로 도시된 바와 같이 구동TFT(DT)의 게이트 전압의 절대값(|Vg|)은 작은 값에서 큰 값으로 변하게 된다. 이때, 저계조에서 상대적으로 절대값이 작은 게이트 전압(|Vg|)이 구동TFT(DT)에 먼저 인가되었기 때문에, 구동TFT(DT)의 문턱 전압 의 절대값(|Vth|)이 ΔVth만큼 감소한 상태에서 중간 계조에 해당하는 전압(Vg)이 구동 트랜지스터에 인가되면 구동 트랜지스터의 전류(Id)는 "B" 지점과 같을 수 있다. 따라서, 도 4에 예시된 것과 같은 히스테리시스 특성을 갖는 구동TFT(DT)로 인하여, 중간 계조의 밝기를 표현하기 위해 동일한 게이트 전압(Vg)을 구동TFT(DT)로 인가하여도, 해당 화소의 이전 밝기에 따라 ΔI만큼 다른 크기의 전류가 흐르게 된다. 그리고 이러한 전류의 차이는 화면 잔상이나 플리커의 원인이 될 수 있다.
이러한 구동TFT(DT)의 히스테리시스를 완화시키기 위해, 구동TFT(DT)에 턴 온 바이어스를 인가하여 히스테리시스에 의한 플리커 현상을 억제할 수 있다.
도 5는 OBS(On Bias Stress) 구동 시 구동TFT의 구동 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 본 명세서의 실시예에서는 OBS 기간에 제3 스캔신호(SC3)를 턴온 레벨로 인가하여, 구동TFT(DT)의 드레인 전에 초기화전압(DVini)을 인가하는 제3 스위칭TFT(T3)를 턴온시킨다. 여기서, 초기화전압(DVini)은 이니셜(Initial) 동작 시 저전압 레벨(Vini_L)로 인가되고 OBS 동작 시 고전압 레벨(Vini_H)로 인가된다. OBS 동작 시 인가되는 고전압 레벨(Vini_H)의 초기화전압(DVini)은 데이터전압(Vdata) 보다 높게 설정될 수 있다.
OBS 동작 시 고전압 레벨(Vini_H)의 초기화전압(DVini)을 구동TFT(DT)의 드레인에 바이어스 전압으로 인가함으로써 구동 TFT(DT)의 문턱전압(Vth)이 이동하여 히스테리시스가 완화될 수 있다.
도 6은 도 3의 서브픽셀의 구동 파형을 예시한 도면이다.
도 6을 참조하면, 본 명세서의 일 실시예에 따른 서브픽셀(SP)은 리프레쉬 프레임(Refresh Fame) 구동 또는 애노드 리셋 프레임(Anode Reset Frame) 구동을 수행할 수 있다.
리프레쉬 프레임 구동 시에는, 발광신호(EM)가 오프레벨로 인가되는 비 발광기간에 서브픽셀(SP)에 데이터전압을 프로그래밍하기 위한 이니셜(Initial) 및 샘플링(Sampling) 동작을 수행한다. 애노드 리셋 프레임 구동 시에는 데이터전압을 프로그래밍하기 위한 동작은 수행되지 않는다.
이러한 리프레쉬 프레임과 애노드 리셋 프레임의 구동 기간에 복수의 온 바이어스 OBS 기간(On bias stress, OBS, 이하 “OBS 기간”으로 명명함)을 포함할 수 있다. OBS 기간에는 구동TFT(DT)에 턴 온 바이어스를 인가하여 히스테리시스에 의한 플리커 현상을 억제할 수 있다. 본 명세서의 실시예에서는 OBS 기간에 제3 스캔신호(SC3)를 턴온 레벨로 인가하여, 구동TFT(DT)의 드레인 전에 초기화전압(DVini)을 인가하는 제3 스위칭TFT(T3)를 턴온시킨다. 여기서, 초기화전압(DVini)은 이니셜(Initial) 동작 시 저전압 레벨(Vini_L)로 인가되고 OBS 동작 시 고전압 레벨(Vini_H)로 인가된다. OBS 동작 시 고전압 레벨(Vini_H)의 초기화전압(DVini)을 구동TFT(DT)에 바이어스 전압으로 인가함으로써 구동 TFT(DT)의 문턱전압(Vth)이 이동하여 히스테리시스가 완화될 수 있다.
리프레쉬 프레임 구동 시 상세 동작을 살펴보면, 발광신호(EM)가 오프레벨로 인가되는 비 발광기간 동안, 제1 OBS 기간(OBS1), 이니셜 기간(Initial), 샘플링 기간(Sampling) 및 제2 OBS 기간(OBS2)을 포함할 수 있다.
제1 OBS 기간(OBS1)에 제3 스캔신호(SC3)는 턴온 레벨로 인가되어 제3 스위칭TFT(T3)가 턴온된다. 턴온 된 제3 스위칭TFT(T3)를 통해 구동TFT(DT)의 드레인전극인 제3 노드(N3)에 고전압 레벨(Vini_H)의 초기화전압(DVini)이 입력되어, 구동TFT(DT)에 온 바이어스 스트레스를 인가할 수 있다. 고전압 레벨(Vini_H)의 초기화전압(DVini)은 데이터전압(Vdata)보다 높은 전압일 수 있다. 이러한 제1 OBS 기간(OBS1)은 다른 OBS 기간보다 상대적으로 짧은 기간(8H) 동안 수행될 수 있다.
이니셜 기간(Initial)과 샘플링 기간(Sampling) 동안 제1 스캔신호(SC1)는 턴온 전압인 하이 레벨로 인가된다. 제1 스캔신호(SC1)에 의해 제1 스위칭TFT(T1)가 턴온되어 제3 노드(N3)와 제2 노드(N2)를 연결한다. 이에, 구동TFT(DT)는 게이트 전극과 드레인 전극이 단락되는 다이오드 커넥팅 상태가 되어 다이오드처럼 동작하게 된다.
이니셜 기간(Initial) 동안 제3 스캔신호(SC3)가 턴온 레벨로 인가되어 제3 스위칭TFT(T3)가 턴온되며, 이니셜 기간(Initial)에는 저전압 레벨(Vini_L)의 초기화전압(DVini)이 인가된다. 이에, 구동TFT(DT)의 드레인 전극인 제3 노드(N3)와 제2 노드(N2)는 저전압 레벨(Vini_L)의 초기화전압(DVini)으로 초기화된다. 저전압 레벨(Vini_L)의 초기화전압(DVini)은 OLED의 동작전압보다 충분히 낮은 전압 범위 내에서 선택할 수 있으며, 저전위전압(EVSS)과 같거나 낮은 전압으로 설정될 수 있다.
샘플링 기간(Sampling)은 구동TFT(DT)의 문턱전압(Vth)을 샘플링하고, 데이터 전압(Vdata)을 프로그래밍하는 기간이다. 샘플링 기간(Sampling) 동안 제2 스캔신호(SC2)는 턴온 전압인 로우 레벨로 인가된다. 제2 스위칭TFT(T2)는 턴온 전압인 로우 레벨의 제2 스캔 신호 (SC2)에 응답하여, 데이터라인으로부터 인가되는 데이터전압 신호(Vdata)를 구동TFT(DT)의 제1 전극인 제1 노드(N1)에 인가한다. 샘플링 기간(Sampling)에서, 구동TFT(DT)는 턴온되어 소스-드레인 사이에 전류(Ids)가 흐른다. 구동TFT(DT)의 게이트 전극과 드레인 전극은 다이오드 커넥팅된 상태이기 때문에, 소스전극에서 드레인 전극으로 흐르는 전류에 의해서 제2 노드(N2)의 전압은 구동TFT(DT)의 게이트-소스 간 전압(Vgs)이 문턱전압(Vth)에 도달할 때까지 상승한다. 샘플링 기간(Sampling) 동안에, 제2 노드(N2)의 전압은 데이터 전압(Vdata)과 구동TFT(DT)의 문턱전압(Vth)의 차에 해당하는 전압(Vdata-|Vth|)으로 충전된다.
제2 OBS 기간(OBS2)에 제3 스캔신호(SC3)는 턴온 레벨로 인가되어 제3 스위칭TFT(T3)가 턴온된다. 초기화전압(DVini)은 온 바이어스 스트레스를 위해 고전압 레벨(Vini_H)로 전환되어 구동TFT(DT)의 드레인전극인 제3 노드(N3)에 인가된다. 이러한 제2 OBS 기간(OBS2)은 제1 OBS 기간(OBS1)보다 긴 기간(24H) 동안 수행될 수 있다.
이후, 발광신호(EM)가 턴온 전압인 로우 레벨로 인가되면, 제1 발광TFT(ET1) 및 제2 발광TFT(ET2)가 턴온된다. 제1 발광TFT(ET1)가 턴온됨에 따라 제1 노드(N1)에 고전위전압(EVDD)이 인가되고, 제2 발광TFT(ET2)가 턴온됨에 따라 제3 노드(N3) 및 제4 노드(N4)의 전류 패스를 형성한다. 이에, 구동TFT(DT)의 소스 전극과 드레인 전극을 통해 발생한 구동 전류(Ioled)가 OLED에 인가되어 발광할 수 있다.
애노드 리셋 프레임에서는 데이터 전압(Vdata)이 충전되지 않는다. 이에, 이니셜 기간(Initial)과 샘플링 기간(Sampling)의 구동을 위해 인가되는 제1 스캔신호(SC1), 제2 스캔신호(SC2)는 오프 전압 레벨로 유지된다. 애노드 리셋 프레임에서는 제3 OBS 기간(OBS3)을 포함할 수 있다. 제3 OBS 기간(OBS3)에 제3 스캔신호(SC3)는 턴온 레벨로 인가되어 제3 스위칭TFT(T3)가 턴온된다. 초기화전압(DVini)은 온 바이어스 스트레스를 위해 고전압 레벨(Vini_H)로 전환되어 구동TFT(DT)의 드레인전극인 제3 노드(N3)에 인가된다. 제3 OBS 기간(OBS3)에는 다음 단의 제3 스캔신호(SC3[n+1])에 의해 애노드 리셋전압(VAR)을 인가하는 제4 스위칭TFT(T4)가 턴온될 수 있다. 제4 스위칭TFT(T4)가 턴온되면 애노드 리셋전압(VAR)에 의해 OLED의 애노드 전극이 리셋되어 OLED의 발광 특성을 동일하게 유지할 수 있다.
이상과 같이, 리프레쉬 프레임과 애노드 리셋 프레임은 복수의 OBS 기간(OBS1~OBS3)을 포함할 수 있으며, 필요에 따라 OBS 기간을 연장하거나 추가적으로 OBS를 수행할 수 있다.
여기서, 각각의 OBS 기간들(OBS1~OBS3)은 OBS 기간 사이의 구동이 다르기 때문에, 동일한 기간 동안 OBS를 진행한다 하여도 각 OBS 기간에서의 구동TFT(DT)의 히스테리시스 개선 효과는 상이할 수 있다. 이러한 OBS의 효과 차이로 인해 프레임 간 휘도 특성이 변동될 수 있다. 또한, OBS 진행에 따라 구동TFT(DT)의 Vth가 쉬프트하여 구동TFT(DT)의 Vgs가 감소하고 결과적으로 전류 강하(current drop)가 발생할 수 있다. 전류 강하 현상은 휘도 저하를 초례하고 결과적으로 플리커가 증가할 수 있다.
이에, 플리커 특성에 따라 각 OBS 기간(OBS1~OBS3)의 길이를 조절함으로써 플리커를 개선할 수 있다.
제1 OBS 기간(OBS1)은 발광신호(EM)가 오프레벨로 인가된 직후, Vth 샘플링 및 데이터 프로그래밍 이전에 수행될 수 있다. 제1 OBS 기간(OBS1)은 이전 프레임이 발광한 직후에 수행되어, 이전 프레임의 제2 노드(N2) 전압에 따른 히스테리시스를 완화시킴으로써 첫 번째 프레임의 응답 속도(First Frame Response, FFR)를 개선시킨다. 제1 OBS 기간(OBS1)은 첫 번째 프레임의 응답 속도(First Frame Response, FFR)를 개선하는 효과가 있기 때문에 설정 변경 없이 일정 기간으로 유지하는 것이 바람직하다.
제2 OBS 기간(OBS2)은 데이터 기입 후 발광 단계 전에 수행되고, 제3 OBS 기간(OBS3)은 리프레쉬 기간에 기입된 데이터가 유지되는 애노드 리셋 기간에 수행될 수 있다. 즉, 동일한 데이터 전압이 기입된 상태에서 제2 OBS 기간(OBS2) 및 제3 OBS 기간(OBS3)이 수행되므로, 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)에서 쉬프트된 Vth의 동일성이 높을 수록 플리커 개선 성능이 향상될 수 있다. 이에, 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)의 Vth 쉬프트 결과가 매칭되도록 각각의 OBS 기간의 길이, 즉, 신호폭(width)을 조절할 수 있다.
제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)은 표시장치의 플리커 특성에 따라 설정될 수 있으며, 제2 OBS 기간(OBS2)이 짧고 제3 OBS 기간(OBS3)이 길수록 플리커 개선 효과는 향상될 수 있다.
도 7은 제3 OBS 기간(OBS3)의 길이에 따른 플리커 테스트 결과를 도시한 도면이다.
도 7은 10W42 화이트를 표시하고, 10Hz로 저속 구동(AFM 10Hz)하는 환경에서 제3 OBS 기간(OBS3)의 폭이 4H에서 60H까지 증가하는 경우 플리커값(AFM Score)을 시뮬레이션한 그래프와, 구동주파수가 가변(ACVRR)되는 환경에서 제3 OBS 기간(OBS3)의 폭이 4H에서 60H까지 증가하는 경우 플리커값(AFM Score)을 시뮬레이션한 그래프이다.
시뮬레이션 결과, 소정 지점까지는 제3 OBS 기간(OBS3)의 신호폭(width)이 증가할 수록 플리커값(AFM Score) 개선 효과가 향상됨을 확인할 수 있다.
도 8은 본 명세서의 실시예에 따른 서브픽셀의 구동 파형을 예시한 도면으로서, 도 6 대비 플리커를 개선할 수 있는 구동 파형을 예시한 도면이다.
도 8을 참조하면, 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)의 Vth 쉬프트 결과를 매칭하기 위해, 제2 OBS 기간(OBS2)이 24H로 전체 비 발광 기간의 31.5%정도로 설정되어 있었던 것을 16H(21.05%)로 감소시키고, 제3 OBS 기간(OBS3)이 40H로 전체 비 발광 기간의 52.63%정도로 설정되어 있었던 것을 48H(63.15%)로 증가시킬 수 있다. 대략적으로, 제2 OBS 기간(OBS2)을 전체 비 발광 기간의 30% 미만으로 설정하고, 제3 OBS 기간(OBS3)을 전체 비 발광 기간의 60% 이상으로 설정하여 플리커 개선 효과를 향상시킬 수 있다.
또한, 제2 OBS 기간(OBS2)은 제3 OBS 기간(OBS3)의 1/2이하로 설정하고, 제3 OBS 기간(OBS3)은 제2 OBS 기간(OBS2)의 2배 이상으로 설정하면 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)의 Vth 쉬프트 결과의 매칭률이 향상되어 플리커 개선효과를 향상시킬 수 있다. 여기서, 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)의 합은 일정하게 유지되고, 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)의 비중만 조절하여 각 OBS 기간(OBS2, OBS3)의 길이를 설정할 수 있다. 예를 들어, 리프레쉬 프레임과 애노드 리셋 프레임 간의 휘도 차이가 클수록, 제2 OBS 기간(OBS2)의 비중은 감소시키고하고 제3 OBS 기간(OBS3)의 비중은 증가시킴으로써 플리커 개선 효과를 향상시킬 수 있다.
도 9는 도 8의 구동 파형에 따른 전류 감소(current drop)율의 시뮬레이션 결과로서, W255 화이트 패턴과 W63 화이트 패턴에 대해, 60℃ 고온 신뢰성 504시간 진행 후 산출한 휘도 감소 결과이다. 도 6의 기존의 구동 파형으로 구동하였을 경우(또는 CASE I) 각 패턴에서의 휘도 감소율이 -10%, -22%였던 것에 대비하여 본 명세서의 실시예에 따른 도 8의 구동파형으로 구동하면(또는 CASE II) 휘도 감소율이 -9% 및 -19%로 기존 대비 휘도 감소율이 향상되었음을 확인할 수 있다.
이상과 같이, 제2 OBS 기간(OBS2)은 상대적으로 감소시키고 제3 OBS 기간(OBS3)은 상대적으로 증가시켜, 제2 OBS 기간(OBS2)은 제3 OBS 기간(OBS3)의 1/2 이하로 설정하고, 제3 OBS 기간(OBS3)은 제2 OBS 기간(OBS2)의 2배 이상으로 설정하면 제2 OBS 기간(OBS2)과 제3 OBS 기간(OBS3)의 Vth 쉬프트 결과의 매칭률이 향상되어 플리커 개선효과를 향상시킬 수 있다. 또한, 제2 OBS 기간(OBS2)을 전체 비 발광 기간의 30% 미만으로 설정하고, 제3 OBS 기간(OBS3)을 전체 비 발광 기간의 60% 이상으로 설정하면 플리커 개선효과를 향상시킬 수 있다.
본 명세서의 실시예에 따른 표시장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시장치는, 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널, 서브픽셀들에 데이터전압과 온 바이어스 스트레스 전압을 공급하는 데이터 구동부, 발광소자의 비 발광기간과 발광기간을 제어하는 발광신호와 온 바이어스 스트레스 기간을 제어하는 온 바이어스 스트레스 신호를 출력하는 스캔 구동부, 및 데이터 구동부와 스캔 구동부를 제어하는 제어부를 포함하고, 제어부는 제1 프레임 기간 중 비 발광기간에 서브픽셀에 데이터전압을 공급하여 발광기간에 발광하고, 제2 프레임 기간 중 비 발광기간에 서브픽셀에 온 바이어스 스트레스 전압을 공급하고 발광 기간에 제1 구동기간에 공급된 데이터전압을 유지하여 발광하고, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행할 수 있다.
본 명세서의 실시예에 따른 표시장치의 제어부는 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간을 제1 프레임 기간의 전체 비 발광 기간의 30% 미만으로 설정하고, 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 제2 프레임 기간의 전체 비 발광 기간의 60% 이상으로 설정할 수 있다.
본 명세서의 실시예에 따른 표시장치는, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간과 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 합은 일정할 수 있다.
본 명세서의 실시예에 따른 표시장치는, 제1 프레임 기간의 휘도와 제2 프레임 기간의 휘도 차이가 클수록 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간의 비중은 감소하고 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 비중은 증가할 수 있다.
본 명세서의 실시예에 따른 표시장치의 서브픽셀은 발광소자, 발광 소자에 구동 전류를 인가하는 구동TFT, 발광신호를 입력 받아 발광 소자와 구동 트랜지스터를 연결하는 발광제어TFT, 및 온 바이어스 스트레스 신호를 입력 받아 구동TFT의 드레인 전극에 온 바이어스 스트레스 전압을 인가하는 스위칭TFT를 포함할 수 있다.
본 명세서의 실시예에 따른 표시장치의 서브픽셀은, 제1 노드에 연결되는 제1 전극, 제2 노드에 연결되는 제2 전극 및 제3 노드에 연결되는 게이트 전극을 포함하는 구동TFT, 제4 노드에 연결되는 애노드 전극, 저전위전압에 연결되는 캐소드 전극을 포함하는 발광 소자, 발광신호가 입력되는 게이트 전극을 포함하여 발광신호에 따라 고전위전압을 제1 노드에 공급하고, 제2 노드와 제4 노드를 연결하는 제1 발광제어TFT 및 제2 발광제어TFT, 제1 스캔신호에 의해 턴온되어 제2 노드와 제3 노드를 연결하여 구동TFT를 다이오드 커넥팅하는 제1 스위칭TFT, 제2 스캔신호에 의해 턴온되어 제1 노드에 데이터 전압신호를 인가하는 제2 스위칭TFT, 및 제3 스캔신호에 의해 턴온되어 제3 노드에 저전압 레벨의 초기화 전압 또는 고전압 레벨의 온 바이어스 스트레스 전압을 인가하는 제3 스위칭TFT를 포함할 수 있다.
본 명세서의 실시예에 따른 표시장치는, 제1 스위칭TFT가 산화물 반도체 액티브 층을 갖는 n타입 TFT를 포함할 수 있다.
본 명세서의 실시예에 따른 표시장치는, 다음 단의 제3 스캔신호에 의해 턴온되어 제4 노드에 리셋 전압을 인가하는 제4 스위칭TFT를 더 포함할 수 있다.
본 명세서의 실시예에 따른 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널을 포함하는 표시장치의 구동방법에 있어서, 제1 프레임 기간 중 비 발광기간에 서브픽셀에 데이터전압을 공급하여 발광기간에 발광하는 단계, 및 제2 프레임 기간 중 비 발광기간에 서브픽셀에 온 바이어스 스트레스 전압을 공급하고 발광 기간에 제1 구동기간에 공급된 데이터전압을 유지하여 발광하는 단계를 포함하고, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행할 수 있다.
본 명세서의 실시예에 따른 표시장치의 구동방법은, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간을 제1 프레임 기간의 전체 비 발광 기간의 30% 미만으로 설정하고, 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 제2 프레임 기간의 전체 비 발광 기간의 60% 이상으로 설정할 수 있다.
본 명세서의 실시예에 따른 표시장치의 구동방법은, 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간과 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 합은 일정할 수 있다.
본 명세서의 실시예에 따른 표시장치의 구동방법은, 제1 프레임 기간의 휘도와 제2 프레임 기간의 휘도 차이가 클수록 제1 프레임 기간의 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간의 비중은 감소하고 제2 프레임 기간의 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 비중은 증가할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 영상 공급부 120: 타이밍 제어부
130: 스캔 구동부 140: 데이터 구동부
150: 표시패널 180: 전원 공급부

Claims (12)

  1. 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널;
    상기 서브픽셀들에 데이터전압과 온 바이어스 스트레스 전압을 공급하는 데이터 구동부;
    상기 발광소자의 비 발광기간과 발광기간을 제어하는 발광신호와 온 바이어스 스트레스 기간을 제어하는 온 바이어스 스트레스 신호를 출력하는 스캔 구동부; 및
    상기 데이터 구동부와 상기 스캔 구동부를 제어하는 제어부를 포함하고,
    상기 제어부는 제1 프레임 기간 중 상기 비 발광기간에 상기 서브픽셀에 상기 데이터전압을 공급하여 상기 발광기간에 발광하고, 제2 프레임 기간 중 상기 비 발광기간에 상기 서브픽셀에 상기 온 바이어스 스트레스 전압을 공급하고 상기 발광 기간에 상기 제1 구동기간에 공급된 상기 데이터전압을 유지하여 발광하고, 상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행하는, 표시장치.
  2. 제1항에 있어서,
    상기 제어부는,
    상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간을 상기 제1 프레임 기간의 전체 비 발광 기간의 30% 미만으로 설정하고,
    상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 상기 제2 프레임 기간의 전체 비 발광 기간의 60% 이상으로 설정하는, 표시장치.
  3. 제1항에 있어서,
    상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간과 상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 합은 일정한, 표시장치.
  4. 제3항에 있어서,
    상기 제1 프레임 기간의 휘도와 상기 제2 프레임 기간의 휘도 차이가 클수록 상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간의 비중은 감소하고 상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 비중은 증가하는, 표시장치.
  5. 제1항에 있어서,
    상기 서브픽셀은,
    상기 발광소자;
    상기 발광 소자에 구동 전류를 인가하는 구동TFT;
    상기 발광신호를 입력 받아 상기 발광 소자와 상기 구동 트랜지스터를 연결하는 발광제어TFT; 및
    상기 온 바이어스 스트레스 신호를 입력 받아 상기 구동TFT의 드레인 전극에 상기 온 바이어스 스트레스 전압을 인가하는 스위칭TFT를 포함하는, 표시장치.
  6. 제1항에 있어서,
    상기 서브픽셀은,
    제1 노드에 연결되는 제1 전극, 제2 노드에 연결되는 제2 전극 및 제3 노드에 연결되는 게이트 전극을 포함하는 구동TFT;
    제4 노드에 연결되는 애노드 전극, 저전위전압에 연결되는 캐소드 전극을 포함하는 상기 발광 소자;
    발광신호가 입력되는 게이트 전극을 포함하여 상기 발광신호에 따라 고전위전압을 상기 제1 노드에 공급하고, 상기 제2 노드와 상기 제4 노드를 연결하는 제1 발광제어TFT 및 제2 발광제어TFT;
    제1 스캔신호에 의해 턴온되어 상기 제2 노드와 상기 제3 노드를 연결하여 상기 구동TFT를 다이오드 커넥팅하는 제1 스위칭TFT;
    제2 스캔신호에 의해 턴온되어 상기 제1 노드에 데이터 전압신호를 인가하는 제2 스위칭TFT; 및
    제3 스캔신호에 의해 턴온되어 상기 제3 노드에 저전압 레벨의 초기화 전압 또는 고전압 레벨의 온 바이어스 스트레스 전압을 인가하는 제3 스위칭TFT를 포함하는, 표시장치.
  7. 제6항에 있어서,
    상기 제1 스위칭TFT는,
    산화물 반도체 액티브 층을 갖는 n타입 TFT를 포함하는, 표시장치.
  8. 제6항에 있어서,
    다음 단의 제3 스캔신호에 의해 턴온되어 상기 제4 노드에 리셋 전압을 인가하는 제4 스위칭TFT를 더 포함하는, 표시장치.
  9. 발광소자를 구비한 다수의 서브픽셀들을 포함하는 표시패널을 포함하는 표시장치의 구동방법에 있어서,
    제1 프레임 기간 중 비 발광기간에 상기 서브픽셀에 데이터전압을 공급하여 발광기간에 발광하는 단계; 및
    제2 프레임 기간 중 비 발광기간에 상기 서브픽셀에 온 바이어스 스트레스 전압을 공급하고 발광 기간에 상기 제1 구동기간에 공급된 상기 데이터전압을 유지하여 발광하는 단계를 포함하고,
    상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간보다 상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 두 배 이상 길게 수행하는, 표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간을 상기 제1 프레임 기간의 전체 비 발광 기간의 30% 미만으로 설정하고,
    상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간을 상기 제2 프레임 기간의 전체 비 발광 기간의 60% 이상으로 설정하는, 표시장치의 구동방법.
  11. 제9항에 있어서,
    상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간과 상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 합은 일정한, 표시장치의 구동방법.
  12. 제11항에 있어서,
    상기 제1 프레임 기간의 휘도와 상기 제2 프레임 기간의 휘도 차이가 클수록 상기 제1 프레임 기간의 상기 발광 기간 직전에 수행되는 온 바이어스 스트레스 기간의 비중은 감소하고 상기 제2 프레임 기간의 상기 비 발광기간에 수행되는 온 바이어스 스트레스 기간의 비중은 증가하는, 표시장치의 구동방법.
KR1020220181784A 2022-12-22 2022-12-22 표시장치와 그 구동방법 KR20240099875A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220181784A KR20240099875A (ko) 2022-12-22 2022-12-22 표시장치와 그 구동방법
CN202310645139.0A CN118248093A (zh) 2022-12-22 2023-06-01 显示装置及其驱动方法
US18/225,926 US20240212565A1 (en) 2022-12-22 2023-07-25 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220181784A KR20240099875A (ko) 2022-12-22 2022-12-22 표시장치와 그 구동방법

Publications (1)

Publication Number Publication Date
KR20240099875A true KR20240099875A (ko) 2024-07-01

Family

ID=91559310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220181784A KR20240099875A (ko) 2022-12-22 2022-12-22 표시장치와 그 구동방법

Country Status (3)

Country Link
US (1) US20240212565A1 (ko)
KR (1) KR20240099875A (ko)
CN (1) CN118248093A (ko)

Also Published As

Publication number Publication date
CN118248093A (zh) 2024-06-25
US20240212565A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
TWI768621B (zh) 電致發光顯示裝置
KR102617966B1 (ko) 전계 발광 표시 장치와 그 구동 방법
KR102570824B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
US20220122537A1 (en) Pixel and organic light emitting display device having the pixel
KR20240040703A (ko) 전계 발광 표시장치
US11232756B2 (en) Electroluminescent display device
KR102650560B1 (ko) 전계 발광 표시장치
US11195461B2 (en) Electroluminescent display device
KR20180057073A (ko) 표시 장치
KR102653575B1 (ko) 표시 장치
US20240046884A1 (en) Gate driving circuit and electroluminescent display device using the same
KR101491152B1 (ko) 유기발광다이오드 표시장치
KR102510567B1 (ko) 유기발광 표시장치와 그 구동방법
US11929024B2 (en) Organic light emitting display device
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR102672835B1 (ko) 픽셀 회로와 이를 이용한 전계 발광 표시 장치
KR102647022B1 (ko) 전계발광 표시장치
US20240212565A1 (en) Display device and method of driving the same
US12039940B2 (en) Light-emitting display device
US20240260318A1 (en) Display device
KR20240107768A (ko) 표시장치
KR102486082B1 (ko) 전계 발광 표시장치와 그 픽셀 회로
KR102675922B1 (ko) 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR20230139206A (ko) 화소 회로 및 화소 회로를 포함하는 표시 장치