KR20240091618A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20240091618A
KR20240091618A KR1020220174726A KR20220174726A KR20240091618A KR 20240091618 A KR20240091618 A KR 20240091618A KR 1020220174726 A KR1020220174726 A KR 1020220174726A KR 20220174726 A KR20220174726 A KR 20220174726A KR 20240091618 A KR20240091618 A KR 20240091618A
Authority
KR
South Korea
Prior art keywords
dielectric layer
disposed
internal electrode
electronic components
margin
Prior art date
Application number
KR1020220174726A
Other languages
English (en)
Inventor
오영준
김정렬
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220174726A priority Critical patent/KR20240091618A/ko
Priority to JP2023057877A priority patent/JP2024085360A/ja
Priority to US18/131,032 priority patent/US20240203650A1/en
Priority to CN202310841608.6A priority patent/CN118197806A/zh
Publication of KR20240091618A publication Critical patent/KR20240091618A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층형 전자 부품은 제1 유전체층 및 상기 제1 유전체층과 제1 방향으로 번갈아 배치되는 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 마주보는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 마주보는 제5 및 제6 면을 포함하는 바디; 및 상기 제3 면 및 제4 면 상에 배치되는 외부 전극; 을 포함하며, 상기 내부 전극은 상기 제1 유전체층과 제1 방향으로 번갈아 배치되어 용량을 형성하는 바디부 및 상기 바디부로부터 상기 제2 방향으로 연장되어 배치되는 단부를 포함하고, 상기 바디에서, 상기 제1 유전체층 및 상기 바디부를 포함하는 영역을 용량 형성부, 상기 용량 형성부의 제2 방향 일면 및 타면에 배치되어 상기 내부 전극의 단부를 포함하는 영역을 제1 마진부라 할 때, 상기 제1 마진부는 상기 내부 전극의 단부 사이에 배치되며 Ta4AlC3를 포함하는 제2 유전체층을 포함한다.

Description

적층형 전자 부품{MULTILAYER ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품 중 하나인 적층 세라믹 커패시터(MLCC: Multilayer Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
적층 세라믹 커패시터의 바디는 내부 전극은 유전체층과 번갈아 배치한 후 압착 및 소성하여 형성할 수 있다. 이때 번갈아 배치된 내부 전극의 단부를 서로 다른 극성의 외부 전극과 연결하기 위해서는 적층 방향으로 인접한 내부 전극들은 바디의 마주보는 면을 향해 반대로 연장되어야 한다. 즉, 적층 세라믹 커패시터의 바디는 내부 전극이 형성되어 용량을 형성하는 용량 형성부와 용량을 형성하지 않는 마진부를 포함하게 되며, 마진부 또한 내부 전극을 포함하는 마진부와 내부 전극을 포함하지 않는 마진부를 포함할 수 있다. 용량 형성부와 마진부는 내부 전극의 적층도가 상이하므로 상술한 압착 공정을 수행하는 경우 바디의 전체에 균등한 압력이 가해지지 않아 내부 전극의 끝단과 외부 전극이 충분한 밀착성을 확보하기 어려울 수 있고, 이후 소성 과정을 수행함에 따라 용량 형성부와 마진부의 열팽창 계수의 차이에 따른 열팽창 및 열수축 정도의 차이에 의해 단차가 발생할 수 있다.
본 발명의 여러 목적 중 하나는 용량 형성부와 마진부의 열팽창 계수의 차이에 따라 압착 및 소성 과정에서 단차가 발생하는 문제를 해결하기 위함이다.
본 발명의 여러 목적 중 하나는 용량 형성부와 마진부의 단차에 따라 내부 전극의 단부가 휘어질 수 있는 문제를 해결하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은 제1 유전체층 및 상기 제1 유전체층과 제1 방향으로 번갈아 배치되는 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 마주보는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 마주보는 제5 및 제6 면을 포함하는 바디; 및 상기 제3 면 및 제4 면 상에 배치되는 외부 전극; 을 포함하며, 상기 내부 전극은 상기 제1 유전체층과 제1 방향으로 번갈아 배치되어 용량을 형성하는 바디부 및 상기 바디부로부터 상기 제2 방향으로 연장되어 배치되는 단부를 포함하고, 상기 바디에서, 상기 제1 유전체층 및 상기 바디부를 포함하는 영역을 용량 형성부, 상기 용량 형성부의 제2 방향 일면 및 타면에 배치되어 상기 내부 전극의 단부를 포함하는 영역을 제1 마진부라 할 때, 상기 제1 마진부는 상기 내부 전극의 단부 사이에 배치되며 Ta4AlC3를 포함하는 제2 유전체층을 포함한다.
본 발명의 여러 효과 중 하나는 열팽창 계수가 용량 형성부의 유전체층의 주 성분 보다 작고, 밀도는 큰 물질을 마진부 유전체층에 포함시킴으로써 용량 형성부와 마진부의 단차를 억제하는 것이다.
본 발명의 여러 효과 중 하나는 내부 전극의 끝단 및 유전체층의 끝단의 밀착성을 확보하고 용량 형성부와 마진부의 단차를 억제함으로써 내부 전극의 단부가 휘어지는 현상을 억제하는 것이다.
본 발명의 여러 효과 중 하나는 상술한 여러 효과들을 달성함으로써 적층형 전자 부품의 실장성, 고온 및 내습 신뢰성을 향상시키는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2는 도 1의 I-I` 단면도이다.
도 3은 도 1의 II-II` 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 바디를 제조하는 방법의 일 예시를 간략하게 나타낸 사시도이다.
도 5는 일 실시예에 따른 적층형 전자 부품의 제3 방향 중앙부에서 절단한 제1 방향 및 제2 방향 단면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 유전체층을 사이에 두고 제1 및 제2 내부 전극이 번갈아 배치되는 방향 또는 두께(T) 방향, 상기 제1 방향과 수직한 방향인 제2 방향 및 제3 방향 중, 상기 제2 방향은 길이(L) 방향, 상기 제3 방향은 폭(W) 방향으로 정의될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2는 도 1의 I-I` 단면도이다.
도 3은 도 1의 II-II` 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 바디를 제조하는 방법의 일 예시를 간략하게 나타낸 사시도이다.
이하 도 1 내지 도 4를 참조하여 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)에 대해 설명한다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은 제1 유전체층(111a) 및 제1 유전체층(111a)과 제1 방향으로 번갈아 배치되는 내부 전극(121, 122)을 포함하며, 제1 방향으로 마주보는 제1 및 제2 면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 마주보는 제3 및 제4 면(3, 4), 제1 내지 제4 면(1, 2, 3, 4)과 연결되고 제3 방향으로 마주보는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 및 제3 면 및 제4 면(3, 4) 상에 배치되는 외부 전극(131, 132); 을 포함하며, 내부 전극(121, 122)은 제1 유전체층(111a)과 제1 방향으로 번갈아 배치되어 용량을 형성하는 바디부(121a, 122a) 및 바디부(121a, 122a)로부터 제2 방향으로 연장되어 배치되는 단부(121b, 122b)를 포함하고, 바디(110)에서, 제1 유전체층(111) 및 상기 바디부(121a, 122a)를 포함하는 영역을 용량 형성부(Ac), 용량 형성부(Ac)의 제2 방향 일면 및 타면에 배치되어 내부 전극의 단부(121b, 122b)를 포함하는 영역을 제1 마진부(LM1, LM2)라 할 때, 제1 마진부(LM1, LM2)는 내부 전극의 단부(121b, 122b) 사이에 배치되며 Ta4AlC3를 포함하는 제2 유전체층(111b)을 포함한다.
도 2를 참조하면, 바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 번갈아 배치되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 마주보는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 마주보는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. 본 명세서에서는 유전체층(111)이 제1 유전체층(111a) 및 제2 유전체층(111b)을 포함하는 것으로 설명하고 있으나 반드시 이에 제한되는 것은 아니며 추가적인 다른 유전체층 또한 포함될 수 있다.
도 2를 참조하면, 본 발명의 일 실시형태에서 바디는 제1 유전체층(111a) 및 제2 유전체층(111b)를 포함한다.
구체적으로, 제1 유전체층(111a)은 제1 내부 전극(121) 및 제2 내부 전극(122) 사이에 배치되는 유전체층을 의미할 수 있다. 제1 유전체층(111a) 제1 및 제2 내부 전극(121, 122)의 제1 방향으로의 중첩 및 외부 전극으로의 연결로 인해 정전 용량을 형성하는 역할을 수행할 수 있다.
제1 유전체층(111a)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1)또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 제1 유전체층(111a)을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
제2 유전체층(111b)은 제1 내부 전극(121)과 인접한 다른 제1 내부 전극(121) 사이 또는 제2 내부 전극(122)과 인접한 다른 제2 내부 전극(122) 사이에 배치되는 유전체층을 의미할 수 있다. 즉, 제2 유전체층(111b)은 후술할 내부 전극의 단부(121b, 122b) 사이에 배치되어 후술할 제1 마진부(LM1, LM2)에 포함된다. 제2 유전체층(111b)은 내부 전극의 단부(121b, 122b)와 함께 제1 마진부(LM1, LM2)에 포함되어 용량 형성부(Ac)를 외부 환경으로부터 보호하고, 후술할 외부 전극(131, 132)과의 연결성을 확보하는 역할을 수행할 수 있다. 제2 유전체층(111b)을 형성하는 원료는 Ta4AlC3를 포함하거나 제1 유전체층(111a)를 형성하는 재료에 더하여 Ta4AlC3를 포함할 수 있다.
한편, 제1 유전체층(111a)의 평균 두께(td)는 특별히 한정할 필요는 없다. 예를 들어, 제1 유전체층(111)의 평균 두께(td)는 0.2μm 이상 2μm 이하일 수 있다.
제1 유전체층(111a)의 평균 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 제1 유전체층(111a)의 평균 두께(td)를 의미할 수 있다.
제1 유전체층(111a)의 평균 두께(td)는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
내부 전극(121, 122)은 유전체층(111)과 제1 방향으로 번갈아 배치된다.
내부 전극(121, 122)은 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 본 발명의 일 실시형태에서 내부 전극(121, 122) 각각은 제1 유전체층(111a)과 제1 방향으로 번갈아 배치되어 용량을 형성하는 바디부(121a, 122a) 및 바디부(121a, 122a)로부터 제2 방향으로 연장되어 배치되는 단부(121b, 122b)를 포함한다.
바디부(121a, 122a)는 제1 유전체층(111a)과 제1 방향으로 번갈아 배치되므로 내부 전극(121, 122)이 외부 전극과 연결된 후 적층형 전자 부품(100)에 전압을 인가했을 때 용량 형성에 기여하는 부분이 될 수 있다. 바람직하게는, 제1 내부 전극의 바디부(121a)와 제2 내부 전극의 바디부(122a)의 중첩 면적이 증가할수록 적층형 전자 부품(100)의 정전용량을 증가할 수 있다.
단부(121b, 122b)는 바디부(121a, 122a)로부터 제2 방향으로 연장되어 후술할 제1 마진부(LM1, LM2)의 일부를 구성할 수 있다. 외부 전극(131, 132)이 제3 면 및 제4 면(3, 4) 상에 배치되는 본 발명의 일 실시형태의 경우 단부(121b, 122b)는 바디부(121a, 122a)로부터 제2 방향으로 연장되어 배치됨에 따라 내부 전극(121, 122)과 외부 전극(131, 132)을 전기적으로 연결하는 역할을 수행할 수 있다. 바람직하게는, 제1 내부 전극의 단부(121b)의 끝단은 제1 외부 전극(131)과 직접 접하고, 제2 내부 전극의 단부(122b)의 끝단은 제2 외부 전극(132)과 직접 접함으로써 내부 전극(121, 122)과 외부 전극(131, 132)의 전기적 연결성을 향상시킬 수 있으며, 외부 전극(131, 132)의 서로 다른 전압이 인가될 경우 후술할 용량 형성부(Ac)가 정전용량을 형성할 수 있다.
바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결될 수 있다. 따라서, 제1 내부 전극(121)은 제4 면(4)에서 일정거리 이격되어 형성되고, 제2 내부 전극(122)은 제3 면(3)에서 일정거리 이격되어 형성될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 내부 전극(121, 122)의 평균 두께(te)는 특별히 한정할 필요는 없다. 예를 들어, 내부 전극(121, 122)의 평균 두께(te)는 0.2μm 이상 2μm 이하일 수 있다.
다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.35μm 이하인 경우에는 적층형 전자 부품(100)의 신뢰성이 더욱 문제될 수 있다.
본 발명의 일 실시형태에 따르면 제1 마진부(LM1, LM2)에 포함되는 제2 유전체층(111b)이 Ta4AlC3를 포함하기 때문에 내부 전극(121, 122)의 평균 두께(te)가 0.35μm 이하인 경우에도 신뢰성을 향상시킬 수 있다.
따라서, 내부 전극(121, 122)의 두께가 평균 0.35μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다.
상기 내부 전극(121, 122)의 평균 두께(te)는 내부 전극(121, 122)의 평균 두께(te)를 의미할 수 있다.
내부 전극(121, 122)의 평균 두께(te)는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 일 실시형태에 따른 바디(110)에서, 제1 유전체층(111a) 및 바디부(121a, 122a)를 포함하는 영역을 용량 형성부(Ac)라고 정의한다. 용량 형성부(Ac)는 제1 유전체층(111a) 및 제1 유전체층(111a)을 사이에 두고 번갈아 배치되는 내부 전극의 바디부(121a, 122a)를 포함하는 영역으로서, 내부 전극(121, 122)이 제1 방향에서 보았을 때 중첩되는 영역을 의미할 수 있고 커패시터의 용량 형성에 기여하는 부분이다. 한편, 용량 형성부(Ac)는 제1 내부 전극의 바디부(121a), 제2 내부 전극의 바디부(122a) 및 제1 유전체층(111a)을 포함한다.
또한, 본 발명의 일 실시형태에 따른 바디(110)에서, 용량 형성부(Ac)의 제1 방향 일면 및 타면에 배치되어 내부 전극의 단부(121b, 122b)를 포함하는 영역을 제1 마진부(LM1, LM2)로 정의할 수 있다. 제1 마진부(LM1, LM2)는 내부 전극의 단부(121b, 122b)를 포함하는 영역이다. 구체적으로, 제1 마진부(LM1)는 제1 내부 전극의 단부(121b)를 포함하며, 제1 마진부(LM2)는 제2 내부 전극의 단부(122b)를 포함하는 영역으로서, 외부 전극(131, 132)과의 직접적인 연결을 통해 제1 내부 전극(121)과 제2 내부 전극(122)에 서로 다른 전압이 인가될 수 있도록 하는 역할을 수행할 수 있다.
제1 마진부(LM1, LM2)는 용량 형성부(Ac)의 제2 방향 일 면 타면에 배치된 영역이다. 상술한 바와 같이, 내부 전극(121, 122)은 바디부(121a, 122a)로부터 제2 방향으로 연장되어 배치되는 단부(121b, 122b)를 포함하므로, 제1 마진부(LM1, LM2)는 내부 전극의 단부(121b, 122b)를 포함한다. 구체적으로, 제1 마진부(LM1)는 제1 내부 전극의 단부(121b)를 포함하고, 제1 마진부(LM2)는 제2 내부 전극의 단부(122b)를 포함한다.
제1 마진부(LM1, LM2)는 내부 전극의 단부(121b, 122b)를 포함하므로, 외부 전극(131, 132)와의 연결성을 확보하는 역할을 수행할 수 있으며, 이와 동시에 용량 형성부(Ac)를 외부 습기 또는 도금액의 침투 및 외부 충격으로부터 보호하는 역할을 수행할 수 있다.
바디(110)의 제3 면(3) 및 제4 면(4) 상에는 외부 전극(131, 132)이 배치될 수 있다. 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
본 실시 형태에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(131, 132)은 바디(110) 상에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 형성된 도금층(131b, 132b)을 포함할 수 있다.
전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 전극층(131a, 132a)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
전극층(131a, 132a)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있으며, 바람직하게는 바디와의 접착력을 향상시키기 위해 구리(Cu)일 수 있다.
도금층(131b, 132b)은 실장 특성을 향상시키는 역할을 수행한다. 도금층(131b, 132b)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
종래의 경우, 적층형 전자 부품의 용량 형성부(Ac)를 외부 충격으로부터 보호하기 위해 제1 마진부(LM1, LM2) 표면의 경도를 향상시키고자 하는 시도가 있었으며, 이를 위해 제1 마진부(111a)에 포함되는 유전체층에 소결 촉진제등을 첨가하는 시도가 있었다. 그러나 이러한 소결 촉진제들은 제1 유전체층(111a)에 포함되는 세라믹 재료와의 열팽창 계수의 차이가 클 수 있기 때문에, 압착 및 소성 과정 이후 용량 형성부(Ac) 및 제1 마진부(LM1, LM2)의 불균일한 팽창 및 수축으로 인한 단차가 발생할 수 있다. 이러한 단차는 내부 전극의 끝단이며 제1 마진부(LM1, LM2)에 포한되는 내부 전극의 단부(121b, 122b)에 큰 휘어짐을 발생하게 하는 주된 원인이 될 수 있다. 이에 따라 적층형 전자 부품의 내부 전극과 외부 전극의 접촉성이 약화되어 외부 수분에 의한 내습 신뢰성이 저하되는 문제가 발생할 수 있다.
이에, 본 발명의 일 실시형태에서는 제1 마진부(LM1, LM2)에 포함되는 제2 유전체층(111b)은 Ta4AlC3를 포함하도록 함으로써 용량 형성부(Ac)와 제1 마진부(LM1, LM2)에 가해지는 압력을 상쇄하고 뷸균일한 팽창 및 수축을 완화하여 압착 및 소성 후의 단차를 억제하고자 한다.
Ta4AlC3는 탄탈럼-알루미늄 화합물 중에서도 밀도 및 경도가 높은 물질에 해당한다. (밀도: 13.18g/cm3, 비커스 경도: 5.1±0.1 GPa) 본 발명의 제1 마진부(LM1, LM2)에 포함되는 제2 유전체층(111b)이 Ta4AlC3를 포함하는 경우 제1 마진부(LM1, LM2)의 밀도 및 경도가 향상되어 외부 충격, 습기 및 도금액으로부터 용량 형성부(Ac)를 보호하는 효과가 향상될 수 있다. 한편, 제1 마진부(LM1, LM2)는 제1 내부 전극(121)과 제2 내부 전극(122) 중 어느 하나만을 포함하므로, 제1 내부 전극(121)과 제2 내부 전극(122)을 모두 포함하는 용량 형성부(Ac)와는 팽창 및 수축 거동이 상이할 수 있다. 구체적으로, 본 발명의 일 실시형태에 따른 바디(110)를 형성하는 과정에서, 용량 형성부(Ac)와 제1 마진부(LM1, LM2)는 동시에 같은 조건으로 압착 및 소성과정이 행해질 수 있다. 압착 과정에서 용량 형성부(Ac)와 제1 마진부(LM1, LM2)에 동시에 같은 압력이 가해지는 경우 내부 전극(121, 122)의 적층도 차이에 따라 제1 마진부(LM1, LM2)에 포함되는 내부 전극의 단부(121b, 122b)에 휨이 발생할 수 있으며, 소성 과정에서 용량 형성부(Ac)와 제1 마진부(LM1, LM2)에 동시에 열사이클이 진행되는 경우 팽창 및 수축 정도의 차이로 인해 단차가 형성될 수 있다. 용량 형성부(Ac)와 제1 마진부(LM1, LM2)의 단차는 제1 마진부(LM1, LM2)에 포함되는 내부 전극의 단부(121b, 122b)가 휘는 정도를 더욱 향상시킬 수 있다. 그러나 본 발명의 일 실시형태에 따른 제1 마진부에 포함되는 제2 유전체층(111b)은 Ta4AlC3를 포함하기 때문에 용량 형성부(Ac)와 제1 마진부(LM1, LM2)의 적층도 차이에도 불구하고 압력을 상쇄함에 따라 내부 전극 단부(121b, 122b)의 휨을 완화할 수 있으며, Ta4AlC3는 열팽창 계수가 (8.2±0.3)·10-6·K-1수준의 낮은 열팽창 계수를 갖기 때문에 소성 과정에서의 팽창 및 수축 정도의 차이 또한 완화함에 따라 용량 형성부(Ac)와 제1 마진부(LM1, LM2) 단차를 줄임으로써 내부 전극의 단부(121b, 122b)의 휨을 방지하는 효과를 더욱 향상시킬 수 있다.
제1 마진부(LM1, LM2)에 Ta4AlC3가 포함되는지 여부와 그 함량을 측정하는 방법은 유도 결합 플라즈마 분석법(ICP, Inductively Coupled Plasma spectroscopy) SEM-EDS(Scanning Electron Microscope-Energy Dispersive X-ray Spectroscopy), TEM-EDS(Transmission Electron Microscope-Energy Dispersive X-ray Spectroscopy), X선 광전자 분광법(XPS, X-ray Photoelectron. Spectroscopy) 등의 방법을 사용할 수 있다. 일 예시로, X선 광전자 분광법을 사용하는 경우 제1 마진부(LM1, LM2)를 절단하여 판상 또는 블록형태의 시료를 제작한 후, 불활성 가스 분자들을 이온화 시킨 후 0.5 내지 5kV로 가속시켜 시료 표면층을 깎아낸 뒤, 10-9torr 이상의 고진공에서 측정할 수 있다.
일 실시예에서, 제2 유전체층(111b)의 단위 면적당 공극의 개수의 평균값은 제1 유전체층(111a)의 단위 면적당 공극의 개수의 평균값 보다 작을 수 있다. 이에 따라 제2 유전체층(111b)의 치밀도를 제1 유전체층(111a)의 치밀도보다 향상시킴으로써 제1 마진부(LM1, LM2)가 외부 충격, 수분 및 도금액으로부터 용량 형성부(Ac)를 보호하는 효과를 더욱 향상시킬 수 있다. 제1 유전체층(111a) 및 제2 유전체층(111b)의 단위 면적당 공극의 개수의 평균값을 조절하는 방법은 특별히 제한되지 않으며, 예를 들어 제2 유전체층(111b)에 포함되는 Ta4AlC3의 함량을 조절하거나 제2 유전체층(111b)에 별도의 소결 촉진제를 첨가하는 방법을 사용할 수 있다.
제1 및 제2 유전체층(111a, 111b)의 단위 면적당 공극의 개수의 평균값을 측정하는 방법은 특별히 제한되지 않는다. 예를 들어, 적층형 전자 부품의 제3 방향 중앙부에서 절단한 제1 및 제2 방향 단면에서, 내부 전극(121, 122)이 적층되어 있는 영역을 제1 방향으로 3등분한 중간 영역에서 제1 및 제2 유전체층(111a, 111b)에 포함된 공극의 수를 주사전자현미경(SEM, Scanning Electron Microsope)을 통해 측정할 수 있다. 이때, 측정 대상이 되는 제1 및 제2 유전체층(111a, 111b)의 중심부가 이미지의 중앙부에 오도록 하여 x10,000의 배율에서 21.15㎛×28.20㎛에서 측정할 수 있으며, 이미지 프로그램을 이용하여 이미지에서 나타나는 전체 영역 대비 공극의 개수를 계산함으로써 측정할 수 있다. 이때, 공극의 개수는 최대 직경이 0.1㎛ 이상인 공극의 개수로 하였다. 단위 면적당 공극의 개수의 평균값은 임의의 5개 이상의 제1 및 제2 유전체층(111a, 111b)에서 측정한 단위 면적당 공극의 개수의 평균값을 취함으로써 측정할 수 있다.
일 실시예에서, 제2 유전체층(111b)의 평균 두께(td`)는 제1 유전체층(111a)평균 두께(td)보다 클 수 있다. 이에 따라 제1 마진부(LM1, LM2)에서 Ta4AlC3를 포함하는 제2 유전체층(111b)이 차지하는 비중을 향상시켜 본 발명에 따른 내부 전극의 단부(121b, 122b)의 휨을 방지하는 효과를 더욱 향상시킬 수 있다. 일 실시예에서, 제1 마진부(LM1, LM2)에서 Ta4AlC3를 포함하는 제2 유전체층(111b)이 차지하는 비중을 최대화하기 위해 제2 유전체층(111b)의 평균 두께(td`)는 제1 유전체층(111a)평균 두께(td)의 2배 이상일 수 있다. 한편, 제2 유전체층의 평균 두께(td`)는 적층형 전자 부품(100)의 제3 방향 중앙부에서 절단한 제1 및 제2 방향 단면에서, 제1 마진부(LM1)의 최하단에 배치된 제1 유전체층 및 제1 마진부(LM2)의 최상단에 배치된 제1 유전체층을 제외한 임의의 5개 이상의 제1 유전체층에서 측정한 제1 방향 평균 크기를 의미할 수 있다.
일 실시예에서, 내부 전극의 단부(121b, 122b)는 제2 방향과 실질적으로 평행할 수 있다. 본 발명의 일 실시형태와 같이 Ta4AlC3를 포함하는 제2 유전체층이 내부 전극의 단부(121b, 122b) 사이에 배치되므로 압착 및 소성 과정에서의 압력을 상쇄하고 단차를 완화할 수 있기 때문에 내부 전극의 단부(121b, 122b)의 휨을 최소화할 수 있으며, 바람직하게는 내부 전극의 단부(121b, 122b)는 제2 방향과 실질적으로 평행할 수 있다. 이에 따라 내부 전극(121, 122)와 외부 전극(131, 132)의 밀착성을 향상시킬 수 있으므로 적층형 전자 부품의 내습 크랙의 발생 빈도를 감소시킬 수 있다. 내부 전극의 단부(121b, 122b)와 제2 방향이 실질적으로 평행한지 여부는 임의의 5개 이상의 내부 전극의 단부(121b, 122b)에서 용량 형성부(Ac)와 접하는 지점과 외부 전극과 접하는 지점을 연결한 직선이 제2 방향과 이루는 각도의 평균값을 측정함으로써 확인할 수 있다. 이때, 바람직하게는 임의의 5개 이상의 내부 전극의 단부(121b, 122b)에서 용량 형성부(Ac)와 접하는 지점과 외부 전극과 접하는 지점을 연결한 직선이 제2 방향과 이루는 각도의 평균값이 5도 이하인 경우를 실질적으로 평행한 것으로 볼 수 있다.
일 실시예에서, 바디(110)의 제3 면(3) 및 제4 면(4)은 제1 방향과 실질적으로 평행할 수 있다. 본 발명의 일 실시형태와 같이 Ta4AlC3를 포함하는 제2 유전체층이 내부 전극의 단부(121b, 122b) 사이에 배치되므로 압착 및 소성 과정에서의 압력을 상쇄하고 단차를 완화할 수 있기 때문에 제1 유전체층(111a)과 제2 유전체층(111b)의 수축 거동의 차이 또한 완화할 수 있다. 그 결과, 바디(110)의 제3 면(3) 및 제 4 면(4)이 제1 방향과 실질적으로 평행하게 형성될 수 있으며, 이에 따라 적층형 전자 부품(100)의 기판에 대한 실장성을 향상시킬 수 있다. 제3 면(3) 및 제4 면(4)은 제1 방향과 실질적으로 평행한지 여부는 제3 면(3) 및 제4 면(4)이 내부 전극의 단부(121b, 122b)의 제2 방향 끝단과 접하는 영역에서 제1 방향으로 등간격인 임의의 5개 지점에서의 접선이 제1 방향과 이루는 각도의 평균값을 특정함으로써 확인할 수 있다. 이때, 여부는 제3 면(3) 및 제4 면(4)이 내부 전극의 단부(121b, 122b)의 제2 방향 끝단과 접하는 영역에서 제1 방향으로 등간격인 임의의 5개 지점에서의 접선이 제1 방향과 이루는 각도의 평균값이 5도 이하인 경우를 실질적으로 평행한 것으로 볼 수 있다.
일 실시예에서, 제1 유전체층(111a)은 Ba 및 Ti를 포함하는 산화물을 포함하고, 제2 유전체층(111b)은 Ba 및 Ti를 포함하는 산화물을 더 포함할 수 있다. 일 실시예에서, 제1 유전체층(111a)과 제2 유전층(111b)은 실질적으로 동일한 성분을 주성분으로 포함할 수 있으며, 예를 들어 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료의 예시로는 BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1)또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다. 다만, 본 발명의 일 실시형태에서는 제2 유전체층(111b)에 Ta4AlC3를 포함시키므로 용량 형성부(Ac)와 제1 마진부(LM1, LM2)의 내부 전극 적층도 차이에도 불구하고 압력 및 단차를 상쇄하여 내부 전극 단부(121b, 122b)의 휨을 최소화할 수 있다. 특히, 본 발명의 일 실시형태에 따른 제2 유전체층(111b)에 포함되는 Ta4AlC3는 대표적인 Ba 및 Ti를 포함하는 산화물인 BaTiO3의 열팽창 계수(10·10-6 K-1)보다 낮은 열팽창 계수(Ta4AlC3의 열팽창 계수: (8.2±0.3)·10-6·K-1-)를 가지고, BaTiO3의 밀도보다 2배 이상의 밀도(Ta4AlC3의 밀도: 13.18g/cm3)를 가지기 때문에 용량 형성부(Ac)와 제1 마진부(LM1, LM2)의 단차를 완화하는 효과 및 내부 전극의 휨을 완화하는 효과는 더욱 현저할 수 있다. 이때, 내부 전극 단부(121b, 122b)의 휨을 최소화하는 효과를 극대화하기 위해 제2 유전체층(111b)의 Ta4AlC3의 함량은 Ba 및 Ti를 포함하는 산화물 대비 20wt% 이상인 것이 바람직하다.
일 실시예에서, 내부 전극의 단부(121b, 122b)는 Ta4AlC3를 실질적으로 포함하지 않을 수 있다. 「내부 전극의 단부(121b, 122b)는 Ta4AlC3를 실질적으로 포함하지 않는」 것의 의미는 내부 전극의 단부(121b, 122b)의 내부에 Ta4AlC3가 침투 또는 확산되지 않는 것을 의미할 수 있으며, 내부 전극의 단부(121b, 122b)의 중앙부를 TEM-EDX 또는 XPS를 통해 성분 분석한 경우 Ta4AlC3의 함량이 Ni 대비 0.5wt% 이하 바람직하게는 0.1wt% 이하인 경우를 의미할 수 있다. 내부 전극의 단부(121b, 122b) 사이에 배치되는 제2 유전체층(111b)의 Ta4AlC3가 내부 전극의 단부(121b, 122b)로 침투 또는 확산되는 경우 내부 전극(121, 122)의 연결성 또는 전기 전도성을 저하시키는 원인이 될 수 있다. 일 실시예에서는 내부 전극의 단부(121b, 122b)에 Ta4AlC3가 실질적으로 포함되지 않도록 하여 이러한 성능의 저하를 방지할 수 있다.
일 실시예에서, 용량 형성부(Ac)의 제1 방향 일면에는 상부 커버부(112)가 배치될 수 있고, 용량 형성부(Ac)의 제1 방향 타면에는 하부 커버부(113)를 포함할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 제1 유전체층(111a) 또는 제2 유전체층(111b)과 동일한 재료를 포함할 수 있다.
즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 평균 두께는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 단위 위하여 커버부(112, 113)의 평균 두께(tc)는 15μm 이하일 수 있다.
커버부(112, 113)의 평균 두께는 제1 방향 크기를 의미할 수 있으며, 용량 형성부(Ac)의 상부 또는 하부에서 등간격의 5개 지점에서 측정한 커버부(112, 113)의 제1 방향 크기를 평균한 값일 수 있다.
일 실시예에서, 상기 용량 형성부(Ac)의 제3 방향 일면 및 타면에는 제2 마진부(WM1, WM2)가 배치될 수 있다.
제2 마진부(WM1, WM2)는 바디(110)의 제5 면(5)에 배치된 마진부(114)와 제6 면(6)에 배치된 마진부(115)를 포함할 수 있다. 즉, 마진부(WM1, WM2)는 상기 바디(110)의 제 3방향(폭 방향) 양 단면(end surfaces)에 배치될 수 있다.
제2 마진부(WM1, WM2)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면(cross-section)에서 제1 및 제2 내부 전극(121, 122)의 제3 방향 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
제2 마진부(WM1, WM2)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.
또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 제2 마진부(WM1, WM2)를 형성할 수도 있다.
한편, 마진부(WM1, WM2)의 폭은 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 마진부(WM1, WM2)의 평균 폭은 15μm 이하일 수 있다.
마진부(WM1, WM2)의 평균 폭은 마진부(WM1, WM2)의 제3 방향 평균 크기를 의미할 수 있으며, 용량 형성부(Ac)의 측면에서 등간격의 5개 지점에서 측정한 마진부(WM1, WM2)의 제3 방향 크기를 평균한 값일 수 있다.
일 실시예에서, 제2 마진부(WM1, WM2)는 제3 유전체층(111c)을 포함하고, 제3 유전층은 Ta4AlC3를 포함할 수 있다. 또한, 일 실시예에서, 제2 마진부(WM1, WM2)는 내부 전극(121, 122)을 포함하지 않는 영역을 의미할 수 있다.
제2 마진부(WM1, WM2)는 내부 전극 바디부(121a, 122a)의 제3 방향 끝단과 접하는 부분이기 때문에 용량 형성부(Ac)를 외부 충격, 습기 및 도금액으로부터 보호하는 역할을 수행할 수 있다. 한편, 일 실시예에 따라 제2 마진부(WM1, WM2)가 내부 전극을 포함하지 않는 경우 용량 형성부(Ac)와 제2 마진부(WM1, WM2)를 동시 압착 및 소성하는 경우 불균일한 압력이 가해질 수 있으며 팽창 및 수축의 정도에 차이가 발생할 수 있다. 이에 따라 용량 형성부(Ac)와 제2 마진부(WM1, WM2)의 계면 접착력이 약화될 수 있고, 내부 전극 바디부(121a, 122a)의 제3 방향 끝단에 휨이 발생할 수 있다. 일 실시예에서는 제2 마진부(WM1, WM2)는 제3 유전체층(111c)이 Ta4AlC3를 포함하도록 함으로써, 용량 형성부(Ac)와 제2 마진부(WM1, WM2)에 불균일한 압력이 가해지는 현상과 팽창 및 수축 정도의 차이를 완화할 수 있다.
이처럼, 제3 유전체층(111c)이 Ta4AlC3를 포함하도록 하여 용량 형성부(Ac)와 제2 마진부(WM1, WM2)에 불균일한 압력이 가해지는 현상과 팽창 및 수축 정도의 차이를 완화하는 경우 내부 전극의 바디부(121a, 122a)의 제3 방향 끝단은 제3 방향과 실질적으로 평행할 수 있다. 내부 전극의 바디부(121a, 122a)의 제3 방향 끝단이 제3 방향과 실질적으로 평행한지 여부는 임의의 5개 이상의 내부 전극 바디부(121a, 122a)의 중심과 바디부(121a, 122a)의 제3 방향 끝단이 제2 마진부(WM1, WM2)와 접하는 지점을 연결한 직선이 제3 방향과 이루는 각도의 평균값을 측정함으로써 확인할 수 있다. 이때, 바람직하게는 임의의 5개 이상의 내부 전극 바디부(121a, 122a)의 중심과 바디부(121a, 122a)의 제3 방향 끝단이 제2 마진부(WM1, WM2)와 접하는 지점을 연결한 직선이 제3 방향과 이루는 각도의 평균값이 00도 이하인 경우를 실질적으로 평행한 것으로 볼 수 있다.
일 실시예에서, 제3 유전체층(111c)의 단위 면적당 공극의 개수의 평균값은 제1 유전체층(111a)의 단위 면적당 공극의 개수의 평균값 보다 작을 수 있다. 이에 따라 제3 유전체층(111c)의 치밀도를 제1 유전체층(111a)의 치밀도보다 향상시킴으로써 제2 마진부(WM1, WM2)가 외부 충격, 수분 및 도금액으로부터 용량 형성부(Ac)를 보호하는 효과를 더욱 향상시킬 수 있다.
적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 0603 (길이×폭, 0.6mm×0.3mm) 이하의 사이즈를 가지는 적층형 전자 부품(100)에서 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.
따라서, 제조 오차, 외부 전극 크기 등을 고려하면 적층형 전자 부품(100)의 길이가 0.66mm 이하이고, 폭이 0.33mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 적층형 전자 부품(100)의 길이는 적층형 전자 부품(100)의 제2 방향 최대 크기를 의미하며, 적층형 전자 부품(100)의 폭은 적층형 전자 부품(100)의 제3 방향 최대 크기를 의미할 수 있다.
도 4는 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)의 바디(110)를 제조하는 방법의 일 예시를 간략하게 나타낸 사시도이다.
도 4를 참조하면, 제1 유전체 세라믹 시트(11a) 상에는 내부 전극 패턴(12)이 배치될 수 있다. 내부 전극 패턴(12)은 제1 유전체 세라믹 시트(11a) 상에서 제2 방향의 일단과 타단에 번갈아 노출되도록 형성될 수 있다. 내부 전극 패턴(12) 중에서 제1 유전체 세라믹 시트(11a) 상에 형성된 영역은 소성 후 내부 전극의 바디부를 형성할 수 있으며, 제1 유전체 세라믹 시트(11a) 상에서 제2 방향의 일단과 타단에 번갈아 노출되는 영역은 소성 후 내부 전극의 단부(121b, 122b)를 형성할 수 있다.
제1 유전체 세라믹 시트(11a)의 제2 방향 양 단부 및 내부 전극 패턴(12)의 제3 방향 양 단부 및 제2 방향 단부에는 제2 유전체 세라믹 시트(12a)가 배치될 수 있다. 제2 유전체 세라믹 시트(12a)는 소성 후 제2 유전체층 및 제3 유전체층을 형성할 수 있다. 다만, 본 발명의 일 실시형태에서 제3 유전체층은 필수적인 구성이 아님을 유의할 필요가 있다. 즉, 도 4에 표현된 것과는 달리 내부 전극 패턴(12)의 제3 방향 양단부에는 제2 유전체 세라믹 시트(12a)가 배치되지 않을 수 있다. 내부 전극 패턴(12), 제1 유전체 세라믹 시트(11a) 및 제2 유전체 세라믹 시트(11b)가 배치된 영역의 제1 방향 일면 및 타면에는 제3 유전체 세라믹 시트(13)가 형성될 수 있으며, 제3 유전체 세라믹 시트(13)는 소성 후 커버부를 형성할 수 있다. 마찬가지로, 본 발명의 일 실시형태에서, 커버부는 필수적인 구성이 아님을 유의할 필요가 있다. 즉, 도 4에 표현된 것과는 달리 내부 전극 패턴(12), 제1 유전체 세라믹 시트(11a) 및 제2 유전체 세라믹 시트(11b)가 배치된 영역의 제1 방향 일면 및 타면에는 제3 유전체 세라믹 시트(13)가 형성되지 않을 수 있다.제1 세라믹 시트(11a)는 상술한 제1 유전체층(111a)을 형성하는 재료를 포함할 수 있으며 제2 세라믹 시트(11a)는 상술한 제2 유전체층(111b)를 형성하는 재료를 포함할 수 있다.
도 5는 일 실시예에 따른 적층형 전자 부품(100`)의 제3 방향 중앙부에서 절단한 제1 방향 및 제2 방향 단면도이다.
도 5를 참조하면, 일 실시예에 따른 제1 마진부(LM1`, LM2`)는 내부 전극의 단부(121b, 122b), 제2 유전체층(111b)을 포함하고 제1 유전체층(111a)을 더 포함할 수 있다.
일 실시예에 따른 적층형 전자 부품(100`)에서, 제1 유전체층(111a)은 용량 형성부로부터 바디(110)의 제2 방향 일면 또는 타면을 향하여 연장되어 배치될 수 있다. 제1 유전체층(111a)의 용량 형성부로부터 바디(110)의 제2 방향 일면 또는 타면을 향하여 연장된 부분과 내부 전극의 단부(121b, 122b) 사이에는 제2 유전체층(111b)이 배치될 수 있다. 즉, 제1 마진부(LM1`, LM2`)은 내부 전극의 단부(121b, 122b), 제2 유전체층(111b) 및 제1 유전체층(111a)이 제1 방향으로 적층된 형태일 수 있다. 이에 따라 제2 유전체층(111b)을 포함하는 제1 마진부(LM1`, LM2`)를 용량 형성부(Ac)와 함께 동시 압착 및 소성하기 용이한 장점이 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
또한, 본 개시에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100, 100`: 적층형 전자 부품
111: 유전체층
112, 113: 커버부
121, 122: 내부 전극
131, 132: 외부 전극
LM1, LM2, LM1`, LM2`: 제1 마진부
WM1, WM2: 제2 마진부
12: 내부 전극 패턴
11a, 11b: 제1 및 제2 유전체 세라믹 시트
13: 제3 유전체 세라믹 시트

Claims (13)

  1. 제1 유전체층 및 상기 제1 유전체층과 제1 방향으로 번갈아 배치되는 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 마주보는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 마주보는 제5 및 제6 면을 포함하는 바디; 및
    상기 제3 면 및 제4 면 상에 배치되는 외부 전극; 을 포함하며,
    상기 내부 전극은 상기 제1 유전체층과 제1 방향으로 번갈아 배치되어 용량을 형성하는 바디부 및 상기 바디부로부터 상기 제2 방향으로 연장되어 배치되는 단부를 포함하고,
    상기 바디에서, 상기 제1 유전체층 및 상기 바디부를 포함하는 영역을 용량 형성부, 상기 용량 형성부의 제2 방향 일면 및 타면에 배치되어 상기 내부 전극의 단부를 포함하는 영역을 제1 마진부라 할 때,
    상기 제1 마진부는 상기 내부 전극의 단부 사이에 배치되며 Ta4AlC3를 포함하는 제2 유전체층을 포함하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제2 유전체층의 단위 면적당 공극의 개수의 평균값은 상기 제1 유전체층의 단위 면적당 공극의 개수의 평균값 보다 적은
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 제2 유전체층의 평균 두께는 상기 제1 유전체층의 평균 두께보다 큰
    적층형 전자 부품.
  4. 제3항에 있어서,
    상기 제2 유전체층의 평균 두께는 상기 제1 유전체층의 평균 두께의 2배 이상인
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 내부 전극의 단부는 상기 제2 방향과 실질적으로 평행한
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 제3 및 제4 면은 상기 제1 방향과 실질적으로 평행한
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 외부 전극은 상기 바디 상에 배치되는 전극층을 포함하고, 상기 전극층 상에 배치되는 도금층을 포함하며,
    상기 전극층은 Cu를 포함하는
    적층형 전자 부품.
  8. 제1항에 있어서,
    상기 제1 유전체층은 Ba 및 Ti를 포함하는 산화물을 포함하고,
    상기 제2 유전체층은 Ba 및 Ti를 포함하는 산화물을 포함하며,
    상기 제2 유전체층의 Ta4AlC3의 함량은 Ba 및 Ti를 포함하는 산화물 대비 20wt% 이상인
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 내부 전극의 단부는 Ta4AlC3를 실질적으로 포함하지 않는
    적층형 전자 부품.
  10. 제1항에 있어서,
    상기 바디는 상기 용량 형성부의 상기 제3 방향 일면 및 타면에 배치되는 제2 마진부를 더 포함하며,
    상기 제2 마진부는 제3 유전체층을 포함하고,
    상기 제3 유전체층은 Ta4AlC3를 포함하는
    적층형 전자 부품.
  11. 제10항에 있어서,
    상기 제3 유전체층의 단위 면적당 공극의 개수의 평균값은 상기 제1 유전체층의 단위 면적당 공극의 개수의 평균값 보다 적은
    적층형 전자 부품.
  12. 제10항에 있어서,
    상기 제2 마진부는 상기 내부 전극을 포함하지 않는
    적층형 전자 부품.
  13. 제10항에 있어서,
    상기 내부 전극의 바디부의 상기 제3 방향 끝단은 상기 제3 방향과 실질적으로 평행한
    적층형 전자 부품.
KR1020220174726A 2022-12-14 2022-12-14 적층형 전자 부품 KR20240091618A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220174726A KR20240091618A (ko) 2022-12-14 2022-12-14 적층형 전자 부품
JP2023057877A JP2024085360A (ja) 2022-12-14 2023-03-31 積層型電子部品
US18/131,032 US20240203650A1 (en) 2022-12-14 2023-04-05 Multilayer electronic component
CN202310841608.6A CN118197806A (zh) 2022-12-14 2023-07-10 多层电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220174726A KR20240091618A (ko) 2022-12-14 2022-12-14 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20240091618A true KR20240091618A (ko) 2024-06-21

Family

ID=91400619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220174726A KR20240091618A (ko) 2022-12-14 2022-12-14 적층형 전자 부품

Country Status (4)

Country Link
US (1) US20240203650A1 (ko)
JP (1) JP2024085360A (ko)
KR (1) KR20240091618A (ko)
CN (1) CN118197806A (ko)

Also Published As

Publication number Publication date
US20240203650A1 (en) 2024-06-20
JP2024085360A (ja) 2024-06-26
CN118197806A (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
US9373446B2 (en) Multilayer ceramic electronic part, board having the same mounted thereon, and manufacturing method thereof
KR101823246B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102632357B1 (ko) 커패시터 부품
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR20190116127A (ko) 커패시터 부품
CN212625194U (zh) 电容器组件
KR20190116121A (ko) 커패시터 부품
KR20210106689A (ko) 적층형 전자 부품
US11515091B2 (en) Multilayer capacitor
US20220208462A1 (en) Multilayer electronic component
KR20230102525A (ko) 적층형 전자 부품
KR20240091618A (ko) 적층형 전자 부품
US20230260706A1 (en) Multilayer electronic component
US11955287B2 (en) Multilayer electronic component
US20240161980A1 (en) Multilayer electronic component
KR20240092343A (ko) 적층형 전자 부품
KR20240080833A (ko) 적층형 전자 부품
KR20240092272A (ko) 적층형 전자 부품
KR20240094478A (ko) 적층형 전자 부품
KR20230138670A (ko) 적층형 전자 부품
KR20230124372A (ko) 적층 세라믹 커패시터
KR20230121320A (ko) 적층형 전자 부품
KR20230100594A (ko) 적층형 전자 부품
KR20230078084A (ko) 적층 세라믹 캐패시터
KR20240106267A (ko) 적층형 전자 부품