KR20240085177A - 정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치 - Google Patents

정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치 Download PDF

Info

Publication number
KR20240085177A
KR20240085177A KR1020230170961A KR20230170961A KR20240085177A KR 20240085177 A KR20240085177 A KR 20240085177A KR 1020230170961 A KR1020230170961 A KR 1020230170961A KR 20230170961 A KR20230170961 A KR 20230170961A KR 20240085177 A KR20240085177 A KR 20240085177A
Authority
KR
South Korea
Prior art keywords
mos transistor
voltage
current
source device
terminal
Prior art date
Application number
KR1020230170961A
Other languages
English (en)
Inventor
공민철
김지환
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to CN202311665912.6A priority Critical patent/CN118158853A/zh
Priority to EP23214857.7A priority patent/EP4383242A1/en
Priority to US18/532,346 priority patent/US20240196498A1/en
Publication of KR20240085177A publication Critical patent/KR20240085177A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/36—Circuits for reducing or suppressing harmonics, ripples or electromagnetic interferences [EMI]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)

Abstract

정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치가 개시된다. 본 개시의 다양한 실시예들 중 어느 하나의 실시예에 따른 전류소스장치는, 전류제어전압에 응답하여 패드로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 및 외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로를 포함하며, 상기 패드로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하며, 상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 클 수 있다.

Description

정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치{CURRENT SOURCE DEVICE FOR ELECTROSTATIC DISCHARGE AND DISPLAY DEVICE INCLUDING THE SAME}
본 개시는 전류소스장치에 관한 것으로, 더욱 상세하게는 유입되는 정전기의 방전 경로를 제공하는 전류소스장치 및 그를 포함한 디스플레이 장치에 관한 것이다.
LED(Light Emitting Diode)는 전류 구동(current-driven) 장치이며, 따라서 LED를 흐르는 전류를 조정함으로써 LED를 다양하게 활용할 수 있다. LED는 소비전력과 발열 면에서 기존의 타 발광체에 비해 우수하기 때문에 최근의 LED TV 패널의 백라이트(back light)로 각광받고 있다.
도 1은 종래의 LED 드라이버 회로를 나타내었다.
도 1을 참조하면, 종래의 LED 드라이버 회로(100)는 전원부(110), LED 스트링(120) 및 구동회로(130)를 포함한다.
LED 스트링(120)은 직렬 또는 병렬로 연결된 복수의 LED를 포함한다.
전원부(110)는 LED 스트링(120)에 구동 전류를 공급한다.
구동회로(130)는 전원부(110)로부터 LED 스트링(120)으로 출력되는 전류의 크기를 제어하는 전류소스회로(131) 및 전류소스회로(131)의 동작을 제어하는 제어회로(132)를 포함한다.
도 2는 도 1에 도시된 LED 스트링 및 구동회로를 나타내었다.
도 2를 참조하면, LED 스트링(120)은 복수의 LED가 직렬로 연결되어 구성되고, 전류소스회로(131)는 전류를 소싱(sourcing) 하는데 사용되는 증폭기(210), 트랜지스터(220) 및 부하소자(230)를 포함한다.
정전기보호회로는 입력단에 설치하는 것이 일반적이어서 도 2에 도시된 전류소스회로(131)에는 정전기보호회로가 포함되어 있지 않다. 따라서, LED 스트링(120)과 전류 소스 회로(131)의 공통 단자로 인가되는 정전기에 의해 트랜지스터(220)가 파괴되는 문제가 발생할 수 있다.
한편, LED 스트링(120)과 전류소스회로(131)가 별도의 모듈로 구분될 수 있고, 이들이 전선과 같은 도선으로 연결되어 사용되는 경우, 연결 부위에서 인가되는 정전기에 대해서도 트랜지스터(220)가 파괴되는 문제가 발생할 수 있다.
상기와 같은 문제점을 해소하기 위하여, 본 개시에서는 외부에서 인가되는 전류를 소싱하는 경우에는 정상적으로 동작하나, 정전기가 유입되는 경우에는 정전기 방전 경로가 활성화되어 유입되는 정전기로부터 내부 회로를 보호할 수 있는 전류소스장치를 제공하는 것을 일 과제로 한다.
본 개시에서는 전술한 전류소스장치를 포함한 디지털 사이니지와 같은 디스플레이 장치를 제공하는 것을 다른 과제로 한다.
본 개시에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 개시의 다양한 실시예들 중 어느 하나의 실시예에 따른 전류소스장치는, 전류제어전압에 응답하여 패드로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 및 외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로;를 포함하며, 상기 패드로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하며, 상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 클 수 있다.
본 개시의 다양한 실시예들 중 어느 하나의 실시예에 따른 전류소스장치는, 전류제어전압에 응답하여 패드로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로; 및 상기 제1 노드로부터 유입되는 정전기에 대응하는 전류를 접지전원으로 방전시키는 방전회로를 포함하며, 상기 패드로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하고, 상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 클 수 있다.
본 개시의 다양한 실시예들 중 어느 하나의 실시예에 따른 디스플레이 장치는, 전원부로부터 공급되는 전류를 이용하여 동작하는 LED 스트링을 포함하는 사이니지; 및 상기 전원부로부터 상기 LED 스트링으로 공급하는 전류의 양을 제어하는 전류소스장치를 포함하며, 상기 전류소스장치는, 전류제어전압에 응답하여 상기 LED 스트링으로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 및 외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로를 포함하며, 상기 LED 스트링으로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하며, 상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 클 수 있다.
본 개시의 다양한 실시예들 중 어느 하나의 실시예에 따른 디스플레이 장치는, 전원부로부터 공급되는 전류를 이용하여 동작하는 LED 스트링을 포함하는 사이니지; 및 상기 전원부로부터 상기 LED 스트링으로 공급하는 전류의 양을 제어하는 전류소스장치를 포함하며, 상기 전류소스장치는, 전류제어전압에 응답하여 상기 LED 스트링으로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로; 및 상기 제1 노드로부터 유입되는 정전기에 대응하는 전류를 접지전원으로 방전시키는 방전 회로를 포함하며, 상기 LED 스트링으로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하며, 상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 클 수 있다.
본 개시의 다양한 실시예들 중 어느 하나의 실시예에 따른 디스플레이 장치는, 전류제어전압에 응답하여 패드로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로; 및 방전 기능 선택부를 포함하는 전류소스장치와, 상기 방전 기능 선택부에 의해 상기 전류소스장치로 유입되는 정전기에 대응하는 전류를 접지전원으로 방전시키는 방전회로를 포함하며, 상기 패드로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하고, 상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 클 수 있다.
본 개시의 다양한 실시예들 중 적어도 하나에 따르면,
첫째, 유입되는 정전기로부터 내부 회로를 안정적으로 보호할 수 있는 효과가 있다.
둘째, 고전압 정전기 방전용 소자를 사용하지 않으면서도 다양한 방전 경로를 제공할 수 있어, 유입되는 정전기를 효과적으로 방전시킬 수 있는 효과가 있다.
셋째, 정전기 방지를 위한 회로의 구성에 필요한 면적을 최소화할 수 있어 칩 사이즈를 줄일 수 있을 뿐만 아니라 소비전력도 저감시킬 수 있는 효과가 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 LED 드라이버 회로의 일 실시 예이다.
도 2는 도 1에 도시된 LED 스트링 및 구동회로의 일 실시 예이다.
도 3은 본 개의 일실시예에 따른 전류소스장치의 회로도이다.
도 4는 도 3의 전류소스장치가 정상적인 전류 소스 기능을 수행할 때의 동작 특성을 설명하기 위해 도시한 도면이다.
도 5는 도 3의 전류소스장치에 정전기가 유입되는 경우의 방전을 위한 동작 특성을 설명하기 위해 도시한 도면이다.
도 6은 본 개시의 다른 일실시예에 전류소스장치의 회로도이다.
도 7은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 회로도이다.
도 8은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 회로도이다.
도 9 내지 10은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 구성 블록도이다.
도 11은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 회로도이다..
도 12는 본 개시의 다양한 실시예들 중 적어도 하나에 따른 전류소스장치를 포함한 디스플레이 장치의 구성 블록도이다.
본 개시와 본 개시의 동작상의 이점 및 본 개시의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 개시의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야 한다.
이하 첨부한 도면을 참조하여 본 개시의 바람직한 실시 예를 설명함으로써, 본 개시를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 개의 일실시예에 따른 전류소스장치(current source device or current source unit)의 회로도이다.
도 3에 도시된 전류소스장치(300)는 외부로부터 인가되는 전류의 양을 조절하는 기능을 수행하는 모든 회로에 적용될 수 있다. 다만, 이하에서는 기술의 이해 및 설명의 편의를 위해 전류소스장치(300)는 메인 전원으로부터 LED 스트링을 경유하여 흐르는 전류의 양을 조절하는 용도로 사용하는 것으로 설명한다.
도 3을 참조하면, 본 개시의 일실시예에 따른 전류소스장치(300)는, 제어회로(310)와 소싱회로(320)를 포함하여 구성될 수 있으며, 정전기 방전을 위한 방전회로(330)가 더 포함되어 구성될 수 있다.
소싱회로(320)는 제어회로(310)의 통제에 따라 패드(PAD)로 인가되는 전류를 접지전원(GND)으로 흐르는 전류 경로를 제공할 수 있다.
방전회로(330)는 전류소스장치(300)에 유입되는 정전기를 접지전원(GND)으로 방전하는 경로를 제공할 수 있다.
제어회로(310)는, 상기의 기능을 수행하는데 이용되는 증폭기(AMP), 제1 저항(R1), 제1 트랜스미션 게이트(TG1, Transmission Gate1) 및 제2 트랜스미션 게이트(TG2, Transmission Gate2)를 포함할 수 있다.
증폭기(AMP)는 외부에서 인가되는 세팅전압(Vset)에 응답하여 소싱회로(320)가 제공하는 전류 경로에서 흐르게 될 전류의 양을 결정하는 전류제어전압(V_C)을 생성할 수 있다. 이 때, 증폭기의 포지티브 입력단자(+)에는 세팅전압(Vset)이 인가되고, 네거티브 입력단자(-)는 제1 노드(N1)에 연결되며, 출력 단자는 전류제어전압(V_C)을 출력할 수 있다. 제1 노드(N1)에 대해서는 후술한다.
제1 저항(R1)은 일 단자가 증폭기(AMP)의 출력 단자에 연결될 수 있으며, 다른 일 단자는 후술하는 소싱회로(320)에 연결될 수 있다.
제1 트랜스미션 게이트(TG1)는 스위치 제어신호(SW)에 응답하여 일 단자로 인가되는 바이어스 전압(BIAS)을 다른 일 단자와 연결된 제2 트랜스미션 게이트(TG2)의 일 단자로 전송할 수 있다. 제1 트랜스미션 게이트(TG1)는 제1 P형 모스 트랜지스터(TGP1)와 제1 N형 모스 트랜지스터(TGN1)의 두 단자, 즉 드레인 단자 및 소스 단자가 서로 연결될 수 있으며, 2개의 모스 트랜지스터(TGP1, TGN1)의 게이트 단자에는 전압 준위가 서로 반대인 제어신호(SW_PG, SW_NG)가 인가되는 스위칭 소자가 연결될 수 있다.
여기서, 스위칭 소자는, 스위치 제어신호(SW)의 전압 준위에 따라 양 단자를 전기적으로 연결하거나 양 단자를 전기적으로 절연하는 소자를 나타낼 수 있다. 이하에서, ‘트랜스미션 게이트를 스위칭 한다’는 것은 트랜스미션 게이트를 턴 온(TURN ON)하여 트랜스미션 게이트의 양 단자를 전기적으로 연결하거나, 트랜스미션 게이트를 턴 오프(TURN OFF)하여 트랜스미션 게이트의 양 단자를 전기적으로 절연한다는 의미를 나타낼 수 있다.
제2 트랜스미션 게이트(TG2)는 스위치 제어신호(SW)에 응답하여 일 단자로 인가되는 바이어스 전압(BIAS)을 다른 일 단자인 제2 노드(N2)로 전송할 수 있다. 스위치 제어신호(SW)는 제1 트랜스미션 게이트(TG1) 및 제2 트랜스미션 게이트(TG2)에 공통으로 사용될 수 있다.
제2 트랜스미션 게이트(TG2)는 제2 P형 모스 트랜지스터(TGP2) 및 제2 N형 모스 트랜지스터(TGN2)의 일 단자가 서로 연결되는 소자인 점에서는 제1 트랜스미션 게이트(TG1)와 동일할 수 있다.
다만, 본 개시의 일실시예에 따른 제2 트랜스미션 게이트(TG2)는, 방전 기능 수행 과정에서 제2 트랜스미션 게이트(TG2)의 일 단자에서 피크 전압(peak voltage)의 발생을 억제하는 기능을 수행하는 쇼트 트랜지스터(S_TR)를 더 포함할 수 있다.
쇼트 트랜지스터(S_TR)는 양 단자, 즉 드레인 단자 및 소스 단자가 제2 트랜스미션 게이트(TG2)의 일 단자 및 다른 일 단자에 각각 연결되고, 게이트 단자는 제3 노드(N3)에 연결될 수 있다. 즉, 쇼트 트랜지스터(S_TR)는 제3 노드(N3)의 전압 준위에 따라 제2 트랜스미션 게이트(TG2)의 일 단자 및 다른 일 단자를 스위칭할 수 있다.
한편, 본 개시의 일실시예에 따른 제2 트랜스미션 게이트(TG2)는, 기생 PNP 트랜지스터(P_PNP)로 전류가 흐르는 것을 방지하는 기능을 수행하는 제2 저항(R2)을 더 포함할 수 있다.
제2 저항(R2)은 제2 P형 모스 트랜지스터(TGP2)와 제2 트랜스미션 게이트(TG2)의 다른 일 단자 즉 제2 노드(N2) 사이에 배치될 수 있다.
또는, 본 개시의 일실시예에 따른 제2 트랜스미션 게이트(TG2)는, 방전 기능 수행 과정에서 제2 트랜스미션 게이트(TG2)의 일 단자에서 피크 전압(peak voltage)의 발생을 억제하는 기능을 수행하는 쇼트 트랜지스터(S_TR) 및 기생 PNP 트랜지스터(P_PNP)로 전류가 흐르는 것을 방지하는 기능을 수행하는 제2 저항(R2)을 더 포함할 수 있다.
제2 N형 모스 트랜지스터(TGN2)의 다른 일 단자는 제2 노드(N2)와 연결되고, 제2 N형 모스 트랜지스터(TGN2)의 다른 일 단자는 제2 저항(R2)의 다른 일 단자와 연결된다고 볼 수 있다.
기생 PNP 트랜지스터(P_PNP)는 회로 설계자에 의해 실제로 설계된 회로 소자가 아니라, 설계한 회로 소자가 웨이퍼에서 집적되는 과정에서 패턴들의 수평 및 수직 구조와 이들의 전기적 특성에 의해서 생성되는 회로를 나타낼 수 있다.
도 3을 참조하면, 기생 PNP 트랜지스터(P_PNP)의 에미터 단자(E)는 제2 P형 모스 트랜지스터(TGP2)와 제2 저항(R2)의 공통 단자에 의해서, 베이스 단자(B)는 제2 P형 모스 트랜지스터(TGP2)와 제2 트랜스미션 게이트(TG2)의 일 단자와 공통 단자에 의해서, 그리고 컬렉터 단자(C)는 제2 P형 모스 트랜지스터(TGP2)가 생성되는 P형 기판 (Substrate)에 의해서, 각각 기생적(parasitically)으로 생성될 수 있다.
소싱회로(320)는, 고전압용 N형 제1 모스 트랜지스터(HVN1), 저전압용 N형 제1 모스 트랜지스터(LVN1) 및 커패시터(C)를 포함할 수 있다.
고전압용 N형 제1 모스 트랜지스터(HVN1)는 일 단자가 패드(PAD)와 연결되고, 다른 일 단자는 제1 노드(N1)에 연결되며, 게이트 단자에는 제1 저항(R1)의 다른 일 단자가 연결될 수 있다. 즉, 고전압용 N형 모스 트랜지스터(HVN1)는 제1 저항(R1)의 다른 일 단자의 전압 준위에 따라 턴 온 되어, 패드(PAD)로부터 인가되는 전류가 제1 노드(N1)로 흐를 수 있도록 하거나, 턴 오프 되어 패드(PAD)로부터 제1 노드(N1)로의 전류 흐름을 차단할 수 있다.
저전압용 N형 제1 모스 트랜지스터(LVN1)는 일 단자가 제1 노드(N1)에 연결되고, 다른 일 단자는 접지전원(GND)에 연결되며, 게이트 단자는 제2 노드(N2)에 연결될 수 있다. 즉, 저전압용 N형 제1 모스 트랜지스터(LVN1)는 제2 노드(N2)의 전압 준위에 따라 턴 온 되어 패드(PAD)로부터 제1 노드(N1)를 경유하여 흐르는 전류가 접지전원(GND)으로 흐를 수 있도록 하거나, 턴 오프 되어 제1 노드(N1)로부터 접지전원(GND)으로 전류가 흐르는 것을 차단하는 기능을 수행할 수 있다.
커패시터(C)는 제2 노드(N2)와 접지전원(GND) 사이에 배치될 수 있다.
고전압용 N형 모스 트랜지스터(HVN1)의 내전압(withstanding voltage)은, 상대적으로 저전압용 N형 모스 트랜지스터(LVN1)의 내전압에 비해 높을 수 있다. 예를 들어, 고전압용 N형 모스 트랜지스터(HVN1)의 내전압이 약 80V인 경우, 저전압용 N형 모스 트랜지스터(LVN1)의 내전압은 약 5V일 수 있다. 다만, 본 개시가 상기 내전압들의 수치에 한정되는 것은 아니다.
고전압용 N형 모스 트랜지스터(HVN1)는 기본적으로 상당한 양의 전류를 흘려 줄 수 있어야 한다. 따라서, 고전압용 N형 모스 트랜지스터(HVN1)의 게이트 영역의 폭(Gate Width)은 적어도 수 mm(millimeters)인 것이 바람직하고, 이는 레이아웃 상에서 상당한 면적을 차지함을 나타낼 수 있다.
고전압용 N형 모스 트랜지스터(HVN1)는 패드(PAD)와 연결되도록 배치되는 것이 바람직하다. 이는 패드(PAD)의 전압 준위의 범위가 -0.3V 내지 80V이기 때문이다. 다만, 고전압용 N형 모스 트랜지스터(HVN1)의 내전압은, 고전압용 N형 모스 트랜지스터(HVN1)가 적용되는 다양한 실시 예들에 따라 다르게 제조될 수 있다.
고전압용 N형 제1 모스 트랜지스터(HVN1) 및 저전압용 N형 제1 모스 트랜지스터(LVN1)가 모두 턴 온 되는 경우, 패드(PAD)에서 접지전원(GND)으로 이어지는 전류 경로가 형성될 수 있으며, 전류소스장치(300)는 정상적으로 기능을 수행할 수 있다.
방전회로(330)는 저전압용 N형 제2 모스 트랜지스터(LVN2)를 포함할 수 있다.
방전회로(330)는 제3 저항(R3)을 포함할 수 있다.
또는, 방전회로(330)는 저전압용 N형 제2 모스 트랜지스터(LVN2) 및 제3 저항(R3)을 포함할 수 있다.
저전압용 N형 제2 모스 트랜지스터(LVN2)의 일 단자는 제1 노드(N1)에 연결되고, 다른 일 단자는 접지전원(GND)에 연결될 수 있다.
제3 저항(R3)은 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 단자와 접지전원(GND) 사이에 배치될 수 있다.
본 개시의 일실시예에 따른 전류소스장치(300)에는 복수의 기생 커패시터(parasitic capacitor)가 포함될 수 있다.
도 3에서는, 3개의 기생 커패시터(C_P1, C_P2, C_P3)가 도시되었다. 이러한 3개의 기생 커패시터(C_P1, C_P2, C_P3)는, 각 모스 트랜지스터의 일 단자, 즉 액티브 영역과 게이트 단자 패턴 사이의 게이트 산화막(Gate Oxide)에 의해 생성되는 기생 커패시터일 수 있다.
이하에서는 도 3에 도시된 본 개시의 일실시예에 따른 전류소스장치(300)의 정상적인 동작 특성(도 4)과 정전기가 유입되었을 때의 동작 특성(도 5)에 대해 차례대로 설명한다.
먼저, 도 4는 전류소스장치(300)가 정상적으로 전류 소스 기능을 수행할 때의 동작 특성을 설명하기 위해 도시한 도면이다.
도 4를 참조하면, 전류소스장치(300)에 정상적인 전류가 유입되는 경우, 소싱회로(320)를 구성하는 2개의 모스 트랜지스터(HVN1, LVN1)가 모두 턴 온 되어 패드(PAD)로부터 접지전원(GND)에 이르는 전류 경로(점선 화살표)로 전류가 흐르게 되어, 전류소스장치(300)의 일반적인 기능을 수행할 수 있다.
이 때, 전류소스장치(300)에서 소싱하는 전류는 세팅전압(Vset)에 의해 결정될 수 있으며, 스위치 제어신호(SW)의 전압 준위에 따라 바이어스 전압(BIAS)이 저전압용 N형 모스 트랜지스터(LVN1)를 활성화시킬 수 있다.
전류소스장치(300)에 인가되는 전류가 전류소스장치(300)의 정상적인 동작에 따른다면, 패드(PAD)에 강하되는 전압이 -3V 내지 80V라는 점에 대해서는 전술하였다. 전류소스장치(300)가 정상 동작할 때 제1 노드(N1)에 강하되는 전압 준위는 적어도 80V보다는 낮은 전압 준위를 가지게 될 것이며, 예를 들어 10V 정도로 가정할 수 있다. 다만, 이러한 수치에 한정되는 것은 아니다.
방전회로(330)에 포함되는 저전압용 N형 제2 모스 트랜지스터(LVN2)의 일 단자, 즉 제1 노드(N1)의 전압 준위가 10V 내외의 전압 준위를 가지는 경우, 저전압용 N형 제2 모스 트랜지스터(LVN2)의 일 단자에 생성되는 제3 기생 커패시터(C_P3)는 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 단자의 전압을 충분히 높일 수 없기 때문에, 저전압용 N형 제2 모스 트랜지스터(LVN2)가 턴 온 될 수 없게 된다. 즉, 저전압용 N형 제2 모스 트랜지스터(LVN2)가 턴 온 되기 위해서는, 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 단자와 연결되는 제3 노드(N3)와 소스 단자(GND)의 전압 차(Vgs)가 저전압용 N형 제2 모스 트랜지스터(LVN2)의 문턱 전압(Threshold voltage)보다 높아야 하는데, 이를 만족하지 못하기 때문에 저전압용 N형 제2 모스 트랜지스터(LVN2)는 턴 오프 상태를 유지하게 된다.
전류소스장치(300)에 정상적인 전류가 유입되는 경우, 제3 노드(N3)의 전압 준위는 쇼트 트랜지스터(S_TR)도 턴 온 시킬 수 없다.
따라서, 상기와 같은 이유로, 방전회로(330) 및 쇼트 트랜지스터(S_TR)는 모두 불활성화/비활성화 상태가 된다. 도 4에서 표시된 2점 쇄선 라인은 불활성화되는 소자를 정상 동작하는 소자와 구분하기 위한 것이다.
한편, 도 5는 도 3의 전류소스장치(300)에 정전기가 유입되는 경우의 방전을 위한 동작 특성을 설명하기 위해 도시한 도면이다.
전류소스장치(300)의 패드(PAD)에 정전기가 유입되는 경우, 패드(PAD)의 전압 준위는 순간적으로 80V보다는 상당히 더 높은 전압 준위가 될 수 있다. 설명의 편의를 위하여, 포지티브 정전기(이하 ‘정전기’)가 유입된다고 가정하고, 전류소스장치(300)가 동작하지 않고 있는 상태라고 가정한다. 즉, 전류소스장치(300)를 사용하고 있지 않을 때, 외부에서 패드(PAD)를 통해 정전기가 유입된다고 가정하는 것이다.
패드(PAD)로 유입되는 정전기는 고전압용 N형 제1 모스 트랜지스터(HVN1)의 일 단자와 게이트 단자 사이에 형성되는 제1 기생 커패시터(C_P1)에 의해 고전압용 N형 제1 모스 트랜지스터(HVN1)의 게이트 단자의 전압을 상승시킬 수 있다. 고전압용 N형 제1 모스 트랜지스터(HVN1)의 게이트 단자와 증폭기(AMP)의 출력 단자 사이에는 제1 저항(R1)이 형성되어 있으므로, 고전압용 N형 제1 모스 트랜지스터(HVN1)의 게이트 단자의 전압 준위의 증가 속도는 제1 기생 커패시터(C_P1)의 정전용량(capacitance)과 제1 저항의 저항값(resistance)의 곱으로 결정되는 시정수(Time Constant)에 의해 결정될 수 있다.
본 개시의 일실시예에 따른 전류소스장치(300)의 효율적인 활용을 위해서는 시정수가 예를 들어, 300ns(nano-seconds) 이상이 되는 것이 바람직하나, 이에 한정되는 것은 아니다.
고전압용 N형 제1 모스 트랜지스터(HVN1)의 게이트 단자의 전압 준위가 상승하게 되어 결국 고전압용 N형 제1 모스 트랜지스터(HVN1)의 게이트 단자와 다른 일 단자 사이의 전압(Vgs)이 고전압용 N형 제1 모스 트랜지스터(HVN1)의 문턱 전압 보다 크게 되면, 고전압용 N형 제1 모스 트랜지스터(HVN1)가 턴 온 되며, 따라서 제1 노드(N1)의 전압 준위도 상승하게 된다.
패드(PAD)의 상승하는 전압 준위에 의해 고전압용 N형 제1 모스 트랜지스터(HVN1)가 턴 온 되는 것과 동일한 과정을 통해 제1 노드(N1)의 전압 준위의 상승은 저전압용 N형 제1 모스 트랜지스터(LVN1)의 턴 온을 유발하여 결국 정전기는 고전압용 N형 제1 모스 트랜지스터(HVN1)와 저전압용 N형 제1 모스 트랜지스터(LVN1)를 통해 흐르게 될 것이다.
그러나 저전압용 N형 제1 모스 트랜지스터(LVN1)의 게이트 단자와 접지전원(GND) 사이에 설치한 커패시터(C)에 의해 저전압용 N형 제1 모스 트랜지스터(LVN1)의 게이트 단자의 전압 준위의 상승 속도 및 상승 전압은 저전압용 N형 제1 모스 트랜지스터(LVN1)의 문턱 전압보다 약간 더 큰 정도이고 전압의 유지 기간도 길지 않기 때문에, 패드(PAD)로 유입되는 정전기의 일부만이 저전압용 N형 제1 모스 트랜지스터(LVN1)를 통해 방전될 수 있다.
따라서, 제1 저항(R1)의 존재만으로도 패드(PAD)로부터 유입되는 정전기를 방전시키는 것은 가능할 수 있다. 특히, 정전기의 전류량이 적을 경우(임계치 미만인 경우)에는 제1 저항(R1)만으로도 효과적으로 방전할 수 있다.
본 개시의 일실시예에서는 제어회로(310)에 제1 저항(R1)을 포함하여 소싱회로(320)에서 정전기의 일부를 방전시키면서, 방전회로(330)를 통하여 정전기의 나머지 상당 부분을 방전시킬 수 있다.
다시 말해, 본 개시의 일실시예에 따른 방전회로(330)에 포함된 트랜지스터는 고전압용 트랜지스터가 아닌 저전압용 트랜지스터, 예를 들어 저전압용 N형 제2 모스 트랜지스터(LVN2)를 이용할 수 있다.
전술한 바와 같이, 고전압용 N형 제1 모스 트랜지스터(HVN1)는 기본적으로 상당한 양의 전류를 흘려 줄 수 있어야 하기 때문에, 게이트 영역의 폭(Gate Width)이 적어도 수 mm(millimeters)가 되어야 하므로, 레이아웃 상에서 차지하는 면적도 상당할 수밖에 없다. 반면, 본 개시의 일실시예에서는 고전압용 N형 모스 트랜지스터(HVN1)가 아닌 저전압용 N형 모스 트랜지스터(LVN2)를 이용하되, 최적의 정전기 방전 경로를 생성하는 방전회로(330)를 개시함으로써, 전술한 고전압용 N형 제1 모스 트랜지스터(HVN1)를 방전회로(330)에 채용함에 따른 문제점을 해소할 수 있다.
저전압용 N형 제2 모스 트랜지스터(LVN2)의 일 단자는 제1 노드(N1)와 연결되어 있고 게이트 단자에는 타 단자가 접지전원(GND)에 연결된 제3 저항(R3)의 일 단자가 연결될 수 있다.
정전기가 유입되는 경우, 턴 온 되는 고전압용 N형 제1 모스 트랜지스터(HVN1)에 의해 제1 노드(N1)의 전압 준위가 상승하게 될 것이고, 제1 노드(N1)와 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 단자 사이에 형성되는 제3 기생 커패시터(C_P3)에 의해 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 전압이 상승하게 된다. 이 경우, 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 전압 상승 속도는 예컨대, 제2 기생 커패시터(C_P3)의 정전용량과 제3 저항(R3)의 저항값의 곱에 의해 결정될 수 있다. 유입되는 정전기에 의해 증가하게 되는 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 전압은, 저전압용 N형 제2 모스 트랜지스터(LVN2)를 턴 온 시키게 되고, 제1 노드(N1)를 통해 흐르는 정전기의 전류는 저전압용 N형 제2 모스 트랜지스터(LVN2)를 통하여 방전될 수 있다.
상기에서, 제1 저항(R1) 및 제3 저항(R3)은 각각 고전압용 N형 제1 모스 트랜지스터(HVN1)의 게이트 전압의 상승 시간과 저전압용 N형 제2 모스 트랜지스터(LVN2)의 게이트 전압의 상승 시간을 결정할뿐만 아니라 방전 시간도 결정할 수 있다. 다시 말해, 본 개시의 일실시예에서는 방전시키고자 하는 정전기의 크기 또는 정전기의 전류의 양에 따라 충전 및 방전 시간을 필요에 따라 조정할 수 있으며, 이러한 원리를 다양한 회로에 적용할 수 있다.
한편, 전술한 바와 같이, 정전기가 유입되는 경우, 소싱회로(320)에 포함된 저전압용 N형 제1 모스 트랜지스터(LVN1)를 통해서도 정전기가 방전될 수 있다. 다만, 이 경우, 짧은 시간 동안 유지되는 저전압용 N형 제1 모스 트랜지스터(LVN1)의 게이트 단자의 전압이 저전압용 N형 제1 모스 트랜지스터(LVN1)의 문턱 전압보다 낮아지게 되는 경우, 순간적으로 턴 오프 될 수 있으며, 이 때 제1 노드(N1)에 피크 전압(peak voltage)이 유발될 수 있다.
또한, 저전압용 N형 제1 모스 트랜지스터(LVN1)의 게이트 전압이 상승하는 경우, 도 3에 도시된 기생 PNP 트랜지스터(P_PNP)가 턴 온 되어 전류가 흐를 수 있다.
이와 관련하여, 본 개시에 따른 제어회로(310)는 쇼트 트랜지스터(S_TR)를 포함하여 방전 기능을 수행하던 중 제2 트랜스미션 게이트(TG2)의 일 단자에서 피크 전압(peak voltage)의 발생을 억제할 수 있으며, 제2 저항(R2)을 포함하여 기생 PNP 트랜지스터(P_PNP)로 전류가 흐르는 것을 방지할 수 있다.
정전기가 유입되는 경우, 제3 노드(N3)의 전압 준위가 상승하고, 제3 노드(N3)가 쇼트 트랜지스터(S_TR)의 게이트 단자에 연결되어 있으므로, 쇼트 트랜지스터(S_TR)가 턴 온 되어, 제2 트랜스미션 게이트(TG2)의 양 단자를 전기적으로 연결함으로써 기생 PNP 트랜지스터(P_PNP)의 베이스 단자(B)와 에미터 단자(E)의 전압 차이가 기생 PNP 트랜지스터(P_PNP)가 턴 온 되지 않도록 할 수 있다.
제2 저항(R2)의 기능은 전술한 제1 저항(R1) 및 제3 저항(R3)의 기능과 동일하므로 해당 내용을 원용 또는 준용하고 여기서 중복 설명은 생략한다.
이와 같이, 정전기가 유입되는 경우, 제2 저항(R2)은, 저전압용 N형 제1 모스 트랜지스터(LVN1)의 게이트 단자의 전압 준위가 일정 시간 동안 저전압용 N형 제1 모스 트랜지스터(LVN1)의 문턱 전압보다 높은 상태를 유지하도록 하여, 쇼트 트랜지스터(S_TR)에 의해 기생 PNP 트랜지스터(P_PNP)가 턴 오프 상태를 유지할 수 있도록 한다.
이 때, 본 개시의 일실시예에 따른 전류소스장치(300)에서, 제2 저항(R2)의 저항값은 쇼트 트랜지스터(S_TR)의 턴 온 저항(Ron)에 비해 큰 값을 가질 수 있다. 다만, 본 개시가 이에 한정되는 것은 아니다.
도 5에서 정전기가 방전되는 경로를 1점 쇄선으로 도시하였으며, 1점 쇄선의 두께가 얇은 경로가 두꺼운 경로에 비해 방전 전류의 양이 적다는 것을 의미한다.
전술한 본 개시의 일실시예에 따른 전류소스장치(300)는 제1 저항(R1), 제2 저항(R2) 및 쇼트 트랜지스터(S_TR)가 모두 포함하여 구현될 수 있다.
본 개시의 다른 일실시예에 따른 전류소스장치(300)는, 제1 저항(R1), 제2 저항(R2), 쇼트 트랜지스터(S_TR) 및 방전회로(330) 중 중 일부만 포함하거나 반대로 일부가 배제되어 구현될 수 있다.
이하 도 6 내지 8을 참조하여 본 개시의 다른 일실시예에 따른 전류소스장치(300)에 대해 설명한다. 이 때, 도 6 내지 8에 개시된 전류소스장치(300)를 설명함에 있어서, 전술한 도 3 내지 5(이하 도 3)에 개시된 전류소스장치(300)와 동일한 구성요소에 대한 설명은 전술한 내용을 원용 또는 준용하고, 차이나는 부분을 위주로 설명함을 미리 밝혀둔다.
도 6은 본 개시의 다른 일실시예에 전류소스장치의 회로도이다.
도 7은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 회로도이다.
도 8은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 회로도이다.
먼저, 도 6을 참조하면, 전류소스장치(300)는 도 3에 도시된 전류소스장치(300)에서 제1 저항(R1), 제2 저항(R2), 쇼트 트랜지스터(S_TR) 및 방전회로(330) 중 일부인 제1 저항(R1)만 포함하고, 나머지 구성, 즉 제2 저항(R2), 쇼트 트랜지스터(S_TR) 및 방전회로(330)는 모두 전류소스장치(300)에 포함되지 않은 것을 알 수 있다.
도 6의 전류소스장치(300)는 도 3의 전류소스장치(300)에 비하여 제2 저항(R2), 쇼트 트랜지스터(S_TR) 및 방전회로(330)가 포함되진 않았으나, 전술한 바와 같이, 제1 저항(R1)만으로도 소싱회로(320)를 통해 정전기의 전류량이 임계치 미만인 경우에는 효과적으로 방전 기능을 수행할 수 있다.
다음으로, 도 7을 참조하면, 전류소스장치(300)는 도 3에 도시된 전류소스장치(300)에서 제1 저항(R1), 제2 저항(R2), 쇼트 트랜지스터(S_TR) 및 방전회로(330) 중 일부인 제1 저항(R1)과 제2 저항(R2)만 포함하고, 나머지 구성, 즉 쇼트 트랜지스터(S_TR) 및 방전회로(330)는 모두 포함되지 않은 것을 알 수 있다.
도 7의 전류소스장치(300)는 도 3의 전류소스장치(300)에 비하여 쇼트 트랜지스터(S_TR) 및 방전회로(330)가 포함되진 않았으나, 전술한 바와 같이 제1 저항(R1)을 통해 소싱회로(320)에서 정전기의 전류량을 방전시키고, 제2 저항(R2)를 통해 제어회로(310)에서 기생 PNP 트랜지스터(P_PNP)로 전류가 흐르는 것을 방지할 수 있다.
다음으로, 도 8을 참조하면, 전류소스장치(300)는 도 3에 도시된 전류소스장치(300)에서 제1 저항(R1), 제2 저항(R2), 쇼트 트랜지스터(S_TR) 및 방전회로(330) 중 일부인 제1 저항(R1), 쇼트 트랜지스터(S_TR) 및 방전회로(330)만 포함하고, 나머지 구성, 즉 제2 저항(R2)은 포함되지 않은 것을 알 수 있다.
도 8의 전류소스장치(300)는 도 3의 전류소스장치(300)에 비하여 제2 저항(R2)가 포함되진 않았으나, 전술한 바와 같이, 제1 저항(R1)을 통해 소싱회로(320)에서 정전기의 일부 전류량을 방전시키고, 쇼트 트랜지스터(S_TR) 및 방전회로(330)를 통하여 상기 정전기의 나머지 전류량을 방전시킬 수 있다.
따라서, 도 6 내지 8에 따른 전류소스장치(300)는 예를 들어, 전술한 소정 목적을 위하여 그 기능을 수행할 수 있다.
관련하여, 본 개시에 따른 전류소스장치(300)는 예를 들어, 정전기의 전류량을 확인하고, 확인 결과 정정기의 전류량에 따라서 비록 도 3과 같이 모든 구성 요소를 다 포함하고 있다고 하더라도, 도 6 내지 8 중 어느 하나만 포함된 경우와 같이 동작하도록 적어도 하나 이상의 동작을 제어할 수도 있다. 이 경우, 예를 들어, 해당 구성요소의 온/오프 또는 활성화/비활성화 제어를 위하여, 스위치와 같은 스위칭 회로가 더 포함될 수도 있다.
전술한 도 3 내지 8은 모두 하나의 채널을 기준으로 설명하였다. 따라서, 본 개시에 따른 전류소스장치(300)는 매 채널마다 구비되고 전술한 바와 같이 동작할 수 있다.
이 때, 본 개시에서는 예를 들어, 채널에 따라서 어떤 채널은 도 3과 같이 전류소스장치(300)를 구성하고, 다른 채널은 도 6 내지 8 중 어느 하나와 같이 전류소스장치(300)를 구성할 수도 있다.
도 9 내지 10은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 구성 블록도이다. 도 11은 본 개시의 또 다른 일실시예에 따른 전류소스장치의 회로도이다..
먼저, 도 9를 참조하면, 복수의 채널들 전부 또는 일부(k개, k는 자연수)는 그룹화될 수 있다. 이렇게 그룹화된 채널들은 방전회로(330)를 예를 들어, 공유할 수 있다. 따라서, 본 개시에 따르면, 공유(또는 공용) 방전회로(330)를 포함하더라도 전술한 실시예에 비하여 더욱 칩 사이즈를 줄일 수 있다.
이 때, 하나의 그룹에 속하는 각 채널에 대한 전류소스장치(300)는 선택부를 포함할 수 있다. 상기 선택부는 해당 채널에서의 정전기 방전을 위한 스위칭 소자일 수 있다. 상기 선택부는 예를 들어, 다이오드(diode), 먹스(MUX), 스위치 등 중 어느 하나로 구현될 수 있다.
따라서, 각 전류소스장치(300)에 포함된 선택부를 통해 공유하는 방전회로(300)에 연결 또는 연결 해제되어 필요시에만 방전 기능을 수행할 수 있다.
도 10의 (a)는 도 9와 달리, 선택부를 전류소스장치(300)의 외부에 별도로 구비하는 것이다.
따라서, 도 10의 (a)에 의하더라도 도 9와 마찬가지로 선택부(910)를 통해 공유하는 방전회로(300)에 연결 또는 연결 해제되어 필요시에만 방전 기능을 수행할 수 있다.
한편, 도 9 및 도 10의 (a)에서 방전회로(330)는 예를 들어, 도 10의 (b)와 같이, 복수의 서브 방전회로(예를 들어, 제1 방전회로 내지 제j 방전회로)(j개, j는 자연수)를 포함하여 구현될 수도 있다. 이 경우, 각 서브 방전회로는 동일한 성능을 가질 수도 있고, 다른 성능을 가질 수도 있다. 상기에서, j는 k와 같거나 그보다 작은 것이 바람직하나, 이에 한정되는 것은 아니다.
도 10의 (b)와 같이, 방전회로(330)가 복수의 서브 방전회로를 포함한 경우에는, 전류소스장치(300)는 정전기의 전류량에 따라서 상응하는 서브 방전회로를 통해 방전 기능을 수행할 수도 있다.
한편, 도 11에서는 예를 들어, 도 9의 전류소스장치(300)의 회로도를 도시하였다.
도 11의 각 채널 단위의 전류소스장치(330)는 전술한 도 3 내지 8 중 어느 하나와 유사하나, 방전회로(330)는 제거된 상태일 수 있다. 한편, 도 11의 각 채널 단위의 전류소스장치(330)는 선택부(910)를 포함할 수 있다.
도 11에서, 선택부(910)는 예를 들어, 5V의 다이오드로 구현될 수 있다. 다만, 본 개시가 이에 한정되는 것은 아니다. 이러한 선택부(910)는 제1 노드(N1)와 공유 방전회로(330)의 저전압용 N형 제2 모스 트랜지스터(LVN2)의 일 단자 사이에 배치될 수 있다.
또한, 도 11을 참조하면, 각 채널의 전류소스장치(300)의 쇼트 트랜지스터(S_TR)의 일 단자 역시 방전회로(330)의 제3 노드(N3)와 연결될 수 있다.
도 11과 같이, 각 채널의 전류소스장치(300)에 선택부(910)만 포함하고, 그 보다 훨씬 큰 사이즈의 저전압용 N형 제2 모스 트랜지스터(LVN2)가 포함된 방전회로(330)는 공유함으로써, 칩 사이즈를 획기적으로 줄일 수 있을 뿐만 아니라 정전기가 발생하는 경우에도 효과적으로 대응할 수 있다. 또한, 도 11의 전류소스장치(300)는 정전기가 발생하는 채널의 수에 따라서 방전 기능을 위해 소모되는 전력도 저감시킬 수도 있다.
도 12는 본 개시의 다양한 실시예들 중 적어도 하나에 따른 전류소스장치(300)를 포함한 디스플레이 장치의 구성 블록도이다.
도 12를 참조하면, 디지털 사이니지(Digital Signage)를 포함한 디스플레이 장치(1000)는 전류소스장치(300)와 사이니지(1100)를 포함할 수 있다.
사이니지(1100)는 디지털 정보 디스플레이(Digital Information Display)를 이용한 옥외광고로, 관제센터에서 통신망을 통해 광고 내용을 제어하는 광고판에 이용될 수 있다. 한편, 사이니지(1100)도 전원부(1110)로부터 공급되는 전력을 이용하여 작동하는 LED 스트링(1120)을 이용하는 디스플레이 장치의 하나일 수 있다.
이와 같이, 전원부(1110) 및 LED 스트링(1120)이 포함된 사이니지(1100)는 본 개시에 따른 전류소스장치(300)를 이용할 수 있다. 이에 따라, LED 스트링(1120)에 흐르는 전류의 양을 조절하면서 다른 한편으로는 정전기에 대비할 수 있게 된다.
한편, 상기 도 9 내지 12의 경우 선택부나 방전회로(330)가 비록 전류소스장치(300)의 외부에 구현되어 별개의 구성으로 볼 수도 있다. 다만, 실시예에 따라서, 본 개시에 따른 전류소스장치(300)는 도 9 내지 12의 경우 선택부(910)나 방전회로(330)까지 포함하는 의미로 사용될 수도 있다.
이상에서는 본 개시에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 개시의 바람직한 실시 예를 예시적으로 설명한 것이지 본 개시를 한정하는 것은 아니다. 또한, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 기술자라면 누구나 본 개시의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
310: 제어회로
320: 소싱회로
330: 방전회로
1000: 디스플레이 장치

Claims (10)

  1. 전류제어전압에 응답하여 패드로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 및
    외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로를 포함하며,
    상기 패드로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하고,
    상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 큰,
    전류소스장치.
  2. 청구항 1에 있어서,
    상기 제1 노드로부터 유입되는 정전기에 대응하는 전류를 접지전원으로 방전시키는 방전회로;를 더 포함하는,
    전류소스장치.
  3. 청구항 2에 있어서,
    상기 방전회로는,
    게이트 단자는 제3 노드에 연결되고, 일 단자가 상기 제1 노드에 연결되며, 다른 일 단자가 상기 접지전원에 연결된 제3 모스 트랜지스터; 및
    일 단자가 상기 제3 노드에 연결되고 다른 일 단자가 상기 접지전원과 연결된 제3 저항을 포함하는
    전류소스장치.
  4. 청구항 3에 있어서,
    상기 제1 스위치는,
    게이트 단자에 인가되는 상기 스위치 제어신호에 응답하여 일 단자에 연결된 상기 바이어스 전압을 다른 일 단자에 연결된 상기 제2 모스 트랜지스터의 게이트 단자로 스위칭하는 제1 P형 트랜지스터; 및
    게이트 단자에 상기 스위치 제어신호와 주파수는 동일하고 위상이 반대되는 다른 스위치 제어신호에 응답하여 일 단자에 연결된 상기 바이어스 전압을 다른 일 단자에 연결된 상기 제2 모스 트랜지스터의 게이트 단자로 스위칭하는 제1 N형 트랜지스터를 포함하는
    전류소스장치.
  5. 청구항 4에 있어서,
    상기 제1 스위치는,
    상기 제1 P형 트랜지스터의 다른 일 단자와 상기 제2 모스 트랜지스터의 게이트 단자 사이에 설치되는 제2 저항을 더 포함하는
    전류소스장치.
  6. 청구항 5에 있어서,
    상기 제1 스위치는,
    상기 제3 노드의 전압에 응답하여 상기 제1 스위치의 일 단과 다른 일 단을 스위칭하는 쇼트 트랜지스터를 더 포함하는
    전류소스장치.
  7. 청구항 2에 있어서,
    상기 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제1 스위치로 전송하는 제2 스위치를 더 포함하는
    전류소스장치.
  8. 청구항 2에 있어서,
    상기 제1 저항은,
    상기 제1 모스 트랜지스터의 일 단자와 게이트 단자 사이의 기생 커패시터의 정전용량의 곱인 시정수가 미리 설정된 임계치 이상이 되도록 하는 저항값을 가지는,
    전류소스장치.
  9. 청구항 6에 있어서,
    상기 제2 저항의 저항값은,
    상기 쇼트 트랜지스터의 턴 온 저항값보다 큰
    전류소스장치.
  10. 전원부로부터 공급되는 전류를 이용하여 동작하는 LED 스트링을 포함하는 사이니지; 및
    상기 전원부로부터 상기 LED 스트링으로 공급하는 전류의 양을 제어하는 전류소스장치;를 포함하며,
    상기 전류소스장치는,
    전류제어전압에 응답하여 상기 LED 스트링으로부터 유입되는 전류를 제1 노드로 전송하는 제1 모스 트랜지스터 및 바이어스 전압에 응답하여 상기 제1 노드로부터 유입되는 전류를 접지전원으로 전송하는 제2 모스 트랜지스터를 포함하는 소싱회로; 및
    외부에서 인가되는 세팅전압 및 상기 제1 노드의 전압을 이용하여 상기 전류제어전압을 생성하는 증폭기, 상기 증폭기의 출력단자와 상기 제1 모스 트랜지스터의 게이트 단자 사이에 설치되는 제1 저항, 스위칭 제어신호에 응답하여 상기 바이어스 전압을 상기 제2 모스 트랜지스터의 게이트 단자에 전달하는 제1 스위치를 포함하는 제어회로를 포함하며,
    상기 LED 스트링으로부터 유입되는 전류는 정전기에 대응하는 전류를 포함하며,
    상기 제1 모스 트랜지스터의 내전압은 상기 제2 모스 트랜지스터의 내전압에 비해 상대적으로 큰
    디스플레이 장치.
KR1020230170961A 2022-12-07 2023-11-30 정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치 KR20240085177A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202311665912.6A CN118158853A (zh) 2022-12-07 2023-12-06 用于静电放电的电流源装置及包括其的显示装置
EP23214857.7A EP4383242A1 (en) 2022-12-07 2023-12-07 Current source device for electrostatic discharge and display device including the same
US18/532,346 US20240196498A1 (en) 2022-12-07 2023-12-07 Current source device for electrostatic discharge and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220169608 2022-12-07
KR20220169608 2022-12-07

Publications (1)

Publication Number Publication Date
KR20240085177A true KR20240085177A (ko) 2024-06-14

Family

ID=91481340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230170961A KR20240085177A (ko) 2022-12-07 2023-11-30 정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20240085177A (ko)

Similar Documents

Publication Publication Date Title
JP2004523130A (ja) マルチフィンガ・ターンオンのための同時及び分散自己バイアス法を用いた静電放電（ｅｓｄ）保護デバイス
KR101950943B1 (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
US20060284649A1 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
CN104682190A (zh) 激光二极管驱动器
KR20050020698A (ko) 반도체 집적 회로
US20180241395A1 (en) Bidirectional analog multiplexer
US7629751B2 (en) Electrical compensation and fault tolerant structure for light emitting device array
KR20020057056A (ko) Ｅｓｄ 보호회로
JPH0869577A (ja) 駆動制御装置
JP2005294758A (ja) 発光素子駆動回路
US6777707B2 (en) Semiconductor integrated circuit with voltage down converter adaptable for burn-in testing
EP4383242A1 (en) Current source device for electrostatic discharge and display device including the same
US6717968B2 (en) Laser drive device
KR20240085177A (ko) 정전기를 방전할 수 있는 전류소스장치 및 그를 포함한 디스플레이 장치
US5148049A (en) Circuit for driving a capacitive load utilizing thyristors
CN118158853A (zh) 用于静电放电的电流源装置及包括其的显示装置
TW202425712A (zh) 用於靜電放電的電流源裝置以及包括該電流源裝置的顯示裝置
JP5074536B2 (ja) 電流量を制御するシステム
CN117198204A (zh) 发光二极管驱动器及使用该发光二极管驱动器的显示装置
US7385434B2 (en) Circuit for preventing latch-up in DC-DC converter
EP2161761A2 (en) Relay circuit
CN114421444B (zh) 静电放电保护电路
US6952120B2 (en) Versatile system for controlling driver signal timing
US20240222965A1 (en) Driving circuit
KR960000515B1 (ko) 반도체 소자의 정전기 방지회로