KR20240071138A - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR20240071138A
KR20240071138A KR1020220152891A KR20220152891A KR20240071138A KR 20240071138 A KR20240071138 A KR 20240071138A KR 1020220152891 A KR1020220152891 A KR 1020220152891A KR 20220152891 A KR20220152891 A KR 20220152891A KR 20240071138 A KR20240071138 A KR 20240071138A
Authority
KR
South Korea
Prior art keywords
potential power
power line
low
disposed
display device
Prior art date
Application number
KR1020220152891A
Other languages
English (en)
Inventor
방희석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220152891A priority Critical patent/KR20240071138A/ko
Priority to US18/224,880 priority patent/US20240164185A1/en
Priority to CN202311146072.2A priority patent/CN118055651A/zh
Priority to DE102023125219.4A priority patent/DE102023125219A1/de
Priority to GBGB2316843.8A priority patent/GB202316843D0/en
Publication of KR20240071138A publication Critical patent/KR20240071138A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 전계 발광 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 표시부, 상기 표시부 상부에 배치되는 봉지부, 상기 표시부의 일측에 부착되는 플렉서블 필름, 상기 플렉서블 필름으로부터 저전위 전원을 공급받는 저전위 전원 라인 및 상기 플렉서블 필름 사이의 상기 봉지부의 측면에 도포되며, 일측이 상기 저전위 전원 라인과 접속하는 도전 페이스트를 포함하며, 이에 전자파 간섭을 개선할 수 있게 된다.

Description

전계 발광 표시 장치{ELECTROLUMINESCENT DISPLAY DEVICE}
본 발명은 전계 발광 표시 장치에 관한 것으로, 보다 상세하게는 전자파 간섭(Electromagnetic Interference; EMI)을 개선할 수 있는 전계 발광 표시 장치에 관한 것이다.
현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
대표적인 표시 장치로 액정 표시 장치(Liquid Crystal Display device; LCD), 전기 습윤 표시 장치(Electro-Wetting Display device; EWD) 및 유기 발광 표시 장치(Organic Light Emitting Display Device; OLED) 등이 있다.
이중에서 유기 발광 표시 장치를 포함하는 전계 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 전계 발광 표시 장치는 저전압 구동에 의해 소비전력 측면에서 유리할 뿐만 아니라, 색상구현, 응답속도, 시야각(viewing angle), 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.
본 발명이 해결하고자 하는 과제는, 표시 패널의 강성을 증가시키고 방열 효과를 향상시킨 전계 발광 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 전자파 간섭(EMI)을 개선한 전계 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않고, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전계 발광 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 표시부, 상기 표시부 상부에 배치되는 봉지부, 상기 표시부의 일측에 부착되는 플렉서블 필름, 상기 플렉서블 필름으로부터 저전위 전원을 공급받는 저전위 전원 라인 및 상기 플렉서블 필름 사이의 상기 봉지부의 측면에 도포되며, 일측이 상기 저전위 전원 라인과 접속하는 도전 페이스트를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은, 상대적으로 두꺼운 보강 기판을 포함하는 다층 구조물의 봉지 구조를 도입함으로써, 강성 및 방열 효과가 충분히 확보될 수 있게 된다.
본 발명은, 봉지부의 측면에 도전 페이스트를 적용하여, 소스 패드들 사이에 구성된 저전위 전원 라인 접촉부에 연결시킴으로써 전자파 간섭을 개선할 수 있게 된다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 블록도이다.
도 2는 도 1의 전계 발광 표시 장치의 서브 화소의 회로도이다.
도 3 내지 도 5는 도 1의 전계 발광 표시 장치의 평면 구조를 개략적으로 보여주는 도면이다.
도 6은 도 3의 I-I'에 따른 단면도이다.
도 7은 도 6의 전계 발광 표시 장치의 서브 화소를 보여주는 단면도이다.
도 8은 본 발명의 제2 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 단면도이다.
도 10은 본 발명의 제4 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 단면도이다.
도 11 및 도 12는 본 발명의 제5 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 평면도이다.
본 발명의 이점들 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 블록도이다.
도 1을 참조하면, 본 발명의 제1 실시예의 전계 발광 표시 장치(100)는, 영상 처리부(151), 타이밍 컨트롤러(timing controller)(152), 데이터 드라이버(153), 게이트 드라이버(154) 및 표시부(DP)를 포함할 수 있다.
우선, 영상 처리부(151)는 외부로부터 공급된 데이터 신호(DATA)와 데이터 인에이블 신호(DE) 등을 출력할 수 있다. 영상 처리부(151)는 데이터 인에이블 신호(DE) 이외에도 수직 동기 신호, 수평 동기 신호 및 클럭 신호 중 하나 이상을 출력할 수 있다.
타이밍 컨트롤러(152)는 영상 처리부(151)로부터 데이터 인에이블 신호(DE) 또는 수직 동기 신호, 수평 동기 신호 및 클럭 신호 등을 포함하는 구동 신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 컨트롤러(152)는 구동 신호에 기초하여 게이트 드라이버(154)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 드라이버(153)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 출력할 수 있다.
또한, 데이터 드라이버(153)는 타이밍 컨트롤러(152)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 타이밍 컨트롤러(152)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치 하여 감마 기준전압으로 변환하여 출력할 수 있다. 데이터 드라이버(153)는 데이터 라인들(DL1-DLn)을 통해서 데이터 신호(DATA)를 출력할 수 있다.
또한, 게이트 드라이버(154)는 타이밍 컨트롤러(152)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 게이트 전압의 레벨을 시프트 하면서 게이트 신호를 출력할 수 있다. 게이트 드라이버(154)는 게이트 라인들(GL1-GLm)을 통해 게이트 신호를 출력할 수 있다.
표시부(DP)는 데이터 드라이버(153)와 게이트 드라이버(154)로부터 공급된 데이터 신호(DATA)와 게이트 신호에 대응하여 서브 화소(P)가 발광하면서 영상을 표시할 수 있다. 서브 화소(P)의 상세구조는 도 2 및 도 6에서 설명한다.
도 2는 도 1의 전계 발광 표시 장치의 서브 화소의 회로도이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 서브 화소는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 보상 회로(135) 및 발광 소자(150)를 포함할 수 있다.
발광 소자(150)는 구동 트랜지스터(DT)에 의해 형성된 구동 전류에 따라 발광하도록 동작할 수 있다.
스위칭 트랜지스터(ST)는 게이트 라인(116)을 통해 공급된 게이트 신호에 대응하여 데이터 라인(117)을 통해 공급되는 데이터 신호가 커패시터(CST)에 데이터 전압으로 저장되도록 스위칭 동작할 수 있다.
구동 트랜지스터(DT)는 커패시터(CST)에 저장된 데이터 전압에 대응하여 고전위 전원 라인(VDD)과 저전위 전원 라인(VSS) 사이로 일정한 구동 전류가 흐르도록 동작할 수 있다.
보상 회로(135)는 구동 트랜지스터(DT)의 문턱 전압 등을 보상하기 위한 회로이며, 보상 회로(135)는 하나 이상의 박막 트랜지스터와 커패시터를 포함할 수 있다. 보상 회로(135)의 구성은 보상 방법에 따라 매우 다양할 수 있다.
도 2에 도시된 서브 화소는, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(CST) 및 발광 소자(150)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상 회로(135)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 구성될 수 있다.
도 3 내지 도 5는 도 1의 전계 발광 표시 장치의 평면 구조를 개략적으로 보여주는 도면이다.
도 3은 표시부(DP) 상부에 봉지부(FSPM)가 배치된 상태의 전계 발광 표시 장치(100)의 평면 구조를 보여주는 반면, 도 4 및 도 5는 봉지부(FSPM)가 제거된 상태의 전계 발광 표시 장치(100)의 평면 구조를 보여주고 있으며, 특히 도 4는 캐소드(153)가 배치된 상태의 전계 발광 표시 장치(100)의 평면 구조를 보여주고 있다.
도 3 내지 도 5를 참조하면, 본 발명의 제1 실시예의 전계 발광 표시 장치(100)는, 표시부(DP), 봉지부(FSPM) 및 플렉서블 필름(180)을 포함하여 구성될 수 있다.
표시부(DP)는 사용자에게 영상을 표시하기 위한 패널이다.
예를 들면, 표시부(DP)는 영상을 표시하기 위한 표시 소자, 표시 소자를 구동하기 위한 구동 소자, 및 표시 소자와 구동 소자로 각종 신호를 전달하는 배선을 구비할 수 있다. 표시 소자는 표시부(DP)의 종류에 따라 상이하게 정의될 수 있으며, 예를 들어, 표시부(DP)가 유기 발광 표시 패널인 경우, 표시 소자는 애노드, 유기층 및 캐소드를 포함하는 유기 발광 소자일 수 있다. 예를 들어, 표시부(DP)가 액정 표시 패널인 경우, 표시 소자는 액정 표시 소자일 수 있다.
이하에서는 표시부(DP)가 유기 발광 표시 패널인 것으로 가정하지만, 본 발명의 표시부(DP)가 유기 발광 표시 패널로 제한되는 것은 아니다.
표시부(DP)는 표시 영역(AA) 및 비표시 영역(NA)을 포함할 수 있다.
표시 영역(AA)은 표시부(DP)에서 영상이 표시되는 영역이다.
표시 영역(AA)에는 복수의 화소를 구성하는 복수의 서브 화소 및 복수의 서브 화소를 구동하기 위한 회로가 배치될 수 있다. 복수의 서브 화소는 표시 영역(AA)을 구성하는 최소 단위로, 복수의 서브 화소 각각에 표시 소자가 배치될 수 있고, 복수의 서브 화소는 화소를 구성할 수 있다. 예를 들어, 복수의 서브 화소 각각에는 애노드, 유기층 및 캐소드를 포함하는 유기 발광 소자가 배치될 수 있으나, 이에 제한되지 않는다. 복수의 서브 화소를 구동하기 위한 회로에는 구동 소자 및 배선 등이 포함될 수 있다. 예를 들어, 회로는 박막 트랜지스터, 스토리지 커패시터, 게이트 라인, 데이터 라인 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
비표시 영역(NA)은 영상이 표시되지 않는 영역이다
도 3 내지 도 5에서는 비표시 영역(NA)이 사각형 형태의 표시 영역(AA)을 둘러싸고 있는 것으로 도시하였으나, 표시 영역(AA)과 비표시 영역(NA)의 형태 및 배치는 도 3 내지 도 5에 도시된 예에 한정되지 않는다.
예를 들면, 표시 영역(AA) 및 비표시 영역(NA)은 본 발명의 실시예에 따른 전계 발광 표시 장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 예를 들어, 표시 영역(AA)의 예시적 형태는 오각형, 육각형, 원형 및 타원형 등일 수도 있다.
비표시 영역(NA)에는 표시 영역(AA)의 유기 발광 소자를 구동하기 위한 다양한 배선 및 회로 등이 배치될 수 있다. 예를 들어, 비표시 영역(NA)에는 표시 영역(AA)의 복수의 서브 화소 및 회로로 신호를 전달하기 위한 링크 배선 또는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 구동 IC 등이 배치될 수 있으나, 이에 제한되지 않는다.
또한, 전계 발광 표시 장치(100)는, 각종 신호를 생성하거나 표시 영역(AA) 내의 화소를 구동하기 위한, 다양한 부가 요소들을 포함할 수 있다. 예를 들면, 화소를 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전(Electro Static Discharge; ESD) 회로 등을 포함할 수 있다. 전계 발광 표시 장치(100)는 화소의 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 전계 발광 표시 장치(100)는 터치 감지 기능, 사용자 인증 기능(예; 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 더 포함할 수 있다. 언급된 부가 요소들은 비표시 영역(NA) 및/또는 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.
플렉서블 필름(180)은 연성을 가진 베이스 필름에 각종 부품이 배치된 필름이다. 구체적으로, 플렉서블 필름(180)은 표시 영역(AA)의 복수의 서브 화소 및 회로로 신호를 공급하기 위한 필름으로, 표시부(DP)와 전기적으로 연결될 수 있다. 플렉서블 필름(180)은 표시부(DP)의 일단에 배치되어 전원 전압, 데이터 전압 등을 표시 영역(AA)의 복수의 서브 화소 및 회로로 공급할 수 있다. 도 3 및 도 4에서는 5개의 플렉서블 필름(180)이 배치된 경우를 예로 도시하고 있으나, 이에 제한되지 않고, 플렉서블 필름(180)의 개수는 설계에 따라 다양하게 변경될 수 있다.
한편, 플렉서블 필름(180)에는, 예를 들어, 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 구동 IC가 배치될 수 있다. 구동 IC는 영상을 표시하기 위한 데이터와 이를 처리하기 위한 구동 신호를 처리하는 부품이다. 구동 IC는 실장 되는 방식에 따라 칩-온-글라스(Chip On Glass; COG), 칩-온-필름(Chip On Film; COF), 테이프 캐리어 패키지(Tape Carrier Package; TCP) 등의 방식으로 배치될 수 있다.
또한, 예를 들면, 인쇄 회로 기판이 플렉서블 필름(180)의 일단에 배치되어 플렉서블 필름(180)과 연결될 수 있다. 예를 들면, 인쇄 회로 기판은 구동 IC에 신호를 공급하는 부품이다. 또한, 인쇄 회로 기판은 구동 신호, 데이터 신호 등과 같은 다양한 신호를 구동 IC로 공급할 수 있다. 예를 들어, 인쇄 회로 기판에는 데이터 신호들을 생성하는 데이터 구동부가 실장될 수도 있으며, 생성된 데이터 신호는 플렉서블 필름(180)을 통해 표시부(DP)의 서브 화소 및 회로로 공급될 수 있다.
한편, 표시부(DP) 상부에는 봉지부(FSPM)가 배치될 수 있다.
봉지부(FSPM)는 밀봉 부재 및 보강 기판을 포함할 수 있다.
본 발명은, 상대적으로 두꺼운 보강 기판을 포함하는 다층 구조물의 봉지 구조를 도입함으로써, 강성 및 방열 효과가 충분히 확보될 수 있게 된다. 다만, 보강 기판으로 폴리에틸렌 테레프탈레이트(Polyethylene Terephthalate; PET) 등의 플라스틱 고분자를 적용할 경우, 전자파 간섭(Electromagnetic Interference; EMI)에 대응하는데 어려움이 있다. 예를 들면, 전계 발광 표시 장치(100)의 전자파 간섭을 회피하기 위해 표시부(DP)와 기구 부품은 통전 되어야 한다. 여기서, 본 발명의 봉지부(FSPM)는 절연성의 점착층이 개재된 상태에서 플라스틱 고분자로 이루어진 보강 기판이 적용되기 때문에 기존과 같은 봉지부(FSPM) 상부에서 도전 테이프를 이용한 표시부(DP)와의 통전(접지)이 불가능하게 된다. 또한, 본 발명은 알루미늄 포일(Al Foil)의 금속 재질의 장벽층이 캐소드(153)와 공통 접지를 형성하지 않을 경우 표시부(DP) 사이즈의 거대한 커패시터 형성으로 캐소드(153)에 전압 인가 시 전하 축적으로 인해 회로에 쇼트가 발생할 가능성이 있다.
이에, 본 발명은, 봉지부(FSPM)의 측면에 도전 페이스트(160)를 적용하여, 봉지부(FSPM) 중의 금속 재질의 장벽층과 측면 접촉하도록 하는 한편, 플렉서블 필름(180) 또는 소스 패드들 사이에 저전위 전원 라인(161)에 연결된 저전위 전원 라인 접촉부(165)를 노출시켜 도전 페이스트(160)와 통전하도록 함으로써 전자파 간섭을 개선할 수 있다. 도전 페이스트(160)를 이용하여 노출된 측면의 장벽층과 저전위 전원 라인(161) 사이를 접속시키며, 이때 저전위 전원 라인(161)은 데이터 드라이버 IC와 저전위 전원을 공유할 수 있다.
예를 들면, 표시부(DP)의 일측 끝단에서 소스 패드 및 구동 IC를 덮도록 플렉서블 필름(180)이 부착될 수 있으며, 링크 배선(171)을 통해서 전원 전압 및 데이터 전압 등을 표시 영역(AA)의 복수의 서브 화소 및 회로로 공급할 수 있다.
예를 들면, 링크 배선(171)이 고전위 전원 라인일 경우에는, 가로 방향으로 나란하게 배열된 제1 쇼트 바(short bar)(172)에 접속되고, 표시 영역(AA)의 복수의 고전위 전원 라인(173)을 거쳐 제2 쇼트 바(174)에 접속될 수 있다. 고전위 전원 라인(173)은 세로 방향으로 나란하게 배열될 수 있다.
예를 들면, 링크 배선(171)은 차광층과 게이트 층에 2층 구조로 구성될 수 있고, 제1 쇼트 바(172)와 제2 쇼트 바(174)는 게이트 층에 구성될 수 있다. 또한, 고전위 전원 라인(173)은 차광층에 구성될 수 있으나, 이에 제한되지 않는다.
제1 쇼트 바(172)는 표시 영역(AA) 상단에 위치하고, 제2 쇼트 바(174)는 표시 영역(AA) 하단에 위치할 수 있으나, 이에 제한되지 않는다.
플렉서블 필름(180) 사이의 링크 배선(171)의 외측에는 본 발명의 저전위 전원 라인(161)이 배치될 수 있으며, 저전위 전원 라인(161)은 차광층과 게이트 층에 2층 구조로 구성될 수 있다.
저전위 전원 라인(161) 위에는 저전위 전원 라인 접촉부(165)가 배치되며, 저전위 전원 라인 접촉부(165)는 저전위 전원 라인(161)과 접촉(접속)할 수 있다.
저전위 전원 라인 접촉부(165)는 애노드 층에 구성될 수 있다.
도 5에서 저전위 전원 라인 접촉부(165)가 플렉서블 필름(180) 사이에 역 삼각형 형태를 가진 경우를 예로 도시하고 있으나, 이에 제한되지 않는다. 저전위 전원 라인 접촉부(165)는 플렉서블 필름(180)과 제1 쇼트 바(172) 사이에 가로로 나란한 바 형태를 가질 수도 있으며, 좌우 최외곽의 플렉서블 필름(180)의 외측에 고전위 전원 라인이 배치될 경우에는 저전위 전원 라인 접촉부(165)가 외측의 고전위 전원 라인과 중첩되지 않도록 배치될 수도 있다. 이는, 저전위 전원 라인 접촉부(165)가 외측의 고전위 전원 라인과 중첩할 경우 단락 불량이 발생할 수도 있기 때문이다. 또한, 예를 들면, 저전위 전원 라인 접촉부(165)는 고전위 전원 라인이 배치되는 표시부(DP)의 좌상단 및 우상단을 제외한 링(ring) 형태를 가질 수도 있다. 링 형태의 저전위 전원 라인 접촉부(165)는 봉지부(FSPM)의 테두리와 접촉될 수도 있다.
저전위 전원 라인 접촉부(165) 일부는 평탄화층 및/또는 뱅크가 제거되어 상면이 노출되며, 노출된 저전위 전원 라인 접촉부(165)의 상면에 캐소드(153) 및 도전 페이스트(160)가 배치되어 저전위 전원 라인 접촉부(165)와 접촉(접속)할 수 있다.
이하에서는, 접지 구조를 포함하는 본 발명의 전계 발광 표시 장치(100)의 단면 구조에 대해 도 6 및 도 7을 참조하여 상세히 설명한다.
도 6은 도 3의 I-I'에 따른 단면도이다.
도 7은 도 6의 전계 발광 표시 장치의 서브 화소를 보여주는 단면도이다.
도 6에서는 편의상 표시부(DP)의 일부 구성을 생략하여 도시하고 있으며, 표시 영역(AA) 내의 화소부(125)를 개략적으로 도시하고 있다.
도 7은 본 발명의 제1 실시예에 따른 표시부(DP)에서 하나의 서브 화소에 대한 단면도이다.
도 6 및 도 7을 참조하면, 기판(101) 상부에 구동 소자(120)가 배치될 수 있다.
그리고, 구동 소자(120) 상부에 평탄화층(105)이 배치될 수 있다.
평탄화층(105) 상부에 구동 소자(120)와 전기적으로 접속하는 유기 발광 소자(150)가 배치되고, 유기 발광 소자(150) 위에 캡핑층(107)이 배치될 수 있다.
캡핑층(107) 상부에 밀봉 부재(130) 및 보강 기판(140)이 차례로 배치될 수 있다. 다만, 보강 기판(140)은 삭제될 수도 있다.
본 발명의 제1 실시예의 전계 발광 표시 장치(100)는 이러한 적층 구조에 제한되는 것은 아니다.
구체적으로, 기판(101)은 유리 또는 플라스틱 기판일 수 있다. 기판(101)이 플라스틱 기판인 경우에는, 폴리이미드 계열 또는 폴리 카보네이트 계열 물질이 사용되어 가요성(flexibility)을 가질 수 있다. 특히, 폴리이미드는 고온의 공정에도 적용될 수 있고, 코팅이 가능한 재료이기에 플라스틱 기판으로 많이 사용된다.
기판(101) 위에는 버퍼층(buffer layer)(102)이 배치될 수 있다.
버퍼층(102)은 기판(101) 또는 하부의 층들로부터 유출되는 알칼리 이온과 같은 불순물로부터 각종 전극 및 배선을 보호하기 위한 층으로, 제1 버퍼층(102a) 및 제2 버퍼 층(102b)으로 이루어진 다층 구조를 가질 수 있으나, 이에 제한되지 않는다. 버퍼층(102)은 실리콘 산화물(SiOx)이나 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어질 수 있다.
예를 들면, 버퍼층(102)은 기판(101)에 침투한 수분 및 산소가 확산되는 것을 지연시킬 수 있다. 버퍼층(102)은 멀티 버퍼(multi buffer) 및/또는 액티브 버퍼(active buffer)를 포함할 수 있다. 액티브 버퍼는 구동 소자(120)의 반도체로 구성되는 액티브층(124)을 보호하며, 기판(101)으로부터 유입되는 여러 종류의 불순물을 차단하는 기능을 수행할 수 있다. 액티브 버퍼는 비정질 실리콘(a-Si) 등으로 형성될 수 있다.
이때, 예를 들면, 구동 소자(120)는 액티브층(124), 게이트 전극(121) 및 소스 전극(122)과 드레인 전극(123)으로 구성될 수 있으며, 연결 전극(115)를 통해 유기 발광 소자(150)와 전기적으로 연결되어 전류 또는 신호를 유기 발광 소자(150)에 전달할 수 있다.
액티브층(124)은 버퍼층(102) 위에 배치될 수 있다. 액티브층(124)은 폴리 실리콘(p-Si)으로 구성될 수 있고, 이 경우 소정의 영역이 불순물로 도핑 될 수도 있다. 또한, 액티브층(124)은 비정질 실리콘(a-Si)으로 구성될 수도 있으며, 펜타센 등과 같은 다양한 유기 반도체 물질로 구성될 수도 있다. 또한, 액티브층(124)은 산화물(oxide) 반도체로 구성될 수도 있다.
액티브층(124) 위에 게이트 절연층(103)이 배치될 수 있다.
게이트 절연층(103)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.
게이트 절연층(103) 위에 게이트 전극(121)이 배치될 수 있다.
게이트 전극(121)은 다양한 도전성 물질, 예를 들면, 니켈(Ni), 크롬(Cr), 마그네슘(Mg), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 금(Au) 또는 이들의 합금 등으로 형성될 수 있다.
비표시 영역(NA)에서는 게이트 전극(121)과 동일한 층에 링크 배선(171)이 배치될 수 있다. 링크 배선(171)은 표시 영역(AA)으로 연장될 수 있다.
비표시 영역(NA)에서는 게이트 전극(121)과 동일한 층에 저전위 전원 라인(161)이 배치될 수 있다. 다만, 이에 제한되지 않고, 저전위 전원 라인(161)은 소스 전극(122) 및 드레인 전극(123)과 동일한 층에 배치되거나, 게이트 전극(121) 및 소스 전극(122), 드레인 전극(123)과 동일한 층에 2층 구조로 배치될 수도 있다. 저전위 전원 라인(161)은 봉지부(FSPM)의 외측으로 연장될 수 있다.
게이트 전극(121) 위에 층간 절연층(104)이 배치될 수 있다.
층간 절연층(104)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.
게이트 절연층(103)과 층간 절연층(104)의 선택적 제거로 액티브층(124)의 소스 영역 및 드레인 영역이 노출되는 컨택 홀(contact hole)이 형성될 수 있다. 예를 들면, 소스 전극(122) 및 드레인 전극(123)은 층간 절연층(104) 위에 전극용 물질로 단일층 또는 다층의 구조로 구성되어, 소스 영역 및 드레인 영역에 각각 연결될 수 있다.
필요에 따라 무기 절연 물질로 구성된 추가 보호층(passivation layer)이 소스 전극(122) 및 드레인 전극(123)을 덮도록 형성될 수도 있다.
이와 같이 구성된 구동 소자(120) 상부에 평탄화층(105)이 배치될 수 있다.
평탄화층(105)은 적어도 두 개의 층으로 구성되는 다층 구조를 가질 수도 있으며, 예를 들면, 제1 평탄화층(105a)과 제2 평탄화층(105b)을 포함할 수 있다. 제1 평탄화층(105a)은 구동 소자(120)를 덮도록 배치되되, 구동 소자(120)의 소스 전극(122) 및 드레인 전극(123)의 일부가 노출되도록 배치될 수 있다.
예를 들면, 평탄화층(105)은 링크 배선(171) 및 저전위 전원 라인(161)의 일부를 덮도록 비표시 영역(NA)으로 연장될 수 있다. 예를 들면, 평탄화층(105)은 봉지부(FSPM)의 외측으로 연장될 수 있다.
평탄화층(105)은 저전위 전원 라인 접촉부(165)의 일부를 덮을 수 있다.
평탄화층(105)의 일부 영역이 제거되어 저전위 전원 라인 접촉부(165)의 상면 일부를 노출시키는 제1 오픈 홀(OH1)이 형성될 수 있다.
평탄화층(105)은 약 2μm의 두께를 가질 수 있으나, 이에 제한되지 않는다.
평탄화층(105)은 오버코트 층(overcoat layer)일 수 있으나, 이에 제한되지 않는다.
한편, 제1 평탄화층(105a) 위에는 구동 소자(120)와 유기 발광 소자(150)를 전기적으로 연결하기 위한 연결 전극(115)이 배치될 수 있다. 또한, 도 7에서는 도시하지 않았으나, 제1 평탄화층(105a) 위에는 데이터 라인이나 신호 배선 등의 배선/전극 역할을 하는 다양한 금속층이 배치될 수도 있다.
또한, 제1 평탄화층(105a)과 연결 전극(115) 위에는 제2 평탄화층(105b)이 배치될 수 있다.
예를 들면, 본 발명의 제1 실시예에 따른 표시부(DP)에서 평탄화층(105)이 2개의 층으로 이루어진 것은, 표시부(DP)가 고해상도화 됨에 따라 각종 신호 배선이 증가하게 된 것에 기인한다. 이에 모든 배선을 최소 간격을 확보하면서 한 층에 배치하기 어렵기 때문에, 추가 층(layer)을 만든 것이다. 이러한 추가 층, 즉 제2 평탄화층(105b)의 추가로 인해 배선 배치에 여유가 생겨, 배선/전극 배치 설계가 용이해질 수 있다. 또한, 다층으로 구성된 평탄화층(105)으로 유전 물질이 사용되면, 평탄화층(105)은 금속 층들 사이에서 정전 용량을 형성하는 용도로도 활용할 수도 있다.
제2 평탄화층(105b)은 연결 전극(115)의 일부가 노출되도록 형성될 수 있으며, 연결 전극(115)에 의해 구동 소자(120)의 드레인 전극(123)과 유기 발광 소자(150)의 애노드(151)가 전기적으로 연결될 수 있다.
유기 발광 소자(150)는 애노드(151), 복수의 유기층(152) 및 캐소드(153)가 순차적으로 배치되어 구성될 수 있다.
예를 들면, 유기 발광 소자(150)는 평탄화층(105) 위에 형성된 애노드(151), 애노드(151) 위에 형성된 유기층(152) 및 유기층(152) 위에 형성된 캐소드(153)로 구성될 수 있다.
전계 발광 표시 장치(100)는 발광 방향에 따라 상부 발광(top emission) 또는 하부 발광(bottom emission) 방식으로 구현될 수 있다. 상부 발광 방식의 경우, 유기층(152)으로부터 발광된 광이 애노드(151)에 반사되어 상부 방향, 즉, 상부의 캐소드(153) 방향으로 향하도록, 애노드(151)의 하부에 반사율이 높은 불투명한 도전 물질, 예를 들어, 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금 등으로 이루어진 반사층이 추가될 수 있다. 반면에, 하부 발광 방식의 경우에는, 애노드(151)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 등의 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 전계 발광 표시 장치(100)가 하부 발광 방식인 것으로 가정하여 설명하기로 한다.
예를 들면, 비표시 영역(NA)에서 애노드(151)와 동일한 층에 저전위 전원 라인 접촉부(165)가 배치될 수도 있다. 저전위 전원 라인 접촉부(165)는 제1 오픈 홀(OH1)을 통해 저전위 전원 라인(161)에 접속될 수 있다. 전술한 바와 같이, 저전위 전원 라인 접촉부(165)는 플렉서블 필름 사이에 역 삼각형 형태를 가지도록 배치될 수 있다. 또한, 예를 들면, 저전위 전원 라인 접촉부(165)는 플렉서블 필름과 제1 쇼트 바 사이에 가로로 나란한 바 형태를 가질 수도 있다. 또한, 좌우 최외곽의 플렉서블 필름의 외측에 고전위 전원 라인이 배치될 경우에는, 저전위 전원 라인 접촉부(165)는 외측의 고전위 전원 라인과 중첩되지 않도록 배치될 수도 있다. 또한, 예를 들면, 저전위 전원 라인 접촉부(165)는 고전위 전원 라인이 배치되는 표시부(DP)의 좌상단 및 우상단을 제외한 링 형태를 가지도록 배치될 수도 있다.
평탄화층(105) 위에서 발광 영역을 제외한 나머지 영역에는 뱅크(106)가 배치될 수 있다. 예를 들면, 뱅크(106)는 발광 영역과 대응되는 애노드(151)를 노출시키는 뱅크 홀을 가질 수 있다. 뱅크(106)는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx)과 같은 무기 절연 물질이나 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연 물질로 이루어질 수 있다.
뱅크(106)는 비표시 영역(NA)으로 연장될 수 있다. 예를 들면, 뱅크(106)는 평탄화층(105)을 완전히 덮도록 봉지부(FSPM) 외측으로 연장되어 평탄화층(105)이 외부로 노출되는 것을 방지할 수 있다.
이와 같이, 수분 흡수율이 높은 평탄화층(105)을 수분 흡수율이 보다 낮은 뱅크(106)로 덮어, 수분에 노출되었을 때 수분의 흡수를 최소화함으로써 투습 신뢰성을 향상시킬 수 있다. 또한, 평탄화층(105)에 형성된 제1 오픈 홀(OH1)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 등의 투명 도전성 물질로 이루어진 저전위 전원 라인 접촉부(165)에 의해 덮임에 따라 수분 침투를 방지할 수 있다.
여기서, 뱅크(106)는 저전위 전원 라인 접촉부(165)의 중앙 부분을 제외한 가장자리 일부를 덮도록 배치되어 저전위 전원 라인 접촉부(165)의 중앙 부분을 노출시키는 제2 오픈 홀(OH2)이 형성될 수 있다. 예를 들면, 제2 오픈 홀(OH2)의 넓이보다 제1 오픈 홀(OH1)의 넓이가 상대적으로 더 크며, 제1 오픈 홀(OH1)의 넓이보다 저전위 전원 라인 접촉부(165)의 넓이가 상대적으로 더 클 수 있다.
뱅크(106)는 약 1μm의 두께를 가질 수 있으나, 이에 제한되지 않는다.
뱅크(106)에 의해 노출되는 애노드(151) 위에는 유기층(152)이 배치될 수 있다. 유기층(152)은 발광층, 전자 주입층, 전자 수송층, 정공 수송층, 정공 주입층 등을 포함할 수 있다.
유기층(152)은 비표시 영역(NA)으로 연장될 수 있다.
유기층(152)은 저전위 전원 라인(161)에서 일정 거리 이격되도록 비표시 영역(NA)의 일부까지 연장될 수 있다.
비표시 영역(NA)에서 유기층(152)은 일부의 뱅크(106) 위에 배치될 수도 있다.
유기층(152) 위에 캐소드(153)가 배치될 수 있다.
상부 발광 방식의 경우에, 캐소드(153)는 투명 도전성 물질을 포함할 수 있다. 예를 들어, 캐소드(153)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 등으로 이루어질 수 있다. 하부 발광 방식의 경우에, 캐소드(153)는 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 팔라듐(Pd), 구리(Cu) 등과 같은 금속 물질 또는 이들의 합금으로 이루어진 군 중에서 어느 하나를 포함할 수 있다. 또는, 캐소드(153)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide)와 같은 투명 도전성 물질로 이루어진 층과, 금(Au), 은(Ag) 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 팔라듐(Pd), 구리(Cu) 등과 같은 금속 물질 또는 이들의 합금으로 이루어진 층이 적층 되어 구성될 수도 있으며, 이에 제한되지 않는다.
캐소드(153)는 비표시 영역(NA)으로 연장될 수 있다.
캐소드(153)는 비표시 영역(NA)으로 연장되어, 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)의 일부와 접할 수 있다.
비표시 영역(NA)에서 캐소드(153)는 유기층(152)의 측면을 덮도록 배치될 수 있다. 유기층(152)은 캐소드(153)의 끝단으로부터 일정 거리 이격되어 배치될 수 있으나, 이에 제한되지 않는다.
유기 발광 소자(150) 위에는 외부광의 난반사를 줄이기 위해서, 굴절률 및 광 흡수율이 높은 물질로 이루어진 캡핑층(107)이 배치될 수 있다.
캡핑층(107)은 유기물로 이루어지는 유기물 층일 수 있으며, 필요에 따라 생략될 수도 있다.
캡핑층(107)은 비표시 영역(NA)으로 연장될 수 있다. 비표시 영역(NA)에서 캡핑층(107)은 캐소드(153) 위에 배치될 수 있다.
캐소드(153) 상부에 밀봉 부재(130) 및 보강 기판(140)으로 구성된 다층 구조물의 봉지 구조가 배치될 수 있으나, 이에 제한되지 않는다. 보강 기판(140)은 삭제될 수도 있다.
모바일, 휴대용 기기에 사용되는 소형 사이즈의 표시 패널은 표시 패널의 면적이 작으므로 소자에서의 발열이 빠르게 방출되고 합착의 문제가 적으나, 모니터, 태블릿, 텔레비전 수상기에 사용되는 대형 사이즈의 표시 패널에서는 표시 패널의 면적이 크므로, 최적의 방열 효과와 합착력을 위한 봉지 구조가 필요하다.
더불어, 부족한 강성을 확보하기 위해, 전계 발광 표시 장치는 봉지 기판 상부에 별도의 이너 플레이트(inner plate)를 더 구비할 수 있다. 이 경우, 별도의 이너 플레이트를 배치하기 위한 공간의 확보가 필요하고, 이너 플레이트의 무게로 인해 전계 발광 표시 장치의 슬림화 및 경량화에 한계가 있는 문제점이 있다. 또한, 봉지 기판과 이너 플레이트를 접착하기 위해 배치된 접착 테이프의 두께만큼 봉지 기판과 이너 플레이트 사이에 발생된 에어 갭(air gap)에 의해 수직 이격 공간이 발생하여 방열 성능을 저하시키는 한계가 있다.
이에, 본 발명의 제1 실시예에서는, 별도의 이너 플레이트를 제거하면서 비교적 두꺼운 두께의 보강 기판(140)을 고정시킬 수 있으며 공정 불량이 방지될 수 있는 밀봉 부재(130)를 포함하는 다층 구조물의 봉지 구조를 적용하는 것을 특징으로 한다.
본 발명의 밀봉 부재(130)는, 기판(101)에 마주하는 제1 점착층(131), 보강 기판(140)에 마주하는 제2 점착층(133) 및 제1 점착층(131)과 제2 점착층(133) 사이에 배치되는 장벽층(132)을 포함할 수 있다.
제1 점착층(131)과 제2 점착층(133) 각각은 점착성을 갖는 고분자 재료로 이루어질 수 있다. 일 예로, 제1 점착층(131)은 올레핀(Olefin) 계열, 에폭시(Epoxy) 계열, 아크릴레이트(Acrylate) 계열 중에서 어느 하나의 고분자 재료로 구성될 수 있다. 또한, 제2 점착층(133)은 카르복실기가 포함되지 않은 올레핀 계열, 에폭시 계열, 아크릴레이트 계열, 아민계, 페놀계 및 산무수물계 중의 어느 하나의 고분자 재료로 구성될 수 있다. 예를 들면, 제2 점착층(133)은 장벽층(132)의 막 균일도와 부식 방지를 위해 카르복실기가 포함되지 않은 고분자 재료로 구성될 수 있다.
기판(101)의 방열을 위해, 제1 및 제2 점착층(131, 133) 중의 적어도 제1 점착층(131)은 점착성의 고분자 재료와 금속 재료의 파티클(particle)을 포함하는 혼합물로 이루어질 수 있다. 일 예로, 금속 재료의 파티클은 니켈(Ni)로 이루어진 파우더일 수 있다. 기판(101)에 직접 접하는 제1 점착층(131)은 점착성의 고분자 재료와 금속 재료의 파티클을 포함하는 혼합물로 구성됨으로써, 점착성의 고분자 재료보다 높은 열전도성을 가질 수 있다.
마찬가지로, 제2 점착층(133) 또한 점착성의 고분자 재료와 금속 재료의 파티클을 포함하는 혼합물로 이루어짐으로써, 점착성의 고분자 재료보다 높은 열전도성을 가질 수 있다.
이와 같이 하면, 기판(101)에서 발생된 구동 열이 밀봉 부재(130)을 통해 방출되는 속도가 향상될 수 있으므로, 기판(101)에 대한 방열 효과가 향상될 수 있다.
또한, 화소부(125)에 대한 투습 방지를 위해, 제1 점착층(131)은 흡습성의 무기 필러를 더 포함하는 혼합물로 이루어질 수 있다. 이때, 흡습성 무기 필러는 바륨 옥사이드(BaO), 칼슘 옥사이드(CaO) 및 산화 마그네슘(MgO) 중에서 적어도 하나일 수 있다.
제1 점착층(131)과 달리, 제2 점착층(133)은 화소부(125)와 직접 접하지 않으므로 화소부(125)의 투습 방지를 위한 무기 필러를 포함할 필요가 없다. 이에, 제2 점착층(133)은 흡습성 무기 필러를 포함하지 않고, 점착성의 고분자 재료와 금속 재료의 파티클만을 포함할 수 있다. 이와 같이 하면, 비교적 고가인 흡습성 무기 필러가 밀봉 부재(130)에 투입되는 양이 감소될 수 있어, 밀봉 부재(130)의 마련 비용이 경감될 수 있다.
또한, 흡습성 무기 필러를 포함하지 않는 만큼, 제2 점착층(133)에 포함된 고분자 재료의 혼합 비율이 제1 점착층(131)에 비해 증가될 수 있으므로, 제2 점착층(133)의 접착성이 제1 점착층(131)의 접착성보다 향상될 수 있다. 따라서, 제2 점착층(133) 상부에 보강 기판(140)의 고정이 더 단단하게 이루어짐에 따라 기판(101)과 보강 기판(140)의 합착력에 대한 신뢰도가 더 향상될 수 있다.
제1 점착층(131)과 제2 점착층(132)의 다층 구조로 형성함에 따라, 표시 패널이 휘어지는 와피지(Warpage) 현상이 경감될 수 있는 신뢰도 또한 향상될 수 있는 장점이 있다.
제1 및 제2 점착층(131, 133) 각각의 두께는 공정 불량이 방지되는 임계 두께 이하로 한정될 수 있다. 그리고, 제1 및 제2 점착층(131, 133)의 두께의 합은 보강 기판(140)의 고정에 대한 신뢰도를 확보하는 임계 두께 이상으로 한정될 수 있다.
일 예로, 제1 및 제2 점착층(131, 133) 각각의 두께는 10um 내지 100um 범위 이내일 수 있다.
장벽층(132)은 금속 재료로 이루어질 수 있다. 예를 들면, 장벽층(132)은 Al, Cu, Sn, Ag, Fe, Zn 등의 금속 재료를 포함하여 이루어질 수 있다.
장벽층(132)은 제1, 제2 점착층(131, 133)과의 합착을 보강하고 와피지를 경감하기 위한 적층 구조물로 구현하기 위해 도입할 수 있다.
예를 들면, 제1 및 제2 점착층(131, 133)은 각각 점착성을 가지는 고분자 재료를 포함하여 구성되어 있다. 이에 따라, 상대적으로 단단한 재질을 가지는 장벽층(132)이 제1 점착층(131)과 제2 점착층(133) 사이에 배치되어 장벽층(132)의 일면 및 타면에 각각 제1 점착층(131) 및 제2 점착층(133)이 접착됨에 따라, 합착력을 향상시킬 수 있다.
이때, 장벽층(132)의 두께는 장벽층(132)에 의한 밀봉 부재(130)의 두께 증가를 최소화하기 위해, 제1 및 제2 점착층(131, 133)의 두께보다 작은 값으로 한정될 수 있다. 예를 들면, 장벽층(132)의 두께는 10um보다 크고 제1 및 제2 점착층(131, 133) 각각의 두께보다 작은 범위 이내일 수 있다.
본 발명의 제1 실시예에 따른 밀봉 부재(130)는 장벽층(132)으로 분리된 제1 및 제2 점착층(131, 133)을 포함하므로, 공정 불량 없이 단일층의 점착 재료보다 대략 2배 두꺼운 두께로 구현될 수 있다. 이에 따라, 밀봉 부재(130)에 의해 고정되는 보강 기판(140)이 더 두꺼운 두께로 마련될 수 있어, 강성 증대 및 방열 효과 향상이 용이하게 실현될 수 있다는 장점이 있다. 예를 들면, 밀봉 부재(130)의 두께가 30um 내지 300um의 범위 이내일 때에, 보강 기판(140)의 두께는 0.1㎜ 내지 1.5㎜의 범위의 두께로 구현할 수 있다.
예를 들면, 보강 기판(140)은 유리 및 PET 등의 플라스틱 고분자 중 어느 하나의 재료로 이루어질 수 있다.
예를 들면, 밀봉 부재(130) 및 보강 기판(140)은 평탄화층(105)의 일부 및 뱅크(106)의 일부를 덮도록 비표시 영역(NA)으로 연장될 수 있다.
예를 들면, 밀봉 부재(130) 및 보강 기판(140)의 끝단은 제2 오픈 홀(OH2) 내에 위치할 수 있고, 이에 제1 점착층(131)이 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접할 수 있다. 제1 점착층(131)이 제2 오픈 홀(OH2)의 일부에만 위치하며, 나머지 일부는 노출될 수 있다.
이와 같이 본 발명은, 상대적으로 두꺼운 보강 기판(140)을 포함하는 다층 구조물의 봉지 구조를 도입함으로써, 강성 및 방열 효과가 충분히 확보될 수 있게 된다. 다만, 보강 기판(140)으로 PET 등의 플라스틱 고분자를 적용할 경우, 전자파 간섭에 대응하는데 어려움이 있을 수 있다. 본 발명의 봉지부(FSPM)는 절연성의 제2 점착층(133)이 개재된 상태에서 플라스틱 고분자로 이루어진 보강 기판(140)이 적용되기 때문에 기존과 같은 봉지부(FSPM) 상부에서 도전 테이프를 이용한 표시부(DP)와의 통전이 불가능하게 된다.
이에, 본 발명은, 봉지부(FSPM)의 측면에 도전 페이스트(160)를 적용하여, 금속 재질의 장벽층(132)과 측면 접촉(접속)하는 한편, (나머지 일부가) 노출된 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접촉(접속)함으로써 전자파 간섭을 개선할 수 있다. 예를 들면, 도전 페이스트(160)를 통해 장벽층(132)과 저전위 전원 라인 접촉부(165)가 접속하며, 저전위 전원 라인 접촉부(165), 도전 페이스트(160), 장벽층(132), 캐소드(153)는 저전위 전원 라인(161)을 통해 저전위 전원을 공유할 수 있다.
예를 들면, 도전 페이스트(160)는 은 페이스트를 포함할 수 있다.
예를 들면, 도전 페이스트(160)는 최소 100μm의 폭을 가질 수 있다.
도 6에서는 도전 페이스트(160)가 보강 기판(140)의 상면의 일부를 덮도록 보강 기판(140)의 상면으로 연장된 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
한편, 봉지부에서 보강 기판이 삭제되고 대신 메탈 플레이트로 대체될 수 있으며, 이를 다음의 도 8을 참조하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 단면도이다.
도 8의 본 발명의 제2 실시예의 전계 발광 표시 장치(200)는 전술한 도 6의 본 발명의 제1 실시예의 전계 발광 표시 장치(100)에 비해 보강 기판이 메탈 플레이트(245)로 대체되는 점이 상이할 뿐, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.
도 8을 참조하면, 제2 실시예의 전계 발광 표시 장치(200)는 전술한 제1 실시예와 실질적으로 동일하게 표시부(DP) 상에 봉지부(FSPM)가 배치될 수 있다.
예를 들면, 본 발명의 제2 실시예에 따른 봉지부(FSPM)는 밀봉 부재(130) 및 메탈 플레이트(245)로 구성될 수 있다.
예를 들면, 밀봉 부재(130)는 기판(101)에 마주하는 제1 점착층(131), 메탈 플레이트(245)에 마주하는 제2 점착층(133) 및 제1 점착층(131)과 제2 점착층(133) 사이에 배치되는 장벽층(132)을 포함할 수 있다.
제1 점착층(131)과 제2 점착층(133) 각각은 점착성을 갖는 고분자 재료로 이루어질 수 있다. 일 예로, 제1 점착층(131)은 올레핀(Olefin) 계열, 에폭시(Epoxy) 계열, 아크릴레이트(Acrylate) 계열 중에서 어느 하나의 고분자 재료로 구성될 수 있다. 또한, 제2 점착층(133)은 카르복실기가 포함되지 않은 올레핀 계열, 에폭시 계열, 아크릴레이트 계열, 아민계, 페놀계 및 산무수물계 중의 어느 하나의 고분자 재료로 구성될 수 있다. 예를 들면, 제2 점착층(133)은 장벽층(132)의 막 균일도와 부식 방지를 위해 카르복실기가 포함되지 않은 고분자 재료로 구성될 수 있다.
기판(101)의 방열을 위해, 제1 및 제2 점착층(131, 133) 중의 적어도 제1 점착층(131)은 점착성의 고분자 재료와 금속 재료의 파티클(particle)을 포함하는 혼합물로 이루어질 수 있다. 일 예로, 금속 재료의 파티클은 니켈(Ni)로 이루어진 파우더일 수 있다. 기판(101)에 직접 접하는 제1 점착층(131)은 점착성의 고분자 재료와 금속 재료의 파티클을 포함하는 혼합물로 구성됨으로써, 점착성의 고분자 재료보다 높은 열전도성을 가질 수 있다.
마찬가지로, 제2 점착층(133) 또한 점착성의 고분자 재료와 금속 재료의 파티클을 포함하는 혼합물로 이루어짐으로써, 점착성의 고분자 재료보다 높은 열전도성을 가질 수 있다.
또한, 화소부(125)에 대한 투습 방지를 위해, 제1 점착층(131)은 흡습성의 무기 필러를 더 포함하는 혼합물로 이루어질 수 있다. 이때, 흡습성 무기 필러는 바륨 옥사이드(BaO), 칼슘 옥사이드(CaO) 및 산화 마그네슘(MgO) 중에서 적어도 하나일 수 있다.
제1 점착층(131)과 달리, 제2 점착층(133)은 화소부(125)와 직접 접하지 않으므로 화소부(125)의 투습 방지를 위한 무기 필러를 포함할 필요가 없다. 이에, 제2 점착층(133)은 흡습성 무기 필러를 포함하지 않고, 점착성의 고분자 재료와 금속 재료의 파티클만을 포함할 수 있다.
장벽층(132)은 금속 재료로 이루어질 수 있다. 예를 들면, 장벽층(132)은 Al, Cu, Sn, Ag, Fe, Zn 등의 금속 재료를 포함하여 이루어질 수 있다.
예를 들면, 메탈 플레이트(245)는 Al, Cu, Sn, Ag, Fe, Zn 등의 금속 재료를 포함하여 이루어질 수 있다. 이에, 전술한 제1 실시예에 비해 금속 재질의 메탈 플레이트(245)가 추가됨에 따라 보다 더 방열 효과를 확보할 수 있다.
예를 들면, 밀봉 부재(130) 및 메탈 플레이트(245)는 평탄화층(105)의 일부 및 뱅크(106)의 일부를 덮도록 비표시 영역(NA)으로 연장될 수 있다.
예를 들면, 밀봉 부재(130) 및 메탈 플레이트(245)의 끝단은 제2 오픈 홀(OH2) 내에 위치할 수 있고, 이에 제1 점착층(131)이 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접할 수 있다. 또한, 제1 점착층(131)이 제2 오픈 홀(OH2)의 일부에만 위치하며, 나머지 일부는 노출될 수 있다.
봉지부(FSPM)의 측면에는 도전 페이스트(260)가 배치되어 장벽층(132)과 측면 접촉하고, (나머지 일부가) 노출된 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접촉할 수 있다.
예를 들면, 도전 페이스트(260)를 통해 장벽층(132)과 저전위 전원 라인 접촉부(165)가 접속하며, 이에 저전위 전원 라인 접촉부(165), 도전 페이스트(260), 장벽층(132), 캐소드(153)는 저전위 전원 라인(161)을 통해 저전위 전원을 공유할 수 있다.
예를 들면, 도전 페이스트(260)는 은 페이스트를 포함할 수 있다.
예를 들면, 도전 페이스트(260)는 최소 100μm의 폭을 가질 수 있다.
도 8에서는 도전 페이스트(260)가 메탈 플레이트(245)의 측면 일부까지 배치된 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
한편, 봉지부에서 보강 기판 상부에 점착층을 개재하여 메탈 플레이트를 추가로 배치할 수 있으며, 이를 다음의 도 9를 참조하여 상세히 설명한다.
도 9는 본 발명의 제3 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 단면도이다.
도 9의 본 발명의 제3 실시예의 전계 발광 표시 장치(300)는, 전술한 도 6의 본 발명의 제1 실시예의 전계 발광 표시 장치(100)에 비해서 보강 기판(340) 상부에 제3 점착층(341)을 개재하여 메탈 플레이트(345)가 추가로 배치되는 점이 상이할 뿐, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.
도 9를 참조하면, 제3 실시예의 전계 발광 표시 장치(300)는 전술한 제1, 제2 실시예와 실질적으로 동일하게 표시부(DP) 상부에 봉지부(FSPM)가 배치될 수 있다.
예를 들면, 본 발명의 제3 실시예에 따른 봉지부(FSPM)는 밀봉 부재(130), 보강 기판(340) 및 메탈 플레이트(345)로 구성될 수 있다.
예를 들면, 밀봉 부재(130)는 기판(101)에 마주하는 제1 점착층(131), 보강 기판(340)에 마주하는 제2 점착층(133) 및 제1 점착층(131)과 제2 점착층(133) 사이에 배치되는 장벽층(132)을 포함할 수 있다.
예를 들면, 보강 기판(340)은 유리 및 PET 등의 플라스틱 고분자 중 어느 하나의 재료로 이루어질 수 있다.
보강 기판(340) 위에 제3 점착층(341)이 배치되고, 제3 점착층(341) 위에 메탈 플레이트(345)가 배치될 수 있다. 이에, 전술한 제1, 제2 실시예에 비해 더 두꺼운 두께의 봉지 구조를 가질 수 있어 보다 더 강성을 증가시킬 수 있으며, 금속 재질의 메탈 플레이트(345)가 추가됨에 따라 보다 더 방열 효과를 확보할 수 있다.
제3 점착층(341)은 점착성을 갖는 고분자 재료로 이루어질 수 있다. 일 예로, 제3 점착층(341)은 카르복실기가 포함되지 않은 올레핀 계열, 에폭시 계열, 아크릴레이트 계열, 아민계, 페놀계 및 산무수물계 중 어느 하나의 고분자 재료로 구성될 수 있으나, 이에 제한되지 않는다.
제3 점착층(341)은 점착성의 고분자 재료와 금속 재료의 파티클을 포함한 혼합물로 이루어질 수도 있다.
또한, 제3 점착층(341)은 흡습성 무기 필러를 포함하지 않고, 점착성의 고분자 재료와 금속 재료의 파티클만을 포함할 수 있다.
예를 들면, 메탈 플레이트(345)는 Al, Cu, Sn, Ag, Fe, Zn 등의 금속 재료를 포함하여 이루어질 수 있다.
예를 들면, 밀봉 부재(130)와 제3 점착층(341) 및 메탈 플레이트(345)는 평탄화층(105)의 일부 및 뱅크(106)의 일부를 덮도록 비표시 영역(NA)으로 연장될 수 있다.
예를 들면, 밀봉 부재(130)와 제3 점착층(341) 및 메탈 플레이트(345)의 끝단은 제2 오픈 홀(OH2) 내에 위치할 수 있으며, 제1 점착층(131)이 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접할 수 있다. 또한, 전술한 바와 같이 제1 점착층(131)이 제2 오픈 홀(OH2)의 일부에만 위치하며, 나머지 일부는 노출될 수 있다.
봉지부(FSPM)의 측면에는 도전 페이스트(360)가 배치되어 장벽층(132)과 측면 접촉하고, (나머지 일부가) 노출된 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접촉할 수 있다.
예를 들면, 도전 페이스트(360)를 통해 장벽층(132)과 저전위 전원 라인 접촉부(165)가 접속하며, 이에 저전위 전원 라인 접촉부(165), 도전 페이스트(360), 장벽층(132), 캐소드(153)는 저전위 전원 라인(161)을 통해 저전위 전원을 공유할 수 있다.
예를 들면, 도전 페이스트(360)는 은 페이스트를 포함할 수 있다.
예를 들면, 도전 페이스트(360)는 최소 100μm의 폭을 가질 수 있다.
도 9에서 도전 페이스트(360)가 제3 점착층(341)의 측면 일부까지 배치된 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
한편, 본 발명의 봉지 구조는 점착층 및 봉지 기판으로 구성될 수도 있고, 이를 다음의 도 10을 참조하여 상세히 설명한다.
도 10은 본 발명의 제4 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 단면도이다.
도 10의 본 발명의 제4 실시예의 전계 발광 표시 장치(400)는, 전술한 도 6의 본 발명의 제1 실시예에 따른 전계 발광 표시 장치(100)에 비해 점착층(430) 및 봉지 기판(440)으로 봉지 구조를 구성하는 점만이 상이할 뿐, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.
도 10을 참조하면, 제4 실시예의 전계 발광 표시 장치(400)는 전술한 제1, 제2, 제3 실시예와 실질적으로 동일하게 표시부(DP) 상에 봉지부(FSPM)가 배치될 수 있다.
예를 들면, 본 발명의 제4 실시예에 따른 봉지부(FSPM)는 점착층(430) 및 봉지 기판(440)으로 구성될 수 있다.
예를 들면, 봉지 기판(440)은 알루미늄 포일(Al Foil)의 박막의 금속층으로 구성될 수 있으나, 이에 제한되지 않는다.
점착층(430)는 광학용 투명접착필름(Optically Transparent Adhesive Film; OCA)이나 감압 접착제(Pressure sensitive adhesive; PSA) 등으로 구성될 수 있다.
예를 들면, 점착층(430) 및 봉지 기판(440)은 평탄화층(105)의 일부 및 뱅크(106)의 일부를 덮도록 비표시 영역(NA)으로 연장될 수 있다.
예를 들면, 점착층(430) 및 봉지 기판(440)의 끝단은 제2 오픈 홀(OH2) 내에 위치할 수 있고, 제1 점착층(131)이 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접할 수 있다. 또한, 전술한 바와 같이 제1 점착층(131)이 제2 오픈 홀(OH2)의 일부에만 위치하며, 나머지 일부는 노출될 수 있다.
예를 들면, 봉지부(FSPM)의 측면에는 도전 페이스트(460)가 배치되어 봉지 기판(440)과 측면 접촉하고, (나머지 일부가) 노출된 제2 오픈 홀(OH2)을 통해 저전위 전원 라인 접촉부(165)에 접촉할 수 있다.
예를 들면, 도전 페이스트(460)를 통해 봉지 기판(440), 저전위 전원 라인 접촉부(165)가 접속하며, 이에 저전위 전원 라인 접촉부(165), 도전 페이스트(460), 봉지 기판(440) 및 캐소드(153)는 저전위 전원 라인(161)을 통해 저전위 전원을 공유할 수 있다.
예를 들면, 도전 페이스트(460)는 은 페이스트를 포함할 수 있다.
예를 들면, 도전 페이스트(460)는 최소 100μm의 폭을 가질 수 있다.
도 10에서는 도전 페이스트(460)가 봉지 기판(440)의 상면 일부를 덮도록 봉지 기판(440)의 상면으로 연장된 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
한편, 전술한 바와 같이 본 발명의 저전위 전원 라인 접촉부는 플렉서블 필름과 제1 쇼트 바 사이에 가로로 나란한 바 형태를 가질 수도 있으며, 이를 도 11을 참조하여 상세히 설명한다.
도 11 및 도 12는 본 발명의 제5 실시예에 따른 전계 발광 표시 장치를 개략적으로 보여주는 평면도이다.
도 11 및 도 12의 본 발명의 제5 실시예의 전계 발광 표시 장치(500)는, 전술한 도 3 내지 6의 본 발명의 제1 실시예의 전계 발광 표시 장치(100)에 비해 저전위 전원 라인 접촉부(565)의 형태만이 상이할 뿐, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.
도 11은 표시부(DP) 상부에 봉지부(FSPM)가 배치된 상태의 전계 발광 표시 장치(500)의 평면 구조를 보여주며, 도 12는 봉지부(FSPM)가 제거된 상태의 전계 발광 표시 장치(500)의 평면 구조를 보여주고 있다.
도 11 및 도 12를 참조하면, 본 발명의 제5 실시예에 따른 전계 발광 표시 장치(500)는, 표시부(DP)와 봉지부(FSPM) 및 플렉서블 필름(180)을 포함하여 구성될 수 있다.
봉지부는 밀봉 부재 및 보강 기판을 포함할 수 있다.
전술한 바와 같이, 본 발명은, 봉지부(FSPM) 측면에 도전 페이스트(560)를 적용하여, 봉지부(FSPM) 중의 금속 재질의 장벽층과 측면 접촉하도록 하는 한편, 플렉서블 필름(180) 또는 소스 패드들 사이에 저전위 전원 라인(161)에 연결된 저전위 전원 라인 접촉부(565)를 노출시켜 도전 페이스트(560)와 접촉시켜 통전할 수 있다. 도전 페이스트(560)를 이용하여 노출된 측면의 장벽층과 저전위 전원 라인(161) 사이를 접속시키며, 이때 저전위 전원 라인(161)은 데이터 드라이버 IC와 저전위 전원을 공유할 수 있다.
예를 들면, 표시부(DP)의 일측 끝단에서 소스 패드 및 구동 IC를 덮도록 플렉서블 필름(180)이 부착될 수 있으며, 링크 배선(171)을 통해서 전원 전압 및 데이터 전압 등을 표시 영역(AA)의 복수의 서브 화소 및 회로로 공급할 수 있다.
전술한 바와 같이, 링크 배선(171)이 고전위 전원 라인일 경우에는, 가로 방향으로 나란하게 배열된 제1 쇼트 바(172)에 접속되고, 표시 영역(AA)의 복수의 고전위 전원 라인(173)을 거쳐 제2 쇼트 바(174)에 접속될 수 있다. 고전위 전원 라인(173)은 세로 방향으로 나란하게 배열될 수 있다.
제1 쇼트 바(172)는 표시 영역(AA) 상단에 위치하고, 제2 쇼트 바(174)는 표시 영역(AA) 하단에 위치할 수 있으나, 이에 제한되지 않는다.
플렉서블 필름(180) 사이의 링크 배선(171)의 외측에는 본 발명의 저전위 전원 라인(161)이 배치될 수 있다.
저전위 전원 라인(161) 위에는 저전위 전원 라인 접촉부(565)가 배치되며, 저전위 전원 라인 접촉부(565)는 저전위 전원 라인(161)과 접촉(접속)할 수 있다.
예를 들면, 저전위 전원 라인 접촉부(565)는 플렉서블 필름(180)과 제1 쇼트 바(172) 사이에 가로로 나란한 바 형태를 가질 수도 있으며, 좌우 최외곽의 플렉서블 필름(180)의 외측에 고전위 전원 라인이 배치될 경우에는 저전위 전원 라인 접촉부(565)가 외측의 고전위 전원 라인과 중첩되지 않도록 배치될 수도 있다. 이는, 저전위 전원 라인 접촉부(565)가 외측의 고전위 전원 라인과 중첩할 경우 단락 불량이 발생할 수도 있기 때문이다. 또한, 예를 들면, 저전위 전원 라인 접촉부(565)는 고전위 전원 라인이 배치되는 표시부(DP)의 좌상단 및 우상단을 제외한 링 형태를 가질 수도 있다. 링 형태의 저전위 전원 라인 접촉부(565)는 봉지부(FSPM)의 테두리와 접촉될 수도 있다.
저전위 전원 라인 접촉부(565) 일부는 평탄화층 및/또는 뱅크가 제거되어 상면이 노출되며, 노출된 저전위 전원 라인 접촉부(565)의 상면에 캐소드 및 도전 페이스트(560)가 배치되어 저전위 전원 라인 접촉부(565)와 접촉(접속)할 수 있다.
본 발명의 제5 실시예와 같이 저전위 전원 라인 접촉부(565)가 플렉서블 필름(180)과 제1 쇼트 바(172) 사이에 가로로 나란한 바 형태를 가지거나, 고전위 전원 라인이 배치되는 표시부(DP)의 좌상단 및 우상단을 제외한 링 형태를 가질 경우는 보다 효과적으로 접지될 수 있다.
본 발명의 실시예들에 따른 전계 발광 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 실시예에 따른 전계 발광 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 표시부, 상기 표시부 상부에 배치되는 봉지부, 상기 표시부의 일측에 부착되는 플렉서블 필름, 상기 플렉서블 필름으로부터 저전위 전원을 공급받는 저전위 전원 라인 및 상기 플렉서블 필름 사이의 상기 봉지부의 측면에 도포되며, 일측이 상기 저전위 전원 라인과 접속하는 도전 페이스트를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 상기 봉지부는, 상기 표시부 상부에 배치되는 밀봉 부재 및 상기 밀봉 부재 위에 배치되는 보강 기판을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 밀봉 부재는, 제1 점착층, 제2 점착층 및 상기 제1 점착층 및 상기 제2 점착층 사이에서, 금속 재료로 이루어진 장벽층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 보강 기판은 유리나 플라스틱 고분자 중 어느 하나의 재료로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전 페이스트는, 상기 보강 기판의 상면으로 연장되어 상기 보강 기판의 상면 일부를 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 플렉서블 필름으로부터 전원 전압이나 데이터 전압을 공급받는 링크 배선, 상기 링크 배선에 접속되며, 상기 표시부에 일 방향으로 배열되는 제1 쇼트 바, 상기 제1 쇼트 바에 접속되며, 상기 표시 영역에서 다른 일 방향으로 배열되는 복수의 고전위 전원 라인 및 상기 고전위 전원 라인에 접속되며, 상기 표시부의 일 방향으로 배열되는 제2 쇼트 바를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 저전위 전원 라인은, 이웃하는 상기 플렉서블 필름에 연결되는 상기 링크 배선 사이에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 저전위 전원 라인 위에 배치되어 상기 저전위 전원 라인과 접속하는 저전위 전원 라인 접촉부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 봉지부의 외측으로 연장, 배치되어 상기 저전위 전원 라인 접촉부의 일부를 덮는 평탄화층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 평탄화층은, 일부 영역이 제거되어 상기 저전위 전원 라인 접촉부의 상면 일부를 노출시키는 제1 오픈 홀을 구비할 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 봉지부의 외측으로 연장, 배치되어 상기 평탄화층을 완전히 덮는 뱅크를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 뱅크는, 상기 저전위 전원 라인 접촉부의 중앙부를 제외한 가장자리 일부를 덮도록 배치되어 상기 저전위 전원 라인 접촉부의 중앙부를 노출시키는 제2 오픈 홀을 구비할 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 비표시 영역으로 연장되며, 상기 제2 오픈 홀을 통해서 상기 저전위 전원 라인 접촉부의 일부와 접하는 캐소드를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 봉지부는, 끝단이 상기 제2 오픈 홀 내에 위치하여 상기 제2 오픈 홀을 통해 상기 저전위 전원 라인 접촉부에 접하며, 상기 봉지부의 끝단은 상기 제2 오픈 홀의 일부에만 위치하며, 상기 제2 오픈 홀의 나머지 일부는 노출될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전 페이스트는 상기 나머지 일부가 노출된 상기 제2 오픈 홀을 통해 상기 저전위 전원 라인 접촉부에 접촉할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전 페이스트는 은 페이스트를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 봉지부는, 상기 표시부 상부에 배치되는 밀봉 부재 및 상기 밀봉 부재 위에 배치되며, 금속 재료로 이루어진 메탈 플레이트를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전 페이스트는 상기 메탈 플레이트의 측면 일부까지 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 보강 기판의 상부에 점착층을 개재하여 배치된 메탈 플레이트를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 봉지부는, 상기 표시부 상부에 배치된 점착층 및 상기 점착층 위에 배치되는 봉지 기판을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 도전 페이스트는, 상기 봉지 기판의 상면으로 연장되어 상기 봉지 기판의 상면 일부를 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 저전위 전원 라인 접촉부는 상기 플렉서블 필름 사이에서 역 삼각형 형태를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 저전위 전원 라인 접촉부는, 상기 플렉서블 필름과 상기 표시 영역 사이에서 일 방향으로 나란한 바 형태를 가지며, 좌우 최외곽의 상기 플렉서블 필름의 외측에 배치된 고전위 전원 라인과 중첩되지 않을 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 저전위 전원 라인 접촉부는, 고전위 전원 라인이 배치되는 상기 표시부의 좌상단 및 우상단을 제외한 링(ring) 형태를 가지며, 상기 봉지부의 테두리와 접촉할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400, 500: 전계 발광 표시 장치
101: 기판
102: 버퍼층
102a: 제1 버퍼층
102b: 제2 버퍼층
103: 게이트 절연층
104: 층간 절연층
105: 평탄화층
105a: 제1 평탄화층
105b: 제2 평탄화층
106: 뱅크
107: 캡핑층
120: 구동 소자
125: 화소부
130: 밀봉 부재
131: 제1 점착층
132: 장벽층
133: 제2 점착층
140, 340: 보강 기판
150: 유기 발광 소자
151: 애노드
152: 유기층
153: 캐소드
160, 260, 360, 460, 560: 도전 페이스트
161: 저전위 전원 라인
165, 565: 저전위 전원 라인 접촉부
171: 링크 배선
172: 제1 쇼트 바
173: 고전위 전원 라인
174: 제2 쇼트 바
180: 플렉서블 필름
245, 345: 메탈 플레이트
341: 제3 점착층
430: 점착층
440: 봉지 기판
AA: 표시 영역
DP: 표시부
FSPM: 봉지부
NA: 비표시 영역
OH1, OH2: 오픈 홀

Claims (24)

  1. 표시 영역 및 비표시 영역을 포함하는 표시부;
    상기 표시부 상부에 배치되는 봉지부;
    상기 표시부의 일측에 부착되는 플렉서블 필름;
    상기 플렉서블 필름으로부터 저전위 전원을 공급받는 저전위 전원 라인; 및
    상기 플렉서블 필름 사이의 상기 봉지부의 측면에 도포되며, 일측이 상기 저전위 전원 라인과 접속하는 도전 페이스트를 포함하는, 전계 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 봉지부는, 상기 표시부 상부에 배치되는 밀봉 부재 및 상기 밀봉 부재 위에 배치되는 보강 기판을 포함하는, 전계 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 밀봉 부재는,
    제1 점착층;
    제2 점착층; 및
    상기 제1 점착층 및 상기 제2 점착층 사이에서, 금속 재료로 이루어진 장벽층을 포함하는, 전계 발광 표시 장치.
  4. 제 2 항에 있어서,
    상기 보강 기판은 유리나 플라스틱 고분자 중 어느 하나의 재료로 구성된, 전계 발광 표시 장치.
  5. 제 2 항에 있어서,
    상기 도전 페이스트는, 상기 보강 기판의 상면으로 연장되어 상기 보강 기판의 상면 일부를 덮는, 전계 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 플렉서블 필름으로부터 전원 전압이나 데이터 전압을 공급받는 링크 배선;
    상기 링크 배선에 접속되며, 상기 표시부에 일 방향으로 배열되는 제1 쇼트 바;
    상기 제1 쇼트 바에 접속되며, 상기 표시 영역에서 다른 일 방향으로 배열되는 복수의 고전위 전원 라인; 및
    상기 고전위 전원 라인에 접속되며, 상기 표시부의 일 방향으로 배열되는 제2 쇼트 바를 더 포함하는, 전계 발광 표시 장치.
  7. 제 6 항에 있어서,
    상기 저전위 전원 라인은, 이웃하는 상기 플렉서블 필름에 연결되는 상기 링크 배선 사이에 배치되는, 전계 발광 표시 장치.
  8. 제 1 항에 있어서,
    상기 저전위 전원 라인 위에 배치되어 상기 저전위 전원 라인과 접속하는 저전위 전원 라인 접촉부를 더 포함하는, 전계 발광 표시 장치.
  9. 제 8 항에 있어서,
    상기 봉지부의 외측으로 연장, 배치되어 상기 저전위 전원 라인 접촉부의 일부를 덮는 평탄화층을 더 포함하는, 전계 발광 표시 장치.
  10. 제 9 항에 있어서,
    상기 평탄화층은, 일부 영역이 제거되어 상기 저전위 전원 라인 접촉부의 상면 일부를 노출시키는 제1 오픈 홀을 구비하는, 전계 발광 표시 장치.
  11. 제 10 항에 있어서,
    상기 봉지부의 외측으로 연장, 배치되어 상기 평탄화층을 완전히 덮는 뱅크를 더 포함하는, 전계 발광 표시 장치.
  12. 제 11 항에 있어서,
    상기 뱅크는, 상기 저전위 전원 라인 접촉부의 중앙부를 제외한 가장자리 일부를 덮도록 배치되어 상기 저전위 전원 라인 접촉부의 중앙부를 노출시키는 제2 오픈 홀을 구비하는, 전계 발광 표시 장치.
  13. 제 12 항에 있어서,
    상기 비표시 영역으로 연장되며, 상기 제2 오픈 홀을 통해서 상기 저전위 전원 라인 접촉부의 일부와 접하는 캐소드를 더 포함하는, 전계 발광 표시 장치.
  14. 제 12 항에 있어서,
    상기 봉지부는, 끝단이 상기 제2 오픈 홀 내에 위치하여 상기 제2 오픈 홀을 통해 상기 저전위 전원 라인 접촉부에 접하며,
    상기 봉지부의 끝단은 상기 제2 오픈 홀의 일부에만 위치하며, 상기 제2 오픈 홀의 나머지 일부는 노출되는, 전계 발광 표시 장치.
  15. 제 14 항에 있어서,
    상기 도전 페이스트는 상기 나머지 일부가 노출된 상기 제2 오픈 홀을 통해 상기 저전위 전원 라인 접촉부에 접촉하는, 전계 발광 표시 장치.
  16. 제 1 항에 있어서,
    상기 도전 페이스트는 은 페이스트를 포함하는, 전계 발광 표시 장치.
  17. 제 1 항에 있어서,
    상기 봉지부는, 상기 표시부 상부에 배치되는 밀봉 부재 및 상기 밀봉 부재 위에 배치되며, 금속 재료로 이루어진 메탈 플레이트를 포함하는, 전계 발광 표시 장치.
  18. 제 17 항에 있어서,
    상기 도전 페이스트는 상기 메탈 플레이트의 측면 일부까지 배치된, 전계 발광 표시 장치.
  19. 제 2 항에 있어서,
    상기 보강 기판의 상부에 점착층을 개재하여 배치된 메탈 플레이트를 더 포함하는, 전계 발광 표시 장치.
  20. 제 1 항에 있어서,
    상기 봉지부는, 상기 표시부 상부에 배치된 점착층 및 상기 점착층 위에 배치되는 봉지 기판을 포함하는, 전계 발광 표시 장치.
  21. 제 20 항에 있어서,
    상기 도전 페이스트는, 상기 봉지 기판의 상면으로 연장되어 상기 봉지 기판의 상면 일부를 덮는, 전계 발광 표시 장치.
  22. 제 8 항에 있어서,
    상기 저전위 전원 라인 접촉부는 상기 플렉서블 필름 사이에서 역 삼각형 형태를 가지는, 전계 발광 표시 장치.
  23. 제 8 항에 있어서,
    상기 저전위 전원 라인 접촉부는,
    상기 플렉서블 필름과 상기 표시 영역 사이에서 일 방향으로 나란한 바 형태를 가지며, 좌우 최외곽의 상기 플렉서블 필름의 외측에 배치된 고전위 전원 라인과 중첩되지 않는, 전계 발광 표시 장치.
  24. 제 8 항에 있어서,
    상기 저전위 전원 라인 접촉부는,
    고전위 전원 라인이 배치되는 상기 표시부의 좌상단 및 우상단을 제외한 링(ring) 형태를 가지며, 상기 봉지부의 테두리와 접촉하는, 전계 발광 표시 장치.
KR1020220152891A 2022-11-15 2022-11-15 전계 발광 표시 장치 KR20240071138A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220152891A KR20240071138A (ko) 2022-11-15 2022-11-15 전계 발광 표시 장치
US18/224,880 US20240164185A1 (en) 2022-11-15 2023-07-21 Electroluminescent display device
CN202311146072.2A CN118055651A (zh) 2022-11-15 2023-09-06 电致发光显示装置
DE102023125219.4A DE102023125219A1 (de) 2022-11-15 2023-09-18 Elektrolumineszente Anzeigevorrichtung
GBGB2316843.8A GB202316843D0 (en) 2022-11-15 2023-11-03 Electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220152891A KR20240071138A (ko) 2022-11-15 2022-11-15 전계 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20240071138A true KR20240071138A (ko) 2024-05-22

Family

ID=91023714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220152891A KR20240071138A (ko) 2022-11-15 2022-11-15 전계 발광 표시 장치

Country Status (5)

Country Link
US (1) US20240164185A1 (ko)
KR (1) KR20240071138A (ko)
CN (1) CN118055651A (ko)
DE (1) DE102023125219A1 (ko)
GB (1) GB202316843D0 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152891A (ko) 2021-05-10 2022-11-17 이성혁 육전 비빔냉면 제조방법

Also Published As

Publication number Publication date
CN118055651A (zh) 2024-05-17
US20240164185A1 (en) 2024-05-16
DE102023125219A1 (de) 2024-05-16
GB202316843D0 (en) 2023-12-20

Similar Documents

Publication Publication Date Title
KR20180036882A (ko) 표시모듈
KR20180030326A (ko) 표시장치
KR20210086142A (ko) 터치 디스플레이 장치
KR20240037224A (ko) 유기발광 표시장치
KR20190052327A (ko) 표시장치
KR20190045897A (ko) 표시모듈
KR102650513B1 (ko) 유기발광 표시장치
KR102598739B1 (ko) 플렉서블 표시장치
KR20190004008A (ko) 표시장치
KR20240071138A (ko) 전계 발광 표시 장치
US20240130208A1 (en) Electroluminescent display device
US20240212554A1 (en) Display device
KR20190010327A (ko) 투명 표시 장치
US11818919B2 (en) Display device
US11836325B2 (en) Display device
TW202418535A (zh) 電致發光顯示裝置
KR20240009121A (ko) 전계 발광 표시 장치
KR102610485B1 (ko) 전계발광 표시장치
US20240206305A1 (en) Display device
KR102596934B1 (ko) 유기발광 표시장치
KR20240037636A (ko) 전계 발광 표시 장치
KR102632250B1 (ko) 유기발광 표시장치
KR20240070048A (ko) 발광 표시 장치
KR20240076029A (ko) 표시 장치
KR20240040311A (ko) 전계 발광 표시 장치