KR20240059731A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240059731A
KR20240059731A KR1020220139298A KR20220139298A KR20240059731A KR 20240059731 A KR20240059731 A KR 20240059731A KR 1020220139298 A KR1020220139298 A KR 1020220139298A KR 20220139298 A KR20220139298 A KR 20220139298A KR 20240059731 A KR20240059731 A KR 20240059731A
Authority
KR
South Korea
Prior art keywords
layer
disposed
light emitting
electrode
metal layer
Prior art date
Application number
KR1020220139298A
Other languages
English (en)
Inventor
성우용
송승용
이정석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220139298A priority Critical patent/KR20240059731A/ko
Priority to US18/225,895 priority patent/US20240145654A1/en
Priority to CN202311363314.3A priority patent/CN117939917A/zh
Publication of KR20240059731A publication Critical patent/KR20240059731A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 기판 상에 서로 이격되어 배치된 제1 화소 전극과 제2 화소 전극, 상기 기판 상에 배치되며 일부분이 상기 제1 화소 전극 및 상기 제2 화소 전극 상에 배치된 무기 절연층, 상기 무기 절연층 상에 배치되고 상기 제1 화소 전극과 중첩하는 제1 개구부, 및 상기 제2 화소 전극과 중첩하는 제2 개구부를 포함하는 금속층 구조물, 상기 제1 화소 전극 상에 배치된 제1 발광층, 및 상기 제2 화소 전극 상에 배치된 제2 발광층, 및 상기 제1 발광층 상에 배치된 제1 공통 전극, 및 상기 제2 발광층 상에 배치된 제2 공통 전극을 포함하고, 상기 금속층 구조물은 복수의 제1 금속층들, 및 상기 제1 금속층들 사이에 배치되어 상기 제1 금속층과 교번하여 배치된 복수의 제2 금속층을 포함하되, 최상층 및 최하층에는 상기 제1 금속층이 배치되고, 상기 제1 금속층은 상기 제1 개구부 및 상기 제2 개구부의 측벽에서 상기 제2 금속층보다 돌출된 금속 팁을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD FOR FABRICATION THEREOF}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 전자 기기(Liquid Crystal Display Device), 전계 방출 전자 기기(Field Emission Display Device), 유기 발광 전자 기기(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
본 발명이 해결하고자 하는 과제는 마스크 공정 없이 각 발광 영역마다 분리된 발광 소자들을 형성할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 서로 이격되어 배치된 제1 화소 전극과 제2 화소 전극, 상기 기판 상에 배치되며 일부분이 상기 제1 화소 전극 및 상기 제2 화소 전극 상에 배치된 무기 절연층, 상기 무기 절연층 상에 배치되고 상기 제1 화소 전극과 중첩하는 제1 개구부, 및 상기 제2 화소 전극과 중첩하는 제2 개구부를 포함하는 금속층 구조물, 상기 제1 화소 전극 상에 배치된 제1 발광층, 및 상기 제2 화소 전극 상에 배치된 제2 발광층, 및 상기 제1 발광층 상에 배치된 제1 공통 전극, 및 상기 제2 발광층 상에 배치된 제2 공통 전극을 포함하고, 상기 금속층 구조물은 복수의 제1 금속층들, 및 상기 제1 금속층들 사이에 배치되어 상기 제1 금속층과 교번하여 배치된 복수의 제2 금속층을 포함하되, 최상층 및 최하층에는 상기 제1 금속층이 배치되고, 상기 제1 금속층은 상기 제1 개구부 및 상기 제2 개구부의 측벽에서 상기 제2 금속층보다 돌출된 금속 팁을 포함한다.
상기 제1 금속층은 티타늄(Ti)을 포함하고, 상기 제2 금속층은 알루미늄(Al)을 포함할 수 있다.
상기 제1 공통 전극 및 상기 제2 공통 전극은 각각 상기 금속층 구조물의 최하층의 상기 제1 금속층 상에 배치된 상기 제2 금속층의 측면에 각각 접촉할 수 있다.
상기 제1 발광층 및 상기 제2 발광층은 각각 상기 금속층 구조물의 최하층의 상기 제1 금속층 상에 배치된 상기 제2 금속층의 측면에 각각 접촉하고, 상기 제1 공통 전극 및 상기 제2 공통 전극과 상기 제2 금속층의 측면이 접촉하는 면적은 상기 제1 발광층 및 상기 제2 발광층과 상기 제2 금속층이 접촉하는 면적보다 클 수 있다.
상기 무기 절연층은 상기 제1 화소 전극 및 상기 제2 화소 전극의 상면과 각각 접촉하지 않고, 상기 제1 발광층은 일부분이 상기 제1 화소 전극과 상기 무기 절연층 사이에 배치되고, 상기 제2 발광층은 일부분이 상기 제2 화소 전극과 상기 무기 절연층 사이에 배치될 수 있다.
상기 금속층 구조물의 상기 복수의 제1 금속층들 중 최상층 및 최하층 사이에 배치된 제1 금속층의 상기 금속 팁 상에 배치되고 상기 제1 발광층 또는 상기 제2 발광층과 동일한 재료를 포함하는 잔여 유기 패턴, 및 상기 잔여 유기 패턴 상에 배치되고 상기 제1 공통 전극 또는 상기 제2 공통 전극과 동일한 재료를 포함하는 잔여 전극 패턴을 더 포함할 수 있다.
상기 금속층 구조물의 상기 제1 금속층들 중 최상층의 제1 금속층 상에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 제1 유기 패턴, 상기 제1 유기 패턴 상에 배치되고 상기 제1 공통 전극과 동일한 재료를 포함하는 제1 전극 패턴, 상기 제1 전극 패턴 상에 배치되고 상기 제2 발광층과 동일한 재료를 포함하는 제2 유기 패턴, 및 상기 제2 유기 패턴 상에 배치되고 상기 제2 공통 전극과 동일한 재료를 포함하는 제2 전극 패턴을 더 포함할 수 있다.
상기 제1 개구부의 측벽 상에 배치되고 상기 제1 공통 전극과 상기 제1 전극 패턴 상에 배치된 제1 캡핑층, 및 상기 제2 개구부의 측벽 상에 배치되고 상기 제2 공통 전극과 상기 제2 전극 패턴 상에 배치된 제2 캡핑층을 더 포함하고, 상기 제2 유기 패턴은 상기 제1 캡핑층 상에 직접 배치될 수 있다.
상기 제1 개구부와 인접하여 배치된 상기 제2 유기 패턴 및 상기 제2 전극 패턴의 폭은 상기 제2 개구부와 인접하여 배치된 상기 제2 유기 패턴 및 상기 제2 전극 패턴의 폭보다 작을 수 있다.
상기 기판 상에 상기 제2 화소 전극과 이격되어 배치된 제3 화소 전극, 상기 제3 화소 전극 상에 배치된 제3 발광층, 및 상기 제3 발광층 상에 배치된 제3 공통 전극을 더 포함하고, 상기 금속층 구조물은 상기 제3 화소 전극과 중첩하는 제3 개구부를 더 포함하며, 상기 제2 전극 패턴 상에 배치되고 상기 제3 발광층과 동일한 재료를 포함하는 제3 유기 패턴, 및 상기 제3 유기 패턴 상에 배치되고 상기 제3 공통 전극과 동일한 재료를 포함하는 제3 전극 패턴을 더 포함할 수 있다.
상기 금속층 구조물은 상기 제1 개구부 및 상기 제2 개구부 사이에 배치되고 상기 제1 금속층들 중 최상층의 상기 제1 금속층, 및 적어도 하나의 상기 제2 금속층을 관통하는 트렌치를 포함하고, 상기 트렌치의 측벽은 상기 제1 금속층이 상기 제2 금속층보다 돌출된 상기 금속 팁이 형성될 수 있다.
상기 금속층 구조물의 상기 트렌치 내에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 제4 유기 패턴, 상기 제4 유기 패턴 상에 배치되고 상기 제1 공통 전극과 동일한 재료를 포함하는 제4 전극 패턴, 상기 제4 전극 패턴 상에 배치되고 상기 제2 발광층과 동일한 재료를 포함하는 제5 유기 패턴, 및 상기 제5 유기 패턴 상에 배치되고 상기 제2 공통 전극과 동일한 재료를 포함하는 제5 전극 패턴을 더 포함할 수 있다.
상기 금속층 구조물, 및 상기 제1 공통 전극과 상기 제2 공통 전극 상에 배치된 제1 박막 봉지층, 상기 제1 박막 봉지층 상에 배치된 제2 박막 봉지층, 및 상기 제2 박막 봉지층 상에 배치된 제3 박막 봉지층을 포함할 수 있다.
상기 제3 박막 봉지층 상에 배치되고 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 복수의 개구홀을 포함하는 차광층, 상기 차광층 상에 배치되며 상기 제1 개구부와 중첩하는 제1 컬러 필터, 및 상기 제2 개구부와 중첩하는 제2 컬러 필터를 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 서로 이격된 제1 화소 전극과 제2 화소 전극, 상기 제1 화소 전극 및 상기 제2 화소 전극 상에 배치된 희생층, 상기 희생층 상에 배치된 무기 절연층, 및 상기 무기 절연층 상에서 서로 교번하여 배치된 복수의 제1 금속층과 제2 금속층을 형성하는 단계, 상기 제1 화소 전극 및 상기 제2 화소 전극과 비중첩하고 상기 제1 금속층과 상기 제2 금속층 중 적어도 일부를 관통하는 제1 홀을 형성하고, 상기 제1 화소 전극 상에 배치된 상기 희생층이 노출되도록 상기 복수의 제1 금속층들 및 상기 복수의 제2 금속층들을 관통하는 제2 홀을 형성하는 단계, 상기 희생층, 및 상기 제1 홀 및 상기 제2 홀의 측벽을 습식 식각하여 상기 희생층을 제거하고 상기 제1 금속층이 상기 제2 금속층의 측벽보다 돌출된 금속 팁을 형성하는 단계, 및 상기 제2 홀이 습식 식각되어 형성된 제1 개구부 내에서 상기 제1 화소 전극 상에 제1 발광층, 및 제1 공통 전극을 형성하고, 상기 제1 공통 전극 및 상기 제1 금속층과 상기 제2 금속층 상에 제1 캡핑층을 형성하는 단계를 포함한다.
상기 제1 발광층 및 상기 제1 공통 전극을 형성하는 단계는 상기 제1 발광층을 이루는 재료와 상기 제1 공통 전극을 이루는 재료를 증착하는 공정으로 수행되고, 상기 증착 공정은 상기 재료들이 상기 기판의 상면에 기울어진 방향으로 증착되도록 수행될 수 있다.
상기 제1 발광층을 형성하는 증착 공정에서 상기 재료들이 상기 기판의 상면에 45° 내지 50° 각도로 기울어져 증착되고, 상기 제1 공통 전극을 형성하는 증착 공정에서 상기 재료들이 상기 기판의 상면에 30° 이하의 각도로 기울어져 증착될 수 있다.
상기 제1 발광층, 및 상기 제1 공통 전극을 형성하는 단계에서, 상기 제1 개구부 내에서 상기 제1 금속층의 상기 금속 팁 상에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 잔여 유기 패턴, 및 상기 잔여 유기 패턴 상에 배치되고 상기 제1 공통 전극과 동일한 재료를 포함하는 잔여 전극 패턴이 형성될 수 있다.
상기 제1 발광층, 및 상기 제1 공통 전극을 형성하는 단계에서, 상기 제1 금속층 및 상기 제2 금속층들 상에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 제1 유기 패턴, 및 상기 제1 공통 전극과 동일한 재료를 포함하는 제1 전극 패턴이 형성되고, 상기 제1 캡핑층은 상기 제1 전극 패턴 상에도 배치될 수 있다.
상기 제1 캡핑층을 형성하는 단계 이후에, 상기 제2 화소 전극과 중첩하고 상기 제1 유기 패턴, 상기 제1 전극 패턴, 및 상기 제1 캡핑층과 복수의 상기 제1 금속층들 및 상기 제2 금속층들을 관통하는 제2 개구부를 형성하는 단계; 및 상기 제2 개구부 내에서 상기 제2 화소 전극 상에 제2 발광층, 및 제2 공통 전극을 형성하고, 상기 제2 공통 전극 및 상기 제1 금속층과 상기 제2 금속층 상에 제2 캡핑층을 형성하는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자들이 서로 교번하여 적층된 금속층들을 포함하는 금속층 구조물의 개구부들에 배치될 수 있다. 금속층 구조물을 어느 한 금속층이 돌출된 금속 팁을 포함할 수 있고, 발광 소자들의 형성 공정을 마스크 없이 증착 공정으로 수행하더라도 각 개부구마다 서로 연결되지 않은 발광 소자들을 형성할 수 있다. 표시 장치는 마스크를 이용하지 않은 제조 공정을 통해 불필요한 구성들이 생략되고, 비표시 영역의 불필요한 영역을 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 전자 기기의 개략적인 사시도이다.
도 2는 일 실시예에 따른 전자 기기에 포함된 표시 장치를 보여주는 사시도이다.
도 3은 도 2의 표시 장치를 측면에서 바라본 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 표시층을 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시 장치의 일부분을 보여주는 단면도이다.
도 6은 도 5의 제1 발광 영역을 보여주는 확대도이다.
도 7은 도 6의 금속 팁이 형성된 부분의 확대도이다.
도 8은 도 5의 제2 발광 영역과 제3 발광 영역 사이를 보여주는 확대도이다.
도 9 내지 도 32는 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 보여주는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 전자 기기(1)는 동영상이나 정지영상을 표시한다. 전자 기기(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 전자 기기(1)에 포함될 수 있다.
전자 기기(1)는 표시 화면을 제공하는 표시 장치(도 2의 '10')을 포함할 수 있다. 표시 장치의 예로는 무기 발광 다이오드 표시 장치, 유기발광 표시 장치, 양자점 발광 표시 장치, 플라즈마 표시 장치, 전계방출 표시 장치 등을 들 수 있다. 이하에서는 표시 장치 의 일 예로서, 유기 발광 다이오드 표시 장치가 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 장치에도 적용될 수 있다.
전자 기기(1)의 형상은 다양하게 변형될 수 있다. 예를 들어, 전자 기기(1)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 전자 기기(1)의 표시 영역(DA)의 형상 또한 전자 기기(1)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 전자 기기(1)가 예시되어 있다.
전자 기기(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DA)은 대체로 전자 기기(1)의 중앙을 차지할 수 있다.
표시 영역(DA)은 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 제3 표시 영역(DA3)을 포함할 수 있다. 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)은 전자 기기(1)에 다양한 기능을 부가하기 위한 컴포넌트가 배치되는 영역으로, 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)은 컴포넌트 영역에 해당할 수 있다.
도 2는 일 실시예에 따른 전자 기기에 포함된 표시 장치를 보여주는 사시도이다.
도 2를 참조하면, 일 실시예에 따른 전자 기기(1)는 표시 장치(10)를 포함할 수 있다. 표시 장치(10)는 전자 기기(1)에서 표시하는 화면을 제공할 수 있다. 표시 장치(10)는 전자 기기(1)와 유사한 평면 형태를 가질 수 있다. 예를 들어, 표시 장치(10)는 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 직사각형과 유사한 형태를 가질 수 있다. 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변이 만나는 모서리는 곡률을 갖도록 둥글게 형성될 수 있으나, 이에 제한되지 않고 직각으로 형성될 수도 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형과 유사하게 형성될 수 있다.
표시 장치(10)는 표시 패널(100), 표시 구동부(200), 회로 보드(300), 및 터치 구동부(400)를 포함할 수 있다.
표시 패널(100)은 메인 영역(MA) 및 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 영상을 표시하는 화소들을 포함한 표시 영역(DA), 및 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 제1 표시 영역(DA1), 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)을 포함할 수 있다. 표시 영역(DA)은 복수의 발광 영역 또는 복수의 개구 영역으로부터 광을 방출할 수 있다. 예를 들어, 표시 패널(100)은 스위칭 소자들을 포함하는 화소 회로, 발광 영역 또는 개구 영역을 정의하는 화소 정의막, 및 자발광 소자(Self-Light Emitting Element)를 포함할 수 있다.
예를 들어, 자발광 소자는 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot LED), 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic LED), 및 마이크로 발광 다이오드(Micro LED) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽 영역일 수 있다. 비표시 영역(NDA)은 표시 패널(100)의 메인 영역(MA)의 가장자리 영역으로 정의될 수 있다. 비표시 영역(NDA)은 게이트 라인들에 게이트 신호들을 공급하는 게이트 구동부(미도시), 및 표시 구동부(200)와 표시 영역(DA)을 연결하는 팬 아웃 라인들(미도시)을 포함할 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일측으로부터 연장된 영역일 수 있다. 서브 영역(SBA)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 물질을 포함할 수 있다. 예를 들어, 서브 영역(SBA)이 벤딩되는 경우, 서브 영역(SBA)은 메인 영역(MA)과 두께 방향(제3 방향(DR3))으로 중첩될 수 있다. 서브 영역(SBA)은 표시 구동부(200), 및 회로 보드(300)와 접속되는 패드부를 포함할 수 있다. 다른 실시예에서, 서브 영역(SBA)은 생략될 수 있고, 표시 구동부(200) 및 패드부는 비표시 영역(NDA)에 배치될 수 있다.
표시 구동부(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 표시 구동부(200)는 데이터 라인들에 데이터 전압들을 공급할 수 있다. 표시 구동부(200)는 전원 라인에 전원 전압을 공급하며, 게이트 구동부에 게이트 제어 신호를 공급할 수 있다. 표시 구동부(200)는 집적 회로(Integrated Circuit, IC)로 형성되어 COG(Chip on Glass) 방식, COP(Chip on Plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 실장될 수 있다. 예를 들어, 표시 구동부(200)는 서브 영역(SBA)에 배치될 수 있고, 서브 영역(SBA)의 벤딩에 의해 메인 영역(MA)과 두께 방향으로 중첩될 수 있다. 다른 예를 들어, 표시 구동부(200)는 회로 보드(300) 상에 실장될 수 있다.
회로 보드(300)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 표시 패널(100)의 패드부 상에 부착될 수 있다. 회로 보드(300)의 리드 라인들은 표시 패널(100)의 패드부에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board), 인쇄 회로 보드(Printed Circuit Board), 또는 칩 온 필름(Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
터치 구동부(400)는 회로 보드(300) 상에 실장될 수 있다. 터치 구동부(400)는 표시 패널(100)의 터치 센싱부에 연결될 수 있다. 터치 구동부(400)는 터치 센싱부의 복수의 터치 전극에 터치 구동 신호를 공급하고, 복수의 터치 전극 사이의 정전 용량의 변화량을 센싱할 수 있다. 예를 들어, 터치 구동 신호는 소정의 주파수를 갖는 펄스 신호일 수 있다. 터치 구동부(400)는 복수의 터치 전극 사이의 정전 용량의 변화량을 기초로 입력 여부 및 입력 좌표를 산출할 수 있다. 터치 구동부(400)는 집적 회로(IC)로 형성될 수 있다.
도 3은 도 2의 표시 장치를 측면에서 바라본 단면도이다.
도 3을 참조하면, 표시 패널(100)은 표시층(DU), 및 컬러 필터층(CFL)을 포함할 수 있다. 표시층(DU)은 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 박막 봉지층(TFEL)을 포함할 수 있다.
기판(SUB)은 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지를 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에서 기판(SUB)은 유리 재질 또는 금속 재질을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 화소들의 화소 회로를 구성하는 복수의 박막 트랜지스터를 포함할 수 있다. 박막 트랜지스터층(TFTL)은 게이트 라인들, 데이터 라인들, 전원 라인들, 게이트 제어 라인들, 표시 구동부(200)와 데이터 라인들을 연결하는 팬 아웃 라인들, 및 표시 구동부(200)와 패드부를 연결하는 리드 라인들을 더 포함할 수 있다. 박막 트랜지스터들 각각은 반도체 영역, 소스 전극, 드레인 전극, 및 게이트 전극을 포함할 수 있다. 예를 들어, 게이트 구동부가 표시 패널(100)의 비표시 영역(NDA)의 일측에 형성되는 경우, 게이트 구동부는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA), 비표시 영역(NDA), 및 서브 영역(SBA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 게이트 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 게이트 제어 라인들 및 팬 아웃 라인들은 비표시 영역(NDA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 리드 라인들은 서브 영역(SBA)에 배치될 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 제2 전극, 및 발광층을 포함하여 광을 발광하는 복수의 발광 소자, 및 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광 소자층(EML)의 복수의 발광 소자는 표시 영역(DA)에 배치될 수 있다.
일 실시예에서, 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 발광층은 정공 수송층(Hole Transporting Layer), 유기 발광층(Organic Light Emitting Layer), 및 전자 수송층(Electron Transporting Layer)을 포함할 수 있다. 제1 전극이 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 전압을 수신하고, 제2 전극이 캐소드 전압을 수신하면, 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동될 수 있고, 유기 발광층에서 서로 결합하여 발광할 수 있다.
다른 실시예에서, 발광 소자는 양자점 발광층을 포함하는 양자점 발광 다이오드, 무기 반도체를 포함하는 무기 발광 다이오드, 또는 마이크로 발광 다이오드를 포함할 수 있다.
박막 봉지층(TFEL)은 발광 소자층(EML)의 상면과 측면을 덮을 수 있고, 발광 소자층(EML)을 보호할 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)을 봉지하기 위한 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
컬러 필터층(CFL)은 박막 봉지층(TFEL) 상에 배치될 수 있다. 컬러 필터층(CFL)은 복수의 발광 영역 각각에 대응되는 복수의 컬러 필터를 포함할 수 있다. 컬러 필터들 각각은 특정 파장의 광을 선택적으로 투과시키고, 다른 파장의 광을 차단하거나 흡수할 수 있다. 컬러 필터층(CFL)은 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 컬러 필터층(CFL)은 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
컬러 필터층(CFL)은 박막 봉지층(TFEL) 상에 직접 배치됨으로써, 표시 장치(10)는 컬러 필터층(CFL)을 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께는 상대적으로 작을 수 있다.
몇몇 실시예에서, 표시 장치(10)는 광학 장치(500)를 더 포함할 수 있다. 광학 장치(500)는 제2 표시 영역(DA2) 또는 제3 표시 영역(DA3)에 배치될 수 있다. 광학 장치(500)는 적외선, 자외선, 가시광선 대역의 광을 방출하거나, 수광할 수 있다. 예를 들어, 광학 장치(500)는 근접 센서, 조도 센서, 및 카메라 센서 또는 이미지 센서와 같이 표시 장치(10)에 입사되는 광을 감지하는 광학 센서일 수 있다.
도 4는 일 실시예에 따른 표시 장치의 표시층을 나타내는 평면도이다.
도 4를 참조하면, 표시층(DU)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 표시 패널(100)의 중앙에 배치될 수 있다. 표시 영역(DA)에는 복수의 화소(PX), 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 복수의 전원 라인(VL)이 배치될 수 있다. 복수의 화소(PX)들 각각은 광을 방출하는 최소 단위로 정의될 수 있다.
복수의 게이트 라인(GL)은 게이트 구동부(210)로부터 수신된 게이트 신호를 복수의 화소(PX)에 공급할 수 있다. 복수의 게이트 라인(GL)은 제1 방향(DR1)으로 연장될 수 있고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 서로 이격될 수 있다.
복수의 데이터 라인(DL)은 표시 구동부(200)로부터 수신된 데이터 전압을 복수의 화소(PX)에 공급할 수 있다. 복수의 데이터 라인(DL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
복수의 전원 라인(VL)은 표시 구동부(200)로부터 수신된 전원 전압을 복수의 화소(PX)에 공급할 수 있다. 여기에서, 전원 전압은 구동 전압, 초기화 전압, 기준 전압, 및 저전위 전압 중 적어도 하나일 수 있다. 복수의 전원 라인(VL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NDA)에는 게이트 구동부(210), 팬 아웃 라인들(FOL), 및 게이트 제어 라인들(GCL)들이 배치될 수 있다. 게이트 구동부(210)는 게이트 제어 신호를 기초로 복수의 게이트 신호를 생성할 수 있고, 복수의 게이트 신호를 설정된 순서에 따라 복수의 게이트 라인(GL)에 순차적으로 공급할 수 있다.
팬 아웃 라인들(FOL)은 표시 구동부(200)로부터 표시 영역(DA)까지 연장될 수 있다. 팬 아웃 라인들(FOL)은 표시 구동부(200)로부터 수신된 데이터 전압을 복수의 데이터 라인(DL)에 공급할 수 있다.
게이트 제어 라인(GCL)은 표시 구동부(200)로부터 게이트 구동부(210)까지 연장될 수 있다. 게이트 제어 라인(GCL)은 표시 구동부(200)로부터 수신된 게이트 제어 신호를 게이트 구동부(210)에 공급할 수 있다.
서브 영역(SBA)은 표시 구동부(200), 패드 영역(PA), 제1 및 제2 터치 패드 영역(TPA1, TPA2)을 포함할 수 있다.
표시 구동부(200)는 팬 아웃 라인들(FOL)에 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 표시 구동부(200)는 팬 아웃 라인들(FOL)을 통해 데이터 전압을 데이터 라인(DL)에 공급할 수 있다. 데이터 전압은 복수의 화소(PX)에 공급될 수 있고, 복수의 화소(PX)의 휘도를 제어할 수 있다. 표시 구동부(200)는 게이트 제어 라인(GCL)을 통해 게이트 제어 신호를 게이트 구동부(210)에 공급할 수 있다.
패드 영역(PA), 제1 터치 패드 영역(TPA1), 및 제2 터치 패드 영역(TPA2)은 서브 영역(SBA)의 가장자리에 배치될 수 있다. 패드 영역(PA), 제1 터치 패드 영역(TPA1), 및 제2 터치 패드 영역(TPA2)은 이방성 도전 필름 또는 SAP(Self Assembly Anisotropic Conductive Paste) 등과 같은 소재를 이용하여 회로 보드(300)에 전기적으로 연결될 수 있다.
패드 영역(PA)은 복수의 표시 패드부(DP)를 포함할 수 있다. 복수의 표시 패드부(DP)는 회로 보드(300)를 통해 그래픽 시스템에 접속될 수 있다. 복수의 표시 패드부(DP)는 회로 보드(300)와 접속되어 디지털 비디오 데이터를 수신할 수 있고, 디지털 비디오 데이터를 표시 구동부(200)에 공급할 수 있다.
도 5는 일 실시예에 따른 표시 장치의 일부분을 보여주는 단면도이다. 도 5는 표시 장치(10)의 일부 단면도로서, 표시층(DU)의 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 및 컬러 필터층(CFL)의 단면을 도시하고 있다.
도 5를 참조하면, 표시 장치(10)의 표시 패널(100)은 표시층(DU), 및 컬러 필터층(CFL)을 포함할 수 있다. 표시층(DU)은 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 박막 봉지층(TFEL)을 포함할 수 있다. 표시 패널(100)은 박막 봉지층(TFEL) 상에 배치된 차광층(BM)을 포함하고, 컬러 필터층(CFL)의 컬러 필터(CF1, CF2, CF3)들은 차광층(BM) 상에 배치될 수 있다.
기판(SUB)은 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지를 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 기판(SUB)은 글라스 재질 또는 금속 재질을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 제1 버퍼층(BF1), 하부 금속층(BML), 제2 버퍼층(BF2), 박막 트랜지스터(TFT), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 커패시터 전극(CPE), 제2 층간 절연층(ILD2), 제1 연결 전극(CNE1), 제1 보호층(PAS1), 제2 연결 전극(CNE2), 및 제2 보호층(PAS2)을 포함할 수 있다.
제1 버퍼층(BF1)은 기판(SUB) 상에 배치될 수 있다. 제1 버퍼층(BF1)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제1 버퍼층(BF1)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
하부 금속층(BML)은 제1 버퍼층(BF1) 상에 배치될 수 있다. 예를 들어, 하부 금속층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 버퍼층(BF2)은 제1 버퍼층(BF1) 및 하부 금속층(BML)을 덮을 수 있다. 제2 버퍼층(BF2)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제2 버퍼층(BF2)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
박막 트랜지스터(TFT)는 제2 버퍼층(BF2) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 박막 트랜지스터(TFT)는 반도체층(ACT), 소스 전극(SE), 드레인 전극(DE), 및 게이트 전극(GE)을 포함할 수 있다.
반도체층(ACT)은 제2 버퍼층(BF2) 상에 배치될 수 있다. 반도체층(ACT)은 하부 금속층(BML) 및 게이트 전극(GE)과 두께 방향으로 중첩될 수 있고, 게이트 절연층(GI)에 의해 게이트 전극(GE)과는 절연될 수 있다. 반도체층(ACT)의 일부는 반도체층(ACT)의 물질이 도체화되어 소스 전극(SE) 및 드레인 전극(DE)을 형성할 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고, 반도체층(ACT)과 중첩될 수 있다.
게이트 절연층(GI)은 반도체층(ACT) 상에 배치될 수 있다. 예를 들어, 게이트 절연층(GI)은 반도체층(ACT), 및 제2 버퍼층(BF2)을 덮을 수 있고, 반도체층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연층(GI)은 제1 연결 전극(CNE1)이 관통하는 컨택홀을 포함할 수 있다.
제1 층간 절연층(ILD1)은 게이트 전극(GE) 및 게이트 절연층(GI)을 덮을 수 있다. 제1 층간 절연층(ILD1)은 제1 연결 전극(CNE1)이 관통하는 컨택홀을 포함할 수 있다. 제1 층간 절연층(ILD1)의 컨택홀은 게이트 절연층(GI)의 컨택홀 및 제2 층간 절연층(ILD2)의 컨택홀과 연결될 수 있다.
커패시터 전극(CPE)은 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 커패시터 전극(CPE)은 두께 방향에서 게이트 전극(GE)과 중첩될 수 있다. 커패시터 전극(CPE) 및 게이트 전극(GE)은 정전 용량을 형성할 수 있다.
제2 층간 절연층(ILD2)은 커패시터 전극(CPE) 및 제1 층간 절연층(ILD1)을 덮을 수 있다. 제2 층간 절연층(ILD2)은 제1 연결 전극(CNE1)이 관통하는 컨택홀을 포함할 수 있다. 제2 층간 절연층(ILD2)의 컨택홀은 제1 층간 절연층(ILD1)의 컨택홀 및 게이트 절연층(GI)의 컨택홀과 연결될 수 있다.
제1 연결 전극(CNE1)은 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 박막 트랜지스터(TFT)의 드레인 전극(DE)과 제2 연결 전극(CNE2)을 전기적으로 연결할 수 있다. 제1 연결 전극(CNE1)은 제2 층간 절연층(ILD2), 제1 층간 절연층(ILD1), 및 게이트 절연층(GI)에 형성된 컨택홀에 삽입되어 박막 트랜지스터(TFT)의 드레인 전극(DE)에 컨택될 수 있다.
제1 보호층(PAS1)은 제1 연결 전극(CNE1) 및 제2 층간 절연층(ILD2)을 덮을 수 있다. 제1 보호층(PAS1)은 박막 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PAS1)은 제2 연결 전극(CNE2)이 관통하는 컨택홀을 포함할 수 있다.
제2 연결 전극(CNE2)은 제1 보호층(PAS1) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제1 연결 전극(CNE1) 및 발광 소자(ED)의 화소 전극(AE1, AE2, AE3)을 전기적으로 연결할 수 있다. 제2 연결 전극(CNE2)은 제1 보호층(PAS1)에 형성된 컨택홀에 삽입되어 제1 연결 전극(CNE1)에 컨택될 수 있다.
제2 보호층(PAS2)은 제2 연결 전극(CNE2) 및 제1 보호층(PAS1)을 덮을 수 있다. 제2 보호층(PAS2)은 발광 소자(ED)의 화소 전극(AE1, AE2, AE3)이 관통하는 컨택홀을 포함할 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 발광 소자(ED) 및 복수의 금속층 구조물(MTLS)들을 포함할 수 있다. 발광 소자(ED)는 화소 전극(AE1, AE2, AE3), 발광층(EL), 및 공통 전극(CE)을 포함할 수 있다.
도 6은 도 5의 제1 발광 영역을 보여주는 확대도이다. 도 7은 도 6의 금속 팁이 형성된 부분의 확대도이다. 도 8은 도 5의 제2 발광 영역과 제3 발광 영역 사이를 보여주는 확대도이다.
도 5에 더하여 도 6 내지 도 8을 참조하면, 표시 장치(10)는 표시 영역(DA)에 배치된 복수의 발광 영역(EA1, EA2, EA3)들을 포함할 수 있다. 발광 영역(EA1, EA2, EA3)은 서로 다른 색의 광을 방출하는 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(EA1, EA2, EA3)은 각각 적색, 녹색, 또는 청색의 광을 방출할 수 있고, 각 발광 영역(EA1, EA2, EA3)에서 방출하는 광의 색은 발광 소자층(EML)에 배치된 발광 소자(ED)의 종류에 따라 다를 수 있다. 예시적인 실시예에서, 제1 발광 영역(EA1)은 적색의 제1 광을 방출하고, 제2 발광 영역(EA2)은 녹색의 제2 광을 방출하며, 제3 발광 영역(EA3)은 청색의 제3 광을 방출할 수 있다. 다만, 이에 제한되지 않는다.
제1 내지 제3 발광 영역(EA1, EA2, EA3)은 각각 발광 소자층(EML)의 금속층 구조물(MTLS)에 형성된 복수의 개구부(OPE1, OPE2, OPE3)들에 의해 정의될 수 있다. 예를 들어, 제1 발광 영역(EA1)은 금속층 구조물(MTLS)의 제1 개구부(OPE1)에 의해 정의되고, 제2 발광 영역(EA2)은 금속층 구조물(MTLS)의 제2 개구부(OPE2)에 의해 정의되며, 제3 발광 영역(EA3)은 금속층 구조물(MTLS)의 제3 개구부(OPE3)에 의해 정의될 수 있다.
예시적인 실시예에서, 제1 내지 제3 발광 영역(EA1, EA2, EA3)의 면적, 또는 크기는 서로 동일할 수 있다. 예를 들어, 표시 장치(10)는 금속층 구조물(MTLS)들의 개구부(OPE1, OPE2, OPE3)가 서로 동일한 직경을 갖고, 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)이 서로 동일한 면적을 가질 수 있다. 다만, 이에 제한되지 않는다. 표시 장치(10)는 제1 내지 제3 발광 영역(EA1, EA2, EA3)의 면적, 또는 크기가 서로 다를 수 있다. 예를 들어, 제2 발광 영역(EA2)의 면적은 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)의 면적보다 크고, 제3 발광 영역(EA3)의 면적은 제1 발광 영역(EA1)의 면적보다 클 수 있다. 발광 영역(EA1, EA2, EA3)의 면적에 따라 해당 발광 영역(EA1, EA2, EA3)에서 방출되는 광의 세기가 달라질 수 있고, 발광 영역(EA1, EA2, EA3)의 면적을 조절하여 표시 장치(10), 또는 전자 기기(1)에서 표시되는 화면의 색감을 제어할 수 있다. 도 5의 실시예에서는 각 발광 영역(EA1, EA2, EA3)들의 면적이 서로 동일한 것이 예시되어 있으나, 이에 제한되지 않는다. 표시 장치(10), 및 전자 기기(1)에서 요구되는 화면의 색감에 따라 발광 영역(EA1, EA2, EA3)의 면적은 자유롭게 조절될 수 있다. 또한, 발광 영역(EA1, EA2, EA3)의 면적은 광 효율, 발광 소자(ED)의 수명 등과 관련이 있으며 외광에 의한 반사와 트레이드 오프(Trade-off) 관계에 있을 수 있다. 발광 영역(EA1, EA2, EA3)의 면적은 상기 사항들을 고려하여 그 면적이 조절될 수 있다.
표시 장치(10)는 서로 인접하여 배치된 하나의 제1 발광 영역(EA1), 하나의 제2 발광 영역(EA2), 및 하나의 제3 발광 영역(EA3)이 하나의 화소 그룹을 형성할 수 있다. 하나의 화소 그룹은 서로 다른 색의 광을 방출하는 발광 영역(EA1, EA2, EA3)들을 포함하여 백색 계조를 표현할 수 있다. 다만, 이에 제한되지 않으며, 하나의 화소 그룹을 구성하는 발광 영역(EA1, EA2, EA3)의 조합은 발광 영역(EA1, EA2, EA3)들의 배열, 및 이들이 방출하는 광의 색상 등에 따라 다양하게 변형될 수 있다.
표시 장치(10)는 서로 다른 발광 영역(EA1, EA2, EA3)에 배치된 복수의 발광 소자(ED1, ED2, ED3)들을 포함할 수 있다. 발광 소자(ED1, ED2, ED3)는 제1 발광 영역(EA1)에 배치된 제1 발광 소자(ED1), 제2 발광 영역(EA2)에 배치된 제2 발광 소자(ED2), 및 제3 발광 영역(EA3)에 배치된 제3 발광 소자(ED3)를 포함할 수 있다. 발광 소자(ED1, ED2, ED3)들 각각은 화소 전극(AE1, AE2, AE3), 발광층(EL1, EL2, EL3), 및 공통 전극(CE1, CE2, CE3)을 포함하고, 서로 다른 발광 영역(EA1, EA2, EA3)에 배치된 발광 소자(ED1, ED2, ED3)들은 발광층(EL1, EL2, EL3)의 재료에 따라 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 제1 발광 영역(EA1)에 배치된 제1 발광 소자(ED1)는 제1 색의 적색 광을 방출하고, 제2 발광 영역(EA2)에 배치된 제2 발광 소자(ED2)는 제2 색의 녹색 광을 방출하고, 제3 발광 영역(EA3)에 배치된 제3 발광 소자(ED3)는 제3 색의 청색 광을 방출할 수 있다. 하나의 화소를 구성하는 제1 내지 제3 발광 영역(EA1, EA2, EA3)들은 서로 다른 색의 광을 방출하는 발광 소자(ED1, ED2, ED3)들을 포함하여 백색 계조를 표현할 수 있다.
화소 전극(AE1, AE2, AE3)은 제2 보호층(PAS2) 상에 배치될 수 있다. 화소 전극(AE1, AE2, AE3)은 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3) 중 어느 하나와 중첩하도록 배치될 수 있다. 화소 전극(AE1, AE2, AE3)은 제1 및 제2 연결 전극(CNE1, CNE2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 전기적으로 연결될 수 있다.
표시 장치(10)는 복수의 발광 영역(EA1, EA2, EA3)에 각각 배치된 복수의 화소 전극(AE1, AE2, AE3)들을 포함할 수 있다. 화소 전극(AE1, AE2, AE3)은 제1 발광 영역(EA1)에 배치된 제1 화소 전극(AE1), 제2 발광 영역(EA2)에 배치된 제2 화소 전극(AE2), 및 제3 발광 영역(EA3)에 배치된 제3 화소 전극(AE3)을 포함할 수 있다. 제1 화소 전극(AE1), 제2 화소 전극(AE2), 및 제3 화소 전극(AE3)은 각각 제2 보호층(PAS2) 상에서 서로 이격되어 배치될 수 있다. 화소 전극(AE1, AE2, AE3)들 각각은 서로 다른 발광 영역(EA1, EA2, EA3)에 배치되어 서로 다른 색의 광을 방출하는 발광 소자(ED1, ED2, ED3)를 구성할 수 있다.
무기 절연층(ISL)은 제2 보호층(PAS2) 및 화소 전극(AE1, AE2, AE3)들 상에 배치될 수 있다. 무기 절연층(ISL)은 제2 보호층(PAS2) 상에 전면적으로 배치되되, 일부분이 화소 전극(AE1, AE2, AE3)과 중첩하면서 화소 전극(AE1, AE2, AE3)의 상면 일부를 노출할 수 있다. 무기 절연층(ISL)은 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3)와 중첩하는 부분에서 화소 전극(AE1, AE2, AE3)을 노출할 수 있고, 화소 전극(AE1, AE2, AE3) 상에 배치되는 발광층(EL1, EL2, EL3)은 화소 전극(AE1, AE2, AE3) 상에 직접 배치될 수 있다. 무기 절연층(ISL)은 무기물 절연 물질을 포함할 수 있다. 일 예로, 무기 절연층(ISL)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드를 포함할 수 있다.
일 실시예에 따르면, 무기 절연층(ISL)은 화소 전극(AE1, AE2, AE3) 상에 배치되되, 화소 전극(AE1, AE2, AE3)의 상면과는 이격될 수 있다. 무기 절연층(ISL)은 화소 전극(AE1, AE2, AE3)과 부분적으로 중첩하면서 직접 접촉하지 않을 수 있고, 무기 절연층(ISL)과 화소 전극(AE1, AE2, AE3) 사이에는 발광 소자(ED1, ED2, ED3)의 발광층(EL1, EL2, EL3) 일부가 배치될 수 있다. 표시 장치(10)의 제조 공정에서, 무기 절연층(ISL)을 형성하기 전에 화소 전극(AE1, AE2, AE3) 상에 희생층(도 9의 'SFL')이 배치될 수 있다. 무기 절연층(ISL)은 희생층 일부를 덮도록 배치되었다가, 상기 희생층이 제거되면서 화소 전극(AE1, AE2, AE3)의 상면과 이격될 수 있다. 이후 발광층(EL1, EL2, EL3)의 증착 공정에서 발광층(EL1, EL2, EL3)을 형성하는 재료들이 무기 절연층(ISL)과 화소 전극(AE1, AE2, AE3) 사이를 채우면서 무기 절연층(ISL)은 일부분이 발광층(EL1, EL2, EL3) 상에 배치될 수 있다. 다만, 무기 절연층(ISL)은 화소 전극(AE1, AE2, AE3)의 측면과는 직접 접촉할 수 있다.
표시 장치(10)는 박막 트랜지스터층(TFTL), 또는 기판(SUB) 상에 배치되고 복수의 개구부(OPE1, OPE2, OPE3)들을 포함하는 복수의 금속층 구조물(MTLS)을 포함할 수 있다. 금속층 구조물(MTLS)은 서로 다른 재료를 포함한 금속층(MTL1, MTL2)들이 순차적으로 적층된 구조를 가질 수 있고, 발광 영역(EA1, EA2, EA3)을 형성하는 복수의 개구부(OPE1, OPE2, OPE3)들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED1, ED2, ED3)들은 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3)와 중첩하도록 배치될 수 있다.
금속층 구조물(MTLS)은 무기 절연층(ISL) 상에 교번하여 적층된 복수의 제1 금속층(MTL1)들 및 복수의 제2 금속층(MTL2)들을 포함할 수 있다. 제1 금속층(MTL1)과 제2 금속층(MTL2)은 서로 다른 금속 재료를 포함할 수 있다. 금속층 구조물(MTLS)은 제1 금속층(MTL1) 및 제2 금속층(MTL2)이 교번하여 적층되되, 최상층과 최하층에는 서로 동일한 재료를 포함하는 제1 금속층(MTL1)이 배치된 구조를 가질 수 있다. 동일한 재료를 포함한 금속층들, 예컨대 제1 금속층(MTL1)들 사이에는 이와 다른 재료를 포함하는 한 층의 제2 금속층(MTL2)이 배치될 수 있다. 도면에서는 금속층 구조물(MTLS)이 3개 층의 제1 금속층(MTL1)과 2개 층의 제2 금속층(MTL2)을 포함하여 5중층의 금속층을 포함하는 것이 예시되어 있으나, 이에 제한되지 않는다. 금속층 구조물(MTLS)은 더 많은 수의 금속층들이 교번하여 적층된 구조를 가질 수 있다. 다만, 적어도 금속층 구조물(MTLS)의 최하층과 최상층에는 제1 금속층(MTL1)이 배치된 구조를 가질 수 있다.
일 실시예에 따르면, 금속층 구조물(MTLS)은 제1 금속층(MTL1)이 제2 금속층(MTL2)으로부터 개구부(OPE1, OPE2, OPE3)를 향해 돌출된 금속 팁(TIP)을 포함할 수 있다. 금속층 구조물(MTLS)에서 제2 금속층(MTL2)의 측변들은 제1 금속층(MTL1)의 측변으로부터 내측으로 함몰된 형상을 가질 수 있다. 제1 금속층(MTL1)이 제2 금속층(MTL2)보다 개구부(OPE1, OPE2, OPE3)를 향해 돌출된 형상을 가짐에 따라, 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3) 내측 측벽은 매끄럽지 않은 요철 구조를 가질 수 있다. 제1 금속층(MTL1)의 금속 팁(TIP) 하부에는 언더컷(Undercut)이 형성될 수 있다.
금속층 구조물(MTLS)의 측벽 형상은 제1 금속층(MTL1)과 제2 금속층(MTL2)이 서로 다른 재료를 포함하여, 식각 공정에서 식각 속도 차이로 인하여 형성된 구조일 수 있다. 일 실시예에 따르면, 제1 금속층(MTL1)은 제2 금속층(MTL2)보다 식각 속도가 느린 재료를 포함할 수 있고, 금속층(MTL1, MTL2)들의 식각 공정에서 제2 금속층(MTL2)이 더 식각되어 언더컷이 형성될 수 있다. 예시적인 실시예에서, 제1 금속층(MTL1)은 반사율이 낮은 금속 재료를 포함하고, 제2 금속층(MTL2)은 전기 전도도가 큰 금속 재료를 포함할 수 있다. 일 예로, 제1 금속층(MTL1)은 티타늄(Ti)을 포함하고, 제2 금속층(MTL2)은 알루미늄(Al)을 포함할 수 있다. 금속층 구조물(MTLS)은 Ti/Al/Ti/Al/Ti 적층 구조를 가질 수 있고, 제1 금속층(MTL1)의 Ti 층에서 금속 팁(TIP)이 형성될 수 있다. 금속층 구조물(MTLS)은 발광 영역(EA1, EA2, EA3)을 형성하는 개구부(OPE1, OPE2, OPE3)를 포함하고, 후술하는 차광층(BM)과 중첩하도록 배치될 수 있다. 금속층 구조물(MTLS)의 최상층에는 반사율이 낮은 재료를 포함하여 외광 반사를 줄일 수 있다. 또한, 금속층 구조물(MTLS)은 제2 금속층(MTL2)이 서로 다른 발광 소자(ED1, ED2, ED3)들의 공통 전극(CE1, CE2, CE3)과 전기적으로 연결될 수 있다. 서로 다른 발광 영역(EA1, EA2, EA3)에 배치된 발광 소자(ED1, ED2, ED3)들은 공통 전극(CE1, CE2, CE3)들이 직접 연결되지 않으나, 금속층 구조물(MTLS)의 제2 금속층(MTL2)을 통해 전기적으로 연결될 수 있다.
표시 장치(10)의 제조 공정에서 발광 영역(EA1, EA2, EA3)을 형성하는 화소 정의막을 유기물질로 형성하거나, 발광 소자(ED1, ED2, ED3)들의 발광층(EL1, EL2, EL3)을 각 발광 영역(EA1, EA2, EA3)마다 형성하기 위해 마스크 공정이 필요하다. 마스크 공정을 수행하기 위해 표시 장치(10)는 마스크를 거치하기 위한 구조물이 필요하거나, 마스크 공정에 따른 산포를 제어하기 위해 불필요하게 넓은 비표시 영역(NDA)의 면적이 요구될 수 있다. 이러한 마스크 공정을 최소화한다면 표시 장치(10)에서 불필요한 구성, 예컨대 마스크를 거치하기 위한 구조물을 생략할 수 있고, 산포 제어를 위한 비표시 영역(NDA)의 면적을 최소화할 수 있다.
일 실시예에 따른 표시 장치(10)는 발광 영역(EA1, EA2, EA3)을 형성하는 금속층 구조물(MTLS)을 포함하여, 이를 마스크 공정이 아닌 증착 및 식각 공정으로 형성할 수 있다. 또한, 금속층 구조물(MTLS)이 서로 다른 금속 재료를 포함하는 제1 금속층(MTL1)과 제2 금속층(MTL2)을 포함하여 개구부(OPE1, OPE2, OPE3)의 내측 측벽이 요철 구조를 가짐에 따라, 증착 공정으로도 서로 다른 발광 영역(EA1, EA2, EA3)에 개별적으로 다른 층을 형성하는 것이 가능하다. 예를 들어, 발광 소자(ED1, ED2, ED3)의 발광층(EL1, EL2, EL3), 및 공통 전극(CE1, CE2, CE3)을 마스크를 이용하지 않은 증착 공정으로 형성하더라도, 개구부(OPE1, OPE2, OPE3) 내측 측벽에 형성된 제1 금속층(MTL1)의 금속 팁(TIP)에 의해 증착된 재료들이 개구부(OPE1, OPE2, OPE3)들 사이에서 연결되지 않고 끊어질 수 있다. 특정 층을 형성하기 위한 물질을 표시 장치(10) 전면에 형성한 뒤, 원하지 않는 영역에 형성된 층은 식각하여 제거하는 공정을 통해 서로 다른 발광 영역(EA1, EA2, EA3)에 개별적으로 다른 층을 형성하는 것이 가능하다. 표시 장치(10)는 마스크 공정을 사용하지 않고 증착 및 식각 공정을 통해 각 발광 영역(EA1, EA2, EA3)마다 서로 다른 발광 소자(ED1, ED2, ED3)를 형성할 수 있고, 표시 장치(10)에서 불필요한 구성은 생략하고 비표시 영역(NDA)의 면적을 최소화할 수 있다.
일 실시예에 따르면, 표시 장치(10)는 금속층 구조물(MTLS)에 형성되고, 최상층의 제1 금속층(MTL1)과 적어도 하나의 제2 금속층(MTL2)을 관통하는 트렌치(TP)를 포함할 수 있다. 트렌치(TP)는 발광 영역(EA1, EA2, EA3) 이외의 영역인 비발광 영역에 배치되고, 발광 소자(ED1, ED2, ED3)들과 비중첩할 수 있다. 트렌치(TP)는 최상층의 제1 금속층(MTL1)과 적어도 하나의 제2 금속층(MTL2)을 관통하고, 측벽의 형상이 개구부(OPE1, OPE2, OPE3)들의 형상과 유사할 수 있다. 예를 들어, 트렌치(TP)의 측벽은 제1 금속층(MTL1)이 트렌치(TP)의 내부를 향해 돌출된 금속 팁(TIP)이 형성될 수 있다. 제2 금속층(MTL2)은 트렌치(TP)가 형성된 측변이 제1 금속층(MTL1)의 측변보다 내측으로 함몰된 구조를 가질 수 있다. 금속층 구조물(MTLS)의 트렌치(TP)에서도 최상층 제1 금속층(MTL1)의 금속 팁(TIP) 하부에 언더컷이 형성될 수 있다.
발광 소자(ED1, ED2, ED3)의 발광층(EL1, EL2, EL3) 및 공통 전극(CE1, CE2, CE3)이 마스크를 이용하지 않은 증착 공정으로 형성됨에 따라, 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3) 및 트렌치(TP) 내에 각각 발광층(EL1, EL2, EL3)과 공통 전극(CE1, CE2, CE3)의 재료들이 증착될 수 있다. 개구부(OPE1, OPE2, OPE3) 내에 증착된 상기 재료들은 발광층(EL1, EL2, EL3) 또는 공통 전극(CE1, CE2, CE3)을 형성하고, 트렌치(TP) 또는 금속층 구조물(MTLS) 상에 증착된 상기 재료들은 후술하는 유기 패턴(ELP) 또는 전극 패턴(CEP)을 형성할 수 있다. 유기 패턴(ELP)과 전극 패턴(CEP)은 표시 장치(10)의 제조 공정이 증착 및 식각 공정으로 수행됨에 따른 흔적으로 형성될 수 있는데, 이러한 패턴들이 제조 공정 중 식각 공정에서 박리되는 경우 표시 장치(10) 내에서 이물질로 남을 수도 있다.
이를 방지하기 위해, 표시 장치(10)는 금속층 구조물(MTLS)의 일부분을 관통하는 트렌치(TP)를 포함하고, 트렌치(TP) 내에 배치된 패턴들은 트렌치(TP)의 형상에 의해 박리가 방지될 수 있다. 트렌치(TP)는 측벽이 요철 구조를 갖고 제1 금속층(MTL1)이 돌출된 금속 팁(TIP)을 포함하므로, 트렌치(TP) 내에 배치된 패턴들은 그 형상에 의해 식각 공정에서 박리되지 않을 수 있다. 특히, 발광층(EL1, EL2, EL3) 및 공통 전극(CE1, CE2, CE3) 상에는 복수의 캡핑층(CPL1, CPL2, CPL3)들이 배치되는데, 화학 기상 증착(Chemical vapor deposition, CVD) 공정을 통해 형성되는 캡핑층(CPL1, CPL2, CPL3)들은 제1 금속층(MTL1)에 의해 형성된 언더컷에 무관하게 금속층 구조믈(MTLS) 및 발광 소자(ED1, ED2, ED3)의 외면을 완전하게 덥도록 형성될 수 있다. 캡핑층(CPL1, CPL2, CPL3)들이 제1 금속층(MTL1)의 금속 팁(TIP) 하부에도 형성되어 금속층 구조믈(MTLS)의 언더컷 부분도 덮기 때문에, 트렌치(TP) 내에 배치된 패턴들은 금속 팁(TIP)의 구조와 캡핑층(CPL1, CPL2, CPL3)에 의해 박리가 방지될 수 있다.
표시 장치(10)는 금속층 구조물(MTLS)의 형상 및 증착 공정에 따른 그 흔적이 되는 패턴들을 포함할 수 있다. 상기 패턴들은 발광 소자(ED1, ED2, ED3)의 발광층(EL1, EL2, EL3) 및 공통 전극(CE1, CE2, CE3)과 동시에 형성되고, 금속층 구조물(MTLS) 상에 남을 수 있다. 이하, 발광층(EL1, EL2, EL3) 및 공통 전극(CE1, CE2, CE3)의 구조, 및 상기 패턴들에 대하여 설명하기로 한다.
발광층(EL1, EL2, EL3)은 화소 전극(AE1, AE2, AE3) 상에 배치될 수 있다. 발광층(EL1, EL2, EL3)은 유기 물질로 이루어진 유기 발광층일 수 있고, 증착 공정을 통해 화소 전극(AE1, AE2, AE3) 상에 형성될 수 있다. 발광층(EL1, EL2, EL3)은 박막 트랜지스터(TFT)가 발광 소자(ED1, ED2, ED3)의 화소 전극(AE1, AE2, AE3)에 소정의 전압을 인가하고, 발광 소자(ED1, ED2, ED3)의 공통 전극(CE1, CE2, CE3)이 공통 전압 또는 캐소드 전압을 수신하면, 정공과 전자 각각이 정공 수송층과 전자 수송층을 통해 발광층(EL1, EL2, EL3)으로 이동할 수 있고, 정공과 전자가 발광층(EL1, EL2, EL3)에서 서로 결합하여 광을 방출할 수 있다.
발광층(EL1, EL2, EL3)은 서로 다른 발광 영역(EA1, EA2, EA3)에 배치된 제1 발광층(EL1), 제2 발광층(EL2), 및 제3 발광층(EL3)을 포함할 수 있다. 제1 발광층(EL1)은 제1 발광 영역(EA1)에서 제1 화소 전극(AE1) 상에 배치되고, 제2 발광층(EL2)은 제2 발광 영역(EA2)에서 제2 화소 전극(AE2) 상에 배치되고, 제3 발광층(EL3)은 제3 발광 영역(EA3)에서 제3 화소 전극(AE3) 상에 배치될 수 있다. 제1 내지 제3 발광층(EL1, EL2, EL3)은 각각 제1 내지 제3 발광 소자(ED1, ED2, ED3)의 발광층일 수 있다. 제1 발광층(EL1)은 제1 색의 적색 광을 방출하는 발광층이고, 제2 발광층(EL2)은 제2 색의 녹색 광을 방출하는 발광층이며, 제3 발광층(EL3)은 제3 색의 청색 광을 방출하는 발광층일 수 있다.
일 실시예에 따르면, 발광 소자(ED1, ED2, ED3)의 발광층(EL1, EL2, EL3)은 일부분이 화소 전극(AE1, AE2, AE3)과 무기 절연층(ISL) 사이에 배치될 수 있다. 무기 절연층(ISL)은 화소 전극(AE1, AE2, AE3) 상에 배치되되 화소 전극(AE1, AE2, AE3)의 상면과는 이격될 수 있다. 발광층(EL1, EL2, EL3)의 증착 공정은 발광층의 물질이 기판(SUB)의 상면에 수직한 방향이 아닌 기울어진 방향으로 증착되도록 수행될 수 있다. 그에 따라, 발광층(EL1, EL2, EL3)은 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3)에 노출된 화소 전극(AE1, AE2, AE3)의 상면, 및 화소 전극(AE1, AE2, AE3)과 무기 절연층(ISL) 사이의 공간을 채우도록 배치될 수 있다.
또한, 발광층(EL1, EL2, EL3)은 일부분이 금속층 구조물(MTLS)의 최하층 제1 금속층(MTL1) 상면과 최하층 제1 금속층(MTL1) 상에 배치된 제2 금속층(MTL2)의 측면 상에 배치될 수 있다. 발광층(EL1, EL2, EL3)이 증착 공정을 통해 형성됨에 따라, 발광층(EL1, EL2, EL3)은 금속층 구조물(MTLS)의 제1 금속층(MTL1)의 금속 팁(TIP) 상부와 언더컷이 형성된 제2 금속층(MTL2)의 측면 상에 배치될 수 있다. 발광층(EL1, EL2, EL3)은 최하층 제1 금속층(MTL1) 상면과 제2 금속층(MTL2)의 측면과 직접 접촉할 수 있다.
일 실시예에 따른 표시 장치(10)는 발광층(EL1, EL2, EL3)과 동일한 물질을 포함하고 금속층 구조물(MTLS) 상에 배치된 잔여 유기 패턴(REP), 및 복수의 유기 패턴(ELP)들을 포함할 수 있다. 발광층(EL1, EL2, EL3)은 표시 장치(10)의 전면에 재료를 증착하는 공정으로 형성되므로, 발광층(EL1, EL2, EL3)을 형성하는 재료는 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3)에 더하여, 금속층 구조물(MTLS) 상에도 증착될 수 있다.
예를 들어, 표시 장치(10)는 개구부(OPE1, OPE2, OPE3)들 내에서 금속층 구조물(MTLS)의 제1 금속층(MTL1)의 금속 팁(TIP) 상에 배치된 잔여 유기 패턴(REP)을 포함할 수 있다. 잔여 유기 패턴(REP)은 최상층 제1 금속층(MTL1)의 금속 팁(TIP)에 의한 언더컷 하부에 배치되고, 제1 금속층(MTL1)들 중 제2 금속층(MTL2) 사이에 배치된 중간층 제1 금속층(MTL1)의 금속 팁(TIP) 상에 배치될 수 있다. 잔여 유기 패턴(REP)은 일부분이 제1 금속층(MTL1)의 금속 팁(TIP) 상에 직접 배치되고, 일부분이 제2 금속층(MTL2)의 측면과 접촉할 수 있다. 제1 발광 영역(EA1), 또는 제1 개구부(OPE1) 내에 배치된 잔여 유기 패턴(REP)은 제1 발광 소자(ED1)의 제1 발광층(EL1)과 동일한 재료를 포함할 수 있다. 제2 발광 영역(EA2), 또는 제2 개구부(OPE2) 내에 배치된 잔여 유기 패턴(REP)은 제2 발광 소자(ED2)의 제2 발광층(EL2)과 동일한 재료를 포함하고, 제3 발광 영역(EA3), 또는 제3 개구부(OPE3) 내에 배치된 잔여 유기 패턴(REP)은 제3 발광 소자(ED3)의 제3 발광층(EL3)과 동일한 재료를 포함할 수 있다.
표시 장치(10)는 금속층 구조물(MTLS) 상부, 또는 금속층 구조물(MTLS)의 트렌치(TP) 내에 배치된 유기 패턴(ELP)들을 포함할 수 있다. 유기 패턴(ELP)은 금속층 구조물(MTLS)의 최상층 제1 금속층(MTL1) 상에 배치된 제1 유기 패턴(ELP1), 제2 유기 패턴(ELP2), 및 제3 유기 패턴(ELP3)과, 트렌치(TP) 내에 배치된 제4 유기 패턴(ELP4), 제5 유기 패턴(ELP5), 및 제6 유기 패턴(ELP6)을 포함할 수 있다. 제1 유기 패턴(ELP1), 제2 유기 패턴(ELP2), 및 제3 유기 패턴(ELP3)은 금속층 구조물(MTLS)의 최상층 제1 금속층(MTL1) 상에서 순차적으로 적층되고, 제4 유기 패턴(ELP4), 제5 유기 패턴(ELP5), 및 제6 유기 패턴(ELP6)은 금속층 구조물(MTLS)의 트렌치(TP) 내에서 순차적으로 적층될 수 있다. 다만, 복수의 유기 패턴(ELP)들은 서로 직접 접촉하지 않고, 이들 사이에 다른 층들이 더 배치될 수 있다.
제1 유기 패턴(ELP1) 및 제4 유기 패턴(ELP4)은 제1 발광 소자(ED1)의 제1 발광층(EL1)과 동일한 재료를 포함할 수 있다. 제2 유기 패턴(ELP2) 및 제5 유기 패턴(ELP5)은 제2 발광 소자(ED2)의 제2 발광층(EL2)과 동일한 재료를 포함하고, 제3 유기 패턴(ELP3) 및 제6 유기 패턴(ELP6)은 제3 발광 소자(ED3)의 제3 발광층(EL3)과 동일한 재료를 포함할 수 있다. 유기 패턴(ELP)들 각각은 동일한 재료를 포함하는 발광층(EL1, EL2, EL3)과 동일한 공정에서 형성될 수 있다.
도면에서는 제1 유기 패턴(ELP1) 상에 제2 유기 패턴(ELP2)과 제3 유기 패턴(ELP3)이 순차적으로 배치되고, 제4 유기 패턴(ELP4) 상에 제5 유기 패턴(ELP5)과 제6 유기 패턴(ELP6)이 순차적으로 배치된 실시예가 예시되어 있다. 서로 다른 유기 패턴(ELP)들의 적층 순서는 발광 소자(ED1, ED2, ED3)의 발광층(EL1, EL2, EL3)들의 형성 공정 순서와 동일할 수 있다. 예를 들어, 발광층(EL1, EL2, EL3)의 형성 순서가 제1 발광층(EL1), 제2 발광층(EL2) 및 제3 발광층(EL3)의 순서로 수행되는 실시예에서, 도면과 같이 제1 유기 패턴(ELP1) 상에 제2 유기 패턴(ELP2)과 제3 유기 패턴(ELP3)이 순차적으로 배치되고, 제4 유기 패턴(ELP4) 상에 제5 유기 패턴(ELP5)과 제6 유기 패턴(ELP6)이 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 서로 다른 발광 소자(ED1, ED2, ED3)들의 형성 순서는 달라질 수 있고, 그에 따라 유기 패턴(ELP)들의 상대적인 적층 순서도 달라질 수 있다.
이러한 잔여 유기 패턴(REP)과 유기 패턴(ELP)은 금속층 구조물(MTLS)이 금속 팁(TIP)을 포함함에 따라, 증착된 재료가 서로 다른 영역에서 연결되지 않고 끊어지며 형성된 흔적일 수 있다. 개구부(OPE1, OPE2, OPE3)들 내에서는 개구부(OPE1, OPE2, OPE3)들 측벽에 형성된 금속 팁(TIP)에 의해 발광층(EL1, EL2, EL3)과 잔여 유기 패턴(REP)이 연결되지 않고 끊어질 수 있다. 개구부(OPE1, OPE2, OPE3)들 사이, 또는 금속층 구조물(MTLS) 상에서는 트렌치(TP), 및 그 측벽에 형성된 금속 팁(TIP)에 의해 서로 다른 유기 패턴(ELP)들이 연결되지 않고 끊어질 수 있다. 표시 장치(10)는 금속층 구조물(MTLS)의 금속 팁(TIP)에 의해 마스크를 사용하지 않는 증착 공정에서도 서로 다른 영역마다 개별적으로 발광층(EL1, EL2, EL3)을 형성할 수 있다.
공통 전극(CE1, CE2, CE3)은 발광층(EL1, EL2, EL3) 상에 배치될 수 있다. 공통 전극(CE1, CE2, CE3)은 투명성 전도성 재료를 포함하여 발광층(EL1, EL2, EL3)에서 생성된 광이 출광될 수 있다. 공통 전극(CE1, CE2, CE3)은 공통 전압 또는 저전위 전압을 수신할 수 있다. 화소 전극(AE1, AE2, AE3)이 데이터 전압에 대응되는 전압을 수신하고 공통 전극(CE1, CE2, CE3)이 저전위 전압을 수신하면, 전위 차가 화소 전극(AE1, AE2, AE3)과 공통 전극(CE1, CE2, CE3) 사이에 형성됨으로써, 발광층(EL1, ED2, ED3)이 광을 방출할 수 있다.
공통 전극(CE1, CE2, CE3)은 서로 다른 발광 영역(EA1, EA2, EA3)에 배치된 제1 공통 전극(CE1), 제2 공통 전극(CE2), 및 제3 공통 전극(CE3)을 포함할 수 있다. 제1 공통 전극(CE1)은 제1 발광 영역(EA1)에서 제1 발광층(EL1) 상에 배치되고, 제2 공통 전극(CE2)은 제2 발광 영역(EA2)에서 제2 발광층(EL2) 상에 배치되고, 제3 공통 전극(CE3)은 제3 발광 영역(EA3)에서 제3 발광층(EL3) 상에 배치될 수 있다.
일 실시예에 따르면, 발광 소자(ED1, ED2, ED3)의 공통 전극(CE1, CE2, CE3)은 일부분이 금속층 구조물(MTLS)의 최하층 제1 금속층(MTL1) 상면과 최하층 제1 금속층(MTL1) 상에 배치된 제2 금속층(MTL2)의 측면 상에 배치될 수 있다. 발광층(EL1, EL2, EL3)과 유사하게, 공통 전극(CE1, CE2, CE3)도 증착 공정을 통해 형성될 수 있다. 공통 전극(CE1, CE2, CE3)의 증착 공정은 전극 물질이 기판(SUB)의 상면에 수직한 방향이 아닌 기울어진 방향으로 증착되도록 수행될 수 있다. 이에 따라, 공통 전극(CE1, CE2, CE3)은 금속층 구조물(MTLS)의 제1 금속층(MTL1)의 금속 팁(TIP) 상부와 언더컷이 형성된 제2 금속층(MTL2)의 측면 상에 배치될 수 있다. 공통 전극(CE1, CE2, CE3)은 최하층 제1 금속층(MTL1) 상면과 제2 금속층(MTL2)의 측면과 직접 접촉할 수 있다. 서로 다른 발광 소자(ED1, ED2, ED3)들의 공통 전극(CE1, CE2, CE3)들은 각각 금속층 구조물(MTLS)의 제2 금속층(MTL2)과 직접 접촉할 수 있고, 공통 전극(CE1, CE2, CE3)들 각각은 서로 전기적으로 연결될 수 있다. 공통 전극(CE1, CE2, CE3)은 화소 전극(AE1, AE2, AE3)과 달리 복수의 화소 별로 구분되지 않고 전체 화소에 전기적으로 공통되는 전극 형태로 구현될 수 있다.
일 실시예에 따르면, 공통 전극(CE1, CE2, CE3)과 제2 금속층(MTL2)의 측면이 접촉하는 면적은 발광층(EL1, EL2, EL3)과 제2 금속층(MTL2)의 측면이 접촉하는 면적보다 클 수 있다. 공통 전극(CE1, CE2, CE3)과 발광층(EL1, EL2, EL3)은 각각 물질이 기판(SUB)의 상면에 수직한 방향이 아닌 기울어진 방향으로 증착되도록 수행되는데, 상기 기울어진 각도에 따라 제2 금속층(MTL2)의 측면 상에 배치되는 면적이 달라질 수 있다. 예시적인 실시예에서, 공통 전극(CE1, CE2, CE3)의 증착 공정은 발광층(EL1, EL2, EL3)의 증착 공정보다 더 기울어진 방향으로 수행될 수 있다. 개구부(OPE1, OPE2, OPE3)의 측벽들 상에서 공통 전극(CE1, CE2, CE3)들은 발광층(EL1, EL2, EL3)보다 더 많은 면적, 또는 개구부(OPE1, OPE2, OPE3)의 측벽에서 더 높은 위치까지 배치될 수 있다. 서로 다른 발광 소자(ED1, ED2, ED3)의 공통 전극(CE1, CE2, CE3)들은 제2 금속층(MTL2)을 통해 전기적으로 연결되므로, 더 많은 면적에서 제2 금속층(MTL2)과 접촉하는 것이 유리할 수 있다.
일 실시예에 따른 표시 장치(10)는 공통 전극(CE1, CE2, CE3)과 동일한 물질을 포함하고 금속층 구조물(MTLS) 상에 배치된 잔여 전극 패턴(RCP), 및 복수의 전극 패턴(CEP)들을 포함할 수 있다. 공통 전극(CE1, CE2, CE3)은 표시 장치(10)의 전면에 재료를 증착하는 공정으로 형성되므로, 공통 전극(CE1, CE2, CE3)을 형성하는 재료는 금속층 구조물(MTLS)의 개구부(OPE1, OPE2, OPE3)에 더하여, 금속층 구조물(MTLS) 상에도 증착될 수 있다.
예를 들어, 표시 장치(10)는 개구부(OPE1, OPE2, OPE3)들 내에서 금속층 구조물(MTLS)의 제1 금속층(MTL1)의 금속 팁(TIP) 상에 배치된 잔여 전극 패턴(RCP)을 포함할 수 있다. 잔여 전극 패턴(RCP)은 최상층 제1 금속층(MTL1)의 금속 팁(TIP)에 의한 언더컷 하부에 배치되고, 제1 금속층(MTL1)들 중 제2 금속층(MTL2) 사이에 배치된 중간층 제1 금속층(MTL1)의 금속 팁(TIP) 및 잔여 유기 패턴(REP) 상에 배치될 수 있다. 잔여 전극 패턴(RCP)은 일부분이 잔여 유기 패턴(REP) 상에 직접 배치되고, 일부분이 제2 금속층(MTL2)의 측면과 접촉할 수 있다.
표시 장치(10)는 금속층 구조물(MTLS) 상부, 또는 금속층 구조물(MTLS)의 트렌치(TP) 내에 배치된 전극 패턴(CEP)들을 포함할 수 있다. 전극 패턴(CEP)은 금속층 구조물(MTLS)의 최상층 제1 금속층(MTL1) 상에 배치된 제1 전극 패턴(CEP1), 제2 전극 패턴(CEP2), 및 제3 전극 패턴(CEP3)과, 트렌치(TP) 내에 배치된 제4 전극 패턴(CEP4), 제5 전극 패턴(CEP5), 및 제6 전극 패턴(CEP6)을 포함할 수 있다. 제1 전극 패턴(CEP1), 제2 전극 패턴(CEP2), 및 제3 전극 패턴(CEP3)은 금속층 구조물(MTLS)의 최상층 제1 금속층(MTL1) 상에서 순차적으로 적층되고, 제4 전극 패턴(CEP4), 제5 전극 패턴(CEP5), 및 제6 전극 패턴(CEP6)은 금속층 구조물(MTLS)의 트렌치(TP) 내에서 순차적으로 적층될 수 있다. 다만, 복수의 전극 패턴(CEP)들은 서로 직접 접촉하지 않고, 이들 사이에 다른 층들이 더 배치될 수 있다.
예를 들어, 제1 전극 패턴(CEP1), 제2 전극 패턴(CEP2), 및 제3 전극 패턴(CEP3)은 각각 제1 유기 패턴(ELP1), 제2 유기 패턴(ELP2), 및 제3 유기 패턴(ELP3) 상에 직접 배치될 수 있다. 제4 전극 패턴(CEP4), 제5 전극 패턴(CEP5), 및 제6 전극 패턴(CEP6)은 각각 제4 유기 패턴(ELP4), 제5 유기 패턴(ELP5), 및 제6 유기 패턴(ELP6) 상에 직접 배치될 수 있다. 전극 패턴(CEP)들과 유기 패턴(ELP)들의 배치 관계는 발광 소자(ED1, ED2, ED3)들의 발광층(EL1, EL2, EL3)과 공통 전극(CE1, CE2, CE3)의 배치 관계와 동일할 수 있다. 이러한 잔여 전극 패턴(RCP)과 전극 패턴(CEP)은 금속층 구조물(MTLS)이 금속 팁(TIP)을 포함함에 따라, 증착된 재료가 서로 다른 영역에서 연결되지 않고 끊어지며 형성된 흔적일 수 있다. 표시 장치(10)는 금속층 구조물(MTLS)의 금속 팁(TIP)에 의해 마스크를 사용하지 않는 증착 공정에서도 서로 다른 영역마다 개별적으로 공통 전극(CE1, CE2, CE3)을 형성할 수 있다.
복수의 유기 패턴(ELP) 및 전극 패턴(CEP)들은 금속층 구조물(MTLS) 상에 배치되며, 발광 영역(EA1, EA2, EA3) 또는 개구부(OPE1, OPE2, OPE3)들의 주변을 둘러싸도록 배치될 수 있다. 발광 영역(EA1, EA2, EA3)의 주변에 배치된 유기 패턴(ELP) 및 전극 패턴(CEP)의 적층 구조는 표시 장치(10)의 제조 공정에서 부분적으로 식각되어 패턴 형상이 달라질 수 있다.
예를 들어, 제1 발광 영역(EA1) 주변에 배치된 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)은 제1 개구부(OPE1)를 향하는 일 측변이 제1 유기 패턴(ELP1) 및 제1 전극 패턴(CEP1)의 일 측변보다 함몰되어 위치할 수 있다. 제1 발광 영역(EA1) 주변에 배치된 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)의 폭은 제1 유기 패턴(ELP1) 및 제1 전극 패턴(CEP1)의 폭보다 작을 수 있다. 또는, 제1 발광 영역(EA1)의 주변에 배치된 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)의 폭은 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)의 주변에 배치된 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)의 폭보다 작을 수 있다.
제2 발광 영역(EA2) 주변에 배치된 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)은 제2 개구부(OPE2)를 향하는 일 측변이 제1 유기 패턴(ELP1), 제1 전극 패턴(CEP1), 제2 유기 패턴(ELP2) 및 제2 전극 패턴(CEP2)의 일 측변보다 함몰되어 위치할 수 있다. 제2 발광 영역(EA2) 주변에 배치된 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)의 폭은 제1 유기 패턴(ELP1), 제1 전극 패턴(CEP1), 제2 유기 패턴(ELP2) 및 제2 전극 패턴(CEP2)의 폭보다 작을 수 있다. 또는, 제2 발광 영역(EA2)의 주변에 배치된 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)의 폭은 제3 발광 영역(EA3)의 주변에 배치된 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)의 폭보다 작을 수 있다.
제3 발광 영역(EA3) 주변에 배치된 제1 내지 제3 유기 패턴(ELP1, ELP2, ELP3) 및 제1 내지 제3 전극 패턴(CEP1, CEP2, CEP3)들은 제3 개구부(OPE3)를 향하는 일 측변이 서로 나란할 수 있다. 제3 발광 영역(EA3) 주변에 배치된 제1 내지 제3 유기 패턴(ELP1, ELP2, ELP3) 및 제1 내지 제3 전극 패턴(CEP1, CEP2, CEP3)들은 서로 실질적으로 동일한 폭을 가질 수 있다.
발광 영역(EA1, EA2, EA3) 주변에 배치된 제1 내지 제3 유기 패턴(ELP1, ELP2, ELP3) 및 제1 내지 제3 전극 패턴(CEP1, CEP2, CEP3)들의 형상은 표시 장치(10)의 제조 공정 중 수행되는 식각 공정에 따라 달라질 수 있다. 발광 소자(ED1, ED2, ED3)의 형성 공정 순서에 따라 제1 내지 제3 유기 패턴(ELP1, ELP2, ELP3) 및 제1 내지 제3 전극 패턴(CEP1, CEP2, CEP3)들의 적층 순서가 달라질 수 있는데, 원하지 않은 영역에 형성된 패턴들을 제거하는 공정에서 제1 내지 제3 유기 패턴(ELP1, ELP2, ELP3) 및 제1 내지 제3 전극 패턴(CEP1, CEP2, CEP3)들이 부분적으로 제거될 수 있다. 예를 들어, 제1 발광 소자(ED1)의 형성 공정 이후에 제2 발광 소자(ED2) 및 제3 발광 소자(ED3)의 형성 공정이 수행되고, 제1 발광 영역(EA1)에는 제2 발광 소자(ED2) 및 제3 발광 소자(ED3)의 재료가 남을 수 있다. 이들을 식각하여 제거하는 공정에서 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3) 일부가 제거될 수 있다. 이와 유사하게, 제2 발광 영역(EA2) 주변의 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)도 일부가 제거될 수 있다. 제3 발광 소자(ED3)가 마지막에 형성되는 실시예에서, 제3 발광 영역(EA3)의 주변에서는 상기 패턴들의 형상이 최초 형성 구조와 일치할 수 있다. 이러한 형상은 표시 장치(10)의 발광 소자(ED1, ED2, ED3)들이 마스크를 이용하지 않고 증착 및 식각 공정으로 형성된 것에 따른 흔적일 수 있다. 표시 장치(10)는 발광 소자(ED1, ED2, ED3)를 형성하는 물질을 표시 장치(10) 전면에 증착하는 공정을 수행한 이후에 부분적으로 제거하는 공정이 수행될 수 있다. 그에 따라, 금속층 구조물(MTLS), 및 복수의 패턴들이 흔적으로 남을 수 있다.
발광 소자(ED1, ED2, ED3)들, 복수의 패턴들, 및 금속층 구조물(MTLS) 상에는 제1 내지 제3 캡핑층(CPL1, CPL2, CPL3)이 배치될 수 있다. 제1 캡핑층(CPL1), 제2 캡핑층(CPL2), 및 제3 캡핑층(CPL3)은 각각 무기물 절연 물질을 포함하여 발광 소자(ED1, ED2, ED3)들을 덮을 수 있다. 제1 캡핑층(CPL1), 제2 캡핑층(CPL2), 및 제3 캡핑층(CPL3)은 외기로부터 발광 소자(ED1, ED2, ED3)들이 손상되는 것을 방지할 수 있고, 금속층 구조물(MTLS) 상에 배치되는 패턴들이 표시 장치(10)의 제조 공정 중에 박리되는 것을 방지할 수 있다. 예시적인 실시예에서, 제1 캡핑층(CPL1), 제2 캡핑층(CPL2), 및 제3 캡핑층(CPL3)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드를 포함할 수 있다.
제1 내지 제3 캡핑층(CPL1, CPL2, CPL3)은 각각 발광 소자(ED1, ED2, ED3)들, 전극 패턴(CEP)들, 유기 패턴(ELP)들, 및 잔여 유기 패턴(REP)과 잔여 전극 패턴(RCP)들을 덮도록 배치될 수 있다. 제1 내지 제3 캡핑층(CPL1, CPL2, CPL3)은 화학 기상 증착법(CVD)을 통해 형성될 수 있으므로, 증착되는 층의 단차를 따라 균일한 두께로 형성될 수 있다. 예를 들어, 제1 내지 제3 캡핑층(CPL1, CPL2, CPL3)은 금속층 구조물(MTLS)의 금속 팁(TIP)에 의한 언더컷 하부에도 박막을 형성할 수 있다.
제1 캡핑층(CPL1)은 제1 발광 소자(ED1), 제1 전극 패턴(CEP1), 및 제4 전극 패턴(CEP4) 상에 배치될 수 있다. 제1 캡핑층(CPL1)은 제1 발광 소자(ED1) 및 제1 개구부(OPE1)의 내측 측벽을 따라 이들을 덮도록 배치되고, 제1 전극 패턴(CEP1), 및 제4 전극 패턴(CEP4)도 덮도록 배치될 수 있다. 제2 유기 패턴(ELP2) 및 제5 유기 패턴(ELP5)은 각각 제1 캡핑층(CPL1) 상에 직접 배치될 수 있다. 제1 캡핑층(CPL1)은 금속층 구조물(MTLS)의 트렌치(TP) 내측 측벽도 덮도록 배치될 수 있다. 다만, 제1 캡핑층(CPL1)은 제2 개구부(OPE2) 및 제3 개구부(OPE3)의 내측 측벽을 제외하고 금속층 구조물(MTLS) 상에 전면적으로 배치될 수 있다.
제2 캡핑층(CPL2)은 제2 발광 소자(ED2), 제2 전극 패턴(CEP2), 및 제5 전극 패턴(CEP5) 상에 배치될 수 있다. 제2 캡핑층(CPL2)은 제2 발광 소자(ED2) 및 제2 개구부(OPE2)의 내측 측벽을 따라 이들을 덮도록 배치되고, 제2 전극 패턴(CEP2), 및 제5 전극 패턴(CEP5)도 덮도록 배치될 수 있다. 제3 유기 패턴(ELP3) 및 제6 유기 패턴(ELP6)은 각각 제2 캡핑층(CPL2) 상에 직접 배치될 수 있다. 제2 캡핑층(CPL2)은 금속층 구조물(MTLS)의 트렌치(TP) 내측 측벽 상에 배치될 수 있다. 제2 캡핑층(CPL2)은 일부분이 트렌치(TP) 내에 배치된 제1 캡핑층(CPL1) 상에 직접 배치될 수 있다. 다만, 제2 캡핑층(CPL2)은 제1 개구부(OPE1) 및 제3 개구부(OPE3)의 내측 측벽을 제외하고 금속층 구조물(MTLS) 상에 전면적으로 배치될 수 있다.
제3 캡핑층(CPL3)은 제3 발광 소자(ED3), 제3 전극 패턴(CEP3), 및 제6 전극 패턴(CEP6) 상에 배치될 수 있다. 제3 캡핑층(CPL3)은 제3 발광 소자(ED3) 및 제3 개구부(OPE3)의 내측 측벽을 따라 이들을 덮도록 배치되고, 제3 전극 패턴(CEP3), 및 제6 전극 패턴(CEP6)도 덮도록 배치될 수 있다. 제3 캡핑층(CPL3)은 금속층 구조물(MTLS)의 트렌치(TP) 내측 측벽 상에 배치될 수 있다. 제3 캡핑층(CPL3)은 일부분이 트렌치(TP) 내에 배치된 제2 캡핑층(CPL2) 상에 직접 배치될 수 있다. 다만, 제3 캡핑층(CPL3)은 제1 개구부(OPE1) 및 제2 개구부(OPE2)의 내측 측벽을 제외하고 금속층 구조물(MTLS) 상에 전면적으로 배치될 수 있다.
제1 캡핑층(CPL1)은 제1 공통 전극(CE1) 형성 이후에 형성되고, 제2 캡핑층(CPL2)은 제2 공통 전극(CE2) 형성 이후에 형성되며, 제3 캡핑층(CPL3)은 제3 공통 전극(CE3) 형성 이후에 형성될 수 있다. 그에 따라, 제1 내지 제3 캡핑층(CPL1, CPL2, CPL3)은 서로 다른 전극 패턴(CEP)들 및 유기 패턴(ELP)들 사이에 각각 배치될 수 있다. 다만, 제1 내지 제3 캡핑층(CPL1, CPL2, CPL3)은 트렌치(TP) 내에서 부분적으로 상호 직접 접촉하며 적층될 수 있다.
박막 봉지층(TFEL)은 제1 내지 제3 캡핑층(CPL1, CPL2, CPL3) 상에 배치되어, 복수의 발광 소자(ED1, ED2, ED3)들 및 금속층 구조물(MTLS)을 덮을 수 있다. 박막 봉지층(TFEL)은 적어도 하나의 무기막을 포함하여, 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지할 수 있다. 박막 봉지층(TFEL)은 적어도 하나의 유기막을 포함하여 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호할 수 있다.
예시적인 실시예에서, 박막 봉지층(TFEL)은 제1 봉지층(TFE1), 제2 봉지층(TFE2) 및 제3 봉지층(TFE3)을 포함할 수 있다. 제1 봉지층(TFE1)과 제3 봉지층(TFE3)은 무기 봉지층이고, 이들 사이에 배치된 제2 봉지층(TFE2)은 유기 봉지층일 수 있다.
제1 봉지층(TFE1)과 제3 봉지층(TFE3)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드를 포함할 수 있다.
제2 봉지층(TFE2)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 제2 봉지층(TFE2)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 제2 봉지층(TFE2)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
차광층(BM)은 박막 봉지층(TFEL) 상에 배치될 수 있다. 차광층(BM)은 발광 영역(EA1, EA2, EA3)과 중첩하도록 배치된 복수의 홀(OPT1, OPT2, OPT3)들을 포함할 수 있다. 예를 들어, 제1 홀(OPT1)은 제1 발광 영역(EA1)과 중첩하도록 배치될 수 있다. 제2 홀(OPT2)은 제2 발광 영역(EA2)과 중첩하도록 배치되고, 제3 홀(OPT3)은 제3 발광 영역(EA3)과 중첩하도록 배치될 수 있다. 각 홀(OPT1, OPT2, OPT3)들의 면적 또는 크기는 금속층 구조물(MTLS)에 의해 정의된 발광 영역(EA1, EA2, EA3)들의 면적 또는 크기보다 클 수 있다. 차광층(BM)의 홀(OPT1, OPT2, OPT3)들이 발광 영역(EA1, EA2, EA3)들보다 크게 형성됨에 따라, 발광 영역(EA1, EA2, EA3)에서 방출된 광들이 표시 장치(10)의 정면뿐만 아니라 측면에서도 사용자에게 시인될 수 있다.
차광층(BM)은 광 흡수 물질을 포함할 수 있다. 예를 들어, 차광층(BM)은 무기 흑색 안료 또는 유기 흑색 안료를 포함할 수 있다. 무기 흑색 안료는 카본 블랙(Carbon Black)일 수 있고, 유기 흑색 안료는 락탐 블랙(Lactam Black), 페릴렌 블랙(Perylene Black), 및 아닐린 블랙(Aniline Black) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 차광층(BM)은 제1 내지 제3 발광 영역(EA1, EA2, EA3) 사이에 가시광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다.
표시 장치(10)는 발광 영역(EA1, EA2, EA3) 상에 배치된 복수의 컬러 필터(CF1, CF2, CF3)들을 포함할 수 있다. 복수의 컬러 필터(CF1, CF2, CF3)들 각각은 발광 영역(EA1, EA2, EA3)에 대응하여 배치될 수 있다. 예를 들어, 컬러 필터(CF1, CF2, CF3)들은 발광 영역(EA1, EA2, EA3)에 대응하여 배치되는 복수의 홀(OPT1, OPT2, OPT3)들을 포함하는 차광층(BM) 상에 배치될 수 있다. 차광층의 홀은 발광 영역(EA1, EA2, EA3), 또는 금속층 구조물(MTLS)들의 개구부와 중첩하도록 형성될 수 있고, 발광 영역(EA1, EA2, EA3)에서 방출된 광이 출사되는 출광 영역을 형성할 수 있다. 컬러 필터(CF1, CF2, CF3)들 각각은 차광층(BM)의 홀보다 큰 면적을 가질 수 있고, 컬러 필터(CF1, CF2, CF3)들 각각은 홀이 형성하는 출광 영역을 완전하게 덮을 수 있다.
컬러 필터(CF1, CF2, CF3)들은 서로 다른 발광 영역(EA1, EA2, EA3)에 각각 대응하여 배치된 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다. 컬러 필터(CF1, CF2, CF3)들은 특정 파장대의 광 이외의 다른 파장대의 광을 흡수하는 염료나 안료 같은 색재(colorant)를 포함할 수 있고, 발광 영역(EA1, EA2, EA3)에서 방출되는 광의 색에 대응하여 배치될 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1 발광 영역(EA1)과 중첩하도록 배치되고, 적색의 제1 광만을 투과시키는 적색 컬러 필터일 수 있다. 제2 컬러 필터(CF2)는 제2 발광 영역(EA2)과 중첩하도록 배치되고, 녹색의 제2 광만을 투과시키는 녹색 컬러 필터이며, 제3 컬러 필터(CF3)는 제3 발광 영역(EA3)과 중첩하도록 배치되고, 청색의 제3 광만을 투과시키는 청색 컬러 필터일 수 있다.
복수의 컬러 필터(CF1, CF2, CF3)들은 인접한 다른 컬러 필터(CF1, CF2, CF3)와 차광층(BM) 상에서 서로 이격될 수 있다. 컬러 필터(CF1, CF2, CF3)들은 각각 차광층(BM)의 홀(OPT1, OPT2, OPT3)들은 덮으며 홀보다 큰 면적을 갖되, 차광층(BM) 상에서 다른 컬러 필터(CF1, CF2, CF3)와 이격될 정도의 면적을 가질 수 있다. 다만, 이에 제한되지 않는다. 복수의 컬러 필터(CF1, CF2, CF3)들은 인접한 다른 컬러 필터(CF1, CF2, CF3)와 부분적으로 중첩하도록 배치될 수 있다. 서로 다른 컬러 필터(CF1, CF2, CF3)들은 발광 영역(EA1, EA2, EA3)과 비중첩한 영역으로, 후술하는 차광층(BM) 상에서 서로 중첩될 수 있다. 표시 장치(10)는 컬러 필터(CF1, CF2, CF3)들이 중첩하여 배치됨에 따라 외광에 의한 반사광의 세기를 줄일 수 있다. 나아가, 컬러 필터(CF1, CF2, CF3)들의 평면도 상 배치, 형상, 및 면적 등을 조절하여 외광에 의한 반사광의 색감을 제어할 수도 있다.
컬러 필터층(CFL)의 컬러 필터(CF1, CF2, CF3)들은 차광층(BM) 상에 배치될 수 있다. 서로 다른 컬러 필터(CF1, CF2, CF3)들은 각각 서로 다른 발광 영역(EA1, EA2, EA3) 또는 개구부(OPE1, OPE2, OPE3), 및 차광층(BM)의 홀(OPT1, OPT2, OPT3)에 대응하여 배치될 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1 발광 영역(EA1)에 대응하여 배치되고, 제2 컬러 필터(CF2)는 제2 발광 영역(EA2)에 대응하여 배치되며, 제3 컬러 필터(CF3)는 제3 발광 영역(EA3)에 대응하여 배치될 수 있다. 제1 컬러 필터(CF1)는 차광층(BM)의 제1 홀(OPT1)에 배치되고, 제2 컬러 필터(CF2)는 차광층(BM)의 제2 홀(OPT2)에 배치되며, 제3 컬러 필터(CF3)는 차광층(BM)의 제3 홀(OPT3)에 배치될 수 있다. 컬러 필터(CF1, CF2, CF3)들 각각은 차광층(BM)의 홀(OPT1, OPT2, OPT3)들보다 평면도 상 큰 면적을 갖도록 배치될 수 있고, 일부는 차광층(BM) 상에 직접 배치될 수 있다.
오버코트층(OC)은 컬러 필터(CF1, CF2, CF3)들 상에 배치되어, 컬러 필터(CF1, CF2, CF3)의 상단을 평탄화시킬 수 있다. 오버코트층(OC)은 가시광 대역의 색을 가지고 있지 않는 무색의 투광성 층일 수 있다. 예를 들어, 오버코트층(OC)은 아크릴 계열의 수지와 같은 무색의 투광성 유기물을 포함할 수 있다.
이하, 다른 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 9 내지 도 32는 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 보여주는 단면도들이다. 도 9 내지 도 32에서는 표시 장치(10)의 발광 소자층(EML)으로서 금속층 구조물(MTLS), 및 발광 소자(ED)들과 박막 봉지층(TFEL), 및 컬러 필터층(CFL)의 형성 공정에 대하여 개략적으로 도시하고 있다. 이하에서는 표시 장치(10)의 제조 공정에 대하여 각 층의 형성 공정에 대한 설명은 생략하고, 각 층별 형성 순서에 대하여 설명하기로 한다.
도 9를 참조하면, 박막 트랜지스터층(TFTL) 상에 복수의 화소 전극(AE1, AE2, AE3)들, 희생층(SFL), 무기 절연층(ISL), 및 복수의 금속층(MTL1, MTL2)들을 형성하고, 금속층(MTL1, MTL2)들 상에 포토 레지스트(PR)를 형성한다.
도면에 도시하지 않았으나, 박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있고, 박막 트랜지스터(TFTL)의 구조는 도 5를 참조하여 상술한 바와 동일하다. 이들에 대한 자세한 설명은 생략하기로 한다.
복수의 화소 전극(AE1, AE2, AE3)들은 박막 트랜지스터층(TFTL) 상에서 서로 이격되어 배치될 수 있다. 화소 전극(AE1, AE2, AE3)은 서로 다른 발광 소자(ED1, ED2, ED3)들의 제1 화소 전극(AE1), 제2 화소 전극(AE2), 및 제3 화소 전극(AE3)을 포함할 수 있다. 제1 내지 제3 화소 전극(AE1, AE2, AE3)은 박막 트랜지스터층(TFTL) 상에서 서로 이격되어 배치될 수 있다.
화소 전극(AE1, AE2, AE3)들 상에는 희생층(SFL)이 배치될 수 있다. 희생층(SFL)은 화소 전극(AE1, AE2, AE3) 상에 배치되었다가, 후속 공정에서 제거되어 발광층(EL1, EL2, EL3)이 배치되는 공간을 형성할 수 있다. 희생층(SFL)은 화소 전극(AE1, AE2, AE3)의 상면과 무기 절연층(ISL)을 서로 맞닿지 않도록 할 수 있고, 희생층(SFL)이 제거되어 화소 전극(AE1, AE2, AE3)과 무기 절연층(ISL) 사이에 공간이 형성될 수 있다. 예시적인 실시예에서, 희생층(SFL)은 산화물 반도체를 포함할 수 있다. 예를 들어, 희생층(SFL)은 인듐-갈륨-아연　산화물(IGZO, Indium Gallium Zinc Oxide), 아연-주석　산화물(ZTO, Zinc Tin Oxide), 인듐-주석　산화물(IZO, Indium Tin Oxide) 등 중 적어도 하나를 포함하여 이루어질 수 있다.
희생층(SFL) 상에는 무기 절연층(ISL) 및 복수의 금속층(MTL1, MTL2)들이 배치될 수 있다. 무기 절연층(ISL)은 희생층(SFL) 및 박막 트랜지스터층(TFTL)을 전면적으로 덮도록 배치되고, 복수의 금속층(MTL1, MTL2)들은 무기 절연층(ISL)을 전면적으로 덮도록 배치될 수 있다. 금속층(MTL1, MTL2)은 복수의 제1 금속층(MTL1)과 이들 사이에 배치된 복수의 제2 금속층(MTL2)을 포함할 수 있다. 무기 절연층(ISL) 상에는 제1 금속층(MTL1)이 직접 배치되고, 제1 금속층(MTL1)과 제2 금속층(MTL2)은 서로 교번하여 배치되되 최상층에는 제1 금속층(MTL1)이 배치될 수 있다. 도면에서는 3개 층의 제1 금속층(MTL1)과 이들 사이에 배치된 2개 층의 제2 금속층(MTL2)이 배치된 것이 예시되어 있다.
복수의 금속층(MTL1, MTL2)들 상에는 포토 레지스트(PR)가 서로 이격되어 배치될 수 있다. 본 공정에서 배치된 포토 레지스트(PR)는 표시 장치(10)의 금속층 구조물(MTLS)에서 트렌치(TP)를 형성하기 위한 포토 레지스트(PR)일 수 있다.
다음으로, 도 10을 참조하면, 포토 레지스트(PR)를 마스크로 하여 금속층(MTL)들 중 일부를 식각하는 제1 식각 공정(1st etching)을 수행하여 제1 홀(HOL1)을 형성한다. 예시적인 실시예에서, 제1 식각 공정(1st etching)은 건식 식각(Dry etching)으로 수행될 수 있다. 제1 식각 공정(1st etching)은 건식 식각 공정으로 수행됨에 따라, 서로 다른 재료를 포함한 제1 금속층(MTL1)과 제2 금속층(MTL2)을 이방성으로 식각될 수 있다. 본 공정에서 복수의 금속층(MTL)들 중, 최상층의 제1 금속층(MTL1)과 그 하부의 제2 금속층(MTL2) 일부가 식각될 수 있다. 제1 홀(HOL1)은 화소 전극(AE1, AE2, AE3)들과 비중첩하는 영역에 형성될 수 있고, 이들은 후속 공정에서 트렌치(TP)가 될 수 있다.
이어, 도 11 및 도 12를 참조하면, 금속층(MTL1, MTL2)들 상에 포토 레지스트(PR)를 형성하고, 제1 화소 전극(AE1)과 중첩하는 희생층(SFL)의 상면이 노출되도록 금속층(MTL1, MTL2)들을 식각하는 제2 식각 공정(2nd etching)을 수행하여 제2 홀(HOL2)을 형성한다. 예시적인 실시예에서, 제2 식각 공정(2nd etching)은 건식 식각(Dry etching)으로 수행될 수 있다. 포토 레지스트(PR)들은 최상층 제1 금속층(MTL1) 중 제1 화소 전극(AE1)과 중첩하는 부분을 노출하도록 배치될 수 있다. 제2 홀(HOL2)은 포토 레지스트(PR)들이 배치되지 않은 부분에 형성되고, 제1 화소 전극(AE1)과 중첩할 수 있다.
제2 홀(HOL2)은 복수의 제1 금속층(MTL1)들과 제2 금속층(MTL2)들을 모두 관통하도록 형성될 수 있다. 제2 홀(HOL2)은 제1 화소 전극(AE1)과 중첩하도록 형성되고, 제1 화소 전극(AE1) 상에 배치된 희생층(SFL) 일부를 노출시킬 수 있다. 제2 홀(HOL2)은 후속 공정에서 제1 개구부(OPE1)를 형성할 수 있다.
이어, 도 13을 참조하면, 제1 화소 전극(AE1) 상에 배치된 희생층(SFL)을 제거하는 제3 식각 공정(3rd etching)을 수행한다. 예시적인 실시예에서, 희생층(SFL)은 산화물 반도체층을 포함하고, 제3 식각 공정(3rd etching)은 습식 식각(Wet etching) 공정으로 수행될 수 있다. 본 공정에서 희생층(SFL)이 제거되면서 제1 홀(HOL1)과 제2 홀(HOL2)에서도 금속층(MTL1, MTL2)들이 등방성으로 식각될 수 있다. 복수의 금속층(MTL1, MTL2)들 중 제2 금속층(MTL2)이 제1 금속층(MTL1)보다 식각 속도가 빠를 수 있고, 제1 금속층(MTL1)은 제2 금속층(MTL2)의 측변보다 더 돌출된 금속 팁(TIP)이 형성될 수 있다. 제2 금속층(MTL2)의 측변은 제1 금속층(MTL1)의 금속 팁(TIP) 하부에 언더컷이 형성될 수 있다. 제3 식각 공정(3rd etching)에 의해 제1 홀(HOL1)은 금속층 구조물(MTLS)의 트렌치(TP)를 형성하고, 제2 홀(HOL2)은 제1 개구부(OPE1), 또는 제1 발광 영역(EA1)을 형성할 수 있다.
희생층(SFL)이 제거됨에 따라, 제1 화소 전극(AE1)과 그 상에 배치된 무기 절연층(ISL) 사이에는 공간이 형성될 수 있다. 후속 공정에서 제1 화소 전극(AE1) 상에 배치되는 제1 발광층(EL1)은 상기 공간을 채우도록 형성될 수 있다.
다음으로, 도 14를 참조하면, 제1 화소 전극(AE1) 상에 제1 발광층(EL1) 및 제1 공통 전극(CE1)을 증착하여 제1 발광 소자(ED1)를 형성한다. 제1 발광층(EL1)과 제1 공통 전극(CE1)은 제1 개구부(OPE1) 내에 형성되고, 상기 증착 공정에서 제1 발광층(EL1)과 제1 공통 전극(CE1)을 형성하는 물질들은 금속층(MTL1, MTL2)들 상에도 증착되어 복수의 패턴들을 형성할 수 있다. 예를 들어, 상기 물질들 중 일부는 제1 개구부(OPE1) 내에서 중간층의 제1 금속층(MTL1) 상에 증착되고, 잔여 유기 패턴(REP) 및 잔여 전극 패턴(RCP)을 형성할 수 있다. 상기 물질들 중 다른 일부는 최상층 제1 금속층(MTL1) 상에 증착되어 제1 유기 패턴(ELP1) 및 제1 전극 패턴(CEP1)을 형성하고, 또 다른 일부는 트렌치(TP) 내에 증착되어 제4 유기 패턴(ELP4) 및 제4 전극 패턴(CEP4)을 형성할 수 있다. 제1 발광층(EL1)과 제1 공통 전극(CE1), 제1 및 제4 유기 패턴(ELP1, ELP4)과 제1 및 제4 전극 패턴(CEP1, CEP4)의 구조에 대한 설명은 상술한 바와 동일하다.
한편, 제1 발광층(EL1)과 제1 공통 전극(CE1)은 증착 공정을 통해 형성될 수 있다. 제1 개구부(OPE1) 및 트렌치(TP)는 제1 금속층(MTL1)의 금속 팁(TIP)에 의해 재료의 증착이 원활하지 않을 수 있다. 다만, 제1 발광층(EL1)과 제1 공통 전극(CE1)의 재료들은 기판의 상면에 수직한 방향이 아닌 기울어진 방향으로 증착되므로, 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역에도 증착이 이루어질 수 있다.
도 15는 발광층(EL1)의 형성 시 수행되는 증착 공정을 개략적으로 도시하고, 도 16은 공통 전극(CE1, CE2, CE3)의 형성 시 수행되는 증착 공정을 개략적으로 도시하고 있다.
도 15를 참조하면, 제1 발광층(EL1)을 형성하는 제1 증착 공정(1st EV)은 재료들이 제1 화소 전극(AE1)의 상면에 수직하지 않은 방향, 예를 들어 제1 각도(θ1)로 기울어진 방향으로 증착되도록 수행될 수 있다. 예시적인 실시예에서, 발광층(EL1, EL2, EL3)을 형성하는 공정에서 재료의 증착은 화소 전극(AE1, AE2, AE3)의 상면으로부터 45° 내지 50° 의 각도로 기울어져 수행될 수 있다. 제1 발광층(EL1)은 제1 화소 전극(AE1)과 무기 절연층(ISL) 사이의 공간을 채우도록 형성될 수 있고, 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역에도 형성될 수 있다. 예를 들어, 제1 발광층(EL1)은 중간층 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역으로, 최하층 제1 금속층(MTL1) 상에 직접 배치된 제2 금속층(MTL2)의 측면, 및 최하층 제1 금속층(MTL1) 상에 부분적으로 배치될 수 있다. 또한, 제1 발광층(EL1)을 형성하는 재료들은 최상층 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역으로, 중간층 제1 금속층(MTL1) 상에 부분적으로 배치될 수 있고, 이들은 잔여 유기 패턴(REP)을 형성할 수 있다.
도 16을 참조하면, 제1 공통 전극(CE1)을 형성하는 제2 증착 공정(2nd EV)은 재료들이 제1 화소 전극(AE1)의 상면에 수직하지 않은 방향, 예를 들어 제2 각도(θ2)로 기울어진 방향으로 증착되도록 수행될 수 있다. 예시적인 실시예에서, 공통 전극(CE1, CE2, CE3)을 형성하는 공정에서 재료의 증착은 화소 전극(AE1, AE2, AE3)의 상면으로부터 30° 이하의 각도로 기울어져 수행될 수 있다. 제1 공통 전극(CE1)은 제1 발광층(EL1) 상에 배치되며 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역에도 형성될 수 있다. 예를 들어, 제1 공통 전극(CE1)은 중간층 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역으로, 최하층 제1 금속층(MTL1) 상에 직접 배치된 제2 금속층(MTL2)의 측면, 및 최하층 제1 금속층(MTL1) 상에 부분적으로 배치될 수 있다. 또한, 제1 공통 전극(CE1)을 형성하는 재료들은 최상층 제1 금속층(MTL1)의 금속 팁(TIP)에 가려진 영역으로, 중간층 제1 금속층(MTL1) 상에 부분적으로 배치될 수 있고, 이들은 잔여 전극 패턴(RCP)을 형성할 수 있다.
발광층(EL1, EL2, EL3)을 형성하는 증착 공정보다 공통 전극(CE1, CE2, CE3)을 형성하는 증착 공정이 상대적으로 더 수평한 방향에 가깝도록 기울어져 수행될 수 있다. 그에 따라, 공통 전극(CE1, CE2, CE3)들은 발광층(EL1, EL2, EL3)보다 제2 금속층(MTL2)의 측면과 접촉하는 면적이 클 수 있다. 또는, 공통 전극(CE1, CE2, CE3)들은 발광층(EL1, EL2, EL3)보다 제2 금속층(MTL2)의 측면에서 더 높은 위치까지 증착될 수 있다. 서로 다른 공통 전극(CE1, CE2, CE3)들은 전도성이 높은 제2 금속층(MTL2)과 접촉하여 서로 전기적으로 연결될 수 있다.
다음으로, 도 17을 참조하면, 제1 발광 소자(ED1) 및 복수의 금속층(MTL1, MTL2)들을 덮는 제1 캡핑층(CPL1)을 형성한다. 제1 캡핑층(CPL1)은 발광층(EL1, EL2, EL3) 및 공통 전극(CE1, CE2, CE3)과 달리 화학 기상 증착(CVD) 공정으로 수행될 수 있고, 제1 캡핑층(CPL1)은 증착되는 부분의 단차에 무관하게 균일한 막을 형성할 수 있다. 제1 캡핑층(CPL1)은 제1 발광 소자(ED1) 및 금속층(MTL1, MTL2)들의 외면을 완전하게 덮도록 형성될 수 있다. 특히, 제1 캡핑층(CPL1)은 제1 금속층(MTL1)의 금속 팁(TIP) 하부에도 증착될 수 있다.
이상의 공정을 통해 제1 발광 소자(ED1) 및 이를 덮는 제1 캡핑층(CPL1)을 형성할 수 있다. 이하, 상기 공정들과 유사한 공정들을 반복하여 제2 발광 소자(ED2), 제2 캡핑층(CPL2), 제3 발광 소자(ED3), 및 제3 캡핑층(CPL3)을 형성할 수 있다.
도 18 및 도 19를 참조하면, 금속층(MTL1, MTL2)들 상에 포토 레지스트(PR)를 형성하고, 제2 화소 전극(AE2)과 중첩하는 희생층(SFL)의 상면이 노출되도록 금속층(MTL1, MTL2)들을 식각하는 제4 식각 공정(4th etching)을 수행하여 제2 홀(HOL2)을 형성한다. 예시적인 실시예에서, 제4 식각 공정(4th etching)은 건식 식각(Dry etching)으로 수행될 수 있다. 제2 홀(HOL2)은 제2 화소 전극(AE2)과 중첩하며 복수의 제1 금속층(MTL1)들과 제2 금속층(MTL2)들을 모두 관통하도록 형성될 수 있다. 제2 홀(HOL2)은 후속 공정에서 제2 개구부(OPE2)를 형성할 수 있다. 제4 식각 공정(4th etching)에서는 최상층의 제1 금속층(MTL1) 상에 배치된 제1 유기 패턴(ELP1), 제1 전극 패턴(CEP1), 및 제1 캡핑층(CPL1)도 함께 식각될 수 있다.
다음으로, 도 20 및 도 21을 참조하면, 제2 화소 전극(AE2) 상에 배치된 희생층(SFL)을 제거하는 제5 식각 공정(5th etching)과 제2 홀(HOL2)의 측벽에 노출된 금속층(MTL1, MTL2)들을 식각하는 제6 식각 공정(6th etching)을 수행한다. 예시적인 실시예에서, 제5 식각 공정(5th etching)과 제6 식각 공정(6th etching)은 습식 식각(Wet etching) 공정으로 수행될 수 있다. 본 공정에서 희생층(SFL)이 제거되면서 제2 홀(HOL2)의 금속층(MTL1, MTL2)들이 등방성으로 식각될 수 있다. 희생층(SFL)이 제거되며 상면이 무기 절연층(ISL)과 이격된 제2 화소 전극(AE2)이 노출되고, 제1 금속층(MTL1)은 제2 금속층(MTL2)의 측변보다 더 돌출된 금속 팁(TIP)이 형성될 수 있다. 제2 홀(HOL2)은 제2 개구부(OPE2), 또는 제2 발광 영역(EA2)을 형성할 수 있다.
한편, 제5 식각 공정(5th etching)과 제6 식각 공정(6th etching)이 수행되는 동안 제1 개구부(OPE1) 및 트렌치(TP)는 노출된 상태일 수 있다. 다만, 제1 개구부(OPE1)와 트렌치(TP)는 각각 측벽이 제1 금속층(MTL1)의 금속 팁(TIP)이 형성되어 요철 구조를 갖고, 제1 캡핑층(CPL1)이 이들을 덮도록 배치된다. 그에 따라, 상기 식각 공정 중에 제1 개구부(OPE1) 및 트렌치(TP) 내에 배치된 제1 발광 소자(ED1), 또는 제4 유기 패턴(ELP4)과 제4 전극 패턴(CEP4)이 박리되는 것이 방지될 수 있다.
다음으로, 도 22를 참조하면, 제2 화소 전극(AE2) 상에 제2 발광층(EL2), 및 제2 공통 전극(CE2)을 증착하여 제2 발광 소자(ED2)를 형성하고, 제2 발광 소자(ED2)와 금속층(MTL1, MTL2)들 상에 제2 캡핑층(CPL2)을 형성한다.
제2 발광층(EL2)과 제2 공통 전극(CE2)은 제2 개구부(OPE2) 내에 형성되고, 상술한 바와 같이 본 공정에서 복수의 잔여 유기 패턴(REP), 잔여 전극 패턴(RCP), 제2 및 제5 유기 패턴(ELP2, ELP5) 및 제2 및 제5 전극 패턴(CEP2, CEP5)이 형성될 수 있다. 제2 캡핑층(CPL2)은 제2 발광 소자(ED2), 및 상술한 구조들을 모두 덮도록 배치될 수 있다. 이들의 구조에 대한 설명은 상술한 바와 동일하다.
한편, 본 공정에서는 제1 개구부(OPE1), 또는 제1 발광 소자(ED1) 상에도 제2 발광층(EL2) 및 제2 공통 전극(CE2)과 동일한 재료를 포함하는 더미 패턴(RDP)들이 배치될 수 있다. 더미 패턴(RDP)들은 제1 발광 소자(ED1) 상에 순차적으로 배치된 층들로서, 제2 발광층(EL2), 제2 공통 전극(CE2)과 동일한 재료를 포함하는 패턴과 제2 캡핑층(CPL2)을 포함할 수 있다. 또한, 경우에 따라서 더미 패턴(RDP)들은 제1 개구부(OPE1) 내에서 잔여 유기 패턴(REP) 및 잔여 전극 패턴(RCP) 상에도 배치될 수 있다. 더미 패턴(RDP)들은 후속 공정에서 제거되어 제1 개구부(OPE1)에는 제1 발광 소자(ED1)만이 배치될 수 있다. 더미 패턴(RDP)들을 제거하는 공정에서, 개구부(OPE1, OPE2, OPE3)들 주변에 배치된 유기 패턴(ELP) 및 전극 패턴(CEP)들이 부분적으로 제거될 수 있다.
다음으로, 도 23 내지 도 25를 참조하면, 상술한 바와 동일한 공정으로 제3 개구부(OPE3)에 제3 발광 소자(ED3)를 형성하고, 그 위에 제3 캡핑층(CPL3)을 형성한다. 예를 들어, 제3 화소 전극(AE3) 상에 배치된 희생층(SFL)을 노출하기 위한 제7 식각 공정(7th etching)과, 희생층(SFL)을 제거하고 금속층(MTL1, MTL2)들을 등방성 식각하는 식각 공정을 수행한다. 제7 식각 공정(7th etching)에서는 최상층의 제1 금속층(MTL1) 상에 배치된 제1 유기 패턴(ELP1), 제1 전극 패턴(CEP1), 제1 캡핑층(CPL1), 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 및 제2 캡핑층(CPL2)도 함께 식각될 수 있다. 상기 식각 공정에 의해 형성된 제3 개구부(OPE3)에 제3 발광 소자(ED3)의 제3 발광층(EL3) 및 제3 공통 전극(CE3)을 형성하고, 이와 동시에 복수의 잔여 유기 패턴(REP), 잔여 전극 패턴(RCP), 제3 및 제6 유기 패턴(ELP3, ELP6) 및 제3 및 제6 전극 패턴(CEP3, CEP6)이 형성될 수 있다.
이어, 원하지 않은 영역에 배치된 더미 패턴(RDP)들을 제거하는 식각 공정이 수행된다.
도 26 내지 도 28을 참조하면, 제1 개구부(OPE1)에 배치된 더미 패턴(RDP)을 제거하는 공정을 수행한다. 먼저, 제1 개구부(OPE1) 이외의 영역을 덮는 포토 레지스트(PR)를 형성하고, 포토 레지스트(PR)에 의해 노출된 제1 개구부(OPE1)에 더미 패턴(RDP)을 제거하는 제8 식각 공정(8th etching)을 수행한다. 제8 식각 공정(8th etching)에서 제1 개구부(OPE1)에 배치된 더미 패턴(RDP)들로서, 제1 캡핑층(CPL1) 상에 배치된 제2 발광층(EL2), 제2 공통 전극(CE2), 제3 발광층(EL3) 및 제3 공통 전극(CE3)과 동일한 재료를 포함하는 더미 패턴(RDP)들, 및 제2 캡핑층(CPL2)과 제3 캡핑층(CPL3)이 제거될 수 있다. 그에 따라, 제1 개구부(OPE1) 내에서는 최상층에 제1 캡핑층(CPL1)이 배치될 수 있다.
본 공정에서 제2 캡핑층(CPL2)과 제3 캡핑층(CPL3)이 제거될 수 있고, 제1 개구부(OPE1)의 주변에 배치된 제2 유기 패턴(ELP2), 제2 전극 패턴(CEP2), 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)이 부분적으로 제거될 수 있다. 제1 개구부(OPE1)의 주변에 배치된 제1 유기 패턴(ELP1)과 제1 전극 패턴(CEP1)은 그 상에 배치된 유기 패턴 및 전극 패턴보다 큰 폭을 가질 수 있다.
다음으로, 도 29 내지 도 30을 참조하면, 제2 개구부(OPE2)에 배치된 더미 패턴(RDP)을 제거하는 공정을 수행한다. 제2 개구부(OPE2) 이외의 영역을 덮는 포토 레지스트(PR)를 형성하고, 포토 레지스트(PR)에 의해 노출된 제2 개구부(OPE2)에 더미 패턴(RDP)을 제거하는 제9 식각 공정(9th etching)을 수행한다. 제9 식각 공정(9th etching)에서 제2 개구부(OPE2)에 배치된 더미 패턴(RDP)들로서, 제2 캡핑층(CPL2) 상에 배치된 제3 발광층(EL3) 및 제3 공통 전극(CE3)과 동일한 재료를 포함하는 더미 패턴(RDP)들, 및 제3 캡핑층(CPL3)이 제거될 수 있다. 그에 따라, 제2 개구부(OPE2) 내에서는 최상층에 제2 캡핑층(CPL2)이 배치될 수 있다.
본 공정에서 제3 캡핑층(CPL3)이 제거될 수 있고, 제2 개구부(OPE2)의 주변에 배치된 제3 유기 패턴(ELP3) 및 제3 전극 패턴(CEP3)이 부분적으로 제거될 수 있다. 제2 개구부(OPE2)의 주변에 배치된 제2 유기 패턴(ELP2)과 제2 전극 패턴(CEP2)은 그 상에 배치된 유기 패턴 및 전극 패턴보다 큰 폭을 가질 수 있다.
제3 개구부(OPE3)에는 더미 패턴(RDP)들이 배치되지 않고, 최상층에 제3 캡핑층(CPL3)이 배치됨에 따라 상술한 식각 공정이 수행되지 않을 수 있다. 그에 따라, 제3 개구부(OPE3)의 주변에 배치된 유기 패턴(ELP) 및 전극 패턴(CEP)은 제거되지 않을 수 있다. 제3 개구부(OPE3)의 주변에 배치된 유기 패턴(ELP)과 전극 패턴(CEP)은 그 상에 배치된 다른 유기 패턴 및 전극 패턴과 실질적으로 동일한 폭을 가질 수 있다.
다음으로, 도 31 및 도 32를 참조하면, 발광 소자(ED1, ED2, ED3)들, 및 금속층 구조물(MTLS) 상에 박막 봉지층(TFEL)과 차광층(BM), 컬러 필터층(CFL), 및 오버코트층(OC)을 형성하여 표시 장치(10)를 제조한다. 박막 봉지층(TFEL)과 차광층(BM), 컬러 필터층(CFL), 및 오버코트층(OC)의 구조에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 전자 기기
10: 표시 장치
100: 표시 패널
EML: 발광 소자층
ED: 발광 소자
TL: 터치 전극
BM: 차광층
CF1, CF2, CF3: 컬러 필터
OPT: 홀
MTL: 금속층

Claims (20)

  1. 기판 상에 서로 이격되어 배치된 제1 화소 전극과 제2 화소 전극;
    상기 기판 상에 배치되며 일부분이 상기 제1 화소 전극 및 상기 제2 화소 전극 상에 배치된 무기 절연층;
    상기 무기 절연층 상에 배치되고 상기 제1 화소 전극과 중첩하는 제1 개구부, 및 상기 제2 화소 전극과 중첩하는 제2 개구부를 포함하는 금속층 구조물;
    상기 제1 화소 전극 상에 배치된 제1 발광층, 및 상기 제2 화소 전극 상에 배치된 제2 발광층; 및
    상기 제1 발광층 상에 배치된 제1 공통 전극, 및 상기 제2 발광층 상에 배치된 제2 공통 전극을 포함하고,
    상기 금속층 구조물은 복수의 제1 금속층들, 및 상기 제1 금속층들 사이에 배치되어 상기 제1 금속층과 교번하여 배치된 복수의 제2 금속층을 포함하되, 최상층 및 최하층에는 상기 제1 금속층이 배치되고,
    상기 제1 금속층은 상기 제1 개구부 및 상기 제2 개구부의 측벽에서 상기 제2 금속층보다 돌출된 금속 팁을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 금속층은 티타늄을 포함하고,
    상기 제2 금속층은 알루미늄을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 공통 전극 및 상기 제2 공통 전극은 각각 상기 금속층 구조물의 최하층의 상기 제1 금속층 상에 배치된 상기 제2 금속층의 측면에 각각 접촉하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 발광층 및 상기 제2 발광층은 각각 상기 금속층 구조물의 최하층의 상기 제1 금속층 상에 배치된 상기 제2 금속층의 측면에 각각 접촉하고,
    상기 제1 공통 전극 및 상기 제2 공통 전극과 상기 제2 금속층의 측면이 접촉하는 면적은 상기 제1 발광층 및 상기 제2 발광층과 상기 제2 금속층이 접촉하는 면적보다 큰 표시 장치.
  5. 제1 항에 있어서,
    상기 무기 절연층은 상기 제1 화소 전극 및 상기 제2 화소 전극의 상면과 각각 접촉하지 않고, 상기 제1 발광층은 일부분이 상기 제1 화소 전극과 상기 무기 절연층 사이에 배치되고,
    상기 제2 발광층은 일부분이 상기 제2 화소 전극과 상기 무기 절연층 사이에 배치된 표시 장치.
  6. 제1 항에 있어서,
    상기 금속층 구조물의 상기 복수의 제1 금속층들 중 최상층 및 최하층 사이에 배치된 제1 금속층의 상기 금속 팁 상에 배치되고 상기 제1 발광층 또는 상기 제2 발광층과 동일한 재료를 포함하는 잔여 유기 패턴; 및
    상기 잔여 유기 패턴 상에 배치되고 상기 제1 공통 전극 또는 상기 제2 공통 전극과 동일한 재료를 포함하는 잔여 전극 패턴을 더 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 금속층 구조물의 상기 제1 금속층들 중 최상층의 제1 금속층 상에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 제1 유기 패턴;
    상기 제1 유기 패턴 상에 배치되고 상기 제1 공통 전극과 동일한 재료를 포함하는 제1 전극 패턴;
    상기 제1 전극 패턴 상에 배치되고 상기 제2 발광층과 동일한 재료를 포함하는 제2 유기 패턴; 및
    상기 제2 유기 패턴 상에 배치되고 상기 제2 공통 전극과 동일한 재료를 포함하는 제2 전극 패턴을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 개구부의 측벽 상에 배치되고 상기 제1 공통 전극과 상기 제1 전극 패턴 상에 배치된 제1 캡핑층; 및
    상기 제2 개구부의 측벽 상에 배치되고 상기 제2 공통 전극과 상기 제2 전극 패턴 상에 배치된 제2 캡핑층을 더 포함하고,
    상기 제2 유기 패턴은 상기 제1 캡핑층 상에 직접 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 개구부와 인접하여 배치된 상기 제2 유기 패턴 및 상기 제2 전극 패턴의 폭은 상기 제2 개구부와 인접하여 배치된 상기 제2 유기 패턴 및 상기 제2 전극 패턴의 폭보다 작은 표시 장치.
  10. 제7 항에 있어서,
    상기 기판 상에 상기 제2 화소 전극과 이격되어 배치된 제3 화소 전극;
    상기 제3 화소 전극 상에 배치된 제3 발광층; 및
    상기 제3 발광층 상에 배치된 제3 공통 전극을 더 포함하고,
    상기 금속층 구조물은 상기 제3 화소 전극과 중첩하는 제3 개구부를 더 포함하며,
    상기 제2 전극 패턴 상에 배치되고 상기 제3 발광층과 동일한 재료를 포함하는 제3 유기 패턴; 및
    상기 제3 유기 패턴 상에 배치되고 상기 제3 공통 전극과 동일한 재료를 포함하는 제3 전극 패턴을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 금속층 구조물은 상기 제1 개구부 및 상기 제2 개구부 사이에 배치되고 상기 제1 금속층들 중 최상층의 상기 제1 금속층, 및 적어도 하나의 상기 제2 금속층을 관통하는 트렌치를 포함하고,
    상기 트렌치의 측벽은 상기 제1 금속층이 상기 제2 금속층보다 돌출된 상기 금속 팁이 형성된 표시 장치.
  12. 제11 항에 있어서,
    상기 금속층 구조물의 상기 트렌치 내에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 제4 유기 패턴;
    상기 제4 유기 패턴 상에 배치되고 상기 제1 공통 전극과 동일한 재료를 포함하는 제4 전극 패턴;
    상기 제4 전극 패턴 상에 배치되고 상기 제2 발광층과 동일한 재료를 포함하는 제5 유기 패턴; 및
    상기 제5 유기 패턴 상에 배치되고 상기 제2 공통 전극과 동일한 재료를 포함하는 제5 전극 패턴을 더 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 금속층 구조물, 및 상기 제1 공통 전극과 상기 제2 공통 전극 상에 배치된 제1 박막 봉지층;
    상기 제1 박막 봉지층 상에 배치된 제2 박막 봉지층; 및
    상기 제2 박막 봉지층 상에 배치된 제3 박막 봉지층을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제3 박막 봉지층 상에 배치되고 상기 제1 개구부 및 상기 제2 개구부와 중첩하는 복수의 개구홀을 포함하는 차광층;
    상기 차광층 상에 배치되며 상기 제1 개구부와 중첩하는 제1 컬러 필터; 및
    상기 제2 개구부와 중첩하는 제2 컬러 필터를 더 포함하는 표시 장치.
  15. 기판 상에 서로 이격된 제1 화소 전극과 제2 화소 전극, 상기 제1 화소 전극 및 상기 제2 화소 전극 상에 배치된 희생층, 상기 희생층 상에 배치된 무기 절연층, 및 상기 무기 절연층 상에서 서로 교번하여 배치된 복수의 제1 금속층과 제2 금속층을 형성하는 단계;
    상기 제1 화소 전극 및 상기 제2 화소 전극과 비중첩하고 상기 제1 금속층과 상기 제2 금속층 중 적어도 일부를 관통하는 제1 홀을 형성하고, 상기 제1 화소 전극 상에 배치된 상기 희생층이 노출되도록 상기 복수의 제1 금속층들 및 상기 복수의 제2 금속층들을 관통하는 제2 홀을 형성하는 단계;
    상기 희생층, 및 상기 제1 홀 및 상기 제2 홀의 측벽을 습식 식각하여 상기 희생층을 제거하고 상기 제1 금속층이 상기 제2 금속층의 측벽보다 돌출된 금속 팁을 형성하는 단계; 및
    상기 제2 홀이 습식 식각되어 형성된 제1 개구부 내에서 상기 제1 화소 전극 상에 제1 발광층, 및 제1 공통 전극을 형성하고, 상기 제1 공통 전극 및 상기 제1 금속층과 상기 제2 금속층 상에 제1 캡핑층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 발광층 및 상기 제1 공통 전극을 형성하는 단계는 상기 제1 발광층을 이루는 재료와 상기 제1 공통 전극을 이루는 재료를 증착하는 공정으로 수행되고,
    상기 증착 공정은 상기 재료들이 상기 기판의 상면에 기울어진 방향으로 증착되도록 수행되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제1 발광층을 형성하는 증착 공정에서 상기 재료들이 상기 기판의 상면에 45° 내지 50° 각도로 기울어져 증착되고,
    상기 제1 공통 전극을 형성하는 증착 공정에서 상기 재료들이 상기 기판의 상면에 30° 이하의 각도로 기울어져 증착되는 표시 장치의 제조 방법.
  18. 제15 항에 있어서,
    상기 제1 발광층, 및 상기 제1 공통 전극을 형성하는 단계에서,
    상기 제1 개구부 내에서 상기 제1 금속층의 상기 금속 팁 상에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 잔여 유기 패턴; 및
    상기 잔여 유기 패턴 상에 배치되고 상기 제1 공통 전극과 동일한 재료를 포함하는 잔여 전극 패턴이 형성되는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 제1 발광층, 및 상기 제1 공통 전극을 형성하는 단계에서,
    상기 제1 금속층 및 상기 제2 금속층들 상에 배치되고 상기 제1 발광층과 동일한 재료를 포함하는 제1 유기 패턴; 및
    상기 제1 공통 전극과 동일한 재료를 포함하는 제1 전극 패턴이 형성되고,
    상기 제1 캡핑층은 상기 제1 전극 패턴 상에도 배치된 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 캡핑층을 형성하는 단계 이후에,
    상기 제2 화소 전극과 중첩하고 상기 제1 유기 패턴, 상기 제1 전극 패턴, 및 상기 제1 캡핑층과 복수의 상기 제1 금속층들 및 상기 제2 금속층들을 관통하는 제2 개구부를 형성하는 단계; 및
    상기 제2 개구부 내에서 상기 제2 화소 전극 상에 제2 발광층, 및 제2 공통 전극을 형성하고, 상기 제2 공통 전극 및 상기 제1 금속층과 상기 제2 금속층 상에 제2 캡핑층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020220139298A 2022-10-26 2022-10-26 표시 장치 및 이의 제조 방법 KR20240059731A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220139298A KR20240059731A (ko) 2022-10-26 2022-10-26 표시 장치 및 이의 제조 방법
US18/225,895 US20240145654A1 (en) 2022-10-26 2023-07-25 Display device and method of fabricating the same
CN202311363314.3A CN117939917A (zh) 2022-10-26 2023-10-20 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220139298A KR20240059731A (ko) 2022-10-26 2022-10-26 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240059731A true KR20240059731A (ko) 2024-05-08

Family

ID=90763687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220139298A KR20240059731A (ko) 2022-10-26 2022-10-26 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240145654A1 (ko)
KR (1) KR20240059731A (ko)
CN (1) CN117939917A (ko)

Also Published As

Publication number Publication date
US20240145654A1 (en) 2024-05-02
CN117939917A (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
CN108258014A (zh) 有机发光显示装置以及形成发光显示装置的方法
EP4351299A1 (en) Display device and method for fabricating the same
KR20210102562A (ko) 표시 장치
KR20240015207A (ko) 표시 장치
KR20240059731A (ko) 표시 장치 및 이의 제조 방법
KR102589905B1 (ko) 협 베젤 플렉서블 전계 발광 표시장치 및 그 제조 방법
EP4355059A1 (en) Display device
KR20240083931A (ko) 표시 장치 및 이의 제조 방법
KR20240065547A (ko) 표시 장치
KR20240050989A (ko) 표시 장치
KR20240055205A (ko) 표시 장치
KR20240050980A (ko) 표시 장치 및 이의 제조 방법
KR20240059680A (ko) 표시 장치 및 이의 제조 방법
US20240237465A9 (en) Display device including a color filter disposed on a bank structure
KR102434387B1 (ko) 유기발광 소자를 포함하는 유기발광 표시장치 및 그 제조방법
EP4391771A1 (en) Display device and method of fabricating the same
CN117881227A (zh) 显示装置
US20240040848A1 (en) Display device
US20240122031A1 (en) Display device and method of fabricating the same
US20240107859A1 (en) Display device
KR20240050970A (ko) 표시 장치 및 이의 제조 방법
KR20240102779A (ko) 표시 장치 및 이의 제조 방법
KR20240102093A (ko) 표시 장치 및 이의 제조 방법
KR20240108903A (ko) 표시 장치 및 이의 제조 방법
WO2023223465A1 (ja) 表示装置およびその製造方法