KR20240056444A - 단방향 고전압 펀치스루 tvs 다이오드 및 이의 제조방법 - Google Patents

단방향 고전압 펀치스루 tvs 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR20240056444A
KR20240056444A KR1020230141487A KR20230141487A KR20240056444A KR 20240056444 A KR20240056444 A KR 20240056444A KR 1020230141487 A KR1020230141487 A KR 1020230141487A KR 20230141487 A KR20230141487 A KR 20230141487A KR 20240056444 A KR20240056444 A KR 20240056444A
Authority
KR
South Korea
Prior art keywords
layer
major surface
extending
tvs device
substrate
Prior art date
Application number
KR1020230141487A
Other languages
English (en)
Inventor
보리스 로젠사프트
지펑 저우
울리히 켈러라우
Original Assignee
리텔퓨즈 세미컨덕터 (우시) 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리텔퓨즈 세미컨덕터 (우시) 씨오., 엘티디. filed Critical 리텔퓨즈 세미컨덕터 (우시) 씨오., 엘티디.
Publication of KR20240056444A publication Critical patent/KR20240056444A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

단방향(unidirectional) 과도 전압 억제(transient voltage suppression; TVS) 장치이다. TVS 장치는 N+ 재료를 포함하고 기판의 제1 주 표면의 제1 부분 상에 형성된 제1 층 및 N- 재료로부터 형성된 제2 층을 포함할 수 있다. 제2 층은 제1 주 표면의 제2 부분으로부터 연장되고, 제1 층을 둘러싸며 제1 층의 아래에 연장될 수 있다. TVS 장치는 P+ 재료를 포함하는 제3 층을 포함할 수 있고, 이때 제2 층은 제1층 및 제3 층 사이에 배치된다. TVS 장치는 또한 제1 주 표면으로부터 연장되고 제2 층 주위에 배치되는 분리 영역을 포함할 수 있다.

Description

단방향 고전압 펀치스루 TVS 다이오드 및 이의 제조방법{UNIDIRECTIONAL HIGH VOLTAGE PUNCH THROUGH TVS DIODE AND METHOD OF FABRICATION}
양태는 과도 전압 억제 장치(transient voltage suppressor device)를 포함하는 회로 보호 장치의 분야에 관한 것이다.
과도 전압 억제(transient voltage suppressor; TVS) 장치와 같은 반도체 장치들은, 단방향 장치들 또는 양방향 장치들로 제조될 수 있다. 많은 응용 분야에서, TVS 다이오드는 민감한 회로 노드(circuit node)를 일회성 및 시간 제한 과전압 오류로부터 보호하는데 사용될 수 있다. 이러한 TVS 다이오드는 컬렉터 회로(collector circuit)의 과부하를 방지하기 위해 최신 고전력 절연 게이트 양극성 트랜지스터(insulated gate bipolar transistor; IGBT) 회로에도 사용된다(IGBT 능동 클램핑(active clamping), 도 1). 이러한 TVS 다이오드의 요구 사항에는 낮은 클램핑 전압을 비롯하여 높은 서지 전류(surge current) 용량뿐만 아니라 낮은 편차와 낮은 온도 계수를 갖는 높은 항복 전압이 포함될 수 있다. TVS 다이오드는 이러한 요구 사항을 충족하기 위해 종종 직렬로 배열된다. 나아가, 단방향 고전압(High Voltage; HV) TVS 다이오드는 항복 전압의 낮은 편차가 필요한데, 이는 여러 TVS 다이오드들의 직렬 연결을 사용하여 달성하기에는 어렵다. 또한 이러한 직렬 연결은 비용이 많이 들고 열적으로 비효율적이다. 나아가, 단방향 HV TVS 다이오드는 낮은 항복 전압 온도 계수와 높은 서지 전류 용량, 그리고 애벌런치 모드(avalanche mode)에서 낮은 동적 저항(dynamic resistance)이 필요하므로 능동 클램핑 작동을 절약할 수 있다.
예를 들어 저전압 응용에 사용되는 공지된 NPT(Non-Punch-Through) TVS 다이오드는 메사 엣지 종단(mesa edge termination)으로 배열될 수 있는 반면, 저전압 펀치 스루(punch through) TVS 다이오드는 예를 들어 트렌치 엣지 종단(trench edge termination)으로 배열될 수 있다. 이러한 알려진 저전압 TVS 설계는 고전압 TVS 응용에 적합하지 않은데, 이는 작동 중 발생된 전계 분포 때문이다. 특히, 패시베이션(passivation) 영역 근처에서 전계가 최대값을 나타낼 수 있으며, 이러한 상황은 항복 전압의 심한 편차와 높은 누설 전류를 야기할 수 있다. 또한, 이러한 TVS 설계의 NPT P+N-N+는 항복 전압의 온도 계수를 증가시킬 수 있다.
이들 및 다른 고려 사항과 관련하여, 본 개시가 제공된다.
요약
일 양태에서, 과도 전압 억제(TVS) 장치가 제공된다. TVS 장치는 N+ 재료(N+ material)를 포함하고 기판의 제1 주 표면의 제1 부분 상에 형성된 제1 층 및 N- 재료로부터 형성된 제2 층을 포함할 수 있다. 제2 층은 제1 주 표면의 제2 부분으로부터 연장될 수 있고, 제1 층을 둘러싸며 제1 층의 아래에 연장될 수 있다. TVS 장치는 P+ 재료를 포함하는 제3 층을 포함할 수 있고, 이때 제2 층은 제1 층 및 제3 층 사이에 배치된다. TVS 장치는 또한 제1 주 표면으로부터 연장되고 제2 층 주위에 배치되는 분리 영역(isolation region)을 포함할 수 있다.
다른 양태에서, 단방향 TVS 장치를 형성하는 방법은 P+ 재료를 포함하는 기판을 제공하는 단계를 포함할 수 있다. 방법은 기판의 표면 상에 N- 층을 형성하는 단계로서, N- 층은 N- 재료를 포함하고, N- 층의 외부 표면이 기판의 제1 주 표면을 정의하는 것인, 단계를 포함할 수 있다. 방법은 제1 주 표면으로부터 연장되고 N- 층을 둘러싸는 분리 영역을 형성하는 단계를 포함할 수 있다. 방법은 또한 기판의 제1 주 표면의 일부 상에 N+ 층을 형성하는 단계로서, N+ 층은 N+ 재료를 포함하며, N- 층은 N+ 층의 가장자리(periphery) 주위로 연장되고 N+ 층 아래에 배치되는 것인, 단계를 포함할 수 있다. 이와 같이, P+ 재료를 포함하는 P+ 층이 정의될 수 있으며, P+ 층은 제1 주 표면 반대편인, 기판의 제2 주 표면으로부터 연장된다.
추가 양태에서, 고전압 단방향 과도 전압 억제(TVS) 장치가 제공된다. 고전압 TVS 장치는 N+ 재료를 포함하고 P+ 기판의 제1 주 표면의 제1 부분 상에 형성된 제1 층을 포함할 수 있다. 고전압 TVS 장치는 또한 N- 재료로 형성된 제2 층을 포함할 수 있으며, 제2 층은 제1 주 표면의 일부로부터 연장되고, 제1 층을 둘러싸며, 제1 층 아래에 연장된다. 이와 같이, P+ 재료를 포함하는 제3 층이 형성되고, 제3 층은 제2 층 밑에서 P+ 기판의 제2 주 표면으로 연장된다. 고전압 TVS 장치는 또한 제2 층 내에서 제1 주 표면으로부터 연장되고 제1 층 주위에 배치되는 N+ 가드 링, 및 제1 주 표면으로부터 연장되고 제2 층 주위에 배치되는 분리 영역을 포함할 수 있다.
도 1은 과부하로부터 보호하기 위해 IGBT 회로를 갖춘 회로에 배열된 TVS 다이오드의 구현 중 하나이고;
도 2는 본 개시의 양태에 따른 TVS 장치를 도시하고;
도 3은 기준 장치와 비교한, 본 개시의 양태에 따라 배열된 TVS 장치에 대한 예시적인 전류-전압(I-V) 특성을 보여주고;
도 4a는 TVS 장치에서 유효 베이스 폭(effective base width)(WPT)에 따른 전계 강도의 변화를 도시하고;
도 4b는 도 2의 단면 A-A 및 C-C에서의 깊이에 따른 절대 도펀트 농도의 변화를 도시하고;
도 5는 본 개시의 추가 양태에 따른 TVS 장치를 도시하고;
도 6은 본 개시의 추가적인 양태에 따른 TVS 장치를 도시하고;
도 7은 예시적인 프로세스 흐름(process flow)을 나타낸다.
본 양태는 이제, 예시적인 양태를 보여주는 첨부 도면을 참조하여, 이하에서 보다 충분히 설명될 것이다. 양태들은 본 명세서에 기재된 양태들로 한정되는 것으로 해석되어서는 안 된다. 오히려, 이들 양태들은 본 개시를 철저하고 완전하도록 제공하고, 당업자에게 그 범위를 충분히 전달하도록 제공된다. 도면에서, 유사한 번호는 전체에 걸쳐 유사한 요소를 지칭한다.
하기의 설명 및/또는 청구범위에 있어서, 용어 "상에(on)", "위에 놓이는(overlying)", "상에 배치되는(disposed on)" 및 "위에(over)"가 하기의 설명 및 청구범위에서 사용될 수 있다. "상에", "위에 놓이는", "상에 배치되는" 및 "위에"는 2 개 이상의 요소들이 서로 바로 물리적으로 접촉하고 있음을 나타내는 데 사용될 수 있다. 또한, 용어 "상에", "위에 놓이는", "상에 배치되는" 및 "위에"는 2 개 이상의 요소들이 서로 바로 접촉하고 있지 않음을 의미할 수 있다. 예를 들어, "위에"는 한 요소가 또 다른 요소 위쪽에 서로 접촉하지 않고 있고, 두 요소들 사이에 또 다른 요소 또는 요소들이 있을 수 있음을 의미할 수 있다.
본 양태는 높은 항복 전압을 달성하기 위해 서로 직렬로 전기적으로 연결된 복수의 반도체 다이(semiconductor die)를 사용하는 공지된 고전압 TVS 장치 대신에, 단 하나의 모놀리식 반도체 다이에 구현된 고전압 TVS 장치를 생성하는 접근법을 제공한다. 본 명세서에서, "고전압", "고전압 TVS" 등의 용어는 500V 이상의 항복 전압을 제공하는 장치를 의미할 수 있다. 아래에 자세히 설명된 바와 같이, 본 양태는 상부-측면(top-side) 분리 확산, 메사 분리 또는 모트 분리와 함께 펀치 스루 장치로 설계된 N+/N-/P+ 구조를 특징으로 하며 N+ 가드 링을 포함할 수 있다. 이러한 설계 요소의 조합은 TVS 장치에 음의 동적 저항을 제공한다.
도 1은 과부하로부터 보호하기 위해 IGBT 회로를 갖춘 회로에 배열된 TVS 다이오드의 구현 중 하나를 예시한다. 이 배열은 능동 클램핑을 위한 고전압 IGBT 회로에 사용될 수 있는 현재의 배열을 나타내며, 여기서 일련의 TVS 다이오드가 직렬 방식으로 배열되어 표시된 IGBT의 게이트와 컬렉터 사이에 연결된 TVS 장치를 제공한다. 따라서, TVS 장치는 개별 항복 전압이 수백 볼트로 상대적으로 낮은 개별 다이오드의 직렬 배열 덕분에 클램핑 방향으로 높은 항복 전압을 제공할 수 있다.
본 개시의 양태에 따르면, 도 2는 본체 202로 나타난 단일 반도체 다이 내에서 높은 항복 전압을 제공하는 TVS 장치 200로 도시된, 단방향 TVS 장치를 예시한다. 다양한 양태에서, 본체 202는 P+ 기판(제3 층 214)을 포함할 수 있는데, 이는 P+ 기판이 1e18 cm-3 - 1e21cm-3의 농도로 P-형 도펀트로 도핑된다는 것을 의미한다. 나아가, 본체 202는 N- 벌크(bulk)(제2 층 210)를 포함할 수 있는데, 이는 N- 벌크가 1e13 cm-3- 5e14 cm-3의 농도로 N-형 도펀트로 도핑된다는 것을 의미한다. TVS 장치 200은 N+ 재료를 포함하는 제1 층 204을 포함할 수 있는데, 이는 반도체 다이의 대부분(the bulk of)이 1e18 - 1e21 cm-3의 농도로 N-형 도펀트로 도핑된다는 것을 의미한다. 제1 층 204은 본체 202의 제1 주 표면 208의 제1 부분 상에 형성된다. 제1 층 204은 이온 주입(ion implantation), 도펀트 분위기에서의 적층 등과 같이, N-형 도펀트를 N- 벌크(제2 층 210)에 도입하는 공지된 기술을 사용하여 형성될 수 있다. 도시된 바와 같이, 제1 층 204은 제1 주 표면 208 상에 배치된 패시베이션 구조 224로 정의되는 영역 내에 형성된다. 다양한 비제한적 양태에서, N+ 층, 제1 층 204의 깊이는 10 μm 내지 50 μm 범위일 수 있다.
도 2에 나타난 바와 같이, 제1 층 204는, 제1 주 표면 208의 제2 부분으로부터 연장되고 제1 층 204를 둘러싸는, 제2 층 210과 함께 형성된다. 특히, 제2 층 210은 또한 제1 층 204 아래로 연장된다. 제2 층은 N- 재료로 형성될 수 있는데, 이는 반도체 다이의 대부분이 1e13cm-3 내지 5e14cm-3 범위의 농도로 N-형 도펀트로 도핑된다는 것을 의미한다. 어떤 경우에도, 제2 층 210의 N-형 도펀트 농도는 일반적으로 제1 층 204의 N-형 도펀트 농도보다 몇 배 더 작을 것이다.
도 2에 추가로 도시된 바와 같이, TVS 장치 200은 P+ 재료를 포함하는 제3 층 214를 포함할 수 있고, 이때 제2 층(210)은 제1 층 204과 제3 층 214 사이에 배치된다. 제2 층 210(N-벌크)은 제3 층 214 상에서 성장될 수 있으며, 이 농도는 1e18 cm-3 내지 1e21 cm-3 범위를 가질 수 있다. 일부 양태에서, 제2 층 210(N- 층)은 P+ 기판 상의 에피택시 공정(epitaxy process)에 의해 형성될 수 있으며, 이때 P+ 기판의 도핑 농도는 1e18cm-3 내지 1e21cm-3 범위일 수 있다는 점에 유의한다.
TVS 장치 200은 제1 주 표면 208로부터 연장되는 분리 영역 220을 더 포함할 수 있다. 이 예에서, 분리 영역 220은 제2 층 210 주위에 배치되고 본체 202의 측면 226까지 연장된다. 도 2에 도시된 특정 양태에서, 분리 영역 220은 제2층 210의 가장자리(periphery) 주위로 연장되는 P-외부 확산 영역 220B로 형성된다. 분리 영역 220은 분리 확산 공정 동안 형성되는 기생층(parasitic layer)일 수 있다는 점에 유의한다. P- 층의 깊이가 얕을수록 장치의 항복 전압이 더 정확해질 수 있다.
또한, P- 재료를 포함하는 외부 확산층 220A이 제3 층 214과 제2 층 210 사이에 형성될 수 있다.
도 2에 추가로 도시된 바와 같이, TVS 장치 200은 제2 층 210 내에서 제1 주 표면 208로부터 연장되고 제1 층 204 주위에 배치되는 N+ 가드 링 222를 포함할 수 있다. TVS 장치 200은 도시된 바와 같이 패시베이션 구조 224로 정의된 접촉 영역 내 및 제2 주 표면 218 상에 배치된, 상부 접촉부(top contact) 206(금속 접촉부와 같은 전기적 접촉부) 및 하부 접촉부(bottom contact) 216(금속 접촉부)를 더 포함할 수 있다.
언급된 바와 같이, N- 층(제2 층 210)은 P+ 기판(제3 층 214) 상에 성장될 수 있다. 다양한 비제한적인 양태에 따르면, 제2 층 210의 초기 두께는 50 μm 내지 100 μm 일 수 있다. 다음 작업에서는 제1 주 표면 208의 영역으로 P-형 도펀트를 도입하여 분리 영역 220을 형성할 수 있다. 분리 영역 220은 이전에 제2 층 210을 포함했던 N-벌크 영역에 형성될 수 있다는 점에 유의한다. 제1 주 표면 208의 패턴화(patterning)는 후속적으로 수행되어 제1 주 표면 208을 통해 N- 층(제2 층 210)에 추가 N-형 도펀트를 도입하는 영역을 정의할 수 있고 이에 따라 제1 층 204 및 N+ 가드 링 222를 형성한다.
제1 층, 제2 층, 제3 층, N+ 가드 링에 적합한 크기와 도펀트 농도를 선택함으로써, 새로운 장치는 고전압 TVS 응용을 목적으로 모놀리식 장치에서 분리 확산 엣지 종단을 갖춘 펀치-스루 N+N-P+ 구조를 제공하도록 설계될 수 있다. 도 2로 돌아가면, 오프셋(offset) 세트로서, 측면 226로부터 패시베이션 구조 224(O1), N+ 가드 링 222(O2) 및 제1 층 204(O3)에 대한, 설계된 오프셋(offset) 세트가 도시되어 있다. 하나의 비제한적인 예에서, O1 은 150 μm 일 수 있고, O2는 450 μm 일 수 있으며, O3는 550 μm 일 수 있다.
도 3으로 돌아가면, 도시된 시뮬레이션된 역 I-V 곡선에서, TVS 장치 200의 능동 클램핑 기능은 역 차단 방향(캐소드에서 "+" 및 애노드에서 "-")에 대응한다. 이 예에서, 오른쪽 곡선은 N+ 가드 링 222이 없을 때 TVS 장치의 I-V 거동에 대응하는 반면, 왼쪽 곡선은 N+ 가드 링 222이 있을 때 TVS 장치의 I-V 거동에 대응한다. 패턴화된 N+ 이미터(emitter)(제1 층 204) 및 N+ 가드 링 222의 제공은 TVS 장치 200의 고전압 동작 범위를 보장한다. TVS 장치 200의 펀치 스루 설계는 항복 전압의 낮은 편차를 가능하게 하는데, 이는 항복 전압이 도 2에 정의된 베이스 유효 폭 WPT에 따라 주로 달라지기 때문이며, 반면, N- 층(제2 층 210)의 저항률(resistivity)과 같은 다른 설계 매개변수는 항복 전압에 낮은 영향을 미친다. 더욱이, TVS 장치 200의 N+N-P+ 펀치 스루 구조의 사용은 항복 전압의 낮은 온도 계수 뿐만 아니라, 서지 전류 사건 동안 낮은 전력 손실을 포함하여 다른 중요한 이점을 제공한다. 전자(the former)의 장점은 애벌런치 모드(avalanche mode)에서 음의 동적 저항으로 인해 발생한다(도 3의 왼쪽 곡선 참조).
도 4a로 돌아가면, 일반적으로 도 2에 따라 배열된 TVS 장치 200의 예에서 애벌런치 모드에서 유효 베이스 폭 WPT에 따른 전계 강도(electric field strength)의 변화가 도시되어 있다. 도시된 바와 같이, 곡선 402는 일반적으로 사다리꼴 형상을 나타낸다. 나타난 예에서, 최대 전계 강도는 대략 10 μm의 값에서 발생하고, 0으로 떨어지기 전에 WPT값이 최대 60 μm까지 증가하고 천천히 감소한다. 가장 잘 이해되는 바와 같이, TVS 장치 200에 의해 제공되는 항복 전압의 낮은 온도 계수를 초래하는 것은 이러한 사다리꼴 전기장 분포이다.
도 4b는 도 2의 TVS 장치 200의 변형에 따라 단면 A-A 및 C-C에 대한 깊이에 따른 절대 도펀트 농도의 변화를 도시하고, 반면 도 4c는 도 2의 단면 B-B 및 C-C에서 깊이에 따른 절대 도펀트 농도의 변화를 도시한다. 도 4b의 예에서, 곡선 404은 N+ 가드 링 222 또는 제1 층 204(이미터)의 N+ 영역의 최대 도핑 레벨에 대응하는 2E19/cm2 근처의 도펀트의 피크 농도를 나타낸다. 25 μm 깊이와 50 μm 깊이 사이의 영역은 제2 층 210의 N- 영역에 대응하고, 반면 80 μm 이상의 깊이에 있는 영역은 P+ 기판(제3 층 214)에 대응한다. 이 예에서, P+ 기판은 3E18/cm3의 도펀트 농도를 갖는다.
도 5는 본 개시의 추가 양태에 따른 TVS 장치 500를 도시한다. 도 2의 양태를 참조하면, TVS 장치 500는 본체 502)로 나타난 단일 반도체 다이 내에서 높은 항복 전압을 제공하는 단방향 TVS 장치를 도시한다. 다양한 양태에서, 본체 502는 도 2와 관련하여 위에서 논의된 바와 같이 P+ 기판을 포함할 수 있다. TVS 장치 500은 앞서 논의된 바와 같이, N+ 재료를 포함하는 제1 층 504을 포함할 수 있다. 제1 층 504는 본체 502의 제1 주 표면 508의 제1 부분 상에 형성된다.
본 개시의 다른 양태에 따르면, 제1 층 504는 N- 층에서의 이온 주입 또는 도너(donor)의 확산에 의해 생성될 수 있다. 제1 층 504의 깊이는 N+ 도핑 프로파일의 깊이를 의미하는 Xn+으로 표시된다. 다양한 양태에서,
도시된 바와 같이, 제1 층 504는 제1 주 표면 508 상에 배치된 패시베이션 구조 524에 의해 둘러싸인 영역 내에 일반적으로 형성되며, 이 패시베이션 구조는 상부 접촉부 506을 정의하는 데 사용될 수 있다. 다양한 비제한적 양태에서, N+ 층의 깊이, 제1 층 504의 Xn+는 10 μm 내지 50 μm 범위일 수 있다.
도 2의 양태와 유사하게, 그리고 도 5에 도시된 바와 같이, 제1 층 504는 제1 주 표면 508의 제2 부분으로부터 연장되고 제1 층 504를 둘러싸는 제2 층 510과 함께 형성된다. 특히, 제2 층 510은 또한 제1 층 504 아래로 연장된다. 제2 층 510은 도 2와 관련하여 앞서 논의된 바와 같이, N- 재료로 형성된 N- 층일 수 있다.
도 5에 추가로 도시된 바와 같이, TVS 장치 500은 P+ 재료를 포함하는 제3 층 514를 포함할 수 있고, 이때 제2 층 510은 제1 층 504와 제3 층 514 사이에 배치된다. 제3 층 514는 앞서 논의된 바와 같이 본체 502의 일부일 수 있다.
TVS 장치 500은 제1 주 표면 508로부터 연장되는 분리 영역 520을 더 포함할 수 있다. 이 예에서, 분리 영역 520은 제2 층 510 주위에 배치되고 본체 502의 측면 526까지 연장된다. 도 5에 도시된 특정 양태에서, 분리 영역 520은 제2층 510의 가장자리 주위로 연장되는 메사 구조(mesa structure)로 형성된다. 메사 구조는 예를 들어 전기 절연체 역할을 하는 패시베이션 재료를 형성하기 위해 리소그래피(lithography), 에칭(etching) 및 패시베이션을 포함한, 공지된 방법을 사용하여 형성될 수 있다. W메사로 표시된 메사의 깊이, 이 실체의 치수는 일반적으로 W메사 = XN++WPT+10 μm 내지 30 μm로 결정될 수 있다. 따라서, 메사 구조는 제2 층 510을 넘어 제3 층 514로 연장된다.
도 5에 추가로 도시된 바와 같이, TVS 장치 500은 제2 층 510 내에서 제1 주 표면 508로부터 연장되고 제1 층 504 주위에 배치되는 N+ 가드 링 522를 포함할 수 있다. TVS 장치 500은 상부 접촉부 506(금속 접촉부) 및 도시된 바와 같이 제2 주 표면 518 상에 배치된 하부 접촉부 516을 더 포함할 수 있다. 도 5는 오프셋 세트로서, 측면 526으로부터 패시베이션 구조 524(O4), N+ 가드 링 522(O5) 및 제1 층 504(O3)에 대한, 설계된 오프셋 세트를 추가로 제공한다. 하나의 비제한적인 예에서 O1은 400 μm일 수 있고, O2는 700 μm일 수 있으며, O3는 800 μm일 수 있다.
도 2의 양태와 마찬가지로, TVS 장치 500의 펀치 스루 설계는 항복 전압의 낮은 편차를 가능하게 하는데, 이는 항복 전압이 베이스의 유효 폭 WPT에 따라 주로 달라지기 때문이다. 더욱이, TVS 장치 500의 N+N-P+ 펀치 스루 구조의 사용은, TVS 장치 200과 관련하여 논의된 바와 같이, 항복 전압의 낮은 온도 계수뿐만 아니라 서지 전류 사건 동안 낮은 전력 손실을 제공한다.
TVS 장치 200과 관련하여 도 5의 양태의 설계의 장점은, 메사 분리의 사용이 확산 분리 공정을 사용하지 않고 따라서 외부 확산 층 220A로 도시된 하부 외부 확산층과 같은 P- 층을 도입하지 않는다는 점이다. 따라서, 베이스의 유효 폭 WPT은 제1 층 504와 제2 층 510의 바닥 사이에서 보다 정확하게 정의될 수 있다. 다르게 말하면, 제1 층 504, N+ 가드 링 522 및 분리 영역 520의 모트 구조(moat structure)를 형성하는 동안 상당히 낮은 P-외부-확산으로 인해, WPT값의 제어가 더 좋고, 이러한 제어는 결과적으로 항복 전압의 편차(변형)을 낮추는 원인이 된다. 항복 전압의 편차는 명목상 동일한 공정에 대한 서로 다른 장치 간의 항복 전압의 변화(예를 들어, 웨이퍼 내, 배치 간(batch to batch) 또는 웨이퍼 간(wafer to wafer) 변화)를 의미한다.
도 6은 본 개시의 추가적인 양태에 따른 TVS 장치를 도시한다. 도 2의 양태를 참조하면, TVS 장치 600은 본체 602로 나타난 단일 반도체 다이 내에서 높은 항복 전압을 제공하는 단방향 TVS 장치를 도시한다. 다양한 양태에서, 본체 602는 도 2와 관련하여 위에서 논의된 바와 같이, P+ 기판을 포함할 수 있다. TVS 장치 600은 앞서 논의된 바와 같이, N+ 재료를 포함하는 제1 층 604를 포함할 수 있다. 제1 층 604는 본체 602의 제1 주 표면 608의 제1 부분 상에 형성된다. 도시된 바와 같이, 제1 층 604는 제1 주 표면 608 상에 배치된 패시베이션 구조 624에 의해 둘러싸인 영역 내에 일반적으로 형성되며, 이 패시베이션 구조는 상부 접촉부 606을 정의하는 데 사용될 수 있다. 다양한 비제한적 양태에서, N+ 층, 제1 층 604의 깊이는 10 μm 내지 50 μm 범위일 수 있다.
도 2 및 도 5의 양태와 유사하게, 그리고 도 6에 도시된 바와 같이, 제1 층 604는 제1 주 표면 608의 제2 부분으로부터 연장되고 제1 층 604을 둘러싸는 제2 층 610과 함께 형성된다. 특히, 제2 층 610은 또한 제1 층 604 아래로 연장된다. 제2 층 610은 도 2와 관련하여 앞서 논의된 바와 같이, N- 재료로 형성될 수 있다.
도 6에 추가로 도시된 바와 같이, TVS 장치 600은 P+ 재료를 포함하는 제3 층 614를 포함할 수 있고, 이때 제2 층 610은 제1 층 604와 제3 층 614 사이에 배치된다. 제3 층 614는 도 2과 관련하여 앞서 논의된 바와 같이 본체 602의 일부일 수 있다.
TVS 장치 600은 제1 주 표면 608로부터 연장되는 분리 영역 620을 더 포함할 수 있다. 이 예에서, 분리 영역 620은 제2 층 610 주위에 배치되고 본체 602의 측면 626까지 연장된다. 도 6에 도시된 특정 양태에서, 분리 영역 620은 제2층 610의 가장자리 주위로 연장되는 모트 구조로 형성된다. 메사 구조는 예를 들어 전기 절연체 역할을 하는 산화물 재료를 형성하기 위해 리소그래피, 에칭 및 패시베이션을 포함한 알려진 방법을 사용하여 형성될 수 있다. L모트로서 나타난 모트의 폭은 다양한 비제한적인 양태에 따라 400 μm 내지 600μm일 수 있다. 또한, 모트 구조는 제2 층 610을 넘어 제3 층 614로 진입하기에 충분한 깊이까지 연장된다. 나아가, 측면 626으로부터 분리 영역 620의 오프셋 D는 다양한 비제한적인 양태에서 50 μm 내지 200 μm의 범위일 수 있다.
도 6에 추가로 도시된 바와 같이, TVS 장치 600은 제2 층 610 내에서 제1 주 표면 608으로부터 연장되고 제1 층 604 주위에 배치되는 N+ 가드 링 622을 포함할 수 있다. TVS 장치 600은 상부 접촉부 606(금속 접촉부) 및 도시된 바와 같이 제2 주 표면 618 상에 배치된 하부 접촉부 616를 더 포함할 수 있다.
도 2 및 도 5의 양태와 마찬가지로, TVS 장치 600의 펀치 스루 설계는 항복 전압의 낮은 편차를 가능하게 하는데, 이는 항복 전압이 주로 베이스 유표 폭 WPT에 따라 주로 달라지기 때문이다. 더욱이, TVS 장치 600의 N+N-P+ 펀치 스루 구조의 사용은, TVS 장치 200과 관련하여 논의된 바와 같이, 항복 전압의 낮은 온도 계수뿐만 아니라 서지 전류 사건 동안 낮은 전력 손실을 제공한다.
TVS 장치 200과 관련하여 도 6의 양태의 설계의 장점은, 모트 분리의 사용이 확산 분리 공정을 사용하지 않고 따라서 외부 확산 층 220A과 같은 P- 층을 도입하지 않는다는 점이다. 따라서, 베이스의 유효 폭 WPT은 제1 층 604와 제2 층 610의 바닥 사이에서 보다 정확하게 정의될 수 있다. 다르게 말하면, 제1 층 604, N+ 가드 링 622 및 분리 영역 620의 모트 구조를 형성하는 동안 상당히 낮은 P-외부-확산으로 인해, WPT값의 제어가 더 좋고, 이러한 제어는 결과적으로 항복 전압의 편차(변형)을 낮추는 원인이 된다. 또 다른 장점은 모트 구조가 측면 626과 교차하지 않는다는 점이다. 다시 말해, 측면 626은 반도체 웨이퍼를 다이싱(dicing)하여 형성할 수 있으므로, 다이싱 공정은 모트 구조의 임의의 패시베이션 영역으로부터 멀리 위치하여 패시베이션 절단시 발생할 수 있는 결함을 방지할 수 있다.
도 7은 예시적인 프로세스 흐름(process flow)(700)을 나타낸다. 블록 702에서 기판이 제공되는데, 기판은 P+ 재료로 형성되며, 이는 기판이 적절한 범위의 농도에서 P-형 도펀트로 도핑된 반도체 재료임을 의미한다. 일부 양태에서, 이 범위는 1e18cm-3 내지 1e21cm-3이다.
블록 704에서, P+ 기판의 제1 주 표면 상에 N- 층이 형성된다. N- 층은 적절한 범위의 N-형 도펀트 농도를 가질 수 있다. 이와 같이, N- 층이 형성된 후, N- 층의 외부 표면은 제1 주 표면에 해당할 것이다. 일부 양태에서, 이 범위는 1e13 cm-3 내지 5e14 cm-3이다. 이와 같이, P+ 층을 정의하는 P-형 영역은 기판 P+의 제2 주 표면으로부터 N- 층의 경계까지 연장될 수 있다.
블록 706에서, N- 층의 제1 주 표면으로부터 연장되고 N- 층을 둘러싸는 분리 영역이 형성된다. 다양한 양태에서, 분리 영역은 P-분리 확산 구조, 메사 구조, 또는 모트 구조로 형성될 수 있다. 분리 영역은 N- 층 전체를 통해 P+ 층으로 연장될 수 있다.
블록 708에서, N- 층의 일부 내에서 N- 층의 제1 주 표면 상에 N+ 층이 형성되고, 이때 N- 층은 N+ 층을 둘러싸며 N+ 층 아래로 확장된다. 이와 같이, N+ 층, N- 층, 및 P+ 층의 조합으로 펀치스루 구조를 정의할 수 있다.
블록 710에서, N+ 가드 링이 제1 층 주위에 형성되고, N+ 가드 링은 N- 층 내에 제1 주 표면(N- 층의 외부 표면을 의미함)으로부터 연장된다. N+ 가드 링은 N+ 층 형성과 동시에 또는 후속하여 형성될 수 있다.
요약하면, 본 양태는 적어도 다음과 같은 이점을 제공한다. 우선, 단방향 TVS는 고전압(500V) 이상을 지원하는 단일 모놀리식 기판에서 구현된다. 보다 구체적으로, 모놀리식 HV(>500V) TVS 장치에서 상부-측면 분리 확산 엣지 종단을 갖는 N+NP+ 펀치-스루 구조가 제공된다. 더욱이, 일부 양태에서 전면 단순 메사 또는 모트 종단을 갖는 펀치 스루 N+N-P+ 구조가 모놀리식 HV(>500V) TVS 장치에서 실현된다.
본 양태가 특정 양태를 참조하여 개시되어 있지만, 첨부된 청구범위에 정의된 바와 같은 본 개시의 영역 및 범위를 벗어나지 않으면서, 설명된 양태에 대한 다수의 변형, 개조 및 변경이 가능하다. 따라서, 본 양태는 설명된 양태에 제한되어서는 안 되고, 하기의 청구범위의 표현 및 그 등가물에 의해 정의된 전체 범위를 가질 수 있다.

Claims (20)

  1. 단방향(unidirectional) 과도 전압 억제(transient voltage suppression; TVS) 장치로서,
    N+ 재료(N+ material)를 포함하고, 기판의 제1 주 표면(main surface)의 제1 부분 상에 형성되는, 제1 층;
    상기 제1 주 표면의 제2 부분으로부터 연장되고, 상기 제1 층을 둘러싸며, 상기 제1 층 아래로 연장되는, 제2 층으로서, 상기 제2 층은 N- 재료를 포함하는, 제2 층;
    P+ 재료를 포함하는 제3 층으로서, 이때 상기 제2 층이 상기 제1 층 및 제3 층 사이에 배치되는 것인, 제3 층; 및
    상기 제1 주 표면으로부터 연장되고, 상기 제2 층 주위에 배치되는, 분리 영역(isolation region);
    을 포함하는, 단방향 TVS 장치.
  2. 제1항에 있어서, 상기 기판은 P+ 기판을 포함하고, 상기 제3 층은 상기 제1 주 표면의 반대쪽인, 상기 기판의 제2 주 표면으로부터 연장되는 것인, 단방향 TVS 장치.
  3. 제1항에 있어서, 상기 분리 영역은 P- 외부 확산 영역(P- outdiffusion region)을 포함하고, 상기 분리 영역의 외측부(outer portion)는 상기 제2 층의 가장자리(periphery) 주위로 연장되며, 상기 제3 층 및 제2 층 사이에 P- 재료를 포함하는 하부 외부 확산 영역(lower outdiffusion region)이 배치되는 것인, 단방향 TVS 장치.
  4. 제1항에 있어서, 상기 단방향 TVS 장치는
    상기 제2 층 내에서 상기 제1 주 표면으로부터 연장되고 상기 제1 층 주위에 배치되는 N+ 가드 링(guard ring)을 더 포함하는, 단방향 TVS 장치.
  5. 제4항에 있어서, 상기 단방향 TVS 장치는
    상기 제1 주 표면 상에 배치되고 상기 분리 영역, 제2 층, 가드 링 및 제1 층의 적어도 일부 위에(over) 연장되는 패시베이션 구조(passivation structure)를 더 포함하는, 단방향 TVS 장치.
  6. 제1항에 있어서, 상기 분리 영역은 메사 구조(mesa structure)를 포함하고, 상기 메사 구조는 상기 제2 층을 통해 상기 제3 층으로 연장되며, 상기 제2 층은 상기 제3 층에 바로 인접하여 배치되는 것인, 단방향 TVS 장치.
  7. 제1항에 있어서, 상기 분리 영역은 모트 구조(moat structure)를 포함하고, 상기 모트 구조는 상기 제2 층을 통해 상기 제3 층으로 연장되며, 상기 제2 층은 상기 제3 층에 바로 인접하여 배치되는 것인, 단방향 TVS 장치.
  8. 제7항에 있어서, 상기 기판은 일련의 측면(side surface)을 정의하며, 상기 모트 구조는 상기 일련의 측면과 교차하지 않는 것인, 단방향 TVS 장치.
  9. 단방향 TVS 장치를 형성하는 방법으로서,
    P+ 재료를 포함하는 기판을 제공하는 단계;
    상기 기판의 표면 상에 N- 층을 형성하는 단계로서, 상기 N- 층은 N- 재료를 포함하고, 상기 N- 층의 외부 표면이 상기 기판의 제1 주 표면을 정의하는 것인, 단계;
    상기 제1 주 표면으로부터 연장되고 상기 N- 층을 둘러싸는 분리 영역을 형성하는 단계; 및
    상기 기판의 제1 주 표면의 일부 상에 N+ 층을 형성하는 단계로서, 상기 N+ 층은 N+ 재료를 포함하는 것인, 단계;를 포함하고,
    상기 N- 층은 상기 N+ 층의 가장자리 주위로 연장되고 상기 N+ 층 아래에 배치되며, 이때 P+ 재료를 포함하는 P+ 층이 정의되며, 상기 P+ 층은 상기 제1 주 표면의 반대쪽인, 상기 기판의 제2 주 표면으로부터 연장되는 것인, 방법.
  10. 제9항에 있어서, 상기 N+ 층을 형성하는 단계는 상기 N- 층을 형성하는 단계 이후에 수행되는 것인, 방법.
  11. 제9항에 있어서, 상기 분리 영역은 상기 제1 주 표면의 일부로 P 형 도펀트(dopant)가 확산되어 형성된 P- 외부 확산 영역을 포함하고, 상기 분리 영역의 외측부는 상기 N- 층의 가장자리 주위로 연장되며, 상기 P+ 층과 N- 층 사이에 P- 재료를 포함하는 하부 외부 확산 영역이 배치되는 것인, 방법.
  12. 제9항에 있어서, 상기 방법은,
    상기 N+ 층 주위에 N+ 가드 링을 형성하는 단계로서, 상기 N+ 가드 링은 상기 N- 층 내에서 상기 제1 주 표면으로부터 연장되는 것인, 단계를 더 포함하는, 방법.
  13. 제9항에 있어서, 상기 방법은
    상기 제1 주 표면의 일부 위에 패시베이션 구조를 형성하는 단계로서, 상기 패시베이션 구조는 상기 N+ 층 위에 배치된 접촉 영역(contact region)을 정의하는 것인, 단계를 더 포함하고,
    상기 방법은, 상기 접촉 영역 내에 전기적 접촉을 형성하는 단계를 더 포함하는, 방법.
  14. 제9항에 있어서, 상기 분리 영역을 형성하는 단계는 메사 구조를 형성하는 단계를 포함하며, 상기 메사 구조는 상기 N- 층을 통해 상기 P+ 층으로 연장되고, 상기 N- 층은 상기 P+ 층에 바로 인접하여 배치되는 것인, 방법.
  15. 제9항에 있어서, 상기 분리 영역을 형성하는 단계는 모트 구조를 형성하는 단계를 포함하며, 상기 모트 구조는 상기 N- 층을 통해 상기 P+ 층으로 연장되고, 상기 N- 층은 상기 P+ 층에 바로 인접하여 배치되는 것인, 방법.
  16. 제15항에 있어서, 상기 기판은 일련의 측면을 정의하며, 상기 모트 구조는 상기 일련의 측면과 교차하지 않는 것인, 방법.
  17. 고전압 단방향 과도 전압 억제(TVS) 장치로서,
    N+ 재료를 포함하고, P+ 기판의 제1 주 표면의 제1 부분 상에 형성되는, 제1 층;
    상기 제1 주 표면의 일부로부터 연장되고, 상기 제1 층을 둘러싸며, 상기 제1 층의 아래로 연장되는 제2 층으로서, 상기 제2 층은 N- 재료를 포함하고, 이때 P+ 재료를 포함하는 제3 층이 형성되며, 상기 제3 층은 상기 제2 층 밑에서 상기 P+ 기판의 제2 주 표면으로 연장되는 것인, 제2 층;
    상기 제2 층 내에서 상기 제1 주 표면으로부터 연장되고, 상기 제1 층 주위에 배치되는, N+ 가드 링; 및
    상기 제1 주 표면으로부터 연장되고, 상기 제2 층 주위에 배치되는, 분리 영역;
    을 포함하는, 고전압 단방향 TVS 장치.
  18. 제17항에 있어서, 상기 분리 영역은 P- 외부 확산 영역을 포함하고, 상기 분리 영역의 외측부는 상기 제2 층의 가장자리 주위로 연장되며, 상기 제3 층 및 제2층 사이에 P- 재료를 포함하는 하부 외부 확산 영역이 배치되는 것인, 고전압 단방향 TVS 장치.
  19. 제17항에 있어서, 상기 고전압 단방향 TVS 장치는
    상기 제1 주 표면 상에 배치되고 상기 분리 영역, 제2 층, 가드 링 및 제1 층의 적어도 일부 위에 연장되는 패시베이션 구조를 더 포함하는, 고전압 단방향 TVS 장치.
  20. 제17항에 있어서, 상기 분리 영역은 메사 구조 또는 모트 구조를 포함하고, 상기 분리 영역은 상기 제2 층을 통해 상기 제3 층으로 확장되며, 상기 제2 층은 상기 제3 층에 바로 인접하여 배치되는 것인, 고전압 단방향 TVS 장치.
KR1020230141487A 2022-10-21 2023-10-20 단방향 고전압 펀치스루 tvs 다이오드 및 이의 제조방법 KR20240056444A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2022112949479 2022-10-21
CN202211294947.9A CN117917780A (zh) 2022-10-21 2022-10-21 单向高电压穿通tvs二极管及制造方法

Publications (1)

Publication Number Publication Date
KR20240056444A true KR20240056444A (ko) 2024-04-30

Family

ID=88417097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230141487A KR20240056444A (ko) 2022-10-21 2023-10-20 단방향 고전압 펀치스루 tvs 다이오드 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20240234406A9 (ko)
EP (1) EP4358151A2 (ko)
KR (1) KR20240056444A (ko)
CN (1) CN117917780A (ko)

Also Published As

Publication number Publication date
CN117917780A (zh) 2024-04-23
US20240234406A9 (en) 2024-07-11
US20240136349A1 (en) 2024-04-25
EP4358151A2 (en) 2024-04-24

Similar Documents

Publication Publication Date Title
KR101745776B1 (ko) 전력용 반도체 소자
US8377757B2 (en) Device and method for transient voltage suppressor
CN109314143B (zh) 半导体装置
JP2012104834A (ja) 高電圧バイポーラベースｅｓｄ保護構造
US8878237B2 (en) Active edge structures providing uniform current flow in insulated gate turn-off thyristors
EP2996153B1 (en) Bipolar transistor and method of manufacturing the same
US10483257B2 (en) Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection
KR20160065326A (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN109037204B (zh) 一种功率器件及其制作方法
KR20140031893A (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
US9543420B2 (en) Protection device and related fabrication methods
JP6391136B2 (ja) 高電圧ダイオード
US10629715B2 (en) Unidirectional ESD protection with buried breakdown thyristor device
KR20240056444A (ko) 단방향 고전압 펀치스루 tvs 다이오드 및 이의 제조방법
CN219303673U (zh) 单向高电压穿通瞬态电压抑制器件
US8686515B2 (en) Double-groove bidirectional vertical component
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
TW202418588A (zh) 單方向高電壓擊穿暫態電壓抑制器二極體以及製造方法
CN219040487U (zh) 非对称双向瞬态电压抑制器件
US8604515B2 (en) Bidirectional protection component
JPH10335630A (ja) 半導体装置及びその製造方法
EP4340045A1 (en) Bidirectional asymmetric transient voltage suppressor device
US8975661B2 (en) Asymmetrical bidirectional protection component
JP5922379B2 (ja) モノリシック集積回路の製造方法
RU2037237C1 (ru) Транзистор с защитой от перенапряжений