KR20240051006A - Display device and mobile electronic device including the same - Google Patents

Abstract

표시 장치 및 이를 포함하는 모바일 전자 장치가 제공된다. 일 실시예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 표시 패널을 포함하고, 상기 표시 패널은, 제1 발광 영역을 포함하는 제1 서브 화소, 제2 발광 영역을 포함하는 제2 서브 화소, 제3 발광 영역을 포함하는 제3 서브 화소, 광 감지 영역을 포함하는 센서 화소, 상기 제1 내지 제3 발광 영역과 상기 광 감지 영역을 구획하는 화소 정의막, 및 상기 화소 정의막 상에서, 상기 센서 화소의 외곽을 둘러싸도록 배치되는 격벽을 포함한다.A display device and a mobile electronic device including the same are provided. A display device according to an embodiment includes a display panel including a display area and a non-display area, wherein the display panel includes a first sub-pixel including a first light-emitting area, and a second sub-pixel including a second light-emitting area. A sub-pixel, a third sub-pixel including a third light-emitting area, a sensor pixel including a light-sensing area, a pixel defining layer dividing the first to third light-emitting areas and the light-sensing area, and on the pixel defining layer. , and includes a partition wall arranged to surround the exterior of the sensor pixel.

Description

표시 장치 및 이를 포함하는 모바일 전자 장치{DISPLAY DEVICE AND MOBILE ELECTRONIC DEVICE INCLUDING THE SAME}Display device and mobile electronic device including same {DISPLAY DEVICE AND MOBILE ELECTRONIC DEVICE INCLUDING THE SAME}

본 발명은 표시 장치 및 이를 포함하는 모바일 전자 장치에 관한 것이다.The present invention relates to a display device and a mobile electronic device including the same.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 태블릿 PC, 내비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 스마트폰, 태블릿 PC 등과 같은 모바일 전자 장치의 경우, 영상 촬영, 지문 인식, 안면 인식 등의 다양한 기능을 제공한다. As the information society develops, the demand for display devices for displaying images is increasing in various forms. Display devices are applied to various electronic devices such as smartphones, digital cameras, laptop computers, tablet PCs, navigation systems, and smart televisions. Mobile electronic devices such as smartphones and tablet PCs provide various functions such as video recording, fingerprint recognition, and facial recognition.

근래에는 광 산업과 반도체 산업의 발전으로 인하여 광 센서(photo sensor)를 이용한 오실로메트릭 방식으로 피부 수분도나 혈압 등의 생체 정보, 과일이나 야채 등의 성분 정보를 취득하기 위한 장치들이 개발되고 있다.Recently, due to the development of the optical and semiconductor industries, devices have been developed to acquire biometric information such as skin moisture level and blood pressure, and ingredient information such as fruits and vegetables using an oscillometric method using a photo sensor.

광 센서를 이용한 오실로메트릭 방식의 성분 측정 장치들은 그 자체로 독립된 광원, 센서, 및 디스플레이 기기를 필요로 하며, 별도로 응용 프로그램을 실행시키기 위한 휴대용 스마트폰이나 태블릿 PC 등을 휴대해야 하는 불편함이 있었다. 이에 따라, 최근에는 광 센서를 이용한 성분 측정기기와 모바일 전자 장치를 일체화시키기 위한 방안들이 대두되고 있다.Oscillometric component measurement devices using optical sensors require independent light sources, sensors, and display devices, and have the inconvenience of having to carry portable smartphones or tablet PCs to run separate applications. . Accordingly, recently, methods for integrating component measuring devices using optical sensors and mobile electronic devices have been emerging.

본 발명이 해결하고자 하는 과제는 광 센서를 표시 패널에 내장함으로써 휴대성과 편리성을 높일 수 있는 표시 장치 및 이를 포함하는 모바일 전자 장치를 제공하고자 하는 것이다.The problem to be solved by the present invention is to provide a display device that can increase portability and convenience by embedding an optical sensor in a display panel, and a mobile electronic device including the same.

또한, 본 발명이 해결하고자 하는 과제는 광 센서와 그에 인접한 화소 간의 누설 전류를 줄임으로써, 센싱 성능을 높일 수 있는 표시 장치 및 이를 포함하는 모바일 전자 장치를 제공하고자 하는 것이다.In addition, the problem to be solved by the present invention is to provide a display device that can improve sensing performance by reducing leakage current between an optical sensor and adjacent pixels, and a mobile electronic device including the same.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description below.

상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 표시 패널을 포함하고, 상기 표시 패널은, 제1 발광 영역을 포함하는 제1 서브 화소, 제2 발광 영역을 포함하는 제2 서브 화소, 제3 발광 영역을 포함하는 제3 서브 화소, 광 감지 영역을 포함하는 센서 화소, 상기 제1 내지 제3 발광 영역과 상기 광 감지 영역을 구획하는 화소 정의막, 및 상기 화소 정의막 상에서, 상기 센서 화소의 외곽을 둘러싸도록 배치되는 격벽을 포함한다.A display device according to an embodiment for solving the above problem includes a display panel including a display area and a non-display area, wherein the display panel includes a first sub-pixel including a first light-emitting area, and a second light-emitting area. a second sub-pixel including an area, a third sub-pixel including a third light-emitting area, a sensor pixel including a light-sensing area, a pixel defining layer dividing the first to third light-emitting areas and the light-sensing area, and a partition wall disposed on the pixel defining layer to surround an outline of the sensor pixel.

상기 제1 서브 화소는, 상기 제1 발광 영역과 상기 제1 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제1 발광층을 포함하고, 상기 제2 서브 화소는, 상기 제2 발광 영역과 상기 제2 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제2 발광층을 포함하고, 상기 제3 서브 화소는, 상기 제3 발광 영역과 상기 제3 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제3 발광층을 포함하고, 상기 센서 화소는, 상기 광 감지 영역과 상기 광 감지 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 광전 변환층을 포함한다.The first sub-pixel includes the first light-emitting region and a first light-emitting layer disposed on a portion of the pixel defining layer adjacent to the first light-emitting region, and the second sub-pixel includes the second light-emitting region and the a second light-emitting layer disposed on a portion of the pixel defining layer adjacent to the second light-emitting region, and the third sub-pixel is disposed on the third light-emitting region and a portion of the pixel defining layer adjacent to the third light-emitting region. and a third light-emitting layer, wherein the sensor pixel includes the photo-sensing area and a photoelectric conversion layer disposed on a portion of the pixel defining layer adjacent to the photo-sensing area.

상기 제1 내지 제3 서브 화소는 매트릭스 형태로 배열되고, 상기 센서 화소는 상기 제1 내지 제3 서브 화소에 인접하게 배치되어, 상기 제1 서브 화소로부터 방출된 레드 광, 상기 제2 서브 화소로부터 방출된 상기 그린 광, 및 상기 제3 서브 화소로부터 방출된 블루 광 중에서 적어도 하나를 이용하여 사용자의 생체 정보를 감지한다.The first to third sub-pixels are arranged in a matrix form, and the sensor pixels are arranged adjacent to the first to third sub-pixels, so that red light emitted from the first sub-pixel is transmitted from the second sub-pixel. The user's biometric information is detected using at least one of the green light emitted from the green light and the blue light emitted from the third sub-pixel.

상기 생체 정보는 지문 정보, 홍채 정보, 혈압 정보 및 혈류 정보를 포함한다.The biometric information includes fingerprint information, iris information, blood pressure information, and blood flow information.

상기 제1 서브 화소 및 상기 제3 서브 화소는, k 행에서, 제1 방향을 따라 하나의 행을 이루며 교대로 배열되고, 상기 제2 서브 화소는, k-1 행 및 k+1 행에서, 상기 제1 방향을 따라 하나의 행을 이루며 배열되고, 상기 센서 화소는, 상기 k 행에서, 상기 제1 서브 화소 및 상기 제3 서브 화소 사이에 배치된다.The first sub-pixel and the third sub-pixel are alternately arranged in one row along the first direction in the k row, and the second sub-pixel is in the k-1 row and the k+1 row, They are arranged in one row along the first direction, and the sensor pixels are arranged between the first sub-pixel and the third sub-pixel in the k row.

상기 제2 서브 화소 및 상기 센서 화소는 상기 제1 방향에 수직된 제2 방향을 따라 하나의 열을 이루며 교대로 배열된다.The second sub-pixel and the sensor pixel are alternately arranged in a row along a second direction perpendicular to the first direction.

상기 센서 화소는 상기 제1 서브 화소로부터 방출된 상기 레드 광 또는 상기 제3 서브 화소로부터 방출된 상기 블루 광을 이용하여 상기 혈압 정보 및 상기 혈류 정보를 감지하는 제1 센서 화소를 포함한다.The sensor pixel includes a first sensor pixel that detects the blood pressure information and the blood flow information using the red light emitted from the first sub-pixel or the blue light emitted from the third sub-pixel.

상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제1 서브 화소의 제1 발광층의 일부분 사이에는 제1 격벽이 배치되고, 상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제3 서브 화소의 제3 발광층의 일부분 사이에는 제2 격벽이 배치되고, 상기 제1 격벽 및 상기 제2 격벽은 지정된 간격을 갖고 이격됨에 따라, 상기 제1 서브 화소와 상기 k-1 행에 배치되는 상기 제2 서브 화소 사이의 제1 슬릿, 및 상기 제1 서브 화소와 상기 k+1 행에 배치되는 상기 제2 서브 화소 사이의 제2 슬릿을 형성한다.On top of the pixel defining layer, a first partition is disposed between a portion of the photoelectric conversion layer of the first sensor pixel and a portion of the first light emitting layer of the first sub-pixel, and on top of the pixel defining layer, the first sensor A second barrier rib is disposed between a portion of the photoelectric conversion layer of the pixel and a portion of the third light emitting layer of the third sub pixel, and the first barrier rib and the second barrier rib are spaced apart at a predetermined interval, so that the first sub pixel A first slit is formed between the pixel and the second sub-pixel arranged in the k-1 row, and a second slit is formed between the first sub-pixel and the second sub-pixel arranged in the k+1 row.

상기 제1 슬릿 및 상기 제2 슬릿에서 상기 제1 격벽 및 상기 제2 격벽은 높이를 갖지 않는다.In the first slit and the second slit, the first partition wall and the second partition wall have no height.

상기 센서 화소는 상기 제2 서브 화소로부터 방출된 그린 광을 이용하여 상기 지문 정보를 감지하는 제2 센서 화소를 포함한다.The sensor pixel includes a second sensor pixel that detects the fingerprint information using green light emitted from the second sub-pixel.

상기 제2 센서 화소의 주변을 둘러싸는 격벽은 전체적으로 높이가 일정하다.The partition wall surrounding the second sensor pixel has a constant height as a whole.

상기 센서 화소의 상기 광전 변환층은, 상기 화소 정의막 상에서 상기 제2 발광층의 일부와 중첩되는 그린 중첩 영역, 및 상기 그린 중첩 영역을 제외한 비중첩 영역을 포함한다.The photoelectric conversion layer of the sensor pixel includes a green overlapping area that overlaps a portion of the second light emitting layer on the pixel defining layer, and a non-overlapping area excluding the green overlapping area.

상기 격벽의 일부분은 상기 화소 정의막 상에서 상기 제2 발광층의 증착 영역을 가로지르도록 배치되고, 상기 격벽의 일부분 상에는 상기 제2 발광층과 동일한 공정에서 생성된 더미 유기물이 배치된다.A portion of the barrier rib is disposed to cross the deposition area of the second light emitting layer on the pixel defining layer, and a dummy organic material generated in the same process as the second emitting layer is disposed on a portion of the barrier rib.

상기 격벽의 상부에서, 상기 더미 유기물 상에는 캐소드 전극이 배치되고, 상기 격벽 상부에 위치한 캐소드 전극은 상기 제1 내지 제3 발광 영역과 상기 광 감지 영역에 배치된 캐소드 전극과 연결된다.At the top of the barrier rib, a cathode electrode is disposed on the dummy organic material, and the cathode electrode located on the top of the barrier rib is connected to the cathode electrode disposed in the first to third light-emitting regions and the photo-sensing region.

상기 과제를 해결하기 위한 일 실시예에 따른 모바일 전자 장치는, 모바일 전자 장치에 있어서, 광 센서가 내장된 표시 패널을 포함하고, 상기 표시 패널은, 제1 발광 영역을 포함하는 제1 서브 화소, 제2 발광 영역을 포함하는 제2 서브 화소, 제3 발광 영역을 포함하는 제3 서브 화소, 광 감지 영역을 포함하는 센서 화소, 상기 제1 내지 제3 발광 영역과 상기 광 감지 영역을 구획하는 화소 정의막, 및 상기 화소 정의막 상에서, 상기 센서 화소의 외곽을 둘러싸도록 배치되는 격벽을 포함한다.A mobile electronic device according to an embodiment for solving the above problem includes a display panel with a built-in optical sensor, the display panel comprising: a first sub-pixel including a first light-emitting area; A second sub-pixel including a second light-emitting region, a third sub-pixel including a third light-emitting region, a sensor pixel including a light-sensing region, and a pixel dividing the first to third light-emitting regions and the light-sensing region. It includes a defining layer, and a partition disposed on the pixel defining layer to surround an outer perimeter of the sensor pixel.

상기 제1 서브 화소는, 상기 제1 발광 영역과 상기 제1 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제1 발광층을 포함하고, 상기 제2 서브 화소는, 상기 제2 발광 영역과 상기 제2 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제2 발광층을 포함하고, 상기 제3 서브 화소는, 상기 제3 발광 영역과 상기 제3 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제3 발광층을 포함하고, 상기 센서 화소는, 상기 광 감지 영역과 상기 광 감지 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 광전 변환층을 포함한다.The first sub-pixel includes the first light-emitting region and a first light-emitting layer disposed on a portion of the pixel defining layer adjacent to the first light-emitting region, and the second sub-pixel includes the second light-emitting region and the a second light-emitting layer disposed on a portion of the pixel defining layer adjacent to the second light-emitting region, and the third sub-pixel is disposed on the third light-emitting region and a portion of the pixel defining layer adjacent to the third light-emitting region. and a third light-emitting layer, wherein the sensor pixel includes the photo-sensing area and a photoelectric conversion layer disposed on a portion of the pixel defining layer adjacent to the photo-sensing area.

상기 제1 내지 제3 서브 화소는 매트릭스 형태로 배열되고, 상기 센서 화소는 상기 제1 내지 제3 서브 화소에 인접하게 배치되어, 상기 제1 서브 화소로부터 방출된 레드 광, 상기 제2 서브 화소로부터 방출된 상기 그린 광, 및 상기 제3 서브 화소로부터 방출된 블루 광 중에서 적어도 하나를 이용하여 사용자의 생체 정보를 감지한다.The first to third sub-pixels are arranged in a matrix form, and the sensor pixels are arranged adjacent to the first to third sub-pixels, so that red light emitted from the first sub-pixel is transmitted from the second sub-pixel. The user's biometric information is detected using at least one of the green light emitted from the green light and the blue light emitted from the third sub-pixel.

상기 제1 서브 화소 및 상기 제3 서브 화소는, k 행에서, 제1 방향을 따라 하나의 행을 이루며 교대로 배열되고, 상기 제2 서브 화소는, k-1 행 및 k+1 행에서, 상기 제1 방향을 따라 하나의 행을 이루며 배열되고, 상기 센서 화소는, 상기 k 행에서, 상기 제1 서브 화소 및 상기 제3 서브 화소 사이에 배치된다.The first sub-pixel and the third sub-pixel are alternately arranged in one row along the first direction in the k row, and the second sub-pixel is in the k-1 row and the k+1 row, They are arranged in one row along the first direction, and the sensor pixels are arranged between the first sub-pixel and the third sub-pixel in the k row.

상기 센서 화소는 상기 제1 서브 화소로부터 방출된 상기 레드 광 또는 상기 제3 서브 화소로부터 방출된 상기 블루 광을 이용하여 혈압 정보 및 혈류 정보를 감지하는 제1 센서 화소를 포함한다.The sensor pixel includes a first sensor pixel that detects blood pressure information and blood flow information using the red light emitted from the first sub-pixel or the blue light emitted from the third sub-pixel.

상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제1 서브 화소의 제1 발광층의 일부분 사이에는 제1 격벽이 배치되고, 상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제3 서브 화소의 제3 발광층의 일부분 사이에는 제2 격벽이 배치되고, 상기 제1 격벽 및 상기 제2 격벽은 지정된 간격을 갖고 이격됨에 따라, 상기 제1 서브 화소와 상기 k-1 행에 배치되는 상기 제2 서브 화소 사이의 제1 슬릿, 및 상기 제1 서브 화소와 상기 k+1 행에 배치되는 상기 제2 서브 화소 사이의 제2 슬릿을 형성하고, 상기 제1 슬릿 및 상기 제2 슬릿에서 상기 제1 격벽 및 상기 제2 격벽은 높이를 갖지 않는다.On top of the pixel defining layer, a first partition is disposed between a portion of the photoelectric conversion layer of the first sensor pixel and a portion of the first light emitting layer of the first sub-pixel, and on top of the pixel defining layer, the first sensor A second barrier rib is disposed between a portion of the photoelectric conversion layer of the pixel and a portion of the third light emitting layer of the third sub pixel, and the first barrier rib and the second barrier rib are spaced apart at a predetermined interval, so that the first sub pixel Forming a first slit between a pixel and the second sub-pixel arranged in the k-1 row, and a second slit between the first sub-pixel and the second sub-pixel arranged in the k+1 row, In the first slit and the second slit, the first partition wall and the second partition wall have no height.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

실시예들에 따른 표시 장치 및 이를 포함하는 모바일 전자 장치에 의하면, 광 센서를 표시 패널에 내장함으로써 휴대성과 편리성을 높일 수 있다.According to the display device and the mobile electronic device including the same according to the embodiments, portability and convenience can be improved by embedding an optical sensor in the display panel.

또한, 광 센서와 그에 인접한 화소 간의 누설 전류를 줄임으로써, 센싱 성능을 높일 수 있다.Additionally, sensing performance can be improved by reducing leakage current between the optical sensor and adjacent pixels.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the embodiments are not limited to the content exemplified above, and further various effects are included in the present specification.

도 1은 일 실시예에 따른 모바일 전자 장치에 포함된 표시 장치를 보여주는 평면도이다.
도 2는 일 실시예에 따른 모바일 전자 장치의 블록도이다.
도 3은 일 실시예에 따른 표시 장치의 지문 감지를 보여주는 예시 도면이다.
도 4는 일 실시예에 따른 화소 및 광 센서를 보여주는 회로도이다.
도 5는 일 실시예에 따른 화소들 및 광 센서들의 배치 관계를 보여주는 평면도이다.
도 6은 도 5에 도시된 A-A' 선에 따라 표시 패널을 절단한 단면도이다.
도 7은 일 실시예에 따른 격벽이 적어도 하나의 슬릿을 포함하는 것을 나타내는 표시 패널의 평면도이다.
도 8은 도 7에 도시된 B-B'선에 따라 표시 패널을 절단한 단면도이다.
도 9는 도 7에 도시된 C-C'선에 따라 표시 패널을 절단한 단면도이다.
도 10은 일 실시예에 따른 광 센서의 적어도 일부가 화소가 중첩되는 것을 보여주는 표시 패널의 평면도이다.
도 11은 도 10에 도시된 D-D'선에 따라 표시 패널을 절단한 단면도이다.
도 12는 일 실시예에 따른 광 센서의 적어도 일부가 제1 서브 화소와 중첩되는 것을 보여주는 표시 패널의 평면도이다.
도 13은 일 실시예에 따른 광 센서의 적어도 일부가 제3 서브 화소와 중첩되는 것을 보여주는 표시 패널의 평면도이다.
도 14는 일 실시예에 따른 광 센서의 적어도 일부가 제1 서브 화소 내지 제3 서브 화소와 중첩되는 것을 보여주는 표시 패널의 평면도이다.1 is a plan view showing a display device included in a mobile electronic device according to an embodiment.
Figure 2 is a block diagram of a mobile electronic device according to one embodiment.
Figure 3 is an example diagram showing fingerprint detection of a display device according to an embodiment.
Figure 4 is a circuit diagram showing a pixel and an optical sensor according to one embodiment.
Figure 5 is a plan view showing the arrangement relationship of pixels and light sensors according to one embodiment.
FIG. 6 is a cross-sectional view of the display panel cut along line AA′ shown in FIG. 5 .
FIG. 7 is a plan view of a display panel showing that a partition wall includes at least one slit, according to an exemplary embodiment.
FIG. 8 is a cross-sectional view of the display panel taken along line B-B' shown in FIG. 7.
FIG. 9 is a cross-sectional view of the display panel taken along line C-C' shown in FIG. 7.
FIG. 10 is a plan view of a display panel showing that pixels of at least a portion of an optical sensor overlap, according to an exemplary embodiment.
FIG. 11 is a cross-sectional view of the display panel taken along line D-D' shown in FIG. 10.
FIG. 12 is a plan view of a display panel showing at least a portion of an optical sensor overlapping a first sub-pixel, according to an exemplary embodiment.
FIG. 13 is a plan view of a display panel showing at least a portion of an optical sensor overlapping a third sub-pixel, according to an exemplary embodiment.
FIG. 14 is a plan view of a display panel showing at least a portion of an optical sensor overlapping with first to third sub-pixels, according to an exemplary embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. When an element or layer is referred to as “on” another element or layer, it includes instances where the element or layer is directly on top of or intervening with the other element. Like reference numerals refer to like elements throughout the specification. The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiments are illustrative and the present invention is not limited to the details shown.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although first, second, etc. are used to describe various components, these components are of course not limited by these terms. These terms are merely used to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may also be a second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other partially or entirely, and various technical interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.Hereinafter, specific embodiments will be described with reference to the attached drawings.

도 1은 일 실시예에 따른 모바일 전자 장치에 포함된 표시 장치를 보여주는 평면도이다.1 is a plan view showing a display device included in a mobile electronic device according to an embodiment.

도 1에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 표기되어 있다. 제1 방향(DR1)은 평면 상에서 바라볼 때 모바일 전자 장치(1)의 일 변과 나란한 방향으로, 예를 들어 모바일 전자 장치(1)의 가로 방향일 수 있다. 제2 방향(DR2)은 평면 상에서 바라볼 때 모바일 전자 장치(1)의 일 변과 접하는 타 변과 나란한 방향으로, 모바일 전자 장치(1)의 세로 방향일 수 있다. 이하에서 설명의 편의를 위해 제1 방향(DR1)의 일 측은 평면도상 우측 방향을, 제1 방향(DR1)의 타 측은 평면도상 좌측 방향을 지칭하고, 제2 방향(DR2)의 일 측은 평면도상 상측 방향을, 제2 방향(DR2)의 타 측은 편면도상 하측 방향을 각각 지칭하는 것으로 한다. 제3 방향(DR3)은 모바일 전자 장치(1)의 두께 방향일수 있다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 의미하는 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.In FIG. 1 , a first direction DR1, a second direction DR2, and a third direction DR3 are indicated. The first direction DR1 may be a direction parallel to one side of the mobile electronic device 1 when viewed on a plane, for example, the horizontal direction of the mobile electronic device 1. The second direction DR2 is a direction parallel to the other side in contact with one side of the mobile electronic device 1 when viewed on a plane, and may be the vertical direction of the mobile electronic device 1. Hereinafter, for convenience of explanation, one side of the first direction DR1 refers to the right direction in the plan view, the other side of the first direction DR1 refers to the left direction in the plan view, and one side in the second direction DR2 refers to the left direction in the plan view. The upper direction is referred to as the upper direction, and the other side of the second direction DR2 refers to the lower direction in the one-sided view. The third direction DR3 may be the thickness direction of the mobile electronic device 1. However, the directions mentioned in the examples should be understood to mean relative directions, and the examples are not limited to the mentioned directions.

본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면” 은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, “배면” 은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.In this specification, “top” and “top” expressed based on the third direction (DR3) refer to the display surface side based on the display panel 10, and “bottom”, “bottom”, and “back” refer to the display surface. This refers to the side opposite to the display surface based on the panel 10.

도 1을 참조하면, 모바일 전자 장치(1)는 표시 화면을 제공하는 다양한 전자 장치가 그에 포함될 수 있다. 모바일 전자 장치(1)의 예는, 이에 제한되는 것은 아니지만, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PDA(Personal Digital Assistant), PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 각종 의료 장치, 각종 검사 장치, 냉장고나 세탁기 등과 같은 표시 영역을 포함하는 다양한 가전 제품, 사물 인터넷 장치 등을 포함할 수 있다. 후술하는 모바일 전자 장치(1)의 대표적인 예로 스마트 폰, 태블릿 PC나 노트북 등을 들 수 있지만 이에 제한되지 않는다.Referring to FIG. 1, the mobile electronic device 1 may include various electronic devices that provide a display screen. Examples of mobile electronic devices 1 include, but are not limited to, mobile phones, smart phones, tablet personal computers, mobile communication terminals, electronic notebooks, e-books, PDAs ( Personal Digital Assistant), PMP (portable multimedia player), navigation, UMPC (Ultra Mobile PC), television, game console, wristwatch type electronic device, head mounted display, personal computer monitor, laptop computer, automobile dashboard, digital camera, camcorder , external billboards, electronic signs, various medical devices, various inspection devices, various home appliances including display areas such as refrigerators and washing machines, Internet of Things devices, etc. Representative examples of the mobile electronic device 1 described later include, but are not limited to, a smart phone, tablet PC, or laptop.

모바일 전자 장치(1)는 표시 패널(10), 패널 구동 회로(20), 회로 보드(30), 및 리드 아웃 회로(40)를 포함하는 표시 장치를 포함할 수 있다.The mobile electronic device 1 may include a display device including a display panel 10, a panel driving circuit 20, a circuit board 30, and a lead-out circuit 40.

모바일 전자 장치(1)의 표시 장치는 활성 영역(AAR)과 비활성 영역(NAR)을 포함하는 표시 패널(10)을 포함한다. 활성 영역(AAR)은 화면이 표시되는 표시 영역을 포함한다. 활성 영역(AAR)은 표시 영역과 완전히 중첩될 수 있다. 표시 영역에는 영상을 표시하는 복수의 표시 화소(PX)가 배치될 수 있다. 각 표시 화소(PX)는 발광 소자(도 4의 EL)를 포함할 수 있다. 활성 영역(AAR)은 "표시 영역"으로 명명될 수 있다.The display device of the mobile electronic device 1 includes a display panel 10 including an active area (AAR) and a non-active area (NAR). The active area (AAR) includes a display area where the screen is displayed. The active area (AAR) may completely overlap the display area. A plurality of display pixels (PX) that display an image may be arranged in the display area. Each display pixel (PX) may include a light emitting element (EL in FIG. 4). The active area (AAR) may be named “display area”.

활성 영역(AAR)은 생체 센서 영역을 더 포함한다. 생체 센서 영역은 광에 반응하는 영역으로, 입사광의 광량이나 파장 등을 감지하도록 구성된 영역이다. 생체 센서 영역은 표시 영역과 중첩할 수 있다. 예를 들어, 생체 센서 영역은 활성 영역(AAR) 내에서 지문 인식(또는 홍채 인식)을 위해 필요한 한정된 영역에만 배치될 수 있다. 이 경우, 생체 센서 영역은 표시 영역의 일부와는 중첩하지만, 표시 영역의 다른 일부와는 비중첩할 수 있다. 다른 예를 들어, 생체 센서 영역은 활성 영역(AAR)과 완전히 동일한 영역으로 정의될 수 있다. 이 경우, 활성 영역(AAR)의 전면이 지문 감지(또는 홍채 인식)를 위한 영역으로 활용될 수 있다. 생체 센서 영역에는 광에 반응하는 복수의 센서 화소(PS)들이 배치될 수 있다. 각 센서 화소(PS)는 입사되는 광을 감지하여 이를 전기적인 신호로 변환하는 광전 변환 소자(도 4의 PD)를 포함할 수 있다. 생체 센서 영역은 광 센서가 배치되는 영역을 의미할 수 있다. 광 센서는, 사용자의 생체 정보를 획득하도록 구성되고, 표시 패널의 내부에 내장될 수 있다. 생체 정보는 지문 정보, 홍채 정보, 혈압 정보 및 혈류 정보를 포함한다.The active area (AAR) further includes a biometric sensor area. The biometric sensor area is an area that reacts to light and is configured to detect the amount or wavelength of incident light. The biometric sensor area may overlap the display area. For example, the biometric sensor area may be placed only in a limited area required for fingerprint recognition (or iris recognition) within the active area (AAR). In this case, the biometric sensor area may overlap with part of the display area, but may not overlap with another part of the display area. As another example, the biometric sensor area may be defined as an area that is completely identical to the active area (AAR). In this case, the front of the active area (AAR) can be used as an area for fingerprint detection (or iris recognition). A plurality of sensor pixels (PS) that react to light may be disposed in the biometric sensor area. Each sensor pixel PS may include a photoelectric conversion element (PD in FIG. 4) that detects incident light and converts it into an electrical signal. The biometric sensor area may refer to an area where an optical sensor is placed. The optical sensor is configured to obtain biometric information of the user and may be built into the display panel. Biometric information includes fingerprint information, iris information, blood pressure information, and blood flow information.

비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4 변)을 둘러쌀 수 있으나, 이에 제한되지 않는다. 비활성 영역(NAR)은 "비표시 영역"으로 명명될 수 있다.The non-active area (NAR) is placed around the active area (AAR). The non-active area (NAR) may be a bezel area. The non-active area (NAR) may surround all sides (four sides in the drawing) of the active area (AAR), but is not limited thereto. The non-active area (NAR) may be referred to as a “non-display area”.

비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치될 수 있다. 비활성 영역(NAR)에는 패널 구동 회로(20)가 배치될 수 있다. 패널 구동 회로(20)는 복수의 표시 화소(PX) 및/또는 복수의 센서 화소(PS)를 구동할 수 있다. 패널 구동 회로(20)는 표시 패널(10)을 구동하는 신호들과 전압들을 출력할 수 있다. 패널 구동 회로(20)는 집적 회로(Integrated Circuit, IC)로 형성되어 표시 패널(10) 상에 실장될 수 있다. 비활성 영역(NAR)에는 패널 구동 회로(20)와 활성 영역(AAR)간 신호를 전달하는 신호 배선들이 더 배치될 수 있다. 다른 예를 들어, 패널 구동 회로(20)는 회로 보드(30) 상에 실장될 수 있다. The non-active area (NAR) may be placed around the active area (AAR). The panel driving circuit 20 may be disposed in the non-active area (NAR). The panel driving circuit 20 may drive a plurality of display pixels (PX) and/or a plurality of sensor pixels (PS). The panel driving circuit 20 may output signals and voltages that drive the display panel 10 . The panel driving circuit 20 may be formed as an integrated circuit (IC) and mounted on the display panel 10 . Signal wires that transmit signals between the panel driving circuit 20 and the active area (AAR) may be further disposed in the non-active area (NAR). As another example, the panel driving circuit 20 may be mounted on the circuit board 30.

비활성 영역(NAR)에는 활성 영역(AAR)에 신호를 인가하기 위한 신호 배선이나 리드 아웃 회로(40)가 배치될 수 있다. 리드 아웃 회로(40)는 신호 배선을 통해 각 센서 화소(PS)와 연결되며, 각 센서 화소(PS)에 흐르는 전류를 전달받아 사용자의 지문 입력을 감지할 수 있다. 리드 아웃 회로(40)는 집적회로(integrated circuit, IC)로 형성되어 COF(chip on film) 방식으로 표시 회로 보드 상에 부착될 수 있으나, 이에 제한되는 것은 아니고, COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(10)의 비활성 영역(NAR) 상에 부착될 수도 있다.A signal wire or a read-out circuit 40 for applying a signal to the active area (AAR) may be disposed in the non-active area (NAR). The read-out circuit 40 is connected to each sensor pixel (PS) through a signal wire, and can detect the user's fingerprint input by receiving a current flowing through each sensor pixel (PS). The lead-out circuit 40 may be formed of an integrated circuit (IC) and attached to the display circuit board using a COF (chip on film) method, but is not limited thereto, and may be a COG (chip on glass) method, It may be attached to the non-active area (NAR) of the display panel 10 using a COP (chip on plastic) method or an ultrasonic bonding method.

회로 보드(30)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 표시 패널(10)의 일 단에 부착될 수 있다. 회로 보드(30)의 리드 배선들은 표시 패널(10)의 패드부에 전기적으로 연결될 수 있다. 회로 보드(30)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board) 또는 칩 온 필름 (Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다. The circuit board 30 may be attached to one end of the display panel 10 using an anisotropic conductive film (ACF). Lead wires of the circuit board 30 may be electrically connected to the pad portion of the display panel 10 . The circuit board 30 may be a flexible printed circuit board or a flexible film such as a chip on film.

도 2는 일 실시예에 따른 모바일 전자 장치의 블록도이다.Figure 2 is a block diagram of a mobile electronic device according to one embodiment.

도 2를 참조하면, 모바일 전자 장치(1)는 프로세서(70), 패널 구동 회로(20), 및 리드 아웃 회로(40)를 포함한다. Referring to FIG. 2 , the mobile electronic device 1 includes a processor 70, a panel driving circuit 20, and a read-out circuit 40.

프로세서(70)는 외부로부터 공급된 영상 신호(RGB) 및 복수의 제어 신호들을 타이밍 제어부(21)로 공급한다. 프로세서(70)는 외부로부터 제공된 영상 신호(RGB)에 대한 그래픽을 제공하는 그래픽 프로세싱 유닛(이하, GPU)를 더 포함할 수 있다. 영상 신호(RGB)는 GPU에서 그래픽 처리가 완료된 이미지 소스로서, 타이밍 제어부(21)에 제공될 수 있다. 영상 신호(RGB)는 예를 들어, 1Hz 내지 120Hz의 주파수를 가질 수 있다.The processor 70 supplies an external image signal (RGB) and a plurality of control signals to the timing controller 21. The processor 70 may further include a graphics processing unit (hereinafter referred to as GPU) that provides graphics for image signals (RGB) provided from the outside. The image signal (RGB) is an image source for which graphics processing has been completed in the GPU and can be provided to the timing control unit 21. For example, the image signal (RGB) may have a frequency of 1Hz to 120Hz.

프로세서(70)에서 공급하는 복수의 제어 신호들은 제1 모드 제어 신호(MO1) 및 제2 모드 제어 신호(MO2), 클록 신호, 인에이블 신호 등을 포함한다. The plurality of control signals supplied from the processor 70 include a first mode control signal (MO1), a second mode control signal (MO2), a clock signal, an enable signal, etc.

제1 모드 제어 신호(MO1)는 일반 영상을 표시하기 위한 신호를 포함할 수 있다. 제2 모드 제어 신호(MO2)는 생체 정보(예: 지문(F), 또는 홍채 정보)을 감지하기 위한 감지 모드의 신호를 포함할 수 있다. 제2 모드 제어 신호(MO2)는 각각의 프레임 기간들을 포함할 수 있다. 예를 들어, 제2 모드 제어 신호(MO2)는 제1 프레임 기간과 제2 프레임 기간 동안 표시 패널(10)을 구동하도록 제어하는 신호일 수 있다. 구체적으로, 제1 프레임 기간에는 일부의 표시 화소(PX)들을 발광시키고, 다른 일부의 표시 화소(PX)들은 발광시키지 않도록 제어하는 신호일 수 있다. 또한, 제1 프레임 기간에는 일부의 센서 화소(PS)에서 검출한 디지털 감지 데이터를 통해 손가락의 지문(F)(또는 홍채 정보)을 판독하고, 다른 일부의 센서 화소(PS)에서 검출한 디지털 감지 데이터는 배제시키도록 제어하는 신호일 수 있다.The first mode control signal MO1 may include a signal for displaying a general image. The second mode control signal MO2 may include a detection mode signal for detecting biometric information (eg, fingerprint (F), or iris information). The second mode control signal MO2 may include respective frame periods. For example, the second mode control signal MO2 may be a signal that controls the display panel 10 to be driven during the first frame period and the second frame period. Specifically, it may be a signal that controls some of the display pixels (PX) to emit light and some other display pixels (PX) not to emit light during the first frame period. In addition, during the first frame period, the finger's fingerprint (F) (or iris information) is read through digital detection data detected from some sensor pixels (PS), and digital detection is detected from other sensor pixels (PS). The data may be a signal that controls exclusion.

이하 설명에서는, 모바일 전자 장치(1)가 센서 화소(PS)를 이용해 획득하는 생체 정보가 손가락의 지문(F)인 것을 중심으로 설명하지만, 본 발명은 이에 제한되지 않는다. 예를 들어, 모바일 전자 장치(1)는 센서 화소(PS)를 이용해 사용자의 안구에 포함된 홍채 정보를 감지할 수 있고, 그 밖에도 혈압, 혈류, 심박수 등과 같은 다양한 생체 정보를 감지할 수 있다.In the following description, the biometric information acquired by the mobile electronic device 1 using the sensor pixel PS is the finger print F, but the present invention is not limited thereto. For example, the mobile electronic device 1 can detect iris information contained in the user's eye using sensor pixels (PS), and can also detect various biometric information such as blood pressure, blood flow, heart rate, etc.

프로세서(70)는 표시 패널(10)에 화상을 표시하기 위해 제1 모드 제어 신호(MO1)를 타이밍 제어부(21)에 제공한다. 프로세서(70)는 사용자의 지문 감지를 위해 제2 모드 제어 신호(MO2)를 타이밍 제어부(21)에 제공한다. 타이밍 제어부(21)는 제2 모드 제어 신호(MO2)에 따라 표시 패널(10)의 표시 화소(PX)와 센서 화소(PS)를 구동한다.The processor 70 provides the first mode control signal MO1 to the timing controller 21 to display an image on the display panel 10. The processor 70 provides the second mode control signal MO2 to the timing controller 21 to detect the user's fingerprint. The timing control unit 21 drives the display pixel (PX) and the sensor pixel (PS) of the display panel 10 according to the second mode control signal MO2.

패널 구동 회로(20)는 표시 패널(10)의 표시 화소(PX)를 구동하는 데이터 구동부(22), 표시 화소(PX) 및 센서 화소(PS)를 구동하는 스캔 구동부(23), 데이터 구동부(22)와 스캔 구동부(23)의 구동 타이밍을 제어하는 타이밍 제어부(21)를 포함한다. 또한, 전원 공급부(24), 및 발광 제어 구동부(25)를 더 포함할 수 있다.The panel driving circuit 20 includes a data driver 22 that drives the display pixels (PX) of the display panel 10, a scan driver 23 that drives the display pixels (PX) and sensor pixels (PS), and a data driver ( 22) and a timing control unit 21 that controls the driving timing of the scan driver 23. In addition, it may further include a power supply unit 24 and a light emission control driver 25.

타이밍 제어부(21)는 모바일 전자 장치(1)의 호스트(예: 프로세서)로부터 영상 신호를 수신한다. 타이밍 제어부(21)는 영상 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(22)에 출력할 수 있다. 또한, 타이밍 제어부(21)는 스캔 구동부(23)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS), 및 발광 제어 구동부(25)의 동작 타이밍을 제어하기 위한 발광 제어 구동 신호(ECS)를 생성할 수 있다. 예를 들어, 타이밍 제어부(21)는 스캔 제어 신호(SCS), 및 발광 제어 구동 신호(ECS)를 생성하고, 스캔 제어 배선을 통해 스캔 제어 신호(SCS)를 스캔 구동부(23)로 출력하고, 발광 제어 구동 배선을 통해 발광 제어 구동 신호(ECS)를 발광 제어 구동부(25)로 출력할 수 있다. The timing control unit 21 receives an image signal from the host (eg, processor) of the mobile electronic device 1. The timing control unit 21 may output image data (DATA) and a data control signal (DCS) to the data driver 22. Additionally, the timing control unit 21 generates a scan control signal (SCS) for controlling the operation timing of the scan driver 23 and an emission control drive signal (ECS) for controlling the operation timing of the emission control driver 25. can do. For example, the timing control unit 21 generates a scan control signal (SCS) and an emission control drive signal (ECS), and outputs the scan control signal (SCS) to the scan drive unit 23 through a scan control wire. An emission control drive signal (ECS) can be output to the emission control driver 25 through the emission control drive wiring.

타이밍 제어부(21)는 제1 모드 제어 신호(MO1)를 인가받는 경우, 제1 데이터 제어 신호(DCS1)를 생성할 수 있다. 타이밍 제어부는 제1 데이터 제어 신호(DCS1)를 데이터 구동부(22)에 출력할 수 있다. 또한, 타이밍 제어부는 제2 모드 제어 신호(MO2)를 인가받는 경우, 제2 데이터 제어 신호(DCS2)를 생성할 수 있다. 타이밍 제어부(21)는 제2 데이터 제어 신호(DCS2)를 데이터 구동부(22)에 출력할 수 있다. 제2 데이터 제어 신호(MO2)는 제1 프레임 기간과 제2 프레임 기간을 교번하도록 제어하는 신호일 수 있다. When receiving the first mode control signal MO1, the timing control unit 21 may generate the first data control signal DCS1. The timing controller may output the first data control signal DCS1 to the data driver 22. Additionally, the timing controller may generate a second data control signal (DCS2) when receiving the second mode control signal (MO2). The timing control unit 21 may output the second data control signal DCS2 to the data driver 22. The second data control signal MO2 may be a signal that controls the first frame period and the second frame period to alternate.

데이터 구동부(22)는 영상 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 데이터 배선(DL)들에 출력할 수 있다. 스캔 구동부(23)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 각각 생성하고, 스캔 신호들을 스캔 배선(SL)들에 순차적으로 출력할 수 있다. The data driver 22 may convert the image data DATA into analog data voltages and output them to the data lines DL. The scan driver 23 may generate scan signals according to the scan control signal SCS and sequentially output the scan signals to the scan lines SL.

전원 공급부(24)는 구동 전압(도 4의 ELVDD)을 생성하여 전원 전압 배선(VL)에 공급하고, 공통 전압(도 4의 ELVSS)을 생성하여 전원 전압 배선(VL)에 공급할 수 있다. 전원 전압 배선(VL)은 구동 전압 배선과 공통 전압 배선을 포함할 수 있다. 구동 전압(ELVDD)은 발광 소자 및 광전 변환 소자의 구동을 위한 고전위 전압일 수 있고, 공통 전압은 발광 소자 및 광전 변환 소자의 구동을 위한 저전위 전압일 수 있다. 즉, 구동 전압은 공통 전압보다 높은 전위를 가질 수 있다. The power supply unit 24 may generate a driving voltage (ELVDD in FIG. 4) and supply it to the power voltage line (VL), and generate a common voltage (ELVSS in FIG. 4) and supply it to the power voltage line (VL). The power voltage wiring (VL) may include a driving voltage wiring and a common voltage wiring. The driving voltage ELVDD may be a high-potential voltage for driving the light-emitting element and the photoelectric conversion element, and the common voltage may be a low-potential voltage for driving the light-emitting element and the photoelectric conversion element. That is, the driving voltage may have a higher potential than the common voltage.

발광 제어 구동부(25)는 발광 제어 구동 신호(ECS)에 따라 발광 제어 신호들을 생성하고, 발광 제어 신호들을 발광 제어 배선(EML)들에 순차적으로 출력할 수 있다. 한편, 발광 제어 구동부(25)는 스캔 구동부(23)와 별도로 존재하는 것으로 도시하였으나, 이에 한정되지 않고 스캔 구동부(23)에 포함될 수 있다. The emission control driver 25 may generate emission control signals according to the emission control drive signal (ECS) and sequentially output the emission control signals to the emission control lines (EML). Meanwhile, the light emission control driver 25 is shown as being separate from the scan driver 23, but it is not limited to this and may be included in the scan driver 23.

리드 아웃 회로(40)는 리드 아웃 배선(ROL)을 통해 각 센서 화소(PS)와 연결되며, 각 센서 화소(PS)에 흐르는 전류를 전달받아 사용자의 지문 입력을 감지할 수 있다. 리드 아웃 회로(40)는 각 센서 화소(PS)에서 감지된 전류의 크기에 따라 디지털 감지 데이터를 생성하여 프로세서(70)로 전송하고, 프로세서(70)는 디지털 감지 데이터를 분석함으로써, 기 설정된 지문과 비교를 통해 사용자의 지문과 일치하는지 여부를 판단할 수 있다. 기 설정된 지문과 리드 아웃 회로(40)로부터 전송받은 디지털 감지 데이터가 동일한 경우, 설정된 기능들을 수행할 수 있다.The read-out circuit 40 is connected to each sensor pixel (PS) through a read-out line (ROL), and can detect the user's fingerprint input by receiving a current flowing through each sensor pixel (PS). The read-out circuit 40 generates digital detection data according to the magnitude of the current detected in each sensor pixel (PS) and transmits it to the processor 70, and the processor 70 analyzes the digital detection data to determine a preset fingerprint. Through comparison, you can determine whether it matches the user's fingerprint. If the preset fingerprint and the digital detection data transmitted from the read-out circuit 40 are the same, set functions can be performed.

표시 패널(10)은 복수의 표시 화소(PX)들, 복수의 센서 화소(PS)들, 복수의 표시 화소(PX)들과 복수의 센서 화소(PS)들에 연결되는 복수의 스캔 배선(SL)들, 복수의 표시 화소(PX)들에 연결되는 복수의 데이터 배선(DL)들과 복수의 발광 제어 배선(EML)들, 복수의 센서 화소(PS)들에 연결되는 복수의 리드 아웃 배선(ROL)들을 더 포함한다. The display panel 10 includes a plurality of display pixels (PX), a plurality of sensor pixels (PS), and a plurality of scan wires (SL) connected to the plurality of display pixels (PX) and the plurality of sensor pixels (PS). ), a plurality of data wires (DL) and a plurality of emission control wires (EML) connected to a plurality of display pixels (PX), a plurality of lead out wires (connected to a plurality of sensor pixels (PS)) ROL) are included.

복수의 표시 화소(PX)들 각각은 스캔 배선(SL)들 중 적어도 어느 하나, 데이터 배선(DL)들 중 어느 하나, 발광 제어 배선(EML)들 중 적어도 하나, 및 전원 전압 배선(VL)에 접속될 수 있다. Each of the plurality of display pixels (PX) is connected to at least one of the scan lines (SL), one of the data lines (DL), at least one of the emission control lines (EML), and the power voltage line (VL). can be connected.

복수의 센서 화소(PS)들 각각은 스캔 배선(SL)들 중 어느 하나, 리드 아웃 배선(ROL)들 중 어느 하나 및 전원 전압 배선(VL)에 접속될 수 있다.Each of the plurality of sensor pixels (PS) may be connected to one of the scan lines (SL), one of the read-out lines (ROL), and the power voltage line (VL).

복수의 스캔 배선(SL)들은 스캔 구동부(23)와 복수의 표시 화소(PX)들 및 복수의 센서 화소(PS)들 각각을 연결할 수 있다. 복수의 스캔 배선(SL)들은 스캔 구동부(23)로부터 출력된 스캔 신호들을 복수의 표시 화소(PX)들 각각 및 복수의 센서 화소(PS)들 각각에 제공할 수 있다. A plurality of scan wires (SL) may connect the scan driver 23 to each of the plurality of display pixels (PX) and the plurality of sensor pixels (PS). The plurality of scan lines SL may provide scan signals output from the scan driver 23 to each of the plurality of display pixels PX and each of the plurality of sensor pixels PS.

복수의 데이터 배선(DL)들은 데이터 구동부(22)와 복수의 표시 화소(PX)들 각각을 연결할 수 있다. 복수의 데이터 배선(DL)들은 데이터 구동부(22)로부터 출력된 영상 데이터를 복수의 표시 화소(PX)들 각각에 제공할 수 있다.A plurality of data lines DL may connect the data driver 22 and each of the plurality of display pixels PX. The plurality of data lines DL may provide image data output from the data driver 22 to each of the plurality of display pixels PX.

복수의 발광 제어 배선(EML)들은 발광 제어 구동부(25)와 복수의 표시 화소(PX)들 각각을 연결할 수 있다. 복수의 발광 제어 배선(EML)들은 발광 제어 구동부(25)로부터 출력된 발광 제어 신호를 복수의 표시 화소(PX)들 각각에 제공할 수 있다.A plurality of emission control wires (EML) may connect the emission control driver 25 and each of the plurality of display pixels (PX). The plurality of emission control wires (EML) may provide the emission control signal output from the emission control driver 25 to each of the plurality of display pixels (PX).

복수의 리드 아웃 배선(ROL)들은 복수의 센서 화소(PS)들 각각과 리드 아웃 회로(40)를 연결할 수 있다. 복수의 리드 아웃 배선(ROL)들은 복수의 센서 화소(PS)들 각각에서 출력된 광 전류에 따라 생성된 감지 전류를 리드 아웃 회로(40)에 제공할 수 있다. 이에 따라, 리드 아웃 회로(40)는 사용자의 지문을 감지할 수 있다.A plurality of lead-out lines (ROL) may connect each of the plurality of sensor pixels (PS) to the read-out circuit 40. The plurality of read-out lines (ROL) may provide the read-out circuit 40 with a detection current generated according to the photo current output from each of the plurality of sensor pixels (PS). Accordingly, the read-out circuit 40 can detect the user's fingerprint.

복수의 전원 전압 배선(VL)들은 전원 공급부(24)와 복수의 표시 화소(PX)들 및 복수의 센서 화소(PS)들 각각을 연결할 수 있다. 복수의 전원 전압 배선(VL)들은 전원 공급부(24)로부터 구동 전압(ELVDD) 또는 공통 전압(ELVSS)을 복수의 표시 화소(PX) 및 센서 화소(PS)에 제공할 수 있다. A plurality of power voltage lines (VL) may connect the power supply unit 24 to each of the plurality of display pixels (PX) and the plurality of sensor pixels (PS). The plurality of power voltage lines (VL) may provide the driving voltage (ELVDD) or the common voltage (ELVSS) from the power supply unit 24 to the plurality of display pixels (PX) and sensor pixels (PS).

도 3은 일 실시예에 따른 표시 장치의 지문 감지를 보여주는 예시 도면이다. 도 3은 표시 장치가 지문을 감지하는 방법을 설명하지만, 표시 장치는 그와 유사한 방법으로 홍채 정보, 혈압, 또는 심박수와 같은 생체 정보를 획득할 수 있다.Figure 3 is an example diagram showing fingerprint detection of a display device according to an embodiment. 3 illustrates how the display device detects a fingerprint, the display device may obtain biometric information such as iris information, blood pressure, or heart rate in a similar manner.

도 3을 참조하면, 모바일 전자 장치(1)는 표시 패널(10) 상에 배치되는 윈도우(WDL)를 더 포함할 수 있다. 표시 패널(10)은 기판(SUB), 기판(SUB) 상에 배치되며, 표시 화소(PX)들과 센서 화소(PS)들을 포함하는 표시층(DPL), 및 표시층(DPL) 상에 배치되는 봉지층(TFE)을 포함할 수 있다.Referring to FIG. 3 , the mobile electronic device 1 may further include a window (WDL) disposed on the display panel 10 . The display panel 10 is disposed on a substrate (SUB), a display layer (DPL) including display pixels (PX) and sensor pixels (PS), and a display layer (DPL). It may include an encapsulation layer (TFE).

모바일 전자 장치(1)의 윈도우(WDL)의 상면에 사용자의 손가락이 접촉되는 경우, 표시 패널(10)의 표시 화소(PX)들에서 출력된 광은 사용자의 지문(F)의 융선(RID)과 융선(RID) 사이의 골(VAL)들에서 반사될 수 있다. 이 경우, 지문(F)의 융선(RID) 부분은 윈도우(WDL)의 상면에 접촉하는 반면, 지문(F)의 골(VAL) 부분은 윈도우(WDL)에 접촉되지 않는다. 즉, 골(VAL) 부분에서 윈도우(WDL)의 상면은 공기(air)와 접촉된다.When the user's finger touches the upper surface of the window (WDL) of the mobile electronic device 1, the light output from the display pixels (PX) of the display panel 10 is ridged (RID) of the user's fingerprint (F). It can be reflected from the valleys (VAL) between the and ridges (RID). In this case, the ridge (RID) portion of the fingerprint (F) contacts the upper surface of the window (WDL), while the valley (VAL) portion of the fingerprint (F) does not contact the window (WDL). That is, the upper surface of the window (WDL) in the valley (VAL) is in contact with air.

지문(F)이 가지는 굴절률과 공기(air)의 굴절률은 상이하므로, 지문(F)의 융선(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다. 이에 따라, 반사되는 광, 즉, 센서 화소(PS)에 입사되는 광이 갖는 광량의 차이에 기초하여 지문(F)의 융선(RID) 부분 및 골(VAL) 부분이 도출될 수 있다. 센서 화소(PS)는 상기 광량의 차이에 따라 전기적 신호(즉, 감지 전류)를 출력하므로, 손가락의 지문(F) 패턴을 식별할 수 있다. Since the refractive index of the fingerprint F and the refractive index of air are different, the amount of light reflected from the ridges (RID) and the amount of light reflected from the valleys (VAL) of the fingerprint F may be different. Accordingly, the ridge (RID) portion and the valley (VAL) portion of the fingerprint F may be derived based on the difference in the amount of reflected light, that is, the light incident on the sensor pixel PS. Since the sensor pixel (PS) outputs an electrical signal (i.e., sensing current) according to the difference in the amount of light, the fingerprint (F) pattern of the finger can be identified.

복수의 표시 화소(PX)들과 인접한 센서 화소(PS)가 감지 전류를 출력하는 경우, 복수의 표시 화소(PX)들에서 광을 발광하기 위한 발광 전류의 일부가 복수의 화소와 인접한 센서 화소(PS)로 누설될 수 있다. 이에 따라, 복수의 화소와 인접한 센서 화소(PS)의 감지 전류가 상이해지고, 손가락의 지문(F) 패턴을 부정확하게 식별할 수 있다. 이에 관한 설명은 도 4를 결부하여 후술하기로 한다.When a sensor pixel (PS) adjacent to a plurality of display pixels (PX) outputs a detection current, a portion of the light emission current for emitting light from the plurality of display pixels (PX) is transmitted to a sensor pixel (PS) adjacent to the plurality of pixels ( PS) may leak. Accordingly, the sensing currents of the sensor pixels (PS) adjacent to the plurality of pixels are different, and the fingerprint (F) pattern of the finger may be inaccurately identified. A description of this will be provided later in conjunction with FIG. 4 .

도 4는 일 실시예에 따른 화소 및 센서 화소(PS)를 보여주는 회로도이다.Figure 4 is a circuit diagram showing a pixel and a sensor pixel (PS) according to an embodiment.

도 4에서는 제k 스캔 초기화 배선(GILk), 제k 스캔 배선(GWLk), 제k 스캔 제어 배선(GCLk), 제k-1 스캔 배선(GWLk-1), 및 제j 데이터 배선(DLj)에 연결된 표시 화소(PX)와 제k 스캔 배선(GWLk), 제k 리셋 제어 배선(RSTLk), 및 제q 리드 아웃 배선(ROLq)에 연결된 센서 화소(PS)의 회로도를 예시하였다.In Figure 4, the kth scan initialization line (GILk), the kth scan line (GWLk), the kth scan control line (GCLk), the k-1th scan line (GWLk-1), and the jth data line (DLj). A circuit diagram of the connected display pixel (PX) and the sensor pixel (PS) connected to the k-th scan line (GWLk), the k-th reset control line (RSTLk), and the q-th read-out line (ROLq) is illustrated.

표시 화소(PX)는 발광 소자(Light Emitting Element, EL) 복수의 스위치 소자들, 및 제1 커패시터(Cst)를 포함할 수 있다. 발광 소자(EL)는 광을 발광하는 발광부를 포함한다. The display pixel (PX) may include a light emitting element (EL), a plurality of switch elements, and a first capacitor (Cst). The light emitting element EL includes a light emitting unit that emits light.

구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Isd, 이하 "구동 전류"라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Isd)는 수학식 1과 같이 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 간의 전압(Vgs)과 문턱 전압(threshold voltage) 간의 차이의 제곱에 비례한다. The driving transistor DT may include a gate electrode, a first electrode, and a second electrode. The driving transistor DT controls the drain-source current (Isd, hereinafter referred to as “driving current”) flowing between the first electrode and the second electrode according to the data voltage applied to the gate electrode. The driving current (Isd) flowing through the channel of the driving transistor (DT) is equal to the square of the difference between the voltage (Vgs) and the threshold voltage between the first electrode and the gate electrode of the driving transistor (DT), as shown in Equation 1. It is proportional.

수학식 1에서, Isd는 구동 전류로서, 구동 트랜지스터(DT)의 채널을 통해 흐르는 소스-드레인 전류, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터의 제1 전극과 게이트 전극 간의 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.In Equation 1, Isd is the driving current, which is the source-drain current flowing through the channel of the driving transistor (DT), k' is the proportionality coefficient determined by the structure and physical characteristics of the driving transistor, and Vsg is the first voltage of the driving transistor. The voltage between the electrode and the gate electrode, Vth, refers to the threshold voltage of the driving transistor.

발광 소자(EL)는 구동 전류(Isd)에 따라 발광한다. 구동 전류(Isd)가 클수록 발광 소자(EL)의 발광량은 커질 수 있다.The light emitting element (EL) emits light according to the driving current (Isd). As the driving current (Isd) increases, the amount of light emitted from the light emitting element (EL) may increase.

발광 소자(EL)는 애노드 전극(도 6의 641)과 캐소드 전극(도 6의 660) 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극(641)과 캐소드 전극(660) 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극(641)과 캐소드 전극(660) 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 발광 소자(EL)가 무기 발광 소자인 경우, 마이크로 발광 다이오드(micro light emitting diode) 또는 나노 발광 다이오드(nano light emitting diode)를 포함할 수 있다.The light emitting device EL may be an organic light emitting diode including an organic light emitting layer disposed between an anode electrode (641 in FIG. 6) and a cathode electrode (660 in FIG. 6). Alternatively, the light emitting device EL may be a quantum dot light emitting device including a quantum dot light emitting layer disposed between the anode electrode 641 and the cathode electrode 660. Alternatively, the light emitting device EL may be an inorganic light emitting device including an inorganic semiconductor disposed between the anode electrode 641 and the cathode electrode 660. When the light emitting device (EL) is an inorganic light emitting device, it may include a micro light emitting diode or nano light emitting diode.

발광 소자(EL)의 애노드 전극(641)은 제5 트랜지스터(T5)의 제2 전극과 제6 트랜지스터(T6)의 제1 전극에 연결되며, 캐소드 전극(660)은 공통 전압(ELVSS)이 인가되는 공통 전압 배선(VSL)에 연결될 수 있다.The anode electrode 641 of the light emitting element EL is connected to the second electrode of the fifth transistor T5 and the first electrode of the sixth transistor T6, and the cathode electrode 660 is applied with a common voltage ELVSS. It can be connected to a common voltage line (VSL).

제1 트랜지스터(T1)는 제k 스캔 배선(GWLk)의 제k 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 제j 데이터 배선(DLj)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 제1 전극에는 제j 데이터 배선(DLj)의 데이터 전압이 인가될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔 배선(GWLk)에 연결되고, 제1 전극은 제j 데이터 배선(DLj)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.The first transistor T1 is turned on by the kth scan signal of the kth scan line GWLk to connect the first electrode of the driving transistor DT to the jth data line DLj. Because of this, the data voltage of the j-th data line DLj may be applied to the first electrode of the driving transistor DT. The gate electrode of the first transistor T1 is connected to the kth scan line GWLk, the first electrode is connected to the jth data line DLj, and the second electrode is connected to the first electrode of the driving transistor DT. can be connected

제2 트랜지스터(T2)는 제k 스캔 제어 배선(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 연결시킨다. 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 연결되는 경우, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제2 트랜지스터(T2)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제2 전극에 연결될 수 있다.The second transistor T2 is turned on by the kth scan control signal of the kth scan control line GCLk and connects the gate electrode and the second electrode of the driving transistor DT. When the gate electrode and the second electrode of the driving transistor DT are connected, the driving transistor DT is driven as a diode. The gate electrode of the second transistor T2 is connected to the kth scan control line GCLk, the first electrode is connected to the gate electrode of the driving transistor DT, and the second electrode is connected to the second electrode of the driving transistor DT. Can be connected to an electrode.

제3 트랜지스터(T3)는 제k 스캔 초기화 배선(GILk)의 제k 스캔 초기화 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극을 제1 초기화 전압 배선(VIL1)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제1 초기화 전압 배선(VIL1)의 제1 초기화 전압(VINT1)이 인가될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제k 스캔 초기화 배선(GILk)에 연결되고, 제1 전극은 제1 초기화 전압 배선(VIL1)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결될 수 있다.The third transistor T3 is turned on by the kth scan initialization signal of the kth scan initialization line GILk and connects the gate electrode of the driving transistor DT to the first initialization voltage line VIL1. Because of this, the first initialization voltage VINT1 of the first initialization voltage line VIL1 may be applied to the gate electrode of the driving transistor DT. The gate electrode of the third transistor T3 is connected to the kth scan initialization line GILk, the first electrode is connected to the first initialization voltage line VIL1, and the second electrode is the gate electrode of the driving transistor DT. can be connected to

제4 트랜지스터(T4)는 제k 발광 제어 배선(EMLk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 구동 전압(ELVDD)이 인가되는 구동 전압 배선(VDL)에 연결시킨다. 제4 트랜지스터(T4)의 게이트 전극은 제k 발광 제어 배선(EMLk)에 연결되고, 제1 전극은 구동 전압 배선(VDL)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.The fourth transistor T4 is turned on by the kth emission control signal of the kth emission control line EMLk and connects the first electrode of the driving transistor DT to the driving voltage line VDL to which the driving voltage ELVDD is applied. ) is connected to. The gate electrode of the fourth transistor T4 is connected to the kth emission control line EMLk, the first electrode is connected to the driving voltage line VDL, and the second electrode is connected to the first electrode of the driving transistor DT. can be connected

제5 트랜지스터(T5)는 제k 발광 제어 배선(EMLk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극(641)에 연결시킨다. 제5 트랜지스터(T5)의 게이트 전극은 제k 발광 제어 배선(EMLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 전극은 발광 소자(EL)의 애노드 전극(641)에 연결될 수 있다.The fifth transistor T5 is turned on by the kth emission control signal of the kth emission control line EMLk to connect the second electrode of the driving transistor DT to the anode electrode 641 of the light emitting element EL. Let's do it. The gate electrode of the fifth transistor T5 is connected to the kth light emission control line EMLk, the first electrode is connected to the second electrode of the driving transistor DT, and the second electrode is the anode of the light emitting element EL. It may be connected to the electrode 641.

제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 모두 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따른 구동 트랜지스터(DT)의 구동 전류(Isd)가 발광 소자(EL)로 흐를 수 있다.When both the fourth transistor (T4) and the fifth transistor (T5) are turned on, the driving current (Isd) of the driving transistor (DT) according to the voltage of the gate electrode of the driving transistor (DT) is applied to the light emitting element (EL). can flow.

제6 트랜지스터(T6)는 제k-1 스캔 배선(GWLk-1)의 제k-1 스캔 신호에 의해 턴-온되어 발광 소자(EL)의 애노드 전극(641)을 제2 초기화 전압 배선(VIL2)에 연결시킨다. 발광 소자(EL)의 애노드 전극(641)에는 제2 초기화 전압 배선(VIL2)의 제2 초기화 전압(VAINT)이 인가될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제k-1 스캔 배선(GWLk-1)에 연결되고, 제1 전극은 발광 소자(EL)의 애노드 전극(641)에 연결되며, 제2 전극은 제2 초기화 전압 배선(VIL2)에 연결될 수 있다.The sixth transistor (T6) is turned on by the k-1th scan signal of the k-1th scan line (GWLk-1) to connect the anode electrode 641 of the light emitting element (EL) to the second initialization voltage line (VIL2). ) is connected to. The second initialization voltage VAINT of the second initialization voltage line VIL2 may be applied to the anode electrode 641 of the light emitting device EL. The gate electrode of the sixth transistor (T6) is connected to the k-1th scan line (GWLk-1), the first electrode is connected to the anode electrode 641 of the light emitting element (EL), and the second electrode is connected to the second electrode. It can be connected to the initialization voltage wire (VIL2).

제1 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 구동 전압 배선(VDL) 사이에 형성된다. 제1 커패시터(Cst)의 제1 커패시터 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 제2 커패시터 전극은 구동 전압 배선(VDL)에 연결될 수 있다.The first capacitor Cst is formed between the gate electrode of the driving transistor DT and the driving voltage line VDL. The first capacitor electrode of the first capacitor Cst may be connected to the gate electrode of the driving transistor DT, and the second capacitor electrode may be connected to the driving voltage line VDL.

구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.When the first electrode of each of the driving transistor DT and the first to sixth transistors T1, T2, T3, T4, T5, and T6 is a source electrode, the second electrode may be a drain electrode. Alternatively, when the first electrode of each of the driving transistor DT and the first to sixth transistors T1, T2, T3, T4, T5, and T6 is a drain electrode, the second electrode may be a source electrode.

구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4, T5, T6) 각각의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 트랜지스터(T2)와 제3 트랜지스터(T3) 각각의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4, T5, T6)은 P 타입 MOSFET으로 형성되고, 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 N 타입 MOSFET으로 형성될 수도 있다.The active layer of each of the driving transistor (DT) and the first to sixth transistors (T1, T2, T3, T4, T5, T6) may be formed of any one of poly silicon, amorphous silicon, and oxide semiconductor. It may be possible. For example, the active layer of each of the driving transistor DT, the first transistor T1, and the fourth to sixth transistors T4, T5, and T6 may be made of polysilicon. The active layer of each of the second transistor T2 and the third transistor T3 may be made of an oxide semiconductor. In this case, the driving transistor DT, the first transistor T1, and the fourth to sixth transistors T4, T5, and T6 are formed of a P-type MOSFET, and the second transistor T2 and the third transistor ( T3) may be formed of an N-type MOSFET.

복수의 센서 화소(PS) 각각은 광전 변환 소자(PD)와 복수의 감지 트랜지스터들 및 다양한 신호 배선을 포함할 수 있다. 광전 변환 소자(PD)는 외부 광을 감지하는 광 감지부들을 포함한다. 복수의 감지 트랜지스터들은 제1 내지 제3 감지 트랜지스터(LT1, LT2, LT3)들을 포함할 수 있다.Each of the plurality of sensor pixels (PS) may include a photoelectric conversion element (PD), a plurality of sensing transistors, and various signal wires. The photoelectric conversion device (PD) includes light detection units that detect external light. The plurality of sensing transistors may include first to third sensing transistors LT1, LT2, and LT3.

광전 변환 소자(PD)들 각각은 감지 애노드 전극(641)(도 6의 642), 캐소드 전극(660), 및 감지 애노드 전극(642)과 캐소드 전극(660) 사이에 배치된 광전 변환층을 포함하는 포토 다이오드일 수 있다. 광전 변환 소자(PD)들 각각은 외부에서 입사된 광을 전기적 신호로 전환할 수 있다. 광전 변환 소자(PD)는 pn 형 또는 pin 형의 무기 물질로 형성되는 무기 포토 다이오드, 또는 포토 트랜지스터일 수 있다. 또는, 광전 변환 소자(PD)는 도우너 이온(donor ion)을 생성하는 전자 공여 물질 및 액셉트 이온(acceptor ion)을 생성하는 전자 수용 물질을 포함하는 유기 포토 다이오드일 수도 있다.Each of the photoelectric conversion elements (PD) includes a sensing anode electrode 641 (642 in FIG. 6), a cathode electrode 660, and a photoelectric conversion layer disposed between the sensing anode electrode 642 and the cathode electrode 660. It may be a photodiode. Each photoelectric conversion element (PD) can convert light incident from the outside into an electrical signal. The photoelectric conversion device (PD) may be an inorganic photodiode or a phototransistor formed of a pn-type or pin-type inorganic material. Alternatively, the photoelectric conversion device (PD) may be an organic photodiode that includes an electron donating material that generates donor ions and an electron accepting material that generates acceptor ions.

광전 변환 소자(PD)가 외부 광에 노출된 경우 광 전하들을 생성할 수 있고, 생성된 광전하들은 광전 변환 소자(PD)의 감지 애노드 전극(642)에 축적될 수 있다. 이 경우, 감지 애노드 전극(642)과 전기적으로 연결된 제1 노드(N1)의 전압은 증가할 수 있다. 제1 및 제3 감지 트랜지스터(LT1, LT3)의 턴-온에 따라 광전 변환 소자(PD)와 제q 리드 아웃 배선(ROLq)이 접속되는 경우, 전하가 축적된 제1 노드(N1)의 전압에 비례하여 제q 리드 아웃 배선(ROLq)과 제3 감지 트랜지스터(LT3) 사이의 제3 노드(N3)에 감지 전압이 축적될 수 있다. When the photoelectric conversion element (PD) is exposed to external light, photo charges may be generated, and the generated photo charges may be accumulated in the sensing anode electrode 642 of the photoelectric conversion element (PD). In this case, the voltage of the first node N1 electrically connected to the sensing anode electrode 642 may increase. When the photoelectric conversion element PD and the q read-out wiring ROLq are connected according to the turn-on of the first and third sensing transistors LT1 and LT3, the voltage of the first node N1 where the charge is accumulated A sensing voltage may be accumulated in the third node N3 between the q-th lead out line ROLq and the third sensing transistor LT3 in proportion to .

제1 감지 트랜지스터(LT1)는 게이트 전극에 인가되는 제1 노드(N1)의 전압에 의해 턴-온되어 제2 초기화 전압 배선(VIL2)과 제3 감지 트랜지스터(LT3)의 제2 전극을 연결시킬 수 있다. 제1 감지 트랜지스터(LT1)의 게이트 전극은 제1 노드(N1)에 연결되고, 제1 전극은 제2 초기화 전압 배선(VIL2)에 연결되며, 제2 전극은 제3 감지 트랜지스터(LT3)의 제1 전극에 연결될 수 있다. 제1 감지 트랜지스터(LT1)는 게이트 전극으로 입력되는 제1 노드(N1)의 전하량에 비례하여 소스-드레인 전류를 발생시키는 소스 팔로워 증폭기(source follower amplifier)일 수 있다. 한편, 제1 감지 트랜지스터(LT1)의 제1 전극은 제1 초기화 전압 배선(VIL1)에 연결된 것으로 예시하였지만 이에 한정되지 않고 구동 전압 배선(VDL) 또는 제1 초기화 전압 배선(VIL1)에 연결될 수도 있다.The first sensing transistor LT1 is turned on by the voltage of the first node N1 applied to the gate electrode to connect the second initialization voltage line VIL2 and the second electrode of the third sensing transistor LT3. You can. The gate electrode of the first sensing transistor (LT1) is connected to the first node (N1), the first electrode is connected to the second initialization voltage line (VIL2), and the second electrode is connected to the first node (N1) of the third sensing transistor (LT3). Can be connected to 1 electrode. The first sensing transistor LT1 may be a source follower amplifier that generates a source-drain current in proportion to the amount of charge of the first node N1 input to the gate electrode. Meanwhile, the first electrode of the first sensing transistor LT1 is illustrated as being connected to the first initialization voltage line VIL1, but is not limited to this and may be connected to the driving voltage line VDL or the first initialization voltage line VIL1. .

제2 감지 트랜지스터(LT2)는 제k 리셋 제어 배선(RSTLk)의 제k 리셋 제어 신호에 의해 턴-온되어 제1 노드(N1)를 리셋 전압(Vrst)을 인가하는 리셋 전압 배선(VRL)에 연결시킬 수 있다. 제2 감지 트랜지스터(LT2)의 게이트 전극은 제k 리셋 제어 배선(RSTLk)에 연결되고, 제1 전극은 리셋 전압 배선(VRL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다.The second sensing transistor LT2 is turned on by the kth reset control signal of the kth reset control line RSTLk and connects the first node N1 to the reset voltage line VRL that applies the reset voltage Vrst. It can be connected. The gate electrode of the second sensing transistor LT2 may be connected to the kth reset control line RSTLk, the first electrode may be connected to the reset voltage line VRL, and the second electrode may be connected to the first node N1. there is.

제3 감지 트랜지스터(LT3)는 제k 스캔 배선(GWLk)의 제k 스캔 신호에 의해 턴-온되어 제1 감지 트랜지스터(LT1)의 제2 전극과 제q 리드 아웃 배선(ROLq)을 연결시킬 수 있다. 제3 감지 트랜지스터(LT3)의 게이트 전극은 제k 스캔 배선(GWLk)에 연결되고, 제1 전극은 제1 감지 트랜지스터(LT1)의 제2 전극에 연결되고, 제2 전극은 제3 노드(N3) 및 제q 리드 아웃 배선(ROLq)에 연결될 수 있다.The third sensing transistor LT3 is turned on by the kth scan signal of the kth scan line GWLk to connect the second electrode of the first sensing transistor LT1 and the qth lead out line ROLq. there is. The gate electrode of the third sensing transistor LT3 is connected to the kth scan line GWLk, the first electrode is connected to the second electrode of the first sensing transistor LT1, and the second electrode is connected to the third node N3 ) and the q lead out wiring (ROLq).

제1 내지 제3 감지 트랜지스터(LT1, LT2, LT3)들 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 감지 트랜지스터(LT2)의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)는 P 타입 MOSFET으로 형성되고, 제2 감지 트랜지스터(LT2)는 N 타입 MOSFET으로 형성될 수도 있다.The active layer of each of the first to third sensing transistors LT1, LT2, and LT3 may be formed of any one of poly silicon, amorphous silicon, and oxide semiconductor. For example, the active layers of the first and third sensing transistors LT1 and LT3 may be made of polysilicon. The active layer of the second sensing transistor LT2 may be made of an oxide semiconductor. In this case, the first sensing transistor LT1 and the third sensing transistor LT3 may be formed of a P-type MOSFET, and the second sensing transistor LT2 may be formed of an N-type MOSFET.

발광 소자(EL)가 발광 전류에 따라 발광하는 경우, 표시 화소(PX)와 그에 인접한 센서 화소(PS) 간에 누설 전류(LL)가 발생할 수 있다. 누설 전류(LL)는 발광 소자(EL)가 발광하는 경우에 발생하는 발광 전류의 일부일 수 있다. 누설 전류(LL)는 발광 소자(EL)의 애노드 전극(641) 및 광 변환 소자(PD)의 감지 애노드 전극(642) 상에 배치된 정공 주입층(도 6의 HIL) 및/또는 정공 수송층(도 6의 HTL)을 통해 광 변환 소자(PD)의 감지 애노드 전극(642)으로 흐를 수 있다. 누설 전류(LL)는 센서 화소(PS)의 센싱 정확도를 낮아지게 하는 원인일 수 있다.When the light emitting element EL emits light according to the light emission current, leakage current LL may occur between the display pixel PX and the sensor pixel PS adjacent thereto. The leakage current LL may be a part of the light emission current that occurs when the light emitting element EL emits light. The leakage current LL is generated by the hole injection layer (HIL in FIG. 6) and/or the hole transport layer ( It can flow to the sensing anode electrode 642 of the light conversion device (PD) through HTL in FIG. 6. Leakage current (LL) may be the cause of lowering the sensing accuracy of the sensor pixel (PS).

일 실시예에 따른 모바일 전자 장치(1)는 누설 전류(LL)를 줄이기 위하여 센서 화소(PS)의 주변에 배치된 격벽(SP)을 포함한다. 격벽(SP)은 발광 소자(EL)의 애노드 전극(641) 및 광 변환 소자(PD)의 감지 애노드 전극(642) 상에 배치된 정공 주입층(HIL) 및 정공 수송층(HTL)이 센서 화소(PS)와 표시 화소(PX)의 경계 영역에서 분절되도록 함으로써, 누설 전류(LL)를 줄이는 역할을 한다. 이하, 도 5 내지 도 14를 결부하여 격벽(SP)을 포함하는 모바일 전자 장치(1)를 보다 구체적으로 설명하기로 한다.The mobile electronic device 1 according to one embodiment includes a partition SP disposed around the sensor pixel PS to reduce leakage current LL. The partition SP is a hole injection layer (HIL) and a hole transport layer (HTL) disposed on the anode electrode 641 of the light emitting element (EL) and the sensing anode electrode 642 of the light conversion element (PD), and the sensor pixel ( It serves to reduce leakage current (LL) by being segmented at the boundary area between the display pixel (PS) and the display pixel (PX). Hereinafter, the mobile electronic device 1 including the partition SP will be described in more detail with reference to FIGS. 5 to 14.

도 5는 일 실시예에 따른 표시 패널의 화소와 센서 화소(PS)의 평면 배치도이다.FIG. 5 is a plan layout diagram of a pixel of a display panel and a sensor pixel (PS) according to an embodiment.

도 5를 참조하면, 모바일 전자 장치(1)의 표시 패널(10)은 복수의 표시 화소(PX)들과 복수의 센서 화소(PS)들이 반복적으로 배치될 수 있다. Referring to FIG. 5 , the display panel 10 of the mobile electronic device 1 may have a plurality of display pixels (PX) and a plurality of sensor pixels (PS) repeatedly arranged.

복수의 표시 화소(PX)들은 매트릭스 형태로 배열될 수 있다. 복수의 표시 화소(PX)들은 제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3)를 포함할 수 있다. 예를 들어, 제1 서브 화소(PX1)는 레드 파장의 광을 발광하고, 제2 서브 화소(PX2)는 그린 파장의 광을 발광하고, 제3 서브 화소(PX3)는 블루 파장의 광을 발광할 수 있다.A plurality of display pixels (PX) may be arranged in a matrix form. The plurality of display pixels (PX) may include a first sub-pixel (PX1), a second sub-pixel (PX2), and a third sub-pixel (PX3). For example, the first sub-pixel (PX1) emits light with a red wavelength, the second sub-pixel (PX2) emits light with a green wavelength, and the third sub-pixel (PX3) emits light with a blue wavelength. can do.

제1 서브 화소(PX1) 및 제3 서브 화소(PX3)는 제1 방향(DR1)을 따라 하나의 행을 이루며 교대로 배열될 수 있다. 서로 인접한 제1 서브 화소(PX1) 및 제3 서브 화소(PX3) 사이에는 센서 화소(PS)가 배치될 수 있다. 이에 따라, 임의의 k 행에서, 제1 서브 화소(PX1), 센서 화소(PS), 및 제3 서브 화소(PX3)는 제1 방향(DR1)을 따라 교대로 배열될 수 있다.The first sub-pixel PX1 and the third sub-pixel PX3 may be alternately arranged in one row along the first direction DR1. A sensor pixel PS may be disposed between the first sub-pixel PX1 and the third sub-pixel PX3 that are adjacent to each other. Accordingly, in any k row, the first sub-pixel (PX1), the sensor pixel (PS), and the third sub-pixel (PX3) may be alternately arranged along the first direction DR1.

임의의 k 행에 인접한 k-1 행 및 k+1 행 각각에는 제2 서브 화소(PX2)가 제1 방향(DR1)을 따라 배열될 수 있다. 예를 들어, 제2 서브 화소(PX2)는 k-1 행 또는 k+1 행에서 제1 방향(DR1)을 따라 배열된다.Second sub-pixels PX2 may be arranged along the first direction DR1 in each of the k-1 row and k+1 row adjacent to any k row. For example, the second sub-pixel PX2 is arranged along the first direction DR1 in the k-1 row or k+1 row.

k-1 행 또는 k+1 행에서 제1 방향(DR1)을 따라 배열되는 제2 서브 화소(PX2)는 k 행에 배치된 제1 서브 화소(PX1)를 기준으로 대각선 방향(예: 45도 방향 또는 -45도 방향)에 배치될 수 있다. 또는 제2 서브 화소(PX2)는 k 행에 배치된 제3 서브 화소(PX3)를 기준으로 대각선 방향(예: 45도 방향 또는 -45도 방향)에 배치될 수 있다. 예를 들어, 제2 서브 화소(PX2)와 제1 서브 화소(PX1)는 제1 방향(DR1) 및 제1 방향(DR1)에 수직된 제2 방향(DR2)에 의해 정의되는 평면 상에서 서로 대각선 방향(예: 45도 방향 또는 -45도 방향)에 배치될 수 있다. 또한, 제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면 상에서 서로 대각선 방향(예: 45도 방향 또는 -45도 방향)에 배치될 수 있다.The second sub-pixel PX2 arranged along the first direction DR1 in the k-1 row or k+1 row is diagonal (e.g., 45 degrees) with respect to the first sub-pixel PX1 arranged in the k row. direction or -45 degrees). Alternatively, the second sub-pixel (PX2) may be arranged in a diagonal direction (eg, 45 degrees or -45 degrees) with respect to the third sub-pixel (PX3) arranged in the k row. For example, the second sub-pixel PX2 and the first sub-pixel PX1 are diagonal to each other on a plane defined by the first direction DR1 and the second direction DR2 perpendicular to the first direction DR1. It can be placed in a direction (e.g., 45 degree direction or -45 degree direction). In addition, the second sub-pixel (PX2) and the third sub-pixel (PX3) are oriented diagonally to each other (e.g., 45 degrees or -45 degrees) on a plane defined by the first direction (DR1) and the second direction (DR2). direction) can be placed.

제2 서브 화소(PX2)는 k 행에 배치된 센서 화소(PS)와 제2 방향(DR2)을 따라 인접하게 배치될 수 있다. 즉, 제2 서브 화소(PX2), 및 센서 화소(PS)는 제2 방향(DR2)을 따라 하나의 열을 이루며 교대로 배열될 수 있다.The second sub-pixel PX2 may be arranged adjacent to the sensor pixel PS arranged in the k row along the second direction DR2. That is, the second sub-pixel PX2 and the sensor pixel PS may be alternately arranged in one column along the second direction DR2.

표시 패널(10)은 복수의 표시 화소(PX)들과 복수의 센서 화소(PS)들을 구획하는 화소 정의막(PDL)을 포함한다. 복수의 표시 화소(PX)들과 복수의 센서 화소(PS)들은 화소 정의막(PDL)에 의해 그의 영역이 정의된다.The display panel 10 includes a pixel defining layer (PDL) that partitions a plurality of display pixels (PX) and a plurality of sensor pixels (PS). The areas of the plurality of display pixels (PX) and the plurality of sensor pixels (PS) are defined by a pixel defining layer (PDL).

화소 정의막(PDL)이 형성되지 않은 오픈 영역들에는 복수의 표시 화소(PX)들의 발광 영역 또는 복수의 센서 화소(PS)들의 광 감지 영역이 배치될 수 있다. 화소 정의막(PDL)이 형성되지 않은 오픈 영역들은 실질적으로 복수의 표시 화소(PX)들의 발광 영역과 동일할 수 있다. 화소 정의막(PDL)이 형성되지 않은 오픈 영역들은 실질적으로 복수의 센서 화소(PS)들의 광 감지 영역과 동일할 수 있다.Light-emitting areas of a plurality of display pixels (PX) or light-sensing areas of a plurality of sensor pixels (PS) may be disposed in open areas where the pixel defining layer (PDL) is not formed. The open areas where the pixel defining layer (PDL) is not formed may be substantially the same as the emission areas of the plurality of display pixels (PX). The open areas where the pixel defining layer (PDL) is not formed may be substantially the same as the light sensing areas of the plurality of sensor pixels (PS).

제1 서브 화소(PX1)는 레드 컬러를 방출하는 제1 발광층(651a)을 포함하고, 제1 발광층(651a)은 화소 정의막(PDL)의 오픈 영역들 중에서 일부인 제1 오픈 영역(511)에 배치된다. 제1 서브 화소(PX1)의 제1 발광층(651a)은 제1 오픈 영역(511)에 배치될 뿐만 아니라 제1 오픈 영역(511)을 둘러싸는 화소 정의막(PDL)의 일부분 위에도 배치될 수 있다. 도 5에서 제1 서브 화소(PX1)의 점선으로 표시된 영역은 제1 발광층(651a)이 배치되는 영역을 나타낸다. 도 5에서 제1 서브 화소(PX1)의 점선으로 표시된 영역 내부에 위치한 실선으로 표시된 영역은 제1 서브 화소(PX1)에 대응하는 제1 오픈 영역(511)이고, 제1 서브 화소(PX1)의 제1 발광 영역을 나타낸다.The first sub-pixel (PX1) includes a first light-emitting layer (651a) that emits a red color, and the first light-emitting layer (651a) is located in the first open area 511, which is part of the open areas of the pixel defining layer (PDL). It is placed. The first light emitting layer 651a of the first sub-pixel PX1 may be disposed not only in the first open area 511 but also on a portion of the pixel defining layer (PDL) surrounding the first open area 511. . In FIG. 5 , the area indicated by the dotted line of the first sub-pixel PX1 represents the area where the first light emitting layer 651a is disposed. In FIG. 5, the area indicated by a solid line located inside the area indicated by a dotted line of the first sub-pixel (PX1) is the first open area 511 corresponding to the first sub-pixel (PX1), and the area indicated by the solid line is the first open area 511 of the first sub-pixel (PX1). Indicates the first light emitting area.

제2 서브 화소(PX2)는 그린 컬러를 방출하는 제2 발광층(651b)을 포함하고, 제2 발광층(651b)은 화소 정의막(PDL)의 오픈 영역들 중에서 일부인 제2 오픈 영역(512)에 배치된다. 제2 서브 화소(PX2)의 제2 발광층(651b)은 제2 오픈 영역(512)에 배치될 뿐만 아니라 제2 오픈 영역(512)을 둘러싸는 화소 정의막(PDL)의 일부분 위에도 배치될 수 있다. 도 5에서 제2 서브 화소(PX2)의 점선으로 표시된 영역은 제2 발광층(651b)이 배치되는 영역을 나타낸다. 도 5에서 제2 서브 화소(PX2)의 점선으로 표시된 영역 내부에 위치한 실선으로 표시된 영역은 제2 서브 화소(PX2)에 대응하는 제2 오픈 영역(512)이고, 제1 서브 화소(PX2)의 제2 발광 영역을 나타낸다.The second sub-pixel (PX2) includes a second light-emitting layer (651b) that emits green color, and the second light-emitting layer (651b) is located in the second open area 512, which is part of the open areas of the pixel defining layer (PDL). It is placed. The second light emitting layer 651b of the second sub-pixel PX2 may not only be disposed in the second open area 512, but may also be disposed on a portion of the pixel defining layer (PDL) surrounding the second open area 512. . In FIG. 5 , the area indicated by the dotted line of the second sub-pixel PX2 represents the area where the second light emitting layer 651b is disposed. In FIG. 5, the area indicated by a solid line located inside the area indicated by a dotted line of the second sub-pixel (PX2) is the second open area 512 corresponding to the second sub-pixel (PX2), and the area indicated by the solid line is the second open area 512 corresponding to the second sub-pixel (PX2). It represents the second light emitting area.

제3 서브 화소(PX3)는 블루 컬러를 방출하는 제3 발광층(651c)을 포함하고, 제3 발광층(651c)은 화소 정의막(PDL)의 오픈 영역들 중에서 일부인 제3 오픈 영역(513)에 배치된다. 제3 서브 화소(PX3)의 제3 발광층(651c)은 제3 오픈 영역(513)에 배치될 뿐만 아니라 제3 오픈 영역(513)을 둘러싸는 화소 정의막(PDL)의 일부분 위에도 배치될 수 있다. 도 5에서 제3 서브 화소(PX3)의 점선으로 표시된 영역은 제3 발광층(651c)이 배치되는 영역을 나타낸다. 도 5에서 제3 서브 화소(PX3)의 점선으로 표시된 영역 내부에 위치한 실선으로 표시된 영역은 제3 서브 화소(PX3)에 대응하는 제3 오픈 영역(513)이고, 제1 서브 화소(PX3)의 제3 발광 영역을 나타낸다.The third sub-pixel (PX3) includes a third light-emitting layer (651c) that emits a blue color, and the third light-emitting layer (651c) is located in the third open area 513, which is part of the open areas of the pixel defining layer (PDL). It is placed. The third light emitting layer 651c of the third sub-pixel PX3 may not only be disposed in the third open area 513, but may also be disposed on a portion of the pixel defining layer (PDL) surrounding the third open area 513. . In FIG. 5 , the area indicated by a dotted line of the third sub-pixel PX3 represents the area where the third light emitting layer 651c is disposed. In FIG. 5, the area indicated by a solid line located inside the area indicated by a dotted line of the third sub-pixel (PX3) is the third open area 513 corresponding to the third sub-pixel (PX3), and the area indicated by the solid line is the third open area 513 corresponding to the third sub-pixel (PX3). It represents the third light emitting area.

도 5에서 화살표 501로 나타낸 바와 같이, 제2 서브 화소(PX2)의 제2 발광층(651b) 중에서 일부는 화소 정의막(PDL) 상에서 제2 서브 화소(PX2)에 이웃한 제1 서브 화소(PX1)의 제1 발광층(651a)과 중첩되도록 배치될 수 있다. 도 5에서 화살표 502로 나타낸 바와 같이, 제2 서브 화소(PX2)의 제2 발광층(651b) 중에서 일부는 화소 정의막(PDL) 상에서 제2 서브 화소(PX2)에 이웃한 제3 서브 화소(PX3)의 제3 발광층(651c)과 중첩되도록 배치될 수 있다.As indicated by arrow 501 in FIG. 5, some of the second light emitting layer 651b of the second sub-pixel (PX2) are in the first sub-pixel (PX1) adjacent to the second sub-pixel (PX2) on the pixel defining layer (PDL). ) may be arranged to overlap the first light emitting layer 651a. As indicated by arrow 502 in FIG. 5, some of the second light emitting layer 651b of the second sub-pixel (PX2) are in the third sub-pixel (PX3) adjacent to the second sub-pixel (PX2) on the pixel defining layer (PDL). ) may be arranged to overlap the third light emitting layer 651c.

센서 화소(PS)는 광전 변환층(652)을 포함하고, 광전 변환층(652)은 화소 정의막(PDL)의 오픈 영역들 중에서 일부인 제4 오픈 영역(514)에 배치된다. 센서 화소(PS)의 광전 변환층(652)은 제4 오픈 영역(514)에 배치될 뿐만 아니라 제4 오픈 영역(514)을 둘러싸는 화소 정의막(PDL)의 일부분 위에도 배치될 수 있다. 도 5에서 센서 화소(PS)의 점선으로 표시된 영역은 광전 변환층(652)이 배치되는 영역을 나타낸다. 도 5에서 센서 화소(PS)의 점선으로 표시된 영역 내부에 위치한 실선으로 표시된 영역은 센서 화소(PS)에 대응하는 제4 오픈 영역(514)이고, 센서 화소(PS)의 광 감지 영역을 나타낸다.The sensor pixel PS includes a photoelectric conversion layer 652, and the photoelectric conversion layer 652 is disposed in the fourth open area 514, which is a portion of the open areas of the pixel defining layer (PDL). The photoelectric conversion layer 652 of the sensor pixel PS may be disposed not only in the fourth open area 514 but also on a portion of the pixel defining layer PDL surrounding the fourth open area 514 . In FIG. 5 , the area indicated by the dotted line of the sensor pixel PS represents the area where the photoelectric conversion layer 652 is disposed. In FIG. 5 , the area indicated by a solid line located inside the area indicated by a dotted line of the sensor pixel (PS) is the fourth open area 514 corresponding to the sensor pixel (PS) and represents the light detection area of the sensor pixel (PS).

센서 화소(PS)는 광전 변환층(652)의 외곽을 둘러싸도록 배치되는 격벽(SP)이 배치될 수 있다. 격벽(SP)은 화소 정의막(PDL) 상에서 센서 화소(PS)의 외곽을 둘러싸는 구조물일 수 있다. 이러한 격벽(SP)은 센서 화소(PS)와 센서 화소(PS)의 주변에 배치되는 제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3) 사이에 배치될 수 있다.The sensor pixel PS may be provided with a partition SP disposed to surround the outside of the photoelectric conversion layer 652. The partition SP may be a structure surrounding the exterior of the sensor pixel PS on the pixel defining layer PDL. This partition SP will be disposed between the sensor pixel PS and the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) disposed around the sensor pixel (PS). You can.

광전 변환층(652)의 일부분과 제1 서브 화소(PX1)의 제1 발광층(651a)의 일부분은 화소 정의막(PDL) 상에 배치되지만, 그들 사이에 격벽(SP)이 배치됨에 따라 서로 중첩되지 않고 이격될 수 있다. 또한, 광전 변환층(652)의 일부분과 제2 서브 화소(PX2)의 제1 발광층(651b)의 일부분은 화소 정의막(PDL) 상에 배치되지만, 그들 사이에 격벽(SP)이 배치됨에 따라 서로 중첩되지 않고 이격될 수 있다. 또한, 광전 변환층(652)의 일부분과 제3 서브 화소(PX1)의 제3 발광층(651c)의 일부분은 화소 정의막(PDL) 상에 배치되지만, 그들 사이에 격벽(SP)이 배치됨에 따라 서로 중첩되지 않고 이격될 수 있다.A portion of the photoelectric conversion layer 652 and a portion of the first light emitting layer 651a of the first sub-pixel PX1 are disposed on the pixel defining layer PDL, but overlap each other as a partition SP is disposed between them. It can be separated without doing so. In addition, a portion of the photoelectric conversion layer 652 and a portion of the first light emitting layer 651b of the second sub-pixel PX2 are disposed on the pixel defining layer PDL, but a partition SP is disposed between them. They can be spaced apart without overlapping with each other. In addition, a portion of the photoelectric conversion layer 652 and a portion of the third light emitting layer 651c of the third sub-pixel PX1 are disposed on the pixel defining layer PDL, but a partition SP is disposed between them. They can be spaced apart without overlapping with each other.

상기 설명에서, 제1 오픈 영역, 제2 오픈 영역, 제3 오픈 영역, 및 제4 오픈 영역은 화소 정의막(PDL)의 일부분이 제거된 화소 정의막(PDL)의 무지 영역을 의미할 수 있다.In the above description, the first open area, the second open area, the third open area, and the fourth open area may mean a plain area of the pixel defining layer (PDL) from which a portion of the pixel defining layer (PDL) is removed. .

복수의 센서 화소(PS)들은 제1 서브 화소(PX1)로부터 방출된 레드 광, 제2 서브 화소(PX2)로부터 방출된 그린 광, 및 제3 서브 화소(PX3)로부터 방출된 블루 광 중에서 적어도 하나를 이용하여 사용자의 생체 정보를 감지한다. 생체 정보는 지문 정보, 홍채 정보, 혈압 정보 및 혈류 정보 중를 포함한다.The plurality of sensor pixels (PS) have at least one of red light emitted from the first sub-pixel (PX1), green light emitted from the second sub-pixel (PX2), and blue light emitted from the third sub-pixel (PX3). Detect the user's biometric information. Biometric information includes fingerprint information, iris information, blood pressure information, and blood flow information.

한편, 도 5에 도시된 센서 화소(PS)들 및 표시 화소들의 배열 형태는 하나의 예시일 뿐, 본 발명은 이에 제한되지 않는다.Meanwhile, the arrangement of the sensor pixels (PS) and display pixels shown in FIG. 5 is only an example, and the present invention is not limited thereto.

도 6은 도 5에 도시된 A-A' 선에 따라 표시 패널을 절단한 단면도이다.FIG. 6 is a cross-sectional view of the display panel taken along line A-A' shown in FIG. 5.

도 6을 참조하면, 일 실시예에 따른 표시 패널(10)은 기판(SUB), 기판(SUB) 상에 배치되는 박막 트랜지스터층(TFTL), 및 박막 트랜지스터층(TFTL) 상에 배치되는 발광층(651a, 651b, 651c)을 포함하는 발광 소자층(예: OLED층), 발광 소자층 상에 배치되는 봉지층(TFEL), 봉지층(TFEL) 상에 배치되는 터치 전극들(미도시)을 포함하는 터치 센서층(TSL), 터치 센서층(TSL) 상에 배치되는 컬러 필터층(CFL), 및 컬러 필터층(CFL) 상에 배치되는 윈도우(WDL)를 포함할 수 있다. 발광층(651a, 651b, 651c)을 포함하는 발광 소자층(예: OLED층)은 센서 화소(PS)에 대응하도록 배치되는 광전 변환 소자(PD)를 더 포함할 수 있다. 컬러 필터층(CFL)은 도시하지 않은 컬러 필터를 포함할 수 있고, 컬러 필터는 지정된 파장의 컬러를 투과하도록 구성될 수 있다. 컬러 필터층(CFL)은 블랙 매트릭스(BM)를 더 포함할 수 있다.Referring to FIG. 6, the display panel 10 according to one embodiment includes a substrate SUB, a thin film transistor layer TFTL disposed on the substrate SUB, and a light emitting layer disposed on the thin film transistor layer TFTL. 651a, 651b, 651c), including a light-emitting device layer (e.g., OLED layer), an encapsulation layer (TFEL) disposed on the light-emitting device layer, and touch electrodes (not shown) disposed on the encapsulation layer (TFEL). It may include a touch sensor layer (TSL), a color filter layer (CFL) disposed on the touch sensor layer (TSL), and a window (WDL) disposed on the color filter layer (CFL). The light emitting device layer (eg, OLED layer) including the light emitting layers 651a, 651b, and 651c may further include a photoelectric conversion device (PD) disposed to correspond to the sensor pixel (PS). The color filter layer (CFL) may include a color filter (not shown), and the color filter may be configured to transmit a color of a designated wavelength. The color filter layer (CFL) may further include a black matrix (BM).

이하, 일 실시예에 따른 표시 패널(10)의 단면 구조를 보다 구체적으로 설명하기로 한다.Hereinafter, the cross-sectional structure of the display panel 10 according to an embodiment will be described in more detail.

기판(SUB) 상에는 버퍼층(510)이 배치된다. 버퍼층(510)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.A buffer layer 510 is disposed on the substrate SUB. The buffer layer 510 may include silicon nitride, silicon oxide, or silicon oxynitride.

버퍼층(510) 상에는 박막 트랜지스터층(TFTL)의 박막 트랜지스터들이 배치될 수 있다. 예를 들어, 박막 트랜지스터층(TFTL)은 제1 서브 화소(PX1)를 구동하기 위한 적어도 하나의 제1 박막 트랜지스터(도 8의 TFT1), 제2 서브 화소(PX2)를 구동하기 위한 적어도 하나의 제2 박막 트랜지스터(TFT2), 제3 서브 화소(PX3)를 구동하기 위한 적어도 하나의 제3 박막 트랜지스터(TFT3), 및 센서 화소(PS)의 광전 변환 소자(PD)를 구동하기 위한 적어도 하나의 감지 박막 트랜지스터(STFT)를 포함할 수 있다.Thin film transistors of a thin film transistor layer (TFTL) may be disposed on the buffer layer 510. For example, the thin film transistor layer TFTL includes at least one first thin film transistor (TFT1 in FIG. 8) for driving the first sub-pixel PX1 and at least one for driving the second sub-pixel PX2. A second thin film transistor (TFT2), at least one third thin film transistor (TFT3) for driving the third sub-pixel (PX3), and at least one photoelectric conversion element (PD) for driving the sensor pixel (PS) It may include a sensing thin film transistor (STFT).

버퍼층(510) 상에는 박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 반도체층들(A1, A2, A3, A4)이 배치될 수 있다. 반도체층들(A1, A2, A3, A4)은 다결정 실리콘을 포함할 수 있다. 다른 실시예에서, 반도체층들(A1, A2, A3, A4)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다. 산화물 반도체는 예를 들어, 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 반도체층들(A1, A2, A3, A4)은 각각 채널 영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.Semiconductor layers A1, A2, A3, and A4 of each of the thin film transistors TFT1, TFT2, TFT3, and STFT may be disposed on the buffer layer 510. The semiconductor layers A1, A2, A3, and A4 may include polycrystalline silicon. In another embodiment, the semiconductor layers A1, A2, A3, and A4 may include single crystalline silicon, low-temperature polycrystalline silicon, amorphous silicon, or an oxide semiconductor. Oxide semiconductors include, for example, binary compounds (ABx) and ternary compounds (ABxCy) containing indium, zinc, gallium, tin, titanium, aluminum, hafnium (Hf), zirconium (Zr), magnesium (Mg), etc. , may include a four-component compound (ABxCyDz). The semiconductor layers A1, A2, A3, and A4 may each include a channel region, a source region doped with impurities, and a drain region.

박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 반도체층들(A1, A2, A3, A4) 상에는 게이트 절연층(612)이 배치될 수 있다. 게이트 절연층(612)은 반도체층(A1, A2, A3, A4)과 박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 게이트 전극(G1, G2, G3, G4)을 전기적으로 절연한다. 게이트 절연층(612)은 절연 물질, 예를 들어 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 금속 산화물 등으로 이루어질 수 있다.A gate insulating layer 612 may be disposed on the semiconductor layers A1, A2, A3, and A4 of each of the thin film transistors TFT1, TFT2, TFT3, and STFT. The gate insulating layer 612 electrically insulates the semiconductor layers (A1, A2, A3, and A4) and the gate electrodes (G1, G2, G3, and G4) of each of the thin film transistors (TFT1, TFT2, TFT3, and STFT). The gate insulating layer 612 may be made of an insulating material, such as silicon oxide (SiOx), silicon nitride (SiNx), or metal oxide.

게이트 절연층(612) 상에는 박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 게이트 전극(G1, G2, G3, G4)이 배치된다.Gate electrodes G1, G2, G3, and G4 of each of the thin film transistors TFT1, TFT2, TFT3, and STFT are disposed on the gate insulating layer 612.

게이트 전극(G1, G2, G3, G4) 상에는 층간 절연막(622)이 배치될 수 있다. 층간 절연막(622)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물 등의 무기 절연 물질을 포함할 수 있다.An interlayer insulating film 622 may be disposed on the gate electrodes G1, G2, G3, and G4. The interlayer insulating film 622 may include an inorganic insulating material such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride, hafnium oxide, or aluminum oxide.

층간 절연막(622) 상에는 박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 소스 전극들(S1, S2, S3, S4) 및 드레인 전극들(D1, D2, D3, D4)이 배치된다. 소스 전극들(S1, S2, S3, S4) 각각은 층간 절연막(622)과 게이트 절연층(612)을 관통하는 컨택홀을 통해 박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 반도체층(A1, A2, A3, A4)의 소스 영역과 전기적으로 연결될 수 있다. 드레인 전극들(D1, D2, D3, D4) 각각은 층간 절연막(622)과 게이트 절연층(612)을 관통하는 컨택홀을 통해 박막 트랜지스터들(TFT1, TFT2, TFT3, STFT) 각각의 반도체층(A1, A2, A3, A4)의 드레인 영역과 전기적으로 연결될 수 있다.Source electrodes (S1, S2, S3, S4) and drain electrodes (D1, D2, D3, D4) of each of the thin film transistors (TFT1, TFT2, TFT3, and STFT) are disposed on the interlayer insulating film 622. Each of the source electrodes (S1, S2, S3, and S4) is connected to the semiconductor layer ( It can be electrically connected to the source area of A1, A2, A3, and A4). Each of the drain electrodes (D1, D2, D3, D4) is connected to the semiconductor layer ( It can be electrically connected to the drain area of A1, A2, A3, A4).

소스 전극들(S1, S2, S3, S4) 및 드레인 전극들(D1, D2, D3, D4)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.The source electrodes (S1, S2, S3, S4) and drain electrodes (D1, D2, D3, D4) are aluminum (Al), molybdenum (Mo), platinum (Pt), palladium (Pd), and silver (Ag). , magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W) , and may contain one or more metals selected from copper (Cu).

소스 전극들(S1, S2, S3, S4) 및 드레인 전극들(D1, D2, D3, D4)을 포함한 층간 절연막(622) 상에는 평탄화층(630)이 배치된다. 평탄화층(630)은 유기 절연 물질 등으로 형성될 수 있다. 평탄화층(630)은 평평한 표면을 가질 수 있으며, 소스 전극들(S1, S2, S3, S4)과 드레인 전극들(D1, D2, D3, D4) 각각 중 어느 하나를 노출시키는 컨택홀을 포함할 수 있다.A planarization layer 630 is disposed on the interlayer insulating film 622 including the source electrodes S1, S2, S3, and S4 and the drain electrodes D1, D2, D3, and D4. The planarization layer 630 may be formed of an organic insulating material or the like. The planarization layer 630 may have a flat surface and may include a contact hole exposing one of the source electrodes S1, S2, S3, and S4 and the drain electrodes D1, D2, D3, and D4, respectively. You can.

평탄화층(630) 상에는 발광층(651a, 651b, 651c)을 포함하는 발광 소자층(예: OLED층)이 배치될 수 있다. 발광 소자층은 표시 화소(PX)들 각각에 대응하도록 배치되는 발광층(651a, 651b, 651c)과, 센서 화소(PS)들 각각에 대응하도록 배치되는 광전 변환층(652)을 포함할 수 있다. 구체적으로, 평탄화층(530) 상에는 제1 내지 제3 서브 화소(PX1, PX2, PX3) 각각의 애노드 전극(641)(예: 화소 전극)이 배치되고, 센서 화소(PS)들 각각의 감지 애노드 전극(642)이 배치된다.A light emitting device layer (eg, an OLED layer) including light emitting layers 651a, 651b, and 651c may be disposed on the planarization layer 630. The light emitting device layer may include light emitting layers 651a, 651b, and 651c arranged to correspond to each of the display pixels (PX), and a photoelectric conversion layer 652 arranged to correspond to each of the sensor pixels (PS). Specifically, the anode electrode 641 (e.g., pixel electrode) of each of the first to third sub-pixels (PX1, PX2, and PX3) is disposed on the planarization layer 530, and the sensing anode of each of the sensor pixels (PS) is disposed on the planarization layer 530. Electrodes 642 are disposed.

애노드 전극(641)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, 적층막 구조, 예를 들어 인듐-주석-산화물(Indi㎛-Tin-Oxide: ITO), 인듐-아연-산화물(Indi㎛-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 및 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni)을 포함하는 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다. 애노드 전극(641)은 평탄화층(530)의 일부를 관통하는 컨택홀을 통해 박막 트랜지스터들(TFT1, TFT2, TFT3)과 전기적으로 연결될 수 있다.The anode electrode 641 has a single layer structure of molybdenum (Mo), titanium (Ti), copper (Cu), and aluminum (Al), or a multilayer structure, for example, indium-tin-oxide (Indi㎛-Tin). -Oxide: ITO), Indium-Zinc-Oxide (Indi㎛-Zinc-Oxide: IZO), Zinc Oxide (ZnO), Indium Oxide (In2O3) and silver (Ag), magnesium (Mg), It has a multi-layer structure of ITO/Mg, ITO/MgF, ITO/Ag, and ITO/Ag/ITO containing aluminum (Al), platinum (Pt), lead (Pb), gold (Au), and nickel (Ni). You can. The anode electrode 641 may be electrically connected to the thin film transistors TFT1, TFT2, and TFT3 through a contact hole penetrating a portion of the planarization layer 530.

감지 애노드 전극(642)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다. 감지 애노드 전극(642)은 평탄화층(530)의 일부를 관통하는 컨택홀을 통해 감지 박막 트랜지스터들(STFT)과 전기적으로 연결될 수 있다.The sensing anode electrode 642 has a single layer structure of molybdenum (Mo), titanium (Ti), copper (Cu), and aluminum (Al), or ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ It may have a multi-layer structure of ITO. The sensing anode electrode 642 may be electrically connected to the sensing thin film transistors (STFT) through a contact hole penetrating a portion of the planarization layer 530.

평탄화층(630) 상에는 화소 정의막(PDL)이 배치될 수 있고, 화소 정의막(PDL)은 애노드 전극(641)들과 감지 애노드 전극(642)들을 구획하도록 형성될 수 있다. 화소 정의막(PDL)은 "뱅크"로 명명될 수 있다. 이러한 화소 정의막(PDL)은 애노드 전극(641)들 각각의 가장자리를 덮도록 배치될 수 있다. 또한, 화소 정의막(PDL)은 감지 애노드 전극(642)들 각각의 가장자리를 덮도록 배치될 수 있다. A pixel defining layer (PDL) may be disposed on the planarization layer 630, and the pixel defining layer (PDL) may be formed to partition the anode electrodes 641 and the sensing anode electrodes 642. A pixel defining layer (PDL) may be named a “bank”. This pixel defining layer (PDL) may be arranged to cover the edges of each of the anode electrodes 641. Additionally, the pixel defining layer (PDL) may be disposed to cover the edges of each of the sensing anode electrodes 642.

화소 정의막(PDL)은 제1 서브 화소(PX1)에 대응하도록 그의 일부분이 제거되어 제1 오픈 영역(511)을 형성한다. 제1 오픈 영역(511)에는 제1 서브 화소(PX1)의 애노드 전극(641)이 배치된다. 이러한 제1 오픈 영역(511)은 실질적으로 제1 서브 화소(PX1)의 발광 영역을 형성한다.A portion of the pixel defining layer (PDL) is removed to correspond to the first sub-pixel (PX1) to form a first open area 511. The anode electrode 641 of the first sub-pixel (PX1) is disposed in the first open area 511. This first open area 511 substantially forms the light emitting area of the first sub-pixel PX1.

화소 정의막(PDL)은 제2 서브 화소(PX1)에 대응하도록 그의 일부분이 제거되어 제2 오픈 영역(512)을 형성한다. 제2 오픈 영역(512)에는 제2 서브 화소(PX2)의 애노드 전극(641)이 배치된다. 이러한 제2 오픈 영역(512)은 실질적으로 제2 서브 화소(PX2)의 발광 영역을 형성한다.A portion of the pixel defining layer (PDL) is removed to correspond to the second sub-pixel (PX1) to form a second open area 512. The anode electrode 641 of the second sub-pixel (PX2) is disposed in the second open area 512. This second open area 512 substantially forms the light emitting area of the second sub-pixel PX2.

화소 정의막(PDL)은 제3 서브 화소(PX3)에 대응하도록 그의 일부분이 제거되어 제3 오픈 영역(513)을 형성한다. 제3 오픈 영역(513)에는 제3 서브 화소(PX3)의 애노드 전극(641)이 배치된다. 이러한 제3 오픈 영역(513)은 실질적으로 제3 서브 화소(PX1)의 발광 영역을 형성한다.A portion of the pixel defining layer (PDL) is removed to correspond to the third sub-pixel (PX3) to form a third open area 513. The anode electrode 641 of the third sub-pixel PX3 is disposed in the third open area 513. This third open area 513 substantially forms the light emitting area of the third sub-pixel PX1.

화소 정의막(PDL)은 센서 화소(PS)에 대응하도록 그의 일부분이 제거되어 제4 오픈 영역(514)을 형성한다. 제4 오픈 영역(514)에는 센서 화소(PS)의 감지 애노드 전극(642)이 배치된다. 이러한 제4 오픈 영역(514)은 실질적으로 센서 화소(PS)의 광 감지 영역을 형성한다.A portion of the pixel defining layer (PDL) is removed to correspond to the sensor pixel (PS) to form a fourth open area 514 . The sensing anode electrode 642 of the sensor pixel PS is disposed in the fourth open area 514. This fourth open area 514 substantially forms a light sensing area of the sensor pixel PS.

화소 정의막(PDL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.The pixel defining layer (PDL) may be formed of an organic layer such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. You can.

화소 정의막(PDL) 상에는 센서 화소(PS)를 둘러싸도록 격벽(SP)이 배치된다. 격벽(SP)은 센서 화소(PS)를 둘러싸는 화소 정의막(PDL) 상에 배치되고 지정된 높이를 갖도록 형성될 수 있다. 이러한 격벽(SP)은 센서 화소(PS)의 주변 영역에만 배치될 수 있다. 예를 들어, 센서 화소(PS)는 활성 영역(AAR)의 일부 영역(예: 지문 감지 영역)에만 배치될 수 있고, 이 경우 격벽(SP)은 일부 영역(예: 지문 감지 영역)에만 배치될 수 있다. 격벽(SP)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.A partition (SP) is disposed on the pixel defining layer (PDL) to surround the sensor pixel (PS). The partition SP may be disposed on the pixel defining layer (PDL) surrounding the sensor pixel PS and may be formed to have a specified height. This partition (SP) may be disposed only in the peripheral area of the sensor pixel (PS). For example, the sensor pixel (PS) may be placed only in some areas (e.g., fingerprint detection area) of the active area (AAR), in which case the partition (SP) may be placed only in some areas (e.g., fingerprint detection area). You can. The partition SP may be formed of an organic film such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. .

애노드 전극(641), 감지 애노드 전극(642), 및 화소 정의막(PDL) 상에는 정공 주입층(HIL) 및 정공 수송층(HTL)이 순차적으로 배치된다. 정공 주입층(HIL) 및 정공 수송층(HTL)은 제1 내지 제3 서브 화소(PX1, PX2, PX3)와 센서 화소(PS)에서 공통적으로 배치된다. 다만, 정공 주입층(HIL) 및 정공 수송층(HTL)은 센서 화소(PS)의 경계 영역에서는 격벽(SP)의 높이에 의한 스텝 커버리지 특성 저하로 인하여 증착 공정시에 분절될 수 있다. 즉, 서로 이웃한 서브 화소들 사이에서는 정공 주입층(HIL) 및 정공 수송층(HTL)이 화소 정의막(PDL)의 상부를 통해 서로 이어진다. 반면에, 센서 화소(PS)에 대응하도록 배치된 정공 주입층(HIL) 및 정공 수송층(HTL)은 섬(island) 형태를 갖고, 격벽(SP)을 중심으로 분절되어 주변의 서브 화소들에 배치된 정공 주입층(HIL) 및 정공 수송층(HTL)과 연결되지 않을 수 있다. 이와 같은, 센서 화소(PS)에 대응하는 정공 주입층(HIL) 및 정공 수송층(HTL)의 분절 구조는 정공 주입층(HIL) 및 정공 수송층(HTL)을 통한 누설 전류(LL)를 차단 또는 줄일 수 있다. 도 6에서 화살표 601은 센서 화소(PS)의 경계 영역에서 정공 주입층(HIL) 및 정공 수송층(HTL)이 격벽(SP)으로 인해 분절된 상태를 가리킨다. 도 6에서 화살표 602는 격벽(SP)이 배치되지 않은 서로 이웃한 서브 화소(PX2, PX3)들 사이에서 정공 주입층(HIL) 및 정공 수송층(HTL)이 화소 정의막(PDL)의 상부를 통해 서로 이어지는 것을 가리킨다.A hole injection layer (HIL) and a hole transport layer (HTL) are sequentially disposed on the anode electrode 641, the sensing anode electrode 642, and the pixel defining layer (PDL). The hole injection layer (HIL) and the hole transport layer (HTL) are commonly disposed in the first to third sub-pixels (PX1, PX2, PX3) and the sensor pixel (PS). However, the hole injection layer (HIL) and the hole transport layer (HTL) may be segmented in the boundary area of the sensor pixel PS during the deposition process due to a decrease in step coverage characteristics due to the height of the partition SP. That is, between adjacent sub-pixels, the hole injection layer (HIL) and the hole transport layer (HTL) are connected to each other through the upper part of the pixel defining layer (PDL). On the other hand, the hole injection layer (HIL) and hole transport layer (HTL) arranged to correspond to the sensor pixel (PS) have an island shape, are segmented around the partition (SP), and are disposed in surrounding sub-pixels. It may not be connected to the hole injection layer (HIL) and hole transport layer (HTL). Such a segmented structure of the hole injection layer (HIL) and hole transport layer (HTL) corresponding to the sensor pixel (PS) blocks or reduces leakage current (LL) through the hole injection layer (HIL) and hole transport layer (HTL). You can. In FIG. 6 , arrow 601 indicates a state in which the hole injection layer (HIL) and the hole transport layer (HTL) are segmented due to the partition wall (SP) in the boundary area of the sensor pixel (PS). In FIG. 6 , arrow 602 indicates that the hole injection layer (HIL) and the hole transport layer (HTL) are formed between adjacent sub-pixels (PX2, PX3) without a partition SP through the upper part of the pixel defining layer (PDL). It indicates that they are connected to each other.

정공 주입층(HIL) 및 정공 수송층(HTL) 상에는 제1 내지 제3 서브 화소(PX1, PX2, PX3) 각각의 발광층(651a, 651b, 651c)과, 센서 화소(PS)들 각각에 대응하도록 배치되는 광전 변환층(652)이 배치된다. 제1 서브 화소(PX1)의 제1 발광층(651a)은 레드 광을 방출하도록 구성될 수 있다. 제2 서브 화소(PX2)의 제2 발광층(651b)은 그린 광을 방출하도록 구성될 수 있다. 제3 서브 화소(PX3)의 제3 발광층(651c)은 블루 광을 방출하도록 구성될 수 있다. 발광층(651a, 651b, 651c)으로부터 방출된 광은 영상 표시에 기여하거나, 또는 센서 화소(PS)에 입사되는 광원으로서 기능할 수 있다. 광전 변환층(652)은 외부로부터 입사된 광의 세기에 비례하는 광 전하를 생성하도록 구성될 수 있다.On the hole injection layer (HIL) and the hole transport layer (HTL), the light emitting layers 651a, 651b, and 651c of each of the first to third sub-pixels (PX1, PX2, and PX3) are disposed to correspond to each of the sensor pixels (PS). A photoelectric conversion layer 652 is disposed. The first light emitting layer 651a of the first sub-pixel PX1 may be configured to emit red light. The second light emitting layer 651b of the second sub-pixel PX2 may be configured to emit green light. The third light emitting layer 651c of the third sub-pixel PX3 may be configured to emit blue light. Light emitted from the light emitting layers 651a, 651b, and 651c may contribute to image display or function as a light source incident on the sensor pixel PS. The photoelectric conversion layer 652 may be configured to generate photo charges proportional to the intensity of light incident from the outside.

광전 변환층(652)은 전자 공여 물질 및 전자 수용 물질을 포함할 수 있다. 전자 공여 물질은 광에 응답하여 도우너 이온(donor ion)을 생성하고, 전자 수용 물질은 광에 응답하여 액셉트 이온(acceptor ion)을 생성할 수 있다. 광전 변환층(652)은 유기물 또는 무기물로 형성될 수 있다. 광전 변환층(652)이 유기물로 형성되는 경우, 전자 공여 물질은 서브프탈로사이아닌(Subphthalocyanine, SubPc), 디부틸포스페이트(Dibutylphosphate, DBP)와 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 전자 수용 물질은 플러렌, 플러렌 유도체, 페릴렌 디이미드(perylene diimide)와 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 광전 변환층(652)이 무기물로 형성되는 경우 광전 변환층(652)은 pn 형 또는 pin 형의 포토 트랜지스터일 수 있다. 예를 들어, 광전 변환층(652)은 N형 반도체층, I형 반도체층, 및 P형 반도체층이 순차적으로 적층된 구조를 가질 수 있다.The photoelectric conversion layer 652 may include an electron donating material and an electron accepting material. The electron donating material can generate donor ions in response to light, and the electron accepting material can generate acceptor ions in response to light. The photoelectric conversion layer 652 may be formed of an organic material or an inorganic material. When the photoelectric conversion layer 652 is formed of an organic material, the electron donating material may include, but is not limited to, compounds such as subphthalocyanine (SubPc) and dibutylphosphate (DBP). . The electron-accepting material may include, but is not limited to, compounds such as fullerene, fullerene derivatives, and perylene diimide. When the photoelectric conversion layer 652 is formed of an inorganic material, the photoelectric conversion layer 652 may be a pn-type or pin-type phototransistor. For example, the photoelectric conversion layer 652 may have a structure in which an N-type semiconductor layer, an I-type semiconductor layer, and a P-type semiconductor layer are sequentially stacked.

발광층(651a, 651b, 651c), 및 광전 변환층(652) 상에는, 도시하지 않은 전자 주입층 및 전자 수송층이 배치될 수 있다. 이러한 전자 주입층 및 전자 수송층 상에는 캐소드 전극(660)이 배치될 수 있다. 캐소드 전극(660)은 제1 내지 제3 서브 화소(PX1, PX2, PX3)와 센서 화소(PS) 상에 공통적으로 배치되는 공통 전극일 수 있다. 특히, 캐소드 전극(660)은, 정공 주입층(HIL) 및 정공 수송층(HTL)에 비하여 스텝 커버리지 특성이 좋기 때문에, 센서 화소(PS)의 경계 영역에서 격벽(SP)이 배치되더라도 증착 공정시에 분절되지 않는다. 따라서, 캐소드 전극(660)들은 서로 이웃한 서브 화소들 사이에서 화소 정의막(PDL)의 상부를 통해 서로 이어질 수 있다. 또한, 센서 화소(PS)에 대응하도록 배치된 캐소드 전극(660)은 화소 정의막(PDL)의 상부 및 격벽(SP)의 상부를 통해 인접한 서브 화소들의 캐소드 전극(660)과 서로 이어질 수 있다. 도 6에서 화살표 603은 센서 화소(PS)에 대응하도록 배치된 캐소드 전극(660)이 화소 정의막(PDL)의 상부 및 격벽(SP)의 상부를 통해 인접한 서브 화소들(PX2, PX3)의 캐소드 전극(660)과 이어지는 것을 가리킨다.An electron injection layer and an electron transport layer (not shown) may be disposed on the light emitting layers 651a, 651b, and 651c and the photoelectric conversion layer 652. A cathode electrode 660 may be disposed on the electron injection layer and the electron transport layer. The cathode electrode 660 may be a common electrode commonly disposed on the first to third sub-pixels (PX1, PX2, and PX3) and the sensor pixel (PS). In particular, since the cathode electrode 660 has better step coverage characteristics than the hole injection layer (HIL) and the hole transport layer (HTL), even if the partition wall (SP) is disposed in the boundary area of the sensor pixel (PS), the cathode electrode 660 can be used during the deposition process. It is not segmented. Accordingly, the cathode electrodes 660 may be connected to each other between adjacent sub-pixels through the upper part of the pixel defining layer (PDL). Additionally, the cathode electrode 660 disposed to correspond to the sensor pixel PS may be connected to the cathode electrodes 660 of adjacent sub-pixels through the top of the pixel defining layer (PDL) and the top of the partition SP. In FIG. 6 , arrow 603 indicates that the cathode electrode 660 disposed to correspond to the sensor pixel PS is the cathode of the adjacent sub-pixels PX2 and PX3 through the top of the pixel defining layer PDL and the top of the partition SP. Indicates that it is connected to the electrode 660.

캐소드 전극(660) 상에는 봉지층(TFEL)이 배치될 수 있다. 봉지층(TFEL)은 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함한다. 또한, 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(예: OLED층)을 보호하기 위해 적어도 하나의 유기막을 포함한다.An encapsulation layer (TFEL) may be disposed on the cathode electrode 660. The encapsulation layer (TFEL) includes at least one inorganic film to prevent oxygen or moisture from penetrating. Additionally, the encapsulation layer TFEL includes at least one organic layer to protect the light emitting device layer (eg, OLED layer) from foreign substances such as dust.

전술한 바와 같이, 봉지층(TFEL) 상에는 터치 전극들(미도시)을 포함하는 터치 센서층(TSL), 터치 센서층(TSL) 상에 배치되는 컬러 필터층(CFL), 및 컬러 필터층(CFL) 상에 배치되는 윈도우(WDL)이 배치될 수 있다.As described above, a touch sensor layer (TSL) including touch electrodes (not shown) on the encapsulation layer (TFEL), a color filter layer (CFL) disposed on the touch sensor layer (TSL), and a color filter layer (CFL) A window (WDL) placed on the window may be placed.

도 7은 일 실시예에 따른 격벽(SP)이 적어도 하나의 슬릿 영역을 포함하는 것을 나타내는 표시 패널의 평면도이다. 도 8은 도 7에 도시된 B-B'선에 따라 표시 패널을 절단한 단면도이다. 도 9는 도 7에 도시된 C-C'선에 따라 표시 패널을 절단한 단면도이다.FIG. 7 is a plan view of a display panel showing that the partition SP includes at least one slit area, according to an exemplary embodiment. FIG. 8 is a cross-sectional view of the display panel taken along line B-B' shown in FIG. 7. FIG. 9 is a cross-sectional view of the display panel taken along line C-C' shown in FIG. 7.

도 7 내지 도 9의 실시예는 도 5 및 도 6의 실시예와 적어도 일부가 유사할 수 있다. 이하에서는, 도 5 및 도 6의 실시예와 비교하여 달라지는 도 7 내지 도 9의 실시예만을 설명하기로 한다. 따라서, 도 7 내지 도 9에서 미설명되는 특징들은 도 5 및 도 6의 실시예의 설명으로 대신하기로 한다.The embodiments of FIGS. 7 to 9 may be at least partially similar to the embodiments of FIGS. 5 and 6 . Hereinafter, only the embodiments of FIGS. 7 to 9 that are different from the embodiments of FIGS. 5 and 6 will be described. Therefore, features not explained in FIGS. 7 to 9 will be replaced with descriptions of the embodiments of FIGS. 5 and 6 .

도 7 내지 도 9의 실시예는, 도 5 및 도 6의 실시예와 달리, 센서 화소(PS)의 외곽을 둘러싸는 격벽(SP1, SP2)이 슬릿 구조(701, 702)를 포함하는 차이점을 갖는다. 슬릿 구조(701, 702)는 격벽(SP)의 일부분에서 그 높이가 다른 나머지 영역에 비해 낮아지거나, 격벽(SP1, SP2)이 제거되는 구조를 의미한다. 예를 들어, 도 5 및 도 6의 실시예에서는 격벽(SP)의 높이가 전체적으로 일정한 반면, 도 7 내지 도 9의 실시예는 특정 영역에서 격벽(SP1, SP2)의 높이가 낮아지거나, 격벽(SP1, SP2)이 제거될 수 있다.7 to 9, unlike the embodiments of FIGS. 5 and 6, the difference is that the partition walls SP1 and SP2 surrounding the exterior of the sensor pixel PS include slit structures 701 and 702. have The slit structures 701 and 702 mean a structure in which the height of a portion of the partition SP is lowered compared to the remaining area or the partition walls SP1 and SP2 are removed. For example, in the embodiments of FIGS. 5 and 6, the height of the partition SP is constant overall, while in the embodiments of FIGS. 7 to 9, the height of the partition walls SP1 and SP2 is lowered in certain areas, or the partition walls (SP2) are lowered in certain areas. SP1, SP2) can be removed.

일 실시예에 따르면, 복수의 센서 화소(PS)들은 제1 서브 화소(PX1)로부터 방출된 레드 광, 제2 서브 화소(PX2)로부터 방출된 그린 광, 및 제3 서브 화소(PX3)로부터 방출된 블루 광 중에서 적어도 하나를 이용하여 사용자의 생체 정보를 감지한다. 생체 정보는 지문 정보, 홍채 정보, 혈압 정보 및 혈류 정보 중를 포함한다. 예를 들어, 복수의 센서 화소(PS)들은 혈압 정보 및/또는 혈류 정보를 감지하도록 구성된 제1 센서 화소(PS1)를 포함할 수 있다. 제1 센서 화소(PS1)는 제1 서브 화소(PX1)로부터 방출된 레드 광 또는 제3 서브 화소(PX3)로부터 방출된 블루 광을 이용하여 혈압 정보 및/또는 혈류 정보를 감지할 수 있다.According to one embodiment, the plurality of sensor pixels (PS) include red light emitted from the first sub-pixel (PX1), green light emitted from the second sub-pixel (PX2), and green light emitted from the third sub-pixel (PX3). The user's biometric information is detected using at least one of the blue lights. Biometric information includes fingerprint information, iris information, blood pressure information, and blood flow information. For example, the plurality of sensor pixels (PS) may include a first sensor pixel (PS1) configured to detect blood pressure information and/or blood flow information. The first sensor pixel PS1 may detect blood pressure information and/or blood flow information using red light emitted from the first sub-pixel PX1 or blue light emitted from the third sub-pixel PX3.

도 7은 복수의 센서 화소(PS)들의 일 예로서, 제1 서브 화소(PX1)로부터 방출된 레드 광 또는 제3 서브 화소(PX3)로부터 방출된 블루 광을 이용하여 혈압 정보 및/또는 혈류 정보를 감지하는 제1 센서 화소(PS1)를 도시한다.Figure 7 is an example of a plurality of sensor pixels (PS), and blood pressure information and/or blood flow information using red light emitted from the first sub-pixel (PX1) or blue light emitted from the third sub-pixel (PX3). A first sensor pixel (PS1) that detects is shown.

도 7을 참조하면, 각 제1 센서 화소(PS1)의 +x 방향에는 블루 광을 방출하는 제3 서브 화소(PX3)가 배치된다. 각 제1 센서 화소(PS1)의 -x 방향에는 레드 광을 방출하는 제1 서브 화소(PX1)가 배치된다. 각 제1 센서 화소(PS1)의 +y 방향에는 그린 광을 방출하는 제2 서브 화소(PX2)가 배치된다. 또한, 각 제1 센서 화소(PS1)의 -y 방향에는 그린 광을 방출하는 제2 서브 화소(PX2)가 배치된다. 여기서, +x 방향은 제1 방향(DR1)이고, -x 방향은 +x 방향의 반대 방향이다. 또한, +y 방향은 제2 방향(DR2)이고, -y 방향은 +y 방향의 반대 방향이다.Referring to FIG. 7, a third sub-pixel (PX3) emitting blue light is disposed in the +x direction of each first sensor pixel (PS1). A first sub-pixel (PX1) emitting red light is disposed in the -x direction of each first sensor pixel (PS1). A second sub-pixel (PX2) emitting green light is disposed in the +y direction of each first sensor pixel (PS1). Additionally, a second sub-pixel (PX2) emitting green light is disposed in the -y direction of each first sensor pixel (PS1). Here, the +x direction is the first direction DR1, and the -x direction is the opposite direction to the +x direction. Additionally, the +y direction is the second direction DR2, and the -y direction is the opposite direction to the +y direction.

일 실시예에 따르면, 제1 센서 화소(PS1)의 외곽에는 제1 센서 화소(PS1)를 둘러싸도록 격벽(SP)이 배치된다. 다만, 격벽(SP)은 슬릿 구조(701, 702)를 포함할 수 있다. 격벽(SP)의 슬릿 구조(701, 702)는 제1 센서 화소(PS1)를 중심으로 그린 광을 방출하는 제2 서브 화소(PX2)가 배치되는 +y 방향 및 -y 방향으로 배치된다. 격벽(SP)의 슬릿 구조(701, 702)는 제1 서브 화소(PX1)가 레드 광을 방출하거나, 또는 제3 서브 화소(PX3)가 블루 광을 방출할 때 누설 전류(LL)을 최소화하는 역할을 한다.According to one embodiment, a partition SP is disposed on the outside of the first sensor pixel PS1 to surround the first sensor pixel PS1. However, the partition SP may include slit structures 701 and 702. The slit structures 701 and 702 of the partition SP are arranged around the first sensor pixel PS1 in the +y direction and -y direction where the second sub-pixel PX2 emitting green light is disposed. The slit structures 701 and 702 of the partition SP minimize the leakage current LL when the first sub-pixel PX1 emits red light or the third sub-pixel PX3 emits blue light. It plays a role.

예를 들어, 제1 센서 화소(PS1)를 둘러싸는 격벽(SP)은 대괄호 부호"[" 또는 "]"의 형태를 가질 수 있다. 즉, 제1 센서 화소(PS1)를 둘러싸는 격벽(SP)은 제1 센서 화소(PS1)와 제1 센서 화소(PS1)로부터 -x 방향에 위치한 제1 서브 화소(PX1) 사이에 배치되는 제1 격벽(SP1)과, 제1 센서 화소(PS1)와 제1 센서 화소(PS1)로부터 +x 방향에 위치한 제3 서브 화소(PX3) 사이에 배치되는 제2 격벽(SP2)을 포함할 수 있다. 제1 격벽(SP1)은 대괄호 부호 "[" 형태를 가질 수 있고, 제2 격벽(SP2)은 대괄호 부호 "]" 형태를 가질 수 있다.For example, the partition SP surrounding the first sensor pixel PS1 may have the shape of square brackets “[” or “]”. That is, the partition SP surrounding the first sensor pixel PS1 is disposed between the first sensor pixel PS1 and the first sub-pixel PX1 located in the -x direction from the first sensor pixel PS1. 1. It may include a partition wall (SP1) and a second partition wall (SP2) disposed between the first sensor pixel (PS1) and the third sub-pixel (PX3) located in the +x direction from the first sensor pixel (PS1). . The first partition SP1 may have the shape of a square bracket “[”, and the second partition SP2 may have the shape of a square bracket “]”.

제1 격벽(SP1)과 제2 격벽(SP2)은 지정된 간격을 갖고 이격될 수 있고, 서로 대칭적으로 배치될 수 있다. 제1 격벽(SP1)과 제2 격벽(SP2) 사이의 간격은 슬릿 구조(701, 702)를 형성한다. 슬릿 구조(701, 702)는 그린 광을 방출하는 제2 서브 화소(PX2)의 중심과 정렬되도록 배치될 수 있다. 도 7에서 화살표 701은 제1 센서 화소(PS1)와 k-1 행에 배치되는 제2 서브 화소(PX2) 사이의 일부분에 배치된 격벽(SP1, SP2)의 제1 슬릿(701)을 가리킨다. 도 7에서 702는 제1 센서 화소(PS1)와 k+1 행에 배치되는 제2 서브 화소(PX2) 사이의 일부분에 배치된 격벽(SP1, SP2)의 제2 슬릿(702)을 가리킨다.The first partition SP1 and the second partition SP2 may be spaced apart from each other at a designated interval and may be arranged symmetrically to each other. The gap between the first partition SP1 and the second partition SP2 forms slit structures 701 and 702. The slit structures 701 and 702 may be arranged to be aligned with the center of the second sub-pixel PX2 that emits green light. In FIG. 7 , arrow 701 indicates the first slit 701 of the partition walls SP1 and SP2 disposed in a portion between the first sensor pixel PS1 and the second sub-pixel PX2 disposed in the k-1 row. In FIG. 7 , 702 indicates the second slit 702 of the partition walls SP1 and SP2 disposed in a portion between the first sensor pixel PS1 and the second sub-pixel PX2 disposed in the k+1 row.

도 8의 화살표 801을 참조하면, 제1 센서 화소(PS1)의 경계 영역에서 정공 주입층(HIL) 및 정공 수송층(HTL)은 제1 센서 화소(PS1)와 제1 서브 화소(PX1) 사이에 위치한 제1 격벽(SP1)의 높이에 의해 분절된다. 마찬가지로, 정공 주입층(HIL) 및 정공 수송층(HTL)은 제1 센서 화소(PS1)와 제3 서브 화소(PX3) 사이에 위치한 제2 격벽(SP2)의 높이에 의해 분절된다.Referring to arrow 801 in FIG. 8, in the boundary area of the first sensor pixel (PS1), the hole injection layer (HIL) and the hole transport layer (HTL) are between the first sensor pixel (PS1) and the first sub-pixel (PX1). It is segmented by the height of the first partition SP1. Likewise, the hole injection layer (HIL) and the hole transport layer (HTL) are segmented by the height of the second partition (SP2) located between the first sensor pixel (PS1) and the third sub-pixel (PX3).

반면에, 도 8의 화살표 802를 참조하면, 제1 센서 화소(PS1)에 대응하도록 배치된 캐소드 전극(660)은 화소 정의막(PDL) 및 제1 격벽(SP1)의 상부를 통해 제1 서브 화소(PX1)의 캐소드 전극(660)과 이어진다. 이는, 캐소드 전극(660)이 정공 주입층(HIL) 및 정공 수송층(HTL)에 비하여 스텝 커버리지 특성이 좋기 때문이다.On the other hand, referring to arrow 802 in FIG. 8, the cathode electrode 660 disposed to correspond to the first sensor pixel PS1 is connected to the first sub electrode 660 through the upper part of the pixel defining layer PDL and the first partition SP1. It is connected to the cathode electrode 660 of the pixel (PX1). This is because the cathode electrode 660 has better step coverage characteristics than the hole injection layer (HIL) and the hole transport layer (HTL).

한편, 도 7 및 도 9를 참조하면, 격벽(SP1, SP2)의 슬릿 구조(701, 702)는 k-1 행에 배치되는 제2 서브 화소(PX2) 및 k+1 행에 배치되는 제2 서브 화소(PX2)와 정렬되도록 배치된다. 도 9에 도시된 바와 같이, 제1 슬릿(701) 및 제2 슬릿(702)에서, 격벽(SP)의 높이는 나머지 영역(예: 제1 슬릿(701) 및 제2 슬릿(702)을 제외한 격벽의 일부 영역)에 비해 작을 수 있다. 또는, 제1 슬릿(701) 및 제2 슬릿(702)에서, 격벽(SP1, SP2)은 실질적으로 그의 높이를 갖지 않도록 제거될 수 있다.Meanwhile, referring to FIGS. 7 and 9, the slit structures 701 and 702 of the partition walls SP1 and SP2 include a second sub-pixel PX2 disposed in the k-1 row and a second sub-pixel disposed in the k+1 row. It is arranged to be aligned with the sub-pixel (PX2). As shown in FIG. 9, in the first slit 701 and the second slit 702, the height of the partition SP is adjusted to the remaining area (e.g., the partition excluding the first slit 701 and the second slit 702) may be smaller than some areas of ). Alternatively, in the first slit 701 and the second slit 702, the partition walls SP1 and SP2 may be removed so as to have substantially no height.

격벽(SP1, SP2)이 제1 슬릿(701) 및 제2 슬릿(702)에서 그의 높이가 낮아짐에 따라, 정공 주입층(HIL) 및 정공 수송층(HTL)은 화소 정의막(PDL)의 상부에서 분절되지 않고 이어질 수 있다. 따라서, 제1 슬릿(701) 및 제2 슬릿(702)에서 정공 주입층(HIL) 및/또는 정공 수송층(HTL)을 통한 누설 전류(LL)가 발생할 수 있다. 그러나, 누설 전류(LL)의 발생 경로는 제1 슬릿(701) 및 제2 슬릿(702)을 경유하게 됨에 따라 그의 길이가 증가하며, 누설 전류(LL)의 영향을 최소화할 수 있다. 즉, 누설 전류(LL)는 제1 서브 화소(PX1)가 레드 광을 방출하거나, 또는 제3 서브 화소(PX3)가 블루 광을 방출할 때 제1 서브 화소(PX1) 및/또는 제3 서브 화소(PX3)와 제1 센서 화소(PS1) 간에 발생한다. 이러한 누설 전류(LL)는 제2 서브 화소(PX2)와 마주보는 제1 슬릿(701) 및 제2 슬릿(702)을 경유하여 발생하는 바, 그의 영향이 줄어든다.As the height of the partition walls SP1 and SP2 decreases in the first slit 701 and the second slit 702, the hole injection layer (HIL) and the hole transport layer (HTL) are formed on the upper part of the pixel defining layer (PDL). It can be continued without being segmented. Accordingly, leakage current LL may occur in the first slit 701 and the second slit 702 through the hole injection layer (HIL) and/or the hole transport layer (HTL). However, as the generation path of the leakage current LL passes through the first slit 701 and the second slit 702, its length increases, and the influence of the leakage current LL can be minimized. That is, the leakage current LL is generated by the first sub-pixel PX1 and/or the third sub-pixel PX1 when the first sub-pixel PX1 emits red light or the third sub-pixel PX3 emits blue light. It occurs between the pixel (PX3) and the first sensor pixel (PS1). Since this leakage current LL occurs via the first slit 701 and the second slit 702 facing the second sub-pixel PX2, its influence is reduced.

한편, 격벽(SP)은 도 5에 도시된 바와 같이, 슬릿 구조를 포함하지 않을 수 있다. 예를 들어, 복수의 센서 화소(PS)들은 지문 정보를 감지하도록 구성된 제2 센서 화소를 포함할 수 있다. 제2 센서 화소는 제2 서브 화소(PX2)로부터 방출된 그린 광을 이용하여 혈압 정보 및/또는 혈류 정보를 감지할 수 있다. 이 경우, 제2 서브 화소(PX2)를 둘러싸는 격벽(SP)은 전체적으로 높이가 일정할 수 있다. 예를 들어, 도 5 및 도 6에 도시된 센서 화소(PS)는 그린 광을 이용하는 제2 센서 화소일 수 있고, 제2 센서 화소를 둘러싸도록 배치되는 격벽(SP)은 전체적으로 높이가 일정할 수 있다.Meanwhile, the partition SP may not include a slit structure, as shown in FIG. 5 . For example, the plurality of sensor pixels (PS) may include a second sensor pixel configured to detect fingerprint information. The second sensor pixel may sense blood pressure information and/or blood flow information using green light emitted from the second sub-pixel PX2. In this case, the partition SP surrounding the second sub-pixel PX2 may have a constant height as a whole. For example, the sensor pixel PS shown in FIGS. 5 and 6 may be a second sensor pixel using green light, and the partition SP disposed to surround the second sensor pixel may have a constant height overall. there is.

일 실시예에 따르면, 격벽(SP)을 포함하는 표시 패널(10)은 센서 화소(PS)의 면적을 확대하고, 센서 화소(PS)의 광 감지 영역의 면적을 확대할 수 있다. 예를 들어, 표시 패널(10)은 센서 화소(PS)의 외곽을 둘러싸는 격벽(SP)을 구비함으로 인하여 누설 전류(LL)를 줄일 수 있다. 따라서 표시 패널(10)은 센서 화소(PS)에 대응하는 광 감지 영역(예: 제4 오픈 영역(514))의 면적을 증가시킴에 따라 센싱 성능을 높일 수 있다. 이하, 도 10 내지 도 14를 결부하여, 센서 화소(PS)의 면적을 증가시킨 표시 패널(10)의 구조를 설명하기로 한다.According to one embodiment, the display panel 10 including the partition SP may enlarge the area of the sensor pixel PS and the area of the light sensing area of the sensor pixel PS. For example, the display panel 10 can reduce leakage current LL by providing a partition wall SP surrounding the outside of the sensor pixel PS. Accordingly, the display panel 10 can improve sensing performance by increasing the area of the light sensing area (eg, fourth open area 514) corresponding to the sensor pixel PS. Hereinafter, the structure of the display panel 10 with an increased area of the sensor pixel PS will be described with reference to FIGS. 10 to 14.

도 10은 일 실시예에 따른 광 센서의 적어도 일부가 화소가 중첩되는 것을 보여주는 표시 패널의 평면도이다. 도 11은 도 10에 도시된 D-D'선에 따라 표시 패널을 절단한 단면도이다.FIG. 10 is a plan view of a display panel showing that pixels of at least a portion of an optical sensor overlap, according to an exemplary embodiment. FIG. 11 is a cross-sectional view of the display panel taken along line D-D' shown in FIG. 10.

도 10 및 도 11의 실시예는 도 5 및 도 6의 실시예와 적어도 일부가 유사할 수 있다. 이하에서는, 도 5 및 도 6의 실시예와 비교하여 달라지는 도 10 및 도 11의 실시예만을 설명하기로 한다. 따라서, 도 10 및 도 11에서 미설명되는 특징들은 도 5 및 도 6의 실시예의 설명으로 대신하기로 한다.The embodiments of FIGS. 10 and 11 may be at least partially similar to the embodiments of FIGS. 5 and 6 . Hereinafter, only the embodiments of FIGS. 10 and 11 that are different from the embodiments of FIGS. 5 and 6 will be described. Therefore, features not explained in FIGS. 10 and 11 will be replaced with descriptions of the embodiments of FIGS. 5 and 6 .

도 10 및 도 11의 실시예는, 도 5 및 도 6의 실시예와 달리, 각 센서 화소(PS)의 광 감지 영역에 해당하는 제4 오픈 영역(514)의 면적이 증가하고, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부분이 제2 서브 화소(PX2)의 제2 발광층(651b)의 일부분과 중첩되는 차이점을 갖는다.10 and 11, unlike the embodiment of FIGS. 5 and 6, the area of the fourth open area 514 corresponding to the light detection area of each sensor pixel PS is increased, and the sensor pixel ( The difference is that at least a portion of the photoelectric conversion layer 652 of the PS) overlaps with a portion of the second light emitting layer 651b of the second sub-pixel PX2.

도 10 및 도 11을 참조하면, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부는 제2 서브 화소(PX2)의 제2 발광층(651b)의 일부분과 중첩된다. 예를 들어, 센서 화소(PS)의 광전 변환층(652)은 제2 서브 화소(PX2)의 제2 발광층(651b)의 일부분과 중첩되는 그린 중첩 영역(1002)과, 그린 중첩 영역(1002)을 제외한 비중첩 영역(1001)을 포함한다. 그린 중첩 영역(1002)은 센서 화소(PS)로부터 +y 방향에 위치한 k-1행의 제2 서브 화소(PX2)의 제2 발광층(651b)의 일부와 중첩하도록 배치될 수 있다. 또한, 그린 중첩 영역(1002)은 센서 화소(PS)로부터 -y 방향에 위치한 k+1행의 제2 서브 화소(PX2)의 제2 발광층(651b)의 일부와 중첩하도록 배치될 수 있다.Referring to FIGS. 10 and 11 , at least a portion of the photoelectric conversion layer 652 of the sensor pixel PS overlaps a portion of the second light emitting layer 651b of the second sub-pixel PX2. For example, the photoelectric conversion layer 652 of the sensor pixel (PS) has a green overlapping area 1002 that overlaps a portion of the second light emitting layer 651b of the second sub-pixel (PX2), and a green overlapping area 1002. Includes a non-overlapping area (1001) excluding. The green overlapping area 1002 may be arranged to overlap a portion of the second light emitting layer 651b of the second sub-pixel PX2 in the k-1 row located in the +y direction from the sensor pixel PS. Additionally, the green overlapping area 1002 may be arranged to overlap a portion of the second light emitting layer 651b of the second sub-pixel (PX2) in the k+1 row located in the -y direction from the sensor pixel (PS).

센서 화소(PS)의 외곽을 둘러싸도록 배치되는 격벽(SP)은, 적어도 일부분이 제2 서브 화소(PX2)의 제2 발광층(651b)과 중첩되도록 배치될 수 있다. 즉, 격벽(SP)은 화소 정의막(PDL)의 상부에서 제2 발광층(651b)의 증착 영역을 가로지르도록 배치된다. The partition SP arranged to surround the outer perimeter of the sensor pixel PS may be arranged so that at least a portion thereof overlaps the second light emitting layer 651b of the second sub-pixel PX2. That is, the partition SP is arranged to cross the deposition area of the second light emitting layer 651b at the top of the pixel defining layer (PDL).

도 11의 화살표 1101을 참조하면, 제2 서브 화소(PX2)에 인접한 격벽(SP)의 일측(예: 도 11에서 격벽(SP)의 왼쪽)에서, 제2 서브 화소(PX2)의 제2 발광층(651b)은 화소 정의막(PDL)의 상부면을 따라 격벽(SP)의 일측까지 연장된다. 즉, 제2 발광층(651b)은 화소 정의막(PDL)의 상부에서 제2 서브 화소(PX2)에 인접한 격벽(SP)의 일측 경계부까지 연장된다.Referring to arrow 1101 in FIG. 11, on one side of the partition SP adjacent to the second sub-pixel PX2 (e.g., the left side of the partition SP in FIG. 11), the second light emitting layer of the second sub-pixel PX2 (651b) extends along the upper surface of the pixel defining layer (PDL) to one side of the partition wall (SP). That is, the second light emitting layer 651b extends from the top of the pixel defining layer (PDL) to one border of the partition SP adjacent to the second sub-pixel (PX2).

한편, 격벽(SP)이 화소 정의막(PDL)의 상부에서 제2 발광층(651b)의 증착 영역을 가로지르도록 배치됨에 따라, 격벽(SP)의 상부에는 제2 발광층(651b)과 동일한 공정에서 생성된 더미 유기물(DM_651b)이 배치된다. 더미 유기물(DM_651b)은 격벽(SP)의 일측(예: 도 11에서 격벽(SP)의 왼쪽)에 배치된 제2 발광층(651b)과는 분절된다.Meanwhile, as the partition SP is arranged to cross the deposition area of the second light-emitting layer 651b at the top of the pixel defining layer (PDL), the upper part of the partition SP is formed in the same process as the second light-emitting layer 651b. The created dummy organic matter (DM_651b) is placed. The dummy organic material DM_651b is segmented from the second light emitting layer 651b disposed on one side of the partition SP (eg, the left side of the partition SP in FIG. 11).

또한, 센서 화소(PS)에 인접한 격벽(SP)의 타측(예: 도 11에서 격벽(SP)의 오른쪽)에서, 제2 발광층(651b)과 동일한 공정에서 생성된 더미 유기물(DM_651b)이 화소 정의막(PDL)의 상부에 배치된다. 격벽(SP)의 타측에 배치된 더미 유기물(DM_651b)은 격벽(SP)의 상부에 배치된 더미 유기물(DM_651b)과는 분절된다. 또한, 격벽(SP)의 타측에 배치된 더미 유기물(DM_651b)은 격벽(SP)의 일측(예: 도 11에서 격벽(SP)의 왼쪽)에 배치된 제2 발광층(651b)과는 분절된다. 따라서, 격벽(SP)의 타측에 배치된 더미 유기물(DM_651b)은 실질적으로 발광하지 않는다.In addition, on the other side of the partition SP adjacent to the sensor pixel PS (e.g., the right side of the partition SP in FIG. 11), a dummy organic material DM_651b generated in the same process as the second light emitting layer 651b defines the pixel. It is placed on top of the membrane (PDL). The dummy organic material (DM_651b) disposed on the other side of the partition SP is segmented from the dummy organic material (DM_651b) disposed on the top of the partition SP. Additionally, the dummy organic material DM_651b disposed on the other side of the partition SP is segmented from the second light emitting layer 651b disposed on one side of the partition SP (e.g., the left side of the partition SP in FIG. 11). Accordingly, the dummy organic material (DM_651b) disposed on the other side of the partition SP does not substantially emit light.

도 11의 1002를 참조하면, 격벽(SP)의 타측에 배치된 제2 발광층(651b)은, 화소 정의막(PDL)의 상부에서 센서 화소(PS)의 광전 변환층(652)의 일부분과 중첩되도록 배치된다. 즉, 격벽(SP)의 타측에 배치된 제2 발광층(651b)은, 화소 정의막(PDL)의 상부에서 광전 변환층(652)의 일부분인 그린 중첩 영역(1002)과 중첩되도록 배치될 수 있다.Referring to 1002 in FIG. 11, the second light emitting layer 651b disposed on the other side of the partition SP overlaps a portion of the photoelectric conversion layer 652 of the sensor pixel PS at the top of the pixel defining layer PDL. It is arranged as much as possible. That is, the second light-emitting layer 651b disposed on the other side of the partition SP may be disposed to overlap the green overlapping area 1002, which is a part of the photoelectric conversion layer 652, at the top of the pixel defining layer (PDL). .

도 12는 일 실시예에 따른 광 센서의 적어도 일부가 제1 서브 화소(PX1)와 중첩되는 것을 보여주는 표시 패널의 평면도이다.FIG. 12 is a plan view of a display panel showing that at least a portion of the optical sensor overlaps the first sub-pixel PX1, according to an embodiment.

도 12의 실시예는 도 10 및 도 11의 실시예와 적어도 일부가 유사할 수 있다. 이하에서는, 도 10 및 도 11의 실시예와 비교하여 달라지는 도 12의 실시예만을 설명하기로 한다. 따라서, 도 12에서 미설명되는 특징들은 도 10 및 도 11의 실시예의 설명으로 대신하기로 한다.The embodiment of FIG. 12 may be at least partially similar to the embodiment of FIGS. 10 and 11 . Hereinafter, only the embodiment of FIG. 12 that is different from the embodiment of FIGS. 10 and 11 will be described. Therefore, features not explained in FIG. 12 will be replaced with descriptions of the embodiments of FIGS. 10 and 11.

도 12의 실시예는, 도 10 및 도 11의 실시예와 달리, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부가 제1 서브 화소(PX1)의 제1 발광층(651a)의 일부분과 중첩되는 차이점을 갖는다.12 , unlike the embodiments of FIGS. 10 and 11 , at least a portion of the photoelectric conversion layer 652 of the sensor pixel PS is a portion of the first light emitting layer 651a of the first sub-pixel PX1. It has overlapping differences.

도 12를 참조하면, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부는 화소 정의막(PDL)의 상부에서제1 서브 화소(PX1)의 제1 발광층(651a)과 중첩된다. 예를 들어, 센서 화소(PS)의 광전 변환층(652)은 제1 서브 화소(PX1)의 제1 발광층(651a)의 일부분과 중첩되는 레드 중첩 영역(1202)과, 레드 중첩 영역(1202)을 제외한 비중첩 영역(1201)을 포함한다. 레드 중첩 영역(1202)은 센서 화소(PS)로부터 -x 방향에 위치한 제1 서브 화소(PX1)의 제1 발광층(651a)의 일부분과 중첩하도록 배치될 수 있다.Referring to FIG. 12 , at least a portion of the photoelectric conversion layer 652 of the sensor pixel PS overlaps the first emission layer 651a of the first sub-pixel PX1 at the top of the pixel defining layer PDL. For example, the photoelectric conversion layer 652 of the sensor pixel (PS) includes a red overlapping area 1202 that overlaps a portion of the first light emitting layer 651a of the first sub-pixel (PX1), and a red overlapping area 1202. Includes a non-overlapping area (1201) excluding. The red overlapping area 1202 may be arranged to overlap a portion of the first light emitting layer 651a of the first sub-pixel PX1 located in the -x direction from the sensor pixel PS.

센서 화소(PS)의 외곽을 둘러싸도록 배치되는 격벽(SP)은, 적어도 일부분이 제1 서브 화소(PX1)의 제1 발광층(651a)과 중첩되도록 배치될 수 있다. 즉, 격벽(SP)은 화소 정의막(PDL)의 상부에서 제1 발광층(651a)의 증착 영역을 가로지르도록 배치된다.The partition SP arranged to surround the outer perimeter of the sensor pixel PS may be arranged so that at least a portion thereof overlaps the first light emitting layer 651a of the first sub-pixel PX1. That is, the partition SP is arranged to cross the deposition area of the first light emitting layer 651a at the top of the pixel defining layer (PDL).

한편, 격벽(SP)은 화소 정의막(PDL)의 상부에서 제1 발광층(651a)의 증착 영역을 가로지르도록 배치됨에 따라, 격벽(SP)의 상부에는 제1 발광층(651a)과 동일한 공정에서 생성된 더미 유기물(미도시)이 배치된다. 더미 유기물은 제1 서브 화소(PX1)의 제1 발광층(651a)과는 분절된다.Meanwhile, the partition SP is disposed to cross the deposition area of the first light-emitting layer 651a at the top of the pixel defining layer (PDL), so that the top of the partition SP is formed in the same process as the first light-emitting layer 651a. The generated dummy organic matter (not shown) is placed. The dummy organic material is segmented from the first light emitting layer 651a of the first sub-pixel PX1.

도 12의 실시예는, 도 5 및 도 6의 실시예와 달리, 각 센서 화소(PS)의 광 감지 영역에 해당하는 제4 오픈 영역(514)의 면적이 증가하고, 따라서 센싱 성능이 향상된다. 도 13은 일 실시예에 따른 광 센서의 적어도 일부가 제3 서브 화소(PX3)와 중첩되는 것을 보여주는 표시 패널의 평면도이다.In the embodiment of FIG. 12 , unlike the embodiment of FIGS. 5 and 6 , the area of the fourth open area 514 corresponding to the light sensing area of each sensor pixel PS is increased, and thus the sensing performance is improved. . FIG. 13 is a plan view of a display panel showing that at least a portion of the optical sensor overlaps the third sub-pixel PX3, according to an embodiment.

도 13의 실시예는 도 10 및 도 11의 실시예와 적어도 일부가 유사할 수 있다. 이하에서는, 도 10 및 도 11의 실시예와 비교하여 달라지는 도 13의 실시예만을 설명하기로 한다. 따라서, 도 13에서 미설명되는 특징들은 도 10 및 도 11의 실시예의 설명으로 대신하기로 한다.The embodiment of FIG. 13 may be at least partially similar to the embodiment of FIGS. 10 and 11 . Hereinafter, only the embodiment of FIG. 13 that is different from the embodiment of FIGS. 10 and 11 will be described. Therefore, features not explained in FIG. 13 will be replaced with descriptions of the embodiments of FIGS. 10 and 11 .

도 13의 실시예는, 도 10 및 도 11의 실시예와 달리, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부가 제3 서브 화소(PX3)의 제3 발광층(651c)의 일부분과 중첩되는 차이점을 갖는다.13 , unlike the embodiments of FIGS. 10 and 11 , at least a portion of the photoelectric conversion layer 652 of the sensor pixel PS is a portion of the third light emitting layer 651c of the third sub-pixel PX3. It has overlapping differences.

도 13을 참조하면, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부는 화소 정의막(PDL)의 상부에서 제3 서브 화소(PX3)의 제3 발광층(651c)의 일부분과 중첩된다. 예를 들어, 센서 화소(PS)의 광전 변환층(652)은 제3 서브 화소(PX3)의 제3 발광층(651c)의 일부분과 중첩되는 블루 중첩 영역(1302)과, 블루 중첩 영역(1302)을 제외한 비중첩 영역(1301)을 포함한다. 블루 중첩 영역(1302)은 센서 화소(PS)로부터 +x 방향에 제3 서브 화소(PX3)의 제3 발광층(651c)의 일부분과 중첩하도록 배치될 수 있다.Referring to FIG. 13, at least a portion of the photoelectric conversion layer 652 of the sensor pixel (PS) overlaps a portion of the third light emitting layer 651c of the third sub-pixel (PX3) at the top of the pixel defining layer (PDL). . For example, the photoelectric conversion layer 652 of the sensor pixel (PS) includes a blue overlapping area 1302 that overlaps a portion of the third light emitting layer 651c of the third sub-pixel (PX3), and a blue overlapping area 1302. Includes a non-overlapping area (1301) excluding. The blue overlapping area 1302 may be arranged to overlap a portion of the third light emitting layer 651c of the third sub-pixel PX3 in the +x direction from the sensor pixel PS.

센서 화소(PS)의 외곽을 둘러싸도록 배치되는 격벽(SP)은, 적어도 일부분이 제3 서브 화소(PX3)의 제3 발광층(651c)과 중첩되도록 배치될 수 있다. 즉, 격벽(SP)은 화소 정의막(PDL)의 상부에서 제3 발광층(651c)의 증착 영역을 가로지르도록 배치된다.The partition SP arranged to surround the outer perimeter of the sensor pixel PS may be arranged so that at least a portion thereof overlaps the third light emitting layer 651c of the third sub-pixel PX3. That is, the partition SP is arranged to cross the deposition area of the third light emitting layer 651c at the top of the pixel defining layer (PDL).

한편, 격벽(SP)은 화소 정의막(PDL)의 상부에서 제3 발광층(651c)의 증착 영역을 가로지르도록 배치됨에 따라, 격벽(SP)의 상부에는 제3 발광층(651c)과 동일한 공정에서 생성된 더미 유기물(미도시)이 배치된다. 더미 유기물은 제3 서브 화소(PX3)의 제3 발광층(651c)과는 분절된다.Meanwhile, the partition SP is disposed across the deposition area of the third light-emitting layer 651c at the top of the pixel defining layer (PDL), so that the upper part of the partition SP is formed in the same process as the third light-emitting layer 651c. The generated dummy organic matter (not shown) is placed. The dummy organic material is segmented from the third light emitting layer 651c of the third sub-pixel PX3.

도 13의 실시예는, 도 5 및 도 6의 실시예와 달리, 각 센서 화소(PS)의 광 감지 영역에 해당하는 제4 오픈 영역(514)의 면적이 증가하고, 따라서 센싱 성능이 향상된다.In the embodiment of FIG. 13 , unlike the embodiment of FIGS. 5 and 6 , the area of the fourth open area 514 corresponding to the light sensing area of each sensor pixel PS is increased, and thus the sensing performance is improved. .

도 14는 일 실시예에 따른 광 센서의 적어도 일부가 제1 서브 화소(PX1) 내지 제3 서브 화소(PX3)와 중첩되는 것을 보여주는 표시 패널의 평면도이다.FIG. 14 is a plan view of a display panel showing that at least a portion of an optical sensor overlaps with the first to third sub-pixels PX1 to PX3, according to an exemplary embodiment.

도 14의 실시예는 도 10 및 도 11의 실시예와 적어도 일부가 유사할 수 있다. 이하에서는, 도 10 및 도 11의 실시예와 비교하여 달라지는 도 14의 실시예만을 설명하기로 한다. 따라서, 도 14에서 미설명되는 특징들은 도 10 및 도 11의 실시예의 설명으로 대신하기로 한다.The embodiment of FIG. 14 may be at least partially similar to the embodiment of FIGS. 10 and 11 . Hereinafter, only the embodiment of FIG. 14 that is different from the embodiment of FIGS. 10 and 11 will be described. Therefore, features not explained in FIG. 14 will be replaced with descriptions of the embodiments of FIGS. 10 and 11 .

도 14의 실시예는, 도 10 및 도 11의 실시예와 달리, 센서 화소(PS)의 광전 변환층(652)의 적어도 일부가 제2 서브 화소(PX2)의 제2 발광층(651b)뿐만 아니라, 제1 서브 화소(PX1)의 제1 발광층(651a), 및 제3 서브 화소(PX3)의 제3 발광층(651c)과 중첩되는 차이점을 갖는다.14, unlike the embodiments of FIGS. 10 and 11, at least a portion of the photoelectric conversion layer 652 of the sensor pixel PS is not only the second light emitting layer 651b of the second sub-pixel PX2, but also the second light emitting layer 651b of the second sub-pixel PX2. , the difference is that it overlaps with the first emission layer 651a of the first sub-pixel (PX1) and the third emission layer 651c of the third sub-pixel (PX3).

센서 화소(PS)의 광전 변환층(652)은 화소 정의막(PDL)의 상부에서 제1 서브 화소(PX1)의 제1 발광층(651a)의 일부분과 중첩되는 레드 중첩 영역(1402)을 포함한다.The photoelectric conversion layer 652 of the sensor pixel (PS) includes a red overlapping area 1402 that overlaps a portion of the first light emitting layer 651a of the first sub-pixel (PX1) at the top of the pixel defining layer (PDL). .

센서 화소(PS)의 광전 변환층(652)은 화소 정의막(PDL)의 상부에서 제2 서브 화소(PX2)의 제2 발광층(651b)의 일부분와 중첩되는 그린 중첩 영역(1403)을 더 포함한다.The photoelectric conversion layer 652 of the sensor pixel (PS) further includes a green overlapping area 1403 that overlaps a portion of the second light emitting layer 651b of the second sub-pixel (PX2) at the top of the pixel defining layer (PDL). .

센서 화소(PS)의 광전 변환층(652)은 화소 정의막(PDL)의 상부에서 제3 서브 화소(PX3)의 제3 발광층(651c)의 일부분와 중첩되는 블루 중첩 영역(1403)을 더 포함한다. The photoelectric conversion layer 652 of the sensor pixel (PS) further includes a blue overlapping area 1403 that overlaps a portion of the third light emitting layer 651c of the third sub-pixel (PX3) at the top of the pixel defining layer (PDL). .

센서 화소(PS)의 광전 변환층(652)은 레드 중첩 영역(1402), 그린 중첩 영역(1403), 및 블루 중첩 영역(1404)을 제외한 나머지 영역인 비중첩 영역(1401)을 더 포함한다.The photoelectric conversion layer 652 of the sensor pixel PS further includes a non-overlapping area 1401 that is the remaining area excluding the red overlapping area 1402, the green overlapping area 1403, and the blue overlapping area 1404.

센서 화소(PS)의 외곽을 둘러싸도록 배치되는 격벽(SP)의 일부는, 화소 정의막(PDL)의 상부에서, 제1 발광층(651a)의 증착 영역, 제2 발광층(651b)의 증착 영역, 및 제3 발광층(651c)의 증착 영역을 가로지르도록 배치된다. 이러한 격벽(SP)의 상부에는 제1 발광층(651a), 제2 발광층(651b), 및 제3 발광층(651c) 중에서 어느 하나와 동일한 공정에서 생성된 더미 유기물(미도시)이 배치된다. 더미 유기물은 제1 발광층(651a), 제2 발광층(651b), 및 제3 발광층(651c)과는 분절될 수 있다.A portion of the partition wall (SP) arranged to surround the outside of the sensor pixel (PS) is located on the upper part of the pixel defining layer (PDL), a deposition area of the first light emitting layer (651a), a deposition area of the second light emitting layer (651b), and is disposed across the deposition area of the third light emitting layer 651c. A dummy organic material (not shown) produced in the same process as any one of the first light-emitting layer 651a, the second light-emitting layer 651b, and the third light-emitting layer 651c is disposed on the upper part of the partition SP. The dummy organic material may be segmented from the first light-emitting layer 651a, the second light-emitting layer 651b, and the third light-emitting layer 651c.

도 14의 실시예는, 도 5 및 도 6의 실시예와 달리, 각 센서 화소(PS)의 광 감지 영역에 해당하는 제4 오픈 영역(514)의 면적이 증가하고, 따라서 센싱 성능이 향상된다.In the embodiment of FIG. 14 , unlike the embodiment of FIGS. 5 and 6 , the area of the fourth open area 514 corresponding to the light sensing area of each sensor pixel PS is increased, and thus the sensing performance is improved. .

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the attached drawings, those skilled in the art will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. You will be able to understand it. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive.

1: 모바일 전자 장치 LL: 누설 전류
10: 표시 패널 PDL: 화소 정의막
PX: 표시 화소 660: 캐소드 전극
PX1: 제1 서브 화소 651a, 651b, 651c: 발광층
PX2: 제2 서브 화소 652: 광전 변환층
PX3: 제3 서브 화소 641: 애노드 전극
PS: 센서 화소 642: 감지 애노드 전극
SP: 격벽 701, 702: 슬릿
HIL: 정공 주입층1: Mobile electronics LL: Leakage current
10: Display panel PDL: Pixel definition layer
PX: Display pixel 660: Cathode electrode
PX1: first sub-pixel 651a, 651b, 651c: light emitting layer
PX2: Second sub-pixel 652: Photoelectric conversion layer
PX3: Third sub-pixel 641: Anode electrode
PS: sensor pixel 642: sensing anode electrode
SP: bulkhead 701, 702: slit
HIL: hole injection layer

Claims (20)

표시 영역 및 비표시 영역을 포함하는 표시 패널을 포함하고,
상기 표시 패널은,
제1 발광 영역을 포함하는 제1 서브 화소;
제2 발광 영역을 포함하는 제2 서브 화소;
제3 발광 영역을 포함하는 제3 서브 화소;
광 감지 영역을 포함하는 센서 화소;
상기 제1 내지 제3 발광 영역과 상기 광 감지 영역을 구획하는 화소 정의막; 및
상기 화소 정의막 상에서, 상기 센서 화소의 외곽을 둘러싸도록 배치되는 격벽을 포함하는,
표시 장치.a display panel including a display area and a non-display area;
The display panel is,
a first sub-pixel including a first light-emitting area;
a second sub-pixel including a second light-emitting area;
a third sub-pixel including a third light-emitting area;
A sensor pixel including a light sensing area;
a pixel defining layer dividing the first to third light emitting regions and the light sensing region; and
On the pixel defining film, including a partition arranged to surround the outer edge of the sensor pixel,
display device. 제1 항에 있어서,
상기 제1 서브 화소는, 상기 제1 발광 영역과 상기 제1 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제1 발광층을 포함하고,
상기 제2 서브 화소는, 상기 제2 발광 영역과 상기 제2 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제2 발광층을 포함하고,
상기 제3 서브 화소는, 상기 제3 발광 영역과 상기 제3 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제3 발광층을 포함하고,
상기 센서 화소는, 상기 광 감지 영역과 상기 광 감지 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 광전 변환층을 포함하는,
표시 장치.According to claim 1,
The first sub-pixel includes a first light-emitting layer disposed on the first light-emitting area and a portion of the pixel defining layer adjacent to the first light-emitting area,
The second sub-pixel includes a second light-emitting layer disposed on the second light-emitting region and a portion of the pixel defining layer adjacent to the second light-emitting region,
The third sub-pixel includes a third light-emitting layer disposed on the third light-emitting region and a portion of the pixel defining layer adjacent to the third light-emitting region,
The sensor pixel includes a photoelectric conversion layer disposed on the photo-sensing area and a portion of the pixel defining film adjacent to the photo-sensing area.
display device. 제1 항에 있어서,
상기 제1 내지 제3 서브 화소는 매트릭스 형태로 배열되고,
상기 센서 화소는 상기 제1 내지 제3 서브 화소에 인접하게 배치되어, 상기 제1 서브 화소로부터 방출된 레드 광, 상기 제2 서브 화소로부터 방출된 상기 그린 광, 및 상기 제3 서브 화소로부터 방출된 블루 광 중에서 적어도 하나를 이용하여 사용자의 생체 정보를 감지하는,
표시 장치.According to claim 1,
The first to third sub-pixels are arranged in a matrix form,
The sensor pixel is disposed adjacent to the first to third sub-pixels, and transmits red light emitted from the first sub-pixel, green light emitted from the second sub-pixel, and light emitted from the third sub-pixel. Detecting the user's biometric information using at least one of blue light,
display device. 제3 항에 있어서,
상기 생체 정보는 지문 정보, 홍채 정보, 혈압 정보 및 혈류 정보를 포함하는,
표시 장치.According to clause 3,
The biometric information includes fingerprint information, iris information, blood pressure information, and blood flow information,
display device. 제4 항에 있어서,
상기 제1 서브 화소 및 상기 제3 서브 화소는, k 행에서, 제1 방향을 따라 하나의 행을 이루며 교대로 배열되고,
상기 제2 서브 화소는, k-1 행 및 k+1 행에서, 상기 제1 방향을 따라 하나의 행을 이루며 배열되고,
상기 센서 화소는, 상기 k 행에서, 상기 제1 서브 화소 및 상기 제3 서브 화소 사이에 배치되는,
표시 장치.According to clause 4,
The first sub-pixel and the third sub-pixel are alternately arranged in a row in a k row, forming one row along a first direction,
The second sub-pixels are arranged in one row along the first direction in the k-1 row and k+1 row,
The sensor pixel is disposed between the first sub-pixel and the third sub-pixel in the k row,
display device. 제5 항에 있어서,
상기 제2 서브 화소 및 상기 센서 화소는 상기 제1 방향에 수직된 제2 방향을 따라 하나의 열을 이루며 교대로 배열되는,
표시 장치.According to clause 5,
The second sub-pixel and the sensor pixel are alternately arranged in a row along a second direction perpendicular to the first direction,
display device. 제6 항에 있어서,
상기 센서 화소는 상기 제1 서브 화소로부터 방출된 상기 레드 광 또는 상기 제3 서브 화소로부터 방출된 상기 블루 광을 이용하여 상기 혈압 정보 및 상기 혈류 정보를 감지하는 제1 센서 화소를 포함하는,
표시 장치.According to clause 6,
The sensor pixel includes a first sensor pixel that detects the blood pressure information and the blood flow information using the red light emitted from the first sub-pixel or the blue light emitted from the third sub-pixel.
display device. 제7 항에 있어서,
상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제1 서브 화소의 제1 발광층의 일부분 사이에는 제1 격벽이 배치되고,
상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제3 서브 화소의 제3 발광층의 일부분 사이에는 제2 격벽이 배치되고,
상기 제1 격벽 및 상기 제2 격벽은 지정된 간격을 갖고 이격됨에 따라, 상기 제1 서브 화소와 상기 k-1 행에 배치되는 상기 제2 서브 화소 사이의 제1 슬릿, 및 상기 제1 서브 화소와 상기 k+1 행에 배치되는 상기 제2 서브 화소 사이의 제2 슬릿을 형성하는,
표시 장치.According to clause 7,
On top of the pixel defining film, a first partition is disposed between a portion of the photoelectric conversion layer of the first sensor pixel and a portion of the first light emitting layer of the first sub-pixel,
A second partition is disposed on top of the pixel defining layer between a portion of the photoelectric conversion layer of the first sensor pixel and a portion of the third light emitting layer of the third sub-pixel,
As the first partition wall and the second partition wall are spaced apart at a predetermined interval, a first slit between the first sub-pixel and the second sub-pixel arranged in the k-1 row, and the first sub-pixel Forming a second slit between the second sub-pixels disposed in the k+1 row,
display device. 제8 항에 있어서,
상기 제1 슬릿 및 상기 제2 슬릿에서 상기 제1 격벽 및 상기 제2 격벽은 높이를 갖지 않는,
표시 장치.According to clause 8,
In the first slit and the second slit, the first partition wall and the second partition wall have no height,
display device. 제6 항에 있어서,
상기 센서 화소는 상기 제2 서브 화소로부터 방출된 그린 광을 이용하여 상기 지문 정보를 감지하는 제2 센서 화소를 포함하는,
표시 장치.According to clause 6,
The sensor pixel includes a second sensor pixel that detects the fingerprint information using green light emitted from the second sub-pixel,
display device. 제10 항에 있어서,
상기 제2 센서 화소의 주변을 둘러싸는 격벽은 전체적으로 높이가 일정한,
표시 장치.According to claim 10,
The partition wall surrounding the second sensor pixel has an overall height of constant height,
display device. 제2 항에 있어서,
상기 센서 화소의 상기 광전 변환층은,
상기 화소 정의막 상에서 상기 제2 발광층의 일부와 중첩되는 그린 중첩 영역, 및
상기 그린 중첩 영역을 제외한 비중첩 영역을 포함하는,
표시 장치.According to clause 2,
The photoelectric conversion layer of the sensor pixel is,
A green overlapping area overlapping a portion of the second light emitting layer on the pixel defining layer, and
Including a non-overlapping area excluding the drawn overlapping area,
display device. 제12 항에 있어서,
상기 격벽의 일부분은 상기 화소 정의막 상에서 상기 제2 발광층의 증착 영역을 가로지르도록 배치되고,
상기 격벽의 일부분 상에는 상기 제2 발광층과 동일한 공정에서 생성된 더미 유기물이 배치되는,
표시 장치.According to claim 12,
A portion of the barrier rib is disposed to cross the deposition area of the second light emitting layer on the pixel defining layer,
A dummy organic material produced in the same process as the second light-emitting layer is disposed on a portion of the partition,
display device. 제13 항에 있어서,
상기 격벽의 상부에서, 상기 더미 유기물 상에는 캐소드 전극이 배치되고,
상기 격벽 상부에 위치한 캐소드 전극은 상기 제1 내지 제3 발광 영역과 상기 광 감지 영역에 배치된 캐소드 전극과 연결되는,
표시 장치.According to claim 13,
At the top of the partition, a cathode electrode is disposed on the dummy organic material,
The cathode electrode located on the upper part of the partition is connected to the cathode electrode disposed in the first to third light emitting regions and the light sensing region,
display device. 모바일 전자 장치에 있어서,
광 센서가 내장된 표시 패널을 포함하고,
상기 표시 패널은,
제1 발광 영역을 포함하는 제1 서브 화소;
제2 발광 영역을 포함하는 제2 서브 화소;
제3 발광 영역을 포함하는 제3 서브 화소;
광 감지 영역을 포함하는 센서 화소;
상기 제1 내지 제3 발광 영역과 상기 광 감지 영역을 구획하는 화소 정의막; 및
상기 화소 정의막 상에서, 상기 센서 화소의 외곽을 둘러싸도록 배치되는 격벽을 포함하는,
모바일 전자 장치.In mobile electronic devices,
It includes a display panel with a built-in light sensor,
The display panel is,
a first sub-pixel including a first light-emitting area;
a second sub-pixel including a second light-emitting area;
a third sub-pixel including a third light-emitting area;
A sensor pixel including a light sensing area;
a pixel defining layer dividing the first to third light emitting regions and the light sensing region; and
On the pixel defining film, including a partition arranged to surround the outer edge of the sensor pixel,
Mobile electronic devices. 제15 항에 있어서,
상기 제1 서브 화소는, 상기 제1 발광 영역과 상기 제1 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제1 발광층을 포함하고,
상기 제2 서브 화소는, 상기 제2 발광 영역과 상기 제2 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제2 발광층을 포함하고,
상기 제3 서브 화소는, 상기 제3 발광 영역과 상기 제3 발광 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 제3 발광층을 포함하고,
상기 센서 화소는, 상기 광 감지 영역과 상기 광 감지 영역에 인접한 상기 화소 정의막의 일부분 상에 배치되는 광전 변환층을 포함하는,
모바일 전자 장치.According to claim 15,
The first sub-pixel includes a first light-emitting layer disposed on the first light-emitting area and a portion of the pixel defining layer adjacent to the first light-emitting area,
The second sub-pixel includes a second light-emitting layer disposed on the second light-emitting region and a portion of the pixel defining layer adjacent to the second light-emitting region,
The third sub-pixel includes a third light-emitting layer disposed on the third light-emitting region and a portion of the pixel defining layer adjacent to the third light-emitting region,
The sensor pixel includes a photoelectric conversion layer disposed on the photo-sensing area and a portion of the pixel defining film adjacent to the photo-sensing area.
Mobile electronic devices. 제15 항에 있어서,
상기 제1 내지 제3 서브 화소는 매트릭스 형태로 배열되고,
상기 센서 화소는 상기 제1 내지 제3 서브 화소에 인접하게 배치되어, 상기 제1 서브 화소로부터 방출된 레드 광, 상기 제2 서브 화소로부터 방출된 상기 그린 광, 및 상기 제3 서브 화소로부터 방출된 블루 광 중에서 적어도 하나를 이용하여 사용자의 생체 정보를 감지하는,
모바일 전자 장치.According to claim 15,
The first to third sub-pixels are arranged in a matrix form,
The sensor pixel is disposed adjacent to the first to third sub-pixels, and transmits red light emitted from the first sub-pixel, green light emitted from the second sub-pixel, and light emitted from the third sub-pixel. Detecting the user's biometric information using at least one of blue light,
Mobile electronic devices. 제17 항에 있어서,
상기 제1 서브 화소 및 상기 제3 서브 화소는, k 행에서, 제1 방향을 따라 하나의 행을 이루며 교대로 배열되고,
상기 제2 서브 화소는, k-1 행 및 k+1 행에서, 상기 제1 방향을 따라 하나의 행을 이루며 배열되고,
상기 센서 화소는, 상기 k 행에서, 상기 제1 서브 화소 및 상기 제3 서브 화소 사이에 배치되는,
모바일 전자 장치.According to claim 17,
The first sub-pixel and the third sub-pixel are alternately arranged in a row in a k row, forming one row along a first direction,
The second sub-pixels are arranged in one row along the first direction in the k-1 row and k+1 row,
The sensor pixel is disposed between the first sub-pixel and the third sub-pixel in the k row,
Mobile electronic devices. 제18 항에 있어서,
상기 센서 화소는 상기 제1 서브 화소로부터 방출된 상기 레드 광 또는 상기 제3 서브 화소로부터 방출된 상기 블루 광을 이용하여 혈압 정보 및 혈류 정보를 감지하는 제1 센서 화소를 포함하는,
모바일 전자 장치.According to clause 18,
The sensor pixel includes a first sensor pixel that detects blood pressure information and blood flow information using the red light emitted from the first sub-pixel or the blue light emitted from the third sub-pixel.
Mobile electronic devices. 제19 항에 있어서,
상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제1 서브 화소의 제1 발광층의 일부분 사이에는 제1 격벽이 배치되고,
상기 화소 정의막의 상부에서, 상기 제1 센서 화소의 광전 변환층의 일부분과 상기 제3 서브 화소의 제3 발광층의 일부분 사이에는 제2 격벽이 배치되고,
상기 제1 격벽 및 상기 제2 격벽은 지정된 간격을 갖고 이격됨에 따라, 상기 제1 서브 화소와 상기 k-1 행에 배치되는 상기 제2 서브 화소 사이의 제1 슬릿, 및 상기 제1 서브 화소와 상기 k+1 행에 배치되는 상기 제2 서브 화소 사이의 제2 슬릿을 형성하고,
상기 제1 슬릿 및 상기 제2 슬릿에서 상기 제1 격벽 및 상기 제2 격벽은 높이를 갖지 않는,
모바일 전자 장치.According to clause 19,
On top of the pixel defining layer, a first partition is disposed between a portion of the photoelectric conversion layer of the first sensor pixel and a portion of the first light emitting layer of the first sub-pixel,
A second partition is disposed on top of the pixel defining layer between a portion of the photoelectric conversion layer of the first sensor pixel and a portion of the third light emitting layer of the third sub-pixel,
As the first partition wall and the second partition wall are spaced apart at a predetermined interval, a first slit between the first sub-pixel and the second sub-pixel arranged in the k-1 row, and the first sub-pixel Forming a second slit between the second sub-pixels arranged in the k+1 row,
In the first slit and the second slit, the first partition wall and the second partition wall have no height,
Mobile electronic devices.

Images