KR20240031444A - Voltage-current characteristic test system and method for semiconductor wafer - Google Patents
Voltage-current characteristic test system and method for semiconductor wafer Download PDFInfo
- Publication number
- KR20240031444A KR20240031444A KR1020220108041A KR20220108041A KR20240031444A KR 20240031444 A KR20240031444 A KR 20240031444A KR 1020220108041 A KR1020220108041 A KR 1020220108041A KR 20220108041 A KR20220108041 A KR 20220108041A KR 20240031444 A KR20240031444 A KR 20240031444A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- wafer
- semiconductor device
- current
- device circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 192
- 238000012360 testing method Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000523 sample Substances 0.000 claims abstract description 62
- 238000010998 test method Methods 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 120
- 238000010586 diagram Methods 0.000 description 10
- 230000005611 electricity Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
반도체 웨이퍼의 전압-전류 특성시험 시스템 및 그 전압-전류 특성 시험방법이 개시된다. 본 발명에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은, 웨이퍼(wafer)에 형성된 복수의 반도체소자 회로패턴 중 설정된 구역 내의 반도체소자 회로패턴들에 대한 전류-전압 특성을 시험하는 반도체 웨이퍼의 전압-전류 특성시험 시스템에 있어서, 설정된 구역에 대응하는 크기로 이루어지는 프로브 카드(probe card); 프로브 카드에 설치되되, 설정된 구역 내의 반도체소자 회로패턴들 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴만큼 떨어진 위치에 설치되는 복수의 니들(needle); 및 각각의 니들을 통해 대응하는 위치의 반도체소자 회로패턴에 전압 또는 전류를 동시에 인가하며, 인가되는 전압 또는 전류에 대응하는 전류 또는 전압을 각각 측정하는 전압전류 측정부;를 포함하는 것을 특징으로 한다.A system for testing voltage-current characteristics of a semiconductor wafer and a method for testing its voltage-current characteristics are disclosed. The voltage-current characteristics test system of a semiconductor wafer according to the present invention tests the current-voltage characteristics of semiconductor device circuit patterns within a set area among a plurality of semiconductor device circuit patterns formed on a wafer. In the current characteristics test system, a probe card having a size corresponding to a set area; A plurality of needles installed on the probe card at positions spaced apart from each other by a set number of semiconductor device circuit patterns in the front-back and left-right directions among the semiconductor device circuit patterns within the set area; and a voltage-current measuring unit that simultaneously applies voltage or current to the semiconductor device circuit pattern at the corresponding position through each needle and measures the current or voltage corresponding to the applied voltage or current, respectively. .
Description
본 발명은 반도체 웨이퍼의 전압-전류 특성시험 시스템 및 그 전압-전류 특성 시험방법에 관한 것으로서, 보다 상세하게는 반도체 웨이퍼의 전압-전류 특성을 시험하는 경우에 특정의 반도체 소자에서 발생하는 정전기에 의하여 주변의 다른 반도체 소자의 전압-전류 특성에 오류가 발생하거나 주변의 다른 반도체 소자에 연결된 SMU의 부품이 손상되는 것을 방지할 수 있는 반도체 웨이퍼의 전압-전류 특성시험 시스템 및 그 전압-전류 특성 시험방법에 관한 것이다.The present invention relates to a voltage-current characteristics test system for a semiconductor wafer and a method for testing the voltage-current characteristics thereof. More specifically, when testing the voltage-current characteristics of a semiconductor wafer, static electricity generated from a specific semiconductor device A semiconductor wafer voltage-current characteristics test system and its voltage-current characteristics test method that can prevent errors in the voltage-current characteristics of other surrounding semiconductor devices or damage to SMU components connected to other surrounding semiconductor devices. It's about.
LED(Light Emitting Diode), BJT(Bipolar Junction Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등과 같은 반도체 소자의 직류 특성 분석은 소자의 전압-전류 특성 측정을 통하여 이루어지며, 피 시험장치(DUT: Device Under Test)에 전압(또는 전류)를 인가한 상태에서 DUT의 전류(또는 전압)를 측정하게 된다.Analysis of the direct current characteristics of semiconductor devices such as LED (Light Emitting Diode), BJT (Bipolar Junction Transistor), and MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is performed by measuring the voltage-current characteristics of the device, and the device under test (DUT: The current (or voltage) of the DUT is measured while voltage (or current) is applied to the Device Under Test.
한편, 4차 산업혁명을 주도하는 정보통신 시스템들은 다양성, 복잡성 및 전문성이 수반되고 있으며, 전기 및 자율주행 자동차, 통신기기, 컴퓨터 등에 각각 적용되는 반도체 소자의 전압-전류 특성도 다양하다.Meanwhile, the information and communication systems leading the Fourth Industrial Revolution involve diversity, complexity, and expertise, and the voltage-current characteristics of semiconductor devices applied to electric and autonomous vehicles, communication devices, and computers are also diverse.
생산된 반도체 소자는 제품 출하 시에 전압-전류 특성을 시험하여 규격에 합당한지를 검사하게 되는 데, 이 경우에 일반적인 반도체 소자 시험장치는 피 시험장치인 반도체 소자의 규격에 따라 전압 또는 전류를 인가한 상태에서 해당 반도체 소자를 통해 출력되는 전류 또는 전압을 측정함으로써 규격에 합당한지를 판단하게 된다.When the produced semiconductor device is shipped, its voltage-current characteristics are tested to check whether it meets the standard. In this case, a general semiconductor device test device applies voltage or current according to the standard of the semiconductor device being tested. By measuring the current or voltage output through the corresponding semiconductor device in this state, it is determined whether it meets the standard.
한편, 반도체 소자는 직경이 125mm, 200mm, 300mm 등인 웨이퍼(wafer) 상에 여러 단계의 공정을 거쳐 복수의 회로 패턴을 전사하고, 각각의 회로 패턴을 절단함으로써 복수로 형성된다. Meanwhile, a plurality of semiconductor devices are formed by transferring a plurality of circuit patterns through a multi-step process onto a wafer with a diameter of 125 mm, 200 mm, 300 mm, etc., and cutting each circuit pattern.
이때, 반도체 소자에 대한 전압-전류 특성은 웨이퍼 상에 형성된 복수의 반도체 소자 회로패턴에 대하여 일정한 크기의 구역을 설정하고, 설정된 구역 내에 포함되는 반도체 소자 회로패턴에 대해 동시에 전압-전류 특성을 시험함으로써 각각의 반도체 소자의 전압-전류 특성을 시험하는데 소요되는 시간을 단축한다.At this time, the voltage-current characteristics of the semiconductor device are determined by setting a region of a certain size for a plurality of semiconductor device circuit patterns formed on the wafer and simultaneously testing the voltage-current characteristics of the semiconductor device circuit patterns included in the set region. Reduces the time required to test the voltage-current characteristics of each semiconductor device.
그런데, 웨이퍼 상에는 무수히 많은 반도체 소자 회로패턴이 형성되기 때문에 각각의 반도체 소자 회로패턴 사이의 간격은 상당히 밀접하다. 이때, 설정된 구역 내의 각각의 반도체 소자 회포패턴의 전압-전류 특성을 시험하기 위해서는 해당 구역내의 복수의 반도체 소자 회로패턴에 전압 또는 전류를 동시에 인가하고, 그에 따른 전류 또는 전압을 검사하는 데, 이 경우에 특정의 반도체 소자 회로패턴에서 정전기가 발생할 수 있으며, 이러한 정전기는 주변의 다른 반도체 소자 회로패턴의 전압-전류 특성에 오류를 발생시키거나 주변의 다른 반도체 소자 회로패턴에 연결된 SMU(Source Measurement Unit)의 부품을 손상시키게 되는 문제점이 있다.However, since countless semiconductor device circuit patterns are formed on the wafer, the spacing between each semiconductor device circuit pattern is quite close. At this time, in order to test the voltage-current characteristics of each semiconductor device circuit pattern within a set area, voltage or current is simultaneously applied to a plurality of semiconductor device circuit patterns within the area and the corresponding current or voltage is inspected. Static electricity may occur in a specific semiconductor device circuit pattern, and this static electricity may cause errors in the voltage-current characteristics of other surrounding semiconductor device circuit patterns or cause errors in the SMU (Source Measurement Unit) connected to other nearby semiconductor device circuit patterns. There is a problem with damaging the parts.
본 발명은 전술한 문제점을 해결하기 위하여 창안된 것으로서, 반도체 웨이퍼의 전압-전류 특성을 시험하는 경우에 특정의 반도체 소자에서 발생하는 정전기에 의하여 주변의 다른 반도체 소자의 전압-전류 특성에 오류가 발생하거나 주변의 다른 반도체 소자에 연결된 SMU의 부품이 손상되는 것을 방지할 수 있는 반도체 웨이퍼의 전압-전류 특성시험 시스템 및 그 전압-전류 특성 시험방법을 제공하는 것을 목적으로 한다.The present invention was created to solve the above-mentioned problem. When testing the voltage-current characteristics of a semiconductor wafer, errors occur in the voltage-current characteristics of other surrounding semiconductor devices due to static electricity generated from a specific semiconductor device. The purpose is to provide a voltage-current characteristic test system for a semiconductor wafer and a voltage-current characteristic test method that can prevent damage to SMU components connected to other semiconductor devices in the vicinity.
전술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은, 웨이퍼(wafer)에 형성된 복수의 반도체소자 회로패턴 중 설정된 구역 내의 반도체소자 회로패턴들에 대한 전류-전압 특성을 시험하는 반도체 웨이퍼의 전압-전류 특성시험 시스템에 있어서, 상기 설정된 구역에 대응하는 크기로 이루어지는 프로브 카드(probe card); 상기 프로브 카드에 설치되되, 상기 설정된 구역 내의 반도체소자 회로패턴들 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴만큼 떨어진 위치에 설치되는 복수의 니들(needle); 및 각각의 상기 니들을 통해 대응하는 위치의 반도체소자 회로패턴에 전압 또는 전류를 동시에 인가하며, 인가되는 상기 전압 또는 상기 전류에 대응하는 전류 또는 전압을 각각 측정하는 전압전류 측정부;를 포함하는 것을 특징으로 한다.A system for testing voltage-current characteristics of a semiconductor wafer according to an aspect of the present invention for achieving the above-described object is a current-current test system for semiconductor device circuit patterns within a set area among a plurality of semiconductor device circuit patterns formed on a wafer. A voltage-current characteristic test system for semiconductor wafers for testing voltage characteristics, comprising: a probe card having a size corresponding to the set area; A plurality of needles installed on the probe card at positions spaced apart from each other by a set number of semiconductor device circuit patterns in the front-back and left-right directions among the semiconductor device circuit patterns within the set area; And a voltage-current measuring unit that simultaneously applies a voltage or current to the semiconductor device circuit pattern at a corresponding position through each needle and measures the current or voltage corresponding to the applied voltage or the current, respectively. It is characterized by
전술한 반도체 웨이퍼의 전압-전류 특성시험 시스템은, 상기 프로브 카드를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 카드이동 제어부;를 더 포함할 수 있다.The above-described voltage-current characteristic test system for a semiconductor wafer may further include a card movement control unit that controls movement of the probe card in a left-right or forward-backward direction by the distance between the semiconductor device circuit patterns of the wafer.
또한, 전술한 반도체 웨이퍼의 전압-전류 특성시험 시스템은, 상기 웨이퍼를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 웨이퍼이동 제어부;를 더 포함할 수도 있다.In addition, the above-described voltage-current characteristic test system for a semiconductor wafer may further include a wafer movement control unit that controls the movement of the wafer in the left-right or front-back direction by the distance between the semiconductor device circuit patterns of the wafer.
또한, 전술한 반도체 웨이퍼의 전압-전류 특성시험 시스템은, 복수의 상기 니들 중 가로방향 또는 세로방향의 니들을 전후방향 또는 좌우방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 거리만큼 이동 제어하는 니들이동 제어부;를 더 포함할 수도 있다.In addition, the above-described voltage-current characteristic test system for a semiconductor wafer includes a needle that controls movement of a horizontal or vertical needle among the plurality of needles in the front-to-back or left-right direction by the distance between the semiconductor device circuit patterns of the wafer. It may further include a movement control unit.
전술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 웨이퍼의 전압-전류 특성 시험방법은, 웨이퍼에 형성된 복수의 반도체소자 회로패턴 중 설정된 구역 내의 반도체소자 회로패턴들에 대한 전류-전압 특성을 시험하는 반도체 웨이퍼의 전압-전류 특성시험 시스템에 의해 수행되는 전압-전류 특성 시험방법에 있어서, 상기 설정된 구역에 대응하는 크기로 이루어진 프로브 카드를 마련하는 단계; 상기 프로브 카드에 복수의 니들을 설치하되, 상기 설정된 구역 내의 반도체소자 회로패턴들 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴만큼 떨어진 위치에 설치하는 단계; 상기 웨이퍼의 반도체소자 회로패턴에 대응하여 상기 프로브 카드를 위치시키는 단계; 각각의 상기 니들을 통해 대응하는 위치의 반도체소자 회로패턴에 전압 또는 전류를 동시에 인가하는 단계; 및 인가되는 상기 전압 또는 상기 전류에 대응하는 전류 또는 전압을 각각 측정하는 단계;를 포함하는 것을 특징으로 한다.A method for testing the voltage-current characteristics of a semiconductor wafer according to an aspect of the present invention to achieve the above-described object is to measure the current-voltage characteristics of the semiconductor device circuit patterns within a set area among a plurality of semiconductor device circuit patterns formed on the wafer. A voltage-current characteristic testing method performed by a voltage-current characteristic testing system for a semiconductor wafer to be tested, comprising: preparing a probe card with a size corresponding to the set area; Installing a plurality of needles on the probe card at positions spaced apart from each other by a set number of semiconductor device circuit patterns in the front-back and left-right directions among the semiconductor device circuit patterns within the set area; positioning the probe card in correspondence to the semiconductor device circuit pattern of the wafer; simultaneously applying voltage or current to a semiconductor device circuit pattern at a corresponding position through each of the needles; and measuring current or voltage corresponding to the applied voltage or current, respectively.
전술한 반도체 웨이퍼의 전압-전류 특성 시험방법은, 상기 프로브 카드를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 단계;를 더 포함할 수 있다.The above-described method of testing the voltage-current characteristics of a semiconductor wafer may further include controlling the movement of the probe card in the left-right or front-back direction by the distance between the semiconductor device circuit patterns of the wafer.
전술한 반도체 웨이퍼의 전압-전류 특성 시험방법은, 상기 웨이퍼를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 단계;를 더 포함할 수도 있다.The above-described method of testing the voltage-current characteristics of a semiconductor wafer may further include controlling the movement of the wafer in the left-right or front-back direction by the distance between the semiconductor device circuit patterns of the wafer.
또한, 전술한 반도체 웨이퍼의 전압-전류 특성 시험방법은, 복수의 상기 니들 중 가로방향 또는 세로방향의 니들을 전후방향 또는 좌우방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 거리만큼 이동 제어하는 단계;를 더 포함할 수도 있다.In addition, the above-described method for testing the voltage-current characteristics of a semiconductor wafer includes the step of controlling the movement of a horizontal or vertical needle among the plurality of needles in the front-to-back or left-right direction by the distance between the semiconductor device circuit patterns of the wafer. It may also include ;.
본 발명에 따르면, 반도체 웨이퍼의 전압-전류 특성을 시험하는 경우에 특정의 반도체 소자에서 발생하는 정전기에 의하여 주변의 다른 반도체 소자의 전압-전류 특성에 오류가 발생하거나 주변의 다른 반도체 소자에 연결된 SMU의 부품이 손상되는 것을 방지할 수 있게 된다.According to the present invention, when testing the voltage-current characteristics of a semiconductor wafer, an error occurs in the voltage-current characteristics of other surrounding semiconductor devices due to static electricity generated from a specific semiconductor device, or an SMU connected to another nearby semiconductor device Damage to parts can be prevented.
도 1은 본 발명의 제1실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템을 개략적으로 도시한 도면이다.
도 2는 임의의 니들과 반도체소자 회로패턴의 접촉을 확대하여 도시한 도면이다.
도 3은 웨이퍼상의 설정된 구역 내의 반도체소자 회로패턴에 대해 전압 또는 전류를 인가하는 예를 나타낸 도면이다.
도 4는 도 1에 나타낸 반도체 웨이퍼의 전압-전류 특성시험 시스템이 웨이퍼상의 설정된 구역을 이동하는 예를 나타낸 도면이다.
도 5는 본 발명의 제2실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템을 개략적으로 도시한 도면이다.
도 6은 도 5에 나타낸 이동제어부의 구성을 개략적으로 도시한 도면이다.
도 7은 도 5에 나타낸 반도체 웨이퍼의 전압-전류 특성시험 시스템이 웨이퍼상의 설정된 구역을 이동하는 예를 나타낸 도면이다.
도 8은 웨이퍼상의 각각의 반도체소자 회로패턴에 대한 전압-전류 특성을 시험하는 순서의 예를 나타낸 도면이다.
도 9는 니들을 이동 제어하는 예를 설명하기 위하여 도시한 도면이다.
도 10은 본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성 시험방법을 나타낸 흐름도이다.1 is a diagram schematically showing a voltage-current characteristic test system for a semiconductor wafer according to a first embodiment of the present invention.
Figure 2 is an enlarged view showing the contact between an arbitrary needle and a semiconductor device circuit pattern.
Figure 3 is a diagram showing an example of applying voltage or current to a semiconductor device circuit pattern within a set area on a wafer.
FIG. 4 is a diagram illustrating an example in which the voltage-current characteristic test system for the semiconductor wafer shown in FIG. 1 moves a set area on the wafer.
Figure 5 is a diagram schematically showing a voltage-current characteristic test system for a semiconductor wafer according to a second embodiment of the present invention.
FIG. 6 is a diagram schematically showing the configuration of the movement control unit shown in FIG. 5.
FIG. 7 is a diagram illustrating an example in which the voltage-current characteristic test system for the semiconductor wafer shown in FIG. 5 moves a set area on the wafer.
Figure 8 is a diagram showing an example of a sequence for testing the voltage-current characteristics of each semiconductor device circuit pattern on the wafer.
Figure 9 is a diagram illustrating an example of controlling the movement of a needle.
Figure 10 is a flowchart showing a method for testing voltage-current characteristics of a semiconductor wafer according to an embodiment of the present invention.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 설명한다. 각 도면의 구성요소들에 참조부호를 기재함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표시한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다. Hereinafter, some embodiments of the present invention will be described through exemplary drawings. When assigning reference numerals to components in each drawing, identical components are indicated with the same reference numerals as much as possible, even if they are shown in different drawings. Additionally, when describing embodiments of the present invention, if detailed descriptions of related known configurations or functions are judged to impede understanding of the embodiments of the present invention, the detailed descriptions will be omitted.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, order, or order of the component is not limited by the term. When a component is described as being "connected," "coupled," or "connected" to another component, that component may be directly connected, coupled, or connected to that other component, but that component and that other component It should be understood that another component may be “connected,” “coupled,” or “connected” between elements.
도 1은 본 발명의 제1실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템을 개략적으로 도시한 도면이다.1 is a diagram schematically showing a voltage-current characteristic test system for a semiconductor wafer according to a first embodiment of the present invention.
도 1을 참조하면, 제1실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼(wafer)에 형성된 복수의 반도체소자 회로패턴(10) 중 설정된 구역(20) 내의 반도체소자 회로패턴들에 대한 전압-전류 특성을 동시에 시험한다. Referring to FIG. 1, the voltage-current characteristics test system for a semiconductor wafer according to the first embodiment is applied to semiconductor device circuit patterns within a set area 20 among a plurality of semiconductor device circuit patterns 10 formed on a wafer. Test the voltage-current characteristics simultaneously.
이때, 제1실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼상의 반도체소자 회로패턴(10)에 대한 전압-전류 특성을 동시에 시험하기 위한 설정구역(20)에 대응하는 크기의 프로브 카드(probe card)(30)를 구비한다.At this time, the voltage-current characteristics test system for the semiconductor wafer according to the first embodiment is a probe card of a size corresponding to the setting area 20 for simultaneously testing the voltage-current characteristics of the semiconductor device circuit pattern 10 on the wafer. (probe card) (30) is provided.
여기서, 프로브 카드(30)는 웨이퍼상의 설정된 구역(20) 내의 각각의 반도체소자 회로패턴(10)의 전압-전류 특성을 동시에 시험하기 위한 것으로서, 프로브 카드(30)의 일면에는 설정된 구역(20) 내의 각각의 반도체소자 회로패턴(10)에 대응하는 니들(needle)(40)이 설치된다. 또한, 각각의 니들(40)은 전압전류 측정부(50)와 전기적으로 연결된다.Here, the probe card 30 is used to simultaneously test the voltage-current characteristics of each semiconductor device circuit pattern 10 within a set area 20 on the wafer, and one side of the probe card 30 has a set area 20. A needle 40 corresponding to each semiconductor device circuit pattern 10 is installed. Additionally, each needle 40 is electrically connected to the voltage/current measuring unit 50.
이때, 니들(40)은 웨이퍼상의 설정된 구역(20) 내의 각각의 반도체소자 회로패턴(10)들과 동일한 개수 및 동일한 간격으로 형성되며, 도 2에 도시한 바와 같이, 웨이퍼(2) 또는 프로브 카드(30)의 이동에 따라 웨이퍼(2)의 설정된 구역(20) 내의 각각의 반도체소자 회로패턴(20)과 일대일로 접촉한다. At this time, the needles 40 are formed in the same number and at the same intervals as each of the semiconductor device circuit patterns 10 in the set area 20 on the wafer, and as shown in FIG. 2, the needles 40 are formed on the wafer 2 or the probe card. As the 30 moves, it comes into one-to-one contact with each semiconductor device circuit pattern 20 within the set area 20 of the wafer 2.
또한, 니들(40)은 접촉된 반도체소자 회로패턴(10)의 채널로 전압 또는 전류를 인가하는 전압전류 인가부(42)와, 인가된 전압 또는 전류에 대응하여 반도체소자 회로패턴(10)의 채널을 통해 출력되는 전류 또는 전압을 센싱하는 전압전류 센싱부(44)를 구비한다. 전압전류 센싱부(44)에 의해 센싱되는 전류 또는 전압은 전압전류 측정부(50)로 전달되며, 전압전류 측정부(50)가 기 저장된 반도체소자 회로패턴(10)의 규격정보와 비교하고 해당 반도체소자 회로패턴(10)의 특성을 측정한다. 여기서, 도 2에 도시한, 니들(40), 전압전류 인가부(42) 및 전압전류 센싱부(44)의 형상은 발명의 이해를 돕기 위한 예시일 뿐이며, 그 형상은 다양하게 변형될 수 있다.In addition, the needle 40 includes a voltage and current applicator 42 that applies voltage or current to the channel of the semiconductor device circuit pattern 10 that is in contact with the semiconductor device circuit pattern 10 in response to the applied voltage or current. It is provided with a voltage-current sensing unit 44 that senses the current or voltage output through the channel. The current or voltage sensed by the voltage-current sensing unit 44 is transmitted to the voltage-current measuring unit 50, and the voltage-current measuring unit 50 compares it with the standard information of the previously stored semiconductor device circuit pattern 10 and determines the corresponding Measure the characteristics of the semiconductor device circuit pattern 10. Here, the shapes of the needle 40, the voltage-current applying part 42, and the voltage-current sensing part 44 shown in FIG. 2 are only examples to help understand the invention, and the shapes can be modified in various ways. .
한편, 웨이퍼(2) 상의 각각의 반도체소자 회로패턴(10)은 설치된 간격이 조밀하기 때문에 특정 반도체소자 회로패턴(10)의 전압-전류 특성은 인접한 반도체소자 회로패턴(10)에 인가되는 전압 또는 전류에 의해 영향을 받을 수 있다. Meanwhile, since each semiconductor device circuit pattern 10 on the wafer 2 is installed at close intervals, the voltage-current characteristics of a specific semiconductor device circuit pattern 10 are determined by the voltage applied to the adjacent semiconductor device circuit pattern 10 or Can be affected by current.
이와 같은 문제를 해결하기 위하여, 프로브 카드(40)에 설치된 각각의 니들(40)은 소정의 단계로 분류되며, 분류된 각각의 단계마다 서로 다른 니들(40)을 통해 대응하는 반도체소자 회로패턴(10)에 전압 또는 전류를 인가할 수 있다. 예를 들어, 도 3에 도시한 바와 같이, 프로브 카드(30) 내의 각각의 니들(40)은 지그재그 형상에 따라 두 단계로 분류되며, 각각의 단계마다 대응하는 니들(40)을 통해 전압 또는 전류를 인가함으로써 서로 인접한 반도체소자 회로패턴(10)에 동시에 전압 또는 전류가 인가되는 것을 방지할 수 있다. In order to solve this problem, each needle 40 installed on the probe card 40 is classified into a predetermined stage, and the corresponding semiconductor device circuit pattern ( 10) Voltage or current can be applied. For example, as shown in FIG. 3, each needle 40 in the probe card 30 is classified into two stages according to the zigzag shape, and voltage or current is transmitted through the corresponding needle 40 at each stage. By applying , it is possible to prevent voltage or current from being simultaneously applied to adjacent semiconductor device circuit patterns 10.
이와 같은 방식으로 웨이퍼(2) 상의 설정된 구역(20) 내의 각각의 반도체소자 회로패턴(10)에 대한 전압-전류 특성시험이 완료되면, 도 4에 도시한 바와 같이, 웨이퍼(2) 또는 프로브 카드(30)를 설정된 구역(20)의 크기만큼 이동시킴으로써 웨이퍼(2) 상의 각각의 반도체소자 회로패턴(10)에 대한 전압-전류 특성을 순차적으로 시험할 수 있게 된다.In this way, when the voltage-current characteristic test for each semiconductor device circuit pattern 10 within the set area 20 on the wafer 2 is completed, as shown in FIG. 4, the wafer 2 or the probe card By moving (30) by the size of the set area (20), it is possible to sequentially test the voltage-current characteristics of each semiconductor device circuit pattern (10) on the wafer (2).
그런데, 제1실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 프로브 카드(30)의 니들(40)이 각각의 반도체소자 회로패턴(10)의 간격과 동일한 간격으로 촘촘하게 설치되기 때문에 특정의 니들(40)에 인가되는 전압 또는 전류에 의해 정전기가 발생하는 경우, 그 주변에 있는 니들(40)을 통해 정전기가 전압전류 측정부(50)로 전달될 수 있으며, 이 경우에 전압전류 측정부(50)의 부품을 손상시킬 수 있다는 문제점이 있다.However, in the voltage-current characteristics test system for a semiconductor wafer according to the first embodiment, the needles 40 of the probe card 30 are installed closely at the same intervals as the intervals of each semiconductor device circuit pattern 10, so a specific test is performed. When static electricity is generated by voltage or current applied to the needle 40, the static electricity may be transmitted to the voltage-current measuring unit 50 through the needle 40 in the vicinity, and in this case, the voltage-current measuring unit 50 There is a problem that the parts of (50) may be damaged.
도 5는 본 발명의 제2실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템을 개략적으로 도시한 도면이다.Figure 5 is a diagram schematically showing a voltage-current characteristic test system for a semiconductor wafer according to a second embodiment of the present invention.
도 5를 참조하면, 본 발명의 제2실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼에 형성된 복수의 반도체소자 회로패턴(10)에 대하여, 가로방향 및 세로방향으로 각각 셋 이상의 반도체소자 회로패턴(10)을 포함하는 사각형의 구역(60)이 설정된다. 이때, 가로방향 또는 세로방향의 각각의 꼭지점의 위치는 다른 꼭지점에 해당하는 위치로부터 정전기가 발생하더라도 영향을 받지 않을 만큼 충분한 거리 이상이 되도록 설정되는 것이 바람직하다.Referring to FIG. 5, the voltage-current characteristics test system for a semiconductor wafer according to the second embodiment of the present invention is a semiconductor wafer with three or more semiconductor circuit patterns 10 formed on the wafer in the horizontal and vertical directions, respectively. A rectangular area 60 containing the device circuit pattern 10 is set. At this time, it is desirable that the position of each vertex in the horizontal or vertical direction is set to be at least a sufficient distance so as not to be affected even if static electricity is generated from a position corresponding to another vertex.
여기서, 웨이퍼상에 형성되는 구역(60)은 정사각형의 형상으로 설정될 수 있다. 그러나, 웨이퍼상에 형성되는 구역(60)은 정사각형의 형상에 한정되는 것은 아니며, 가로방향 또는 세로방향으로 긴 직사각형의 형상으로 설정될 수도 있음은 물론이다. 이 경우, 프로브 카드(70)는 웨이퍼상에 설정된 구역(60)과 동일한 크기 및 형상으로 형성된다. Here, the zone 60 formed on the wafer may be set to a square shape. However, the region 60 formed on the wafer is not limited to a square shape, and may of course be set in a rectangular shape that is long in the horizontal or vertical directions. In this case, the probe card 70 is formed in the same size and shape as the area 60 set on the wafer.
니들(80)은 프로브 카드(70)의 일면에 설치되되, 웨이퍼상에 설정된 구역(60) 내의 반도체소자 회로패턴(10) 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴(10)만큼 떨어진 위치에 설치된다. 이때, 각각의 니들(80)은 웨이퍼상의 설정된 구역(60)에 포함되는 반도체소자 회로패턴(10) 중 꼭지점의 위치에 있는 반도체소자 회로패턴(10)에 대응하는 위치에 설치되는 것이 바람직하다.The needle 80 is installed on one side of the probe card 70, and covers a set number of semiconductor device circuit patterns 10 in the front-back and left-right directions, respectively, among the semiconductor device circuit patterns 10 within the area 60 set on the wafer. It is installed in a remote location. At this time, each needle 80 is preferably installed at a position corresponding to the semiconductor device circuit pattern 10 at the vertex of the semiconductor device circuit patterns 10 included in the set area 60 on the wafer.
전압전류 측정부(90)는 프로브 카드(70)에 설치된 각각의 니들(80)과 전기적으로 연결되며, 각각의 니들(80)을 통해 대응하는 위치의 반도체소자 회로패턴(10)에 전압 또는 전류를 인가하고, 인가되는 전압 또는 전류에 대응하여 해당 반도체소자 회로패턴(10)의 채널로부터 출력되는 전류 또는 전압을 측정한다. 이때, 각각의 니들(80)이 대응하는 반도체소자 회로패턴(10)에 전압 또는 전류를 인가하고, 그에 대응하는 전류 또는 전압을 센싱하는 방식은 도 2에 도시한 바와 동일하며, 여기서는 그 상세한 설명을 생략한다.The voltage and current measuring unit 90 is electrically connected to each needle 80 installed on the probe card 70, and measures voltage or current in the semiconductor device circuit pattern 10 at the corresponding position through each needle 80. is applied, and the current or voltage output from the channel of the corresponding semiconductor device circuit pattern 10 is measured in response to the applied voltage or current. At this time, the method in which each needle 80 applies voltage or current to the corresponding semiconductor device circuit pattern 10 and senses the corresponding current or voltage is the same as shown in FIG. 2, and the detailed description is provided here. omit.
본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 이동 제어부(100)를 포함할 수 있다. 또한, 이동 제어부(100)는 도 6에 도시한 바와 같이, 카드이동 제어부(110), 웨이퍼이동 제어부(120) 및 니들이동 제어부(130)를 포함할 수 있다.A system for testing voltage-current characteristics of a semiconductor wafer according to an embodiment of the present invention may include a movement control unit 100. Additionally, the movement control unit 100 may include a card movement control unit 110, a wafer movement control unit 120, and a needle movement control unit 130, as shown in FIG. 6.
카드이동 제어부(110)는 프로브 카드(70)를 좌우방향 또는 전후방향으로 웨이퍼의 반도체소자 회로패턴(10)들 사이의 간격만큼 이동 제어한다. 예를 들어, 카드이동 제어부(110)는 각각의 니들(80)을 통하여 설정된 구역(60) 내의 꼭지점에 해당하는 위치의 반도체소자 회로패턴(10)에 전압 또는 전류를 인가함으로써 해당 반도체소자 회로패턴(10)에 대한 전압-전류 특성시험이 완료되면, 도 7에 도시한 바와 같이, 프로브 카드(70)를 각각의 반도체소자 회로패턴(10) 사이의 간격만큼 우측방향으로 이동 제어할 수 있다. 이때, 카드이동 제어부(110)는 양쪽 끝단의 사이에 있는 반도체소자 회로패턴(10)의 수만큼 프로브 카드(70)를 각각의 반도체소자 회로패턴(10) 사이의 간격씩 이동 제어하며, 그 다음에는 하나의 반도체소자 회로패턴(10)를 건너 띠운 간격으로 프로브 카드(70)를 이동 제어하는 것이 바람직하다. 또한, 이와 같은 방법으로 웨이퍼의 우측 끝단 또는 좌측 끝단까지 프로브 카드(70)가 이동되면, 카드이동 제어부(110)는 프로브 카드(70)를 후측방향 또는 전측방향으로 각각의 반도체소자 회로패턴(10) 사이의 간격만큼 이동 제어한 후, 다시 좌측 방향 또는 우측 방향으로 프로브 카드(70)를 이동 제어할 수 있다. 즉, 카드이동 제어부(110)는 도 8에 도시한 바와 같이, 웨이퍼에 대하여 지그재그 방식으로 프로브 카드(70)를 이동 제어하면서 웨이퍼상의 전체 반도체소자 회로패턴(10)에 대하여 전압-전류 특성을 시험할 수 있다.The card movement control unit 110 controls the movement of the probe card 70 in the left-right or front-back direction by the distance between the semiconductor device circuit patterns 10 of the wafer. For example, the card movement control unit 110 applies voltage or current to the semiconductor device circuit pattern 10 at a position corresponding to a vertex within the set area 60 through each needle 80, thereby changing the corresponding semiconductor device circuit pattern. When the voltage-current characteristic test for (10) is completed, the probe card 70 can be controlled to move to the right by the distance between each semiconductor device circuit pattern 10, as shown in FIG. At this time, the card movement control unit 110 controls the movement of the probe card 70 at intervals between each semiconductor device circuit pattern 10 by the number of semiconductor device circuit patterns 10 between both ends, and then It is desirable to control the movement of the probe card 70 at intervals across one semiconductor device circuit pattern 10. In addition, when the probe card 70 is moved to the right end or left end of the wafer in this manner, the card movement control unit 110 moves the probe card 70 in the rear or front direction to each semiconductor device circuit pattern (10). ), the probe card 70 can be controlled to move again to the left or right direction. That is, as shown in FIG. 8, the card movement control unit 110 tests the voltage-current characteristics of the entire semiconductor device circuit pattern 10 on the wafer while controlling the movement of the probe card 70 in a zigzag manner with respect to the wafer. can do.
웨이퍼이동 제어부(120)는 웨이퍼를 좌우방향 또는 전후방향으로 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어한다. 즉, 웨이퍼이동 제어부(120)는 프로브카드(70)를 이동 제어하는 대신, 웨이퍼를 좌우방향 또는 전후방향으로 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어함으로써 웨이퍼 내의 각각의 반도체소자 회로패턴(10)에 대한 전압-전류 특성을 시험할 수 있도록 한다. 이때, 웨이퍼이동 제어부(120)가 웨이퍼를 이동 제어하는 방식은 카드이동 제어부(110)가 프로브 카드(70)를 이동 제어하는 방식과 유사하므로, 여기서는 그 상세한 설명을 생략한다.The wafer movement control unit 120 controls the movement of the wafer in the left-right or front-back direction by the distance between the semiconductor device circuit patterns of the wafer. That is, instead of controlling the movement of the probe card 70, the wafer movement control unit 120 controls the movement of the wafer in the left-right or forward-back direction by the distance between the semiconductor device circuit patterns of the wafer, thereby controlling the movement of each semiconductor device circuit pattern in the wafer. It is possible to test the voltage-current characteristics for (10). At this time, the method by which the wafer movement control unit 120 controls the movement of the wafer is similar to the method by which the card movement control unit 110 controls the movement of the probe card 70, and therefore detailed description thereof will be omitted here.
니들이동 제어부(130)는 복수의 니들(80) 중 가로방향 또는 세로방향의 니들을 전후방향 또는 좌우방향으로 웨이퍼의 반도체소자 회로패턴(10)들 사이의 거리만큼 이동 제어한다. 이때, 프로브 카드(70)는 도 9의 (a)에 도시한 바와 같이, 각각의 니들(80) 사이에 가로방향으로 설치된 이동 가이드(72)를 포함하며, 니들이동 제어부(130)는 좌측 또는 우측의 세로방향의 니들(80)을 웨이퍼의 반도체소자 회로패턴(10)들 사이의 거리만큼 이동 가이드(72)를 따라 우측 또는 좌측으로 이동 제어할 수 있다. 또한, 프로브 카드(70)는 도 9의 (b)에 도시한 바와 같이, 각각의 니들(80) 사이에 세로방향으로 설치된 이동 가이드(72)를 포함하며, 니들이동 제어부(130)는 상측 또는 하측의 가로방향의 니들(80)을 웨이퍼의 반도체소자 회로패턴(10)들 사이의 거리만큼 이동 가이드(72)를 따라 하측 또는 상측으로 이동 제어할 수 있다. The needle movement control unit 130 controls movement of the horizontal or vertical needles among the plurality of needles 80 in the front-to-back or left-right direction by the distance between the semiconductor device circuit patterns 10 of the wafer. At this time, the probe card 70 includes a movement guide 72 installed horizontally between each needle 80, as shown in (a) of FIG. 9, and the needle movement control unit 130 moves to the left or The right vertical needle 80 can be controlled to move to the right or left along the movement guide 72 by the distance between the semiconductor device circuit patterns 10 of the wafer. In addition, the probe card 70 includes a movement guide 72 installed vertically between each needle 80, as shown in (b) of FIG. 9, and the needle movement control unit 130 is located at the upper or The lower horizontal needle 80 can be controlled to move downward or upward along the movement guide 72 by the distance between the semiconductor device circuit patterns 10 of the wafer.
이를 통해, 본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼상의 반도체소자 회로패턴에 대한 구역(60)을 다양한 크기로 변경할 수 있으며, 그에 따라 프로브 카드(70)에 설치된 니들(80)의 간격을 웨이퍼에 설정된 구역(60)의 크기에 따라 조절할 수 있다.Through this, the voltage-current characteristics test system for a semiconductor wafer according to an embodiment of the present invention can change the area 60 for the semiconductor device circuit pattern on the wafer to various sizes, and accordingly, the needle installed on the probe card 70 The spacing (80) can be adjusted according to the size of the area (60) set on the wafer.
도 10은 본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성 시험방법을 나타낸 흐름도이다. 본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성 시험방법은 도 5에 나타낸 반도체 웨이퍼의 전압-전류 특성시험 시스템에 의해 수행될 수 있다.Figure 10 is a flowchart showing a method for testing voltage-current characteristics of a semiconductor wafer according to an embodiment of the present invention. The voltage-current characteristics test method of a semiconductor wafer according to an embodiment of the present invention can be performed by the semiconductor wafer voltage-current characteristics test system shown in FIG. 5.
도 5 내지 도 10을 참조하면, 본 발명에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼에 형성된 복수의 반도체소자 회로패턴(10)에 대하여, 가로방향 및 세로방향으로 각각 셋 이상의 반도체소자 회로패턴(10)을 포함하는 사각형의 구역(60)이 설정된다. 이때, 가로방향 또는 세로방향의 각각의 꼭지점의 위치는 다른 꼭지점에 해당하는 위치로부터 정전기가 발생하더라도 영향을 받지 않을 만큼 충분한 거리 이상이 되도록 설정되는 것이 바람직하다. Referring to Figures 5 to 10, the voltage-current characteristics test system for a semiconductor wafer according to the present invention is a system for testing three or more semiconductor device circuits in the horizontal and vertical directions with respect to a plurality of semiconductor device circuit patterns 10 formed on the wafer. A rectangular area 60 containing the pattern 10 is established. At this time, it is desirable that the position of each vertex in the horizontal or vertical direction is set to be at least a sufficient distance so as not to be affected even if static electricity is generated from a position corresponding to another vertex.
여기서, 웨이퍼상에 형성되는 구역(60)은 정사각형의 형상으로 설정될 수 있다. 그러나, 웨이퍼상에 형성되는 구역(60)은 정사각형의 형상에 한정되는 것은 아니며, 가로방향 또는 세로방향으로 긴 직사각형의 형상으로 설정될 수도 있음은 물론이다. Here, the zone 60 formed on the wafer may be set to a square shape. However, the region 60 formed on the wafer is not limited to a square shape, and of course may also be set to a long rectangular shape in the horizontal or vertical direction.
본 발명에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼상에 설정된 구역(60)에 대응하는 프로브 카드(70)를 마련한다(S101). 이때, 프로브 카드(70)는 웨이퍼상에 설정된 구역(60)과 동일한 크기 및 형상으로 형성될 수 있다.The voltage-current characteristics test system for a semiconductor wafer according to the present invention prepares a probe card 70 corresponding to a zone 60 set on the wafer (S101). At this time, the probe card 70 may be formed in the same size and shape as the area 60 set on the wafer.
또한, 프로브 카드(70)의 일면에는 복수의 니들(80)을 설치하되, 웨이퍼상에 설정된 구역(60) 내의 반도체소자 회로패턴(10) 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴(10)만큼 떨어진 위치에 형성한다(S103). 이때, 각각의 니들(80)은 웨이퍼상의 설정된 구역(60)에 포함되는 반도체소자 회로패턴(10) 중 꼭지점의 위치에 있는 반도체소자 회로패턴(10)에 대응하는 위치에 설치되는 것이 바람직하다.In addition, a plurality of needles 80 are installed on one side of the probe card 70, and a set number of semiconductor device circuit patterns 10 in the area 60 set on the wafer are set in the front-back and left-right directions, respectively. It is formed at a distance of (10) (S103). At this time, each needle 80 is preferably installed at a position corresponding to the semiconductor device circuit pattern 10 at the vertex of the semiconductor device circuit patterns 10 included in the set area 60 on the wafer.
전압전류 측정부(90)는 프로브 카드(70)에 설치된 각각의 니들(80)과 전기적으로 연결된다. 이때, 웨이퍼상에 설정된 구역(60)에 대응하여 프로브 카드(70)를 위치시키며(S105), 각각의 니들(80)을 통해 대응하는 위치의 반도체소자 회로패턴(10)에 전압 또는 전류를 인가하고(S107), 인가되는 전압 또는 전류에 대응하여 해당 반도체소자 회로패턴(10)의 채널로부터 출력되는 전류 또는 전압을 측정한다(S109). The voltage and current measuring unit 90 is electrically connected to each needle 80 installed on the probe card 70. At this time, the probe card 70 is positioned corresponding to the area 60 set on the wafer (S105), and voltage or current is applied to the semiconductor device circuit pattern 10 at the corresponding position through each needle 80. (S107), and measure the current or voltage output from the channel of the corresponding semiconductor device circuit pattern 10 in response to the applied voltage or current (S109).
본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 프로브 카드(70)를 좌우방향 또는 전후방향으로 웨이퍼의 반도체소자 회로패턴(10)들 사이의 간격만큼 이동 제어할 수 있다(S111). 예를 들어, 반도체 웨이퍼의 전압-전류 특성시험 시스템은 각각의 니들(80)을 통하여 설정된 구역(60) 내의 꼭지점에 해당하는 위치의 반도체소자 회로패턴(10)에 전압 또는 전류를 인가함으로써 해당 반도체소자 회로패턴(10)에 대한 전압-전류 특성시험이 완료되면, 프로브 카드(70)를 각각의 반도체소자 회로패턴(10) 사이의 간격만큼 우측방향으로 이동 제어할 수 있다. The voltage-current characteristics test system for a semiconductor wafer according to an embodiment of the present invention can control the movement of the probe card 70 in the left-right or front-back direction by the distance between the semiconductor device circuit patterns 10 of the wafer (S111) ). For example, the voltage-current characteristic test system for a semiconductor wafer applies voltage or current to the semiconductor device circuit pattern 10 at a position corresponding to a vertex within the set area 60 through each needle 80, thereby When the voltage-current characteristic test for the device circuit pattern 10 is completed, the probe card 70 can be controlled to move to the right by the distance between each semiconductor device circuit pattern 10.
이때, 반도체 웨이퍼의 전압-전류 특성시험 시스템은 양쪽 끝단의 사이에 있는 반도체소자 회로패턴(10)의 수만큼 프로브 카드(70)를 각각의 반도체소자 회로패턴(10) 사이의 간격씩 이동 제어하며, 그 다음에는 하나의 반도체소자 회로패턴(10)를 건너 띠운 간격으로 프로브 카드(70)를 이동 제어하는 것이 바람직하다. 또한, 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼의 우측 끝단 또는 좌측 끝단까지 프로브 카드(70)가 이동되면, 프로브 카드(70)를 후측방향 또는 전측방향으로 각각의 반도체소자 회로패턴(10) 사이의 간격만큼 이동 제어한 후, 다시 좌측 방향 또는 우측 방향으로 프로브 카드(70)를 이동 제어할 수 있다. 즉, 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼에 대하여 지그재그 방식으로 프로브 카드(70)를 이동 제어하면서 웨이퍼상의 전체 반도체소자 회로패턴(10)에 대하여 전압-전류 특성을 시험할 수 있다.At this time, the voltage-current characteristics test system of the semiconductor wafer controls the probe card 70 to move the gap between each semiconductor device circuit pattern 10 by the number of semiconductor device circuit patterns 10 between both ends. , Next, it is desirable to control the movement of the probe card 70 at intervals across one semiconductor device circuit pattern 10. In addition, the voltage-current characteristics test system for semiconductor wafers moves the probe card 70 to the right end or left end of the wafer, and moves the probe card 70 to the rear or front direction to measure each semiconductor device circuit pattern 10. After controlling the movement by the space between the probe cards 70, the probe card 70 can be controlled to move again in the left or right direction. That is, the voltage-current characteristics test system for a semiconductor wafer can test the voltage-current characteristics of the entire semiconductor device circuit pattern 10 on the wafer while controlling the movement of the probe card 70 in a zigzag manner with respect to the wafer.
또한, 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼를 좌우방향 또는 전후방향으로 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어할 수도 있다. 즉, 반도체 웨이퍼의 전압-전류 특성시험 시스템은 프로브카드(70)를 이동 제어하는 대신, 웨이퍼를 좌우방향 또는 전후방향으로 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어함으로써 웨이퍼 내의 각각의 반도체소자 회로패턴(10)에 대한 전압-전류 특성을 시험할 수 있도록 한다. In addition, the voltage-current characteristic test system for a semiconductor wafer can control the movement of the wafer in the left-right or front-back direction by the distance between the semiconductor device circuit patterns of the wafer. In other words, instead of controlling the movement of the probe card 70, the semiconductor wafer voltage-current characteristics test system controls the movement of the wafer in the left-right or forward-backward direction by the distance between the semiconductor device circuit patterns of the wafer, so that each semiconductor in the wafer It is possible to test the voltage-current characteristics of the device circuit pattern (10).
반도체 웨이퍼의 전압-전류 특성시험 시스템은 프로브 카드(70)에 설치된 복수의 니들(80) 중 가로방향 또는 세로방향의 니들을 전후방향 또는 좌우방향으로 웨이퍼의 반도체소자 회로패턴(10)들 사이의 거리만큼 이동 제어할 수 있다(S113). 이때, 프로브 카드(70)는 각각의 니들(80) 사이에 가로방향으로 설치된 이동 가이드(72)를 포함하며, 프로브 카드(70)의 좌측 또는 우측의 세로방향의 니들(80)을 웨이퍼의 반도체소자 회로패턴(10)들 사이의 거리만큼 이동 가이드(72)를 따라 우측 또는 좌측으로 이동 제어할 수 있다. 또한, 프로브 카드(70)는 각각의 니들(80) 사이에 세로방향으로 설치된 이동 가이드(72)를 포함하며, 프로브 카드(70)의 상측 또는 하측의 가로방향의 니들(80)을 웨이퍼의 반도체소자 회로패턴(10)들 사이의 거리만큼 이동 가이드(72)를 따라 하측 또는 상측으로 이동 제어할 수 있다. The voltage-current characteristics test system for semiconductor wafers uses horizontal or vertical needles among the plurality of needles 80 installed on the probe card 70 to move the needles in the front-to-back or left-right direction between the semiconductor device circuit patterns 10 of the wafer. Movement can be controlled by distance (S113). At this time, the probe card 70 includes a movement guide 72 installed horizontally between each needle 80, and the needle 80 in the vertical direction on the left or right side of the probe card 70 is moved to the semiconductor of the wafer. The device circuit patterns 10 can be controlled to move to the right or left along the movement guide 72 by the distance between them. In addition, the probe card 70 includes a movement guide 72 installed vertically between each needle 80, and moves the needle 80 in the horizontal direction on the upper or lower side of the probe card 70 to move the semiconductor wafer. The device circuit patterns 10 can be controlled to move downward or upward along the movement guide 72 by the distance between them.
이를 통해, 본 발명의 실시예에 따른 반도체 웨이퍼의 전압-전류 특성시험 시스템은 웨이퍼상의 반도체소자 회로패턴에 대한 구역(60)을 다양한 크기로 변경할 수 있으며, 그에 따라 프로브 카드(70)에 설치된 니들(80)의 간격을 웨이퍼에 설정된 구역(60)의 크기에 따라 조절할 수 있다.Through this, the voltage-current characteristics test system for a semiconductor wafer according to an embodiment of the present invention can change the area 60 for the semiconductor device circuit pattern on the wafer to various sizes, and accordingly, the needle installed on the probe card 70 The spacing (80) can be adjusted according to the size of the area (60) set on the wafer.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 보호 범위는 다음의 특허청구범위뿐만 아니라 이와 균등한 것들에 의해 정해져야 한다.Although embodiments according to the present invention have been described above, they are merely illustrative, and those skilled in the art will understand that various modifications and equivalent scope of embodiments are possible therefrom. Accordingly, the scope of protection of the present invention should be determined not only by the following claims but also by their equivalents.
Claims (8)
상기 설정된 구역에 대응하는 크기로 이루어지는 프로브 카드(probe card);
상기 프로브 카드에 설치되되, 상기 설정된 구역 내의 반도체소자 회로패턴들 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴만큼 떨어진 위치에 설치되는 복수의 니들(needle); 및
각각의 상기 니들을 통해 대응하는 위치의 반도체소자 회로패턴에 전압 또는 전류를 동시에 인가하며, 인가되는 상기 전압 또는 상기 전류에 대응하는 전류 또는 전압을 각각 측정하는 전압전류 측정부;
를 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성시험 시스템.In the voltage-current characteristics test system of a semiconductor wafer, which tests the current-voltage characteristics of semiconductor device circuit patterns within a set area among a plurality of semiconductor device circuit patterns formed on a wafer,
a probe card with a size corresponding to the set area;
A plurality of needles installed on the probe card at positions spaced apart from each other by a set number of semiconductor device circuit patterns in the front-back and left-right directions among the semiconductor device circuit patterns within the set area; and
A voltage-current measuring unit that simultaneously applies a voltage or current to a semiconductor device circuit pattern at a corresponding position through each needle and measures a current or voltage corresponding to the applied voltage or current, respectively;
A voltage-current characteristics test system for a semiconductor wafer, comprising:
상기 프로브 카드를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 카드이동 제어부;
를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성시험 시스템.According to paragraph 1,
a card movement control unit that controls movement of the probe card in a left-right or front-to-back direction by the distance between the semiconductor device circuit patterns of the wafer;
A voltage-current characteristic test system for a semiconductor wafer, characterized in that it further comprises a.
상기 웨이퍼를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 웨이퍼이동 제어부;
를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성시험 시스템.According to paragraph 1,
a wafer movement control unit that controls the movement of the wafer in a left-right or forward-backward direction by the distance between the semiconductor device circuit patterns of the wafer;
A voltage-current characteristic test system for a semiconductor wafer, characterized in that it further comprises a.
복수의 상기 니들 중 가로방향 또는 세로방향의 니들을 전후방향 또는 좌우방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 거리만큼 이동 제어하는 니들이동 제어부;
를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성시험 시스템.According to paragraph 1,
a needle movement control unit that controls movement of the horizontal or vertical needles among the plurality of needles in the front-to-back or left-right direction by a distance between the semiconductor device circuit patterns of the wafer;
A voltage-current characteristic test system for a semiconductor wafer, characterized in that it further comprises a.
상기 설정된 구역에 대응하는 크기로 이루어진 프로브 카드를 마련하는 단계;
상기 프로브 카드에 복수의 니들을 설치하되, 상기 설정된 구역 내의 반도체소자 회로패턴들 중 전후 및 좌우 방향으로 각각 설정된 개수의 반도체소자 회로패턴만큼 떨어진 위치에 설치하는 단계;
상기 웨이퍼의 반도체소자 회로패턴에 대응하여 상기 프로브 카드를 위치시키는 단계;
각각의 상기 니들을 통해 대응하는 위치의 반도체소자 회로패턴에 전압 또는 전류를 동시에 인가하는 단계; 및
인가되는 상기 전압 또는 상기 전류에 대응하는 전류 또는 전압을 각각 측정하는 단계;
를 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성 시험방법.In the voltage-current characteristics test method performed by a semiconductor wafer voltage-current characteristics test system that tests the current-voltage characteristics of semiconductor device circuit patterns within a set area among a plurality of semiconductor device circuit patterns formed on a wafer,
Preparing a probe card with a size corresponding to the set area;
Installing a plurality of needles on the probe card at positions spaced apart from each other by a set number of semiconductor device circuit patterns in the front-back and left-right directions among the semiconductor device circuit patterns within the set area;
positioning the probe card in correspondence to the semiconductor device circuit pattern of the wafer;
simultaneously applying voltage or current to a semiconductor device circuit pattern at a corresponding position through each of the needles; and
measuring current or voltage corresponding to the applied voltage or current, respectively;
A method for testing voltage-current characteristics of a semiconductor wafer, comprising:
상기 프로브 카드를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 단계;
를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성 시험방법.According to clause 5,
Controlling the movement of the probe card in a left-right or forward-backward direction by the distance between the semiconductor device circuit patterns of the wafer;
A method for testing voltage-current characteristics of a semiconductor wafer, further comprising:
상기 웨이퍼를 좌우방향 또는 전후방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 간격만큼 이동 제어하는 단계;
를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성 시험방법.According to clause 5,
Controlling the movement of the wafer in a left-right or forward-backward direction by the distance between semiconductor device circuit patterns of the wafer;
A method for testing voltage-current characteristics of a semiconductor wafer, further comprising:
복수의 상기 니들 중 가로방향 또는 세로방향의 니들을 전후방향 또는 좌우방향으로 상기 웨이퍼의 반도체소자 회로패턴들 사이의 거리만큼 이동 제어하는 단계;
를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 전압-전류 특성 시험방법.According to clause 5,
Controlling the movement of a horizontal or vertical needle among the plurality of needles in the front-to-back or left-right direction by a distance between the semiconductor device circuit patterns of the wafer;
A method for testing voltage-current characteristics of a semiconductor wafer, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220108041A KR20240031444A (en) | 2022-08-29 | 2022-08-29 | Voltage-current characteristic test system and method for semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220108041A KR20240031444A (en) | 2022-08-29 | 2022-08-29 | Voltage-current characteristic test system and method for semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240031444A true KR20240031444A (en) | 2024-03-08 |
Family
ID=90235938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220108041A KR20240031444A (en) | 2022-08-29 | 2022-08-29 | Voltage-current characteristic test system and method for semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240031444A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200033878A (en) | 2017-07-18 | 2020-03-30 | 하마마츠 포토닉스 가부시키가이샤 | Semiconductor manufacturing method and wafer inspection method |
-
2022
- 2022-08-29 KR KR1020220108041A patent/KR20240031444A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200033878A (en) | 2017-07-18 | 2020-03-30 | 하마마츠 포토닉스 가부시키가이샤 | Semiconductor manufacturing method and wafer inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8531202B2 (en) | Probe card test apparatus and method | |
| CN112098049B (en) | Test device, test method, and computer-readable medium | |
| KR100868471B1 (en) | Repair device and repair method | |
| KR102239051B1 (en) | Inspection system and failure analysis and prediction method of inspection system | |
| WO2002005051A2 (en) | Apparatus and method for controlling temperature in a wafer and a device under test using integrated temperature sensitive diode | |
| US20110012613A1 (en) | Failure Detection Method and Failure Detection Apparatus | |
| CN103163442A (en) | Wafer test method | |
| US20220034956A1 (en) | Wafer inspection system and wafer inspection equipment thereof | |
| CN111146103B (en) | Wafer detection method and detection equipment | |
| US6545494B1 (en) | Apparatus and method for controlling temperature in a wafer using integrated temperature sensitive diode | |
| KR20190078021A (en) | Substrate testing apparatus | |
| KR20240031444A (en) | Voltage-current characteristic test system and method for semiconductor wafer | |
| KR20210036236A (en) | Probing apparatus and method of operating the same | |
| US6600329B2 (en) | Method for inspecting electrical properties of a wafer and apparatus therefor | |
| CN114764045A (en) | Test apparatus, test method, and computer-readable storage medium | |
| JP2002107438A (en) | Calibration device for semiconductor test device | |
| JP2008187023A (en) | Test method and test device for semiconductor wafer | |
| KR101471778B1 (en) | Jig for detecting actual contact position between needles of probe card and wafer and method of detecting the actual contact position using the same | |
| US6894518B1 (en) | Circuit analysis and manufacture using electric field-induced effects | |
| KR100557991B1 (en) | Probing apparatus and the method | |
| JPS6247142A (en) | Marking method for semiconductor device | |
| US20220413043A1 (en) | Testing system for integrated circuit device, and signal source and power supplying apparatus | |
| Parker | Versatile automated semiconductor testing and characterization | |
| JPH08292210A (en) | Probe card checker | |
| KR20220169901A (en) | Multi channel measurement system and method for ic socket test |