KR20240029607A - 전자 장치 및 이의 제조 방법 - Google Patents

전자 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240029607A
KR20240029607A KR1020220106672A KR20220106672A KR20240029607A KR 20240029607 A KR20240029607 A KR 20240029607A KR 1020220106672 A KR1020220106672 A KR 1020220106672A KR 20220106672 A KR20220106672 A KR 20220106672A KR 20240029607 A KR20240029607 A KR 20240029607A
Authority
KR
South Korea
Prior art keywords
heat dissipation
dissipation layer
display panel
electronic device
layer
Prior art date
Application number
KR1020220106672A
Other languages
English (en)
Inventor
이창무
김영도
박준형
유준우
정석원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220106672A priority Critical patent/KR20240029607A/ko
Priority to US18/201,898 priority patent/US20240074297A1/en
Priority to CN202321915194.9U priority patent/CN220569331U/zh
Publication of KR20240029607A publication Critical patent/KR20240029607A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H05K7/20963—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 전자 장치 및 이의 제조 방법에 관한 것이다. 본 발명의 전자 장치는 표시 패널 및 상기 표시 패널 배면 상에 배치된 방열층을 포함한다. 상기 방열층은 상기 배면과 마주하는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하는 베이스부, 및 상기 베이스부 내부에 분산된 도전 입자들을 포함하며, 상기 도전 입자들은 상기 제1 면에 이격되고, 상기 제1 면으로부터 상기 제2 면에 인접할수록 분포가 밀집될 수 있다.

Description

전자 장치 및 이의 제조 방법{ELECTRONIC APPARATUS AND METHOD OF MANUFACTURING FOR THE SAME}
본 발명은 방열층을 포함하는 전자 장치 및 이의 제조 방법에 관한 것이다.
텔레비전, 휴대전화, 태블릿, 네비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치 및 다양한 기능들을 수행하는 전자 부품들을 포함할 수 있다. 전자 장치의 고성능화 및 박막화에 따라, 내부에 내장되는 전자 부품들은 대용량화 및 고집적화가 이루어지고 있다. 이에 따라, 전자 부품들은 전자 장치 내부에서 많은 열을 발생시키고 있다. 전자 장치 내에서 발생한 열은 제품의 수명을 단축시키거나, 전자 부품 및 표시 장치의 고장 및 오작동의 원인이 되고 있다.
본 발명의 목적은 두께가 감소되고, 방열 기능이 향상된 전자 장치 및 이를 제조하는 제조 방법을 제공하는 것이다.
일 실시예는 표시 패널 및 상기 표시 패널 배면 상에 배치된 방열층을 포함하는 전자 장치를 제공한다. 상기 방열층은 상기 배면과 마주하는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하는 베이스부, 및 상기 베이스부 내부에 분산된 도전 입자들을 포함한다. 상기 도전 입자들은 상기 제1 면에 이격되며, 상기 제1 면으로부터 상기 제2 면에 인접할수록 분포가 밀집될 수 있다.
상기 베이스부의 상기 제1 면은 상기 표시 패널의 상기 배면에 접촉할 수 있다.
상기 표시 패널은 상기 배면을 정의하는 베이스 기판 및 상기 베이스 기판 상에 배치된 발광 소자들을 포함하고, 상기 방열층은 상기 베이스 기판에 접촉할 수 있다.
상기 제2 면에서 상기 방열층의 전도성은 상기 제1 면에서 상이 방열층의 전도성보다 클 수 있다.
상기 베이스부는 고분자 수지를 포함할 수 있다.
상기 도전 입자들 각각은 금속 물질을 포함할 수 있다.
상기 전자 장치는 상기 표시 패널에 전기적으로 연결되고 상기 베이스부의 상기 제2 면 아래 배치되는 연성 회로기판을 더 포함할 수 있다.
상기 전자 장치는 상기 베이스부의 상기 제2 면 아래 배치된 전자 모듈을 더 포함할 수 있다.
상기 전자 장치는 상기 표시 패널 상에 배치된 윈도우를 더 포함할 수 있다.
상기 전자 장치는 상기 표시 패널과 상기 윈도우 사이에 배치된 센서층을 더 포함할 수 있다.
상기 전자 장치는 상기 표시 패널과 상기 윈도우 사이에 배치된 반사 방지층을 더 포함할 수 있다.
일 실시예는 표시 패널 및 상기 표시 패널 배면 상에 배치된 방열층을 포함하는 전자 장치는 제공한다. 상기 방열층은 상기 배면과 접촉하는 상부 및 상기 상부 아래 배치된 하부를 포함하는 베이스부, 및 상기 상부를 사이에 두고 상기 표시 패널과 이격되며 상기 하부에 분산된 도전 입자들을 포함한다. 상기 상부 및 상기 하부는 동일 물질의 고분자 수지를 포함하며 일체로 형성될 수 있다.
상기 하부에 대응되는 상기 방열층의 전도성은 상기 상부에 대응되는 상기 방열층의 전도성보다 클 수 있다.
상기 전자 장치는 상기 하부와 마주하며 배치되는 전자 모듈 및 전원 모듈을 더 포함할 수 있다.
상기 도전 입자들은 구리 또는 은을 포함할 수 있다.
일 실시예는 표시 패널을 포함하는 표시 모듈을 제공하는 단계; 상기 표시 모듈의 배면 상에 도전 입자들이 분산된 베이스 수지를 코팅하여 예비 방열층을 형성하는 단계; 상기 예비 방열층에 자기장을 인가하는 단계; 및 상기 예비 방열층을 경화하여 방열층을 형성하는 단계를 포함하는 전자 장치 제조 방법을 제공한다.
상기 예비 방열층은 상기 표시 모듈의 상기 배면과 마주하는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고, 상기 자기장은 상기 도전 입자들이 상기 제2 면에 인접하여 분산되도록 인가될 수 있다.
상기 전자 장치 제조 방법은 상기 자기장을 인가하는 단계 전, 상기 예비 방열층을 가 경화하는 단계를 더 포함할 수 있다.
가 경화된 예비 방열층의 표면의 경화 정도는 상기 가 경화된 예비 방열층의 내부의 경화 정도와 상이할 수 있다.
상기 예비 방열층을 가 경화하는 단계는 제1 광을 조사하는 단계를 포함하고, 가 경화된 상기 예비 방열층을 경화하여 상기 방열층을 형성하는 단계는 제2 광을 조사하는 단계를 포함하며, 상기 제1 광은 상기 제2 광과 세기 또는 조사되는 시간이 서로 상이할 수 있다.
일 실시예에 따른 방열층은 표시 패널의 배면 상에 직접 형성된 베이스 수지 및 베이스 수지의 특정 영역에 집중 분포된 도전 입자들을 포함할 수 있다. 일 실시예에 따른 방열층은 표시 패널의 배면 상에 직접 형성됨에 따라, 방열층을 포함하며 두께가 감소된 전자 장치를 제공할 수 있다.
일 실시예에 따른 방열층의 도전 입자들은 표시 패널의 배면과 이격된 베이스 수지의 일 면에 집중 분포될 수 있고, 이에 따라 방열층은 표시 패널의 배면 상에 배치된 모듈이나 부품들로부터 발생되는 열이 표시 패널에 전달되지 않도록 방열 시킬 수 있다.
일 실시예에 따른 방열층은 도전 입자들이 소정의 분포를 가짐으로써, 표시 패널의 배면과 이격된 일 면 상에서 도전성을 띌 수 있고, 방열 외에도 전자파 차단, 정전기 차단, 또는 광 차단 등의 역할을 할 수 있다.
일 실시예에 따른 전자 장치 제조 방법은 표시 패널의 배면 상에 형성된 베이스 수지에 분산된 도전 입자들에 자기장을 인가함으로써, 도전 입자들을 베이스 수지의 표시 패널과 이격된 영역 내에 집중 분포 시킬 수 있다. 이에 따라, 방열 기능이 향상된 방열층을 표시 패널의 배면 상에 형성 시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 5b는 비교 실시예에 따른 전자 장치의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 전자 장치 제조 방법에 관한 순서도이다.
도 7a 내지 7e는 본 발명의 일 실시예에 따른 전자 장치 제조 방법의 일 단계를 도시한 단면도들이다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 전자 장치 제조 방법의 일 단계를 도시한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 전자 장치 및 이의 제조방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치(ED)의 사시도이다.
도 1을 참조하면, 전자 장치(ED)는 전기적 신호에 따라 활성화되며 영상을 표시하는 장치일 수 있다. 예를 들어, 전자 장치(ED)는 텔레비전, 외부 광고판 등과 같은 대형 장치를 비롯하여, 모니터, 휴대 전화, 태블릿, 네비게이션, 게임기 등과 같은 중소형 장치일 수 있다. 그러나, 전자 장치(ED)의 실시예들은 예시적인 것으로, 본 발명의 개념에 벗어나지 않는 이상 어느 하나에 한정되지 않는다. 본 실시예에서, 전자 장치(ED)는 휴대 전화를 예시적으로 도시하였다.
전자 장치(ED)는 평면 상에서 제1 방향(DR1)으로 연장된 단변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된 장변들을 갖는 직사각형 형상일 수 있다. 그러나 이에 한정되지 않고, 전자 장치(ED)는 평면 상에서 원형, 다각형 등의 다양한 형상을 가질 수 있다.
본 실시예에서, 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 수직하는 방향으로 정의할 수 있다. 전자 장치(ED)를 구성하는 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에서 서로 대향(opposing)될 수 있고, 전면과 배면 각각의 법선 방향은 실질적으로 제3 방향(DR3)에 평행할 수 있다. 제3 방향(DR3)을 따라 정의되는 전면과 배면 사이의 이격 거리는 부재의 두께에 대응될 수 있다.
본 명세서에서, "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다. 본 명세서에서, "단면 상에서"는 제1 방향(DR1) 또는 제2 방향(DR2)에서 바라본 상태로 정의될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
전자 장치(ED)는 리지드(rigid)하거나 플렉서블(flexible)한 것 일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 플렉서블한 전자 장치(ED)는 커브드(curved) 장치 또는 폴더블(foldable) 장치를 포함할 수 있다.
전자 장치(ED)는 표시면(IS)을 통해 영상을 표시할 수 있다. 표시면(IS)은 전자 장치(ED)의 전면(front surface)에 대응될 수 있다. 전자 장치(ED)의 표시면(IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의되는 평면을 포함할 수 있고, 이에 교차하는 제3 방향(DR3)으로 영상을 표시할 수 있다. 표시면(IS)은 상기 평면의 적어도 2개의 측들로부터 각각 벤딩된 곡면들을 더 포함할 수 있다. 하지만, 표시면(IS)의 형상이 이에 제한되는 것은 아니다. 예를 들어, 표시면(IS)은 상기 평면만을 포함하거나, 상기 평면의 적어도 2개 이상, 예를 들어 4 개의 측들로부터 각각 벤딩된 4개의 곡면들을 더 포함할 수도 있다.
표시면(IS)의 일부 영역은 센싱 영역(SA)으로 정의될 수 있다. 도 1은 하나의 센싱 영역(SA)을 예시적으로 도시하였으나, 센싱 영역(SA)의 개수가 이에 제한되는 것은 아니다. 센싱 영역(SA)은 표시면(IS) 내에서 다른 영역 대비 높은 광 신호의 투과율을 가진 영역일 수 있다. 센싱 영역(SA)은 이미지를 표시하는 동시에 광 신호를 통과 시킬 수 있다.
일 실시예에 따른 전자 장치(ED)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 힘, 압력, 온도, 광 등을 포함할 수 있다. 외부 입력은 전자 장치(ED)에 접촉하는 입력(예를 들어, 사용자의 손 또는 펜에 의한 접촉)뿐 아니라 전자 장치(ED)에 근접하게 인가되는 입력(예를 들어, 호버링)을 포함할 수 있다.
전자 장치(ED)는 전면에 정의된 표시면(IS)을 통해 사용자의 입력을 감지하고, 감지된 입력 신호에 반응할 수 있다. 그러나, 외부 입력을 감지하는 전자 장치(ED)의 영역은 전자 장치(ED)의 전면에 한정되지 않고, 전자 장치(ED)의 설계에 따라 변경될 수 있다. 예를 들어, 전자 장치(ED)는 전자 장치(ED)의 측면이나 배면에 인가되는 사용자의 입력을 감지할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치(ED)의 분해 사시도이다. 도 3은 본 발명의 일 실시예에 따른 전자 장치(ED)의 블록도이다.
도 2 및 도 3을 참조하면, 전자 장치(ED)는 표시 장치(DD), 전자 모듈(EM), 전자광학 모듈(EOM), 전원모듈(PSM), 및 하우징(HAU)을 포함할 수 있다.
표시 장치(DD)는 영상을 생성할 수 있고, 외부 입력을 감지할 수 있다. 표시장치(DD)은 윈도우(WM) 및 표시 모듈(DM)을 포함할 수 있다. 표시 모듈(DM)은 적어도 표시 패널(DP)을 포함할 수 있고, 표시 패널(DP) 상에 배치된 적어도 하나의 구성을 더 포함할 수 있다. 도 2는 표시 모듈(DM)의 적층 구조물 중 표시 패널(DP)만을 간략히 도시하였으나, 표시 모듈(DM)의 실시예는 이에 한정되지 않는다.
윈도우(WM)는 표시 모듈(DM) 상에 배치될 수 있다. 윈도우(WM)는 표시 모듈(DM)의 전면을 커버하며, 외부 충격 및 스크래치로부터 표시 모듈(DM)을 보호할 수 있다. 윈도우(WM)는 접착층을 통해 표시 모듈(DM)과 결합될 수 있다.
윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 글라스 필름 또는 합성 수지 필름을 베이스 필름으로써 포함할 수 있다. 윈도우(WM)는 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수의 합성 수지 필름들을 포함하거나, 접착제로 결합된 글라스 필름 및 합성 수지 필름을 포함할 수 있다. 윈도우(WM)는 베이스 필름 상에 배치된 지문 방지층, 위상 제어층, 하드 코팅층과 같은 기능층을 더 포함할 수 있다.
윈도우(WM)의 전면은 전자 장치(ED)의 전면에 대응할 수 있다. 윈도우(WM)의 전면은 투과 영역(TA) 및 베젤 영역(BZA)를 포함할 수 있다.
투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 표시 패널(DP)이 제공하는 영상을 투과 시킬 수 있고, 사용자는 투과 영역(TA)을 통해 영상을 시인할 수 있다. 본 실시예에서, 투과 영역(TA)은 사각 형상으로 도시되었으나, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접할 수 있다. 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 예를 들어, 베젤 영역(BZA)은 투과 영역(TA)의 외측에 배치되어, 투과 영역(TA)을 둘러쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하거나, 생략될 수 있다. 또한, 베젤 영역(BZA)은 전자 장치(ED)의 전면이 아닌 측면에 배치될 수 있다.
베젤 영역(BZA)은 투과 영역(TA) 대비 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 소정의 컬러를 갖는 물질이 인쇄된 영역에 대응될 수 있다. 베젤 영역(BZA)은 광의 투과를 방지하여, 베젤 영역(BZA)에 중첩하여 배치된 표시 모듈(DM)의 일 구성이 외부에서 시인되는 것을 방지할 수 있다.
표시 패널(DP)은 윈도우(WM)와 하우징(HAU) 사이에 배치될 수 있다. 표시 패널(DP)은 전기적 신호에 따라 영상을 표시할 수 있다. 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있으나, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있고, 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 발광 소자가 배치되는 영역일 수 있다. 발광 소자는 전기적 신호에 대응하여 광을 생성하며, 표시 영역(DA)을 통해 영상을 출력할 수 있다. 예를 들어, 발광 소자는 발광 다이오드일 수 있으나, 실시예가 반드시 이에 한정되는 것은 아니다. 표시 영역(DA)은 투과 영역(TA)의 적어도 일부에 중첩할 수 있다.
표시 패널(DP)은 센싱 영역(DP-SA)을 포함할 수 있고, 전술한 전자 장치(ED)의 센싱 영역(SA)에 대응될 수 있다. 즉, 센싱 영역(DP-SA)은 표시 영역(DA) 중에서 상대적으로 광 신호 투과율이 높은 영역일 수 있다. 센싱 영역(DP-SA)은 표시 영역(DA) 내에 정의될 수 있다. 그러나, 이에 한정되지 않고, 센싱 영역(DP-SA)의 일 부분은 비표시 영역(NDA) 내에 정의될 수도 있다.
센싱 영역(DP-SA)에 발광 소자가 배치될 수 있다. 센싱 영역(DP-SA)에 배치된 발광 소자의 밀도는 표시 영역(DA) 중 센싱 영역(DP-SA)과 이격된 다른 영역에 배치된 발광 소자의 밀도보다 작을 수 있다. 즉, 센싱 영역(DP-SA)은 표시 영역(DA)의 다른 영역보다 해상도가 낮은 영역일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 그러나, 이에 한정되지 않고, 비표시 영역(NDA)은 다양한 형상으로 정의될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)에 배치된 발광 소자를 구동하기 위한 구동 회로, 발광 소자에 전기적 신호를 제공하는 신호 라인들 및 패드들이 배치되는 영역일 수 있다. 비표시 영역(NDA)은 베젤 영역(BZA)의 적어도 일부에 중첩할 수 있고, 비표시 영역(NDA)에 배치된 구성들은 베젤 영역(BZA)에 의해 외부에서 시인되는 것이 방지될 수 있다.
전자 장치(ED)는 표시 패널(DP)과 전기적으로 연결된 연성 회로기판(FCB)을 포함할 수 있다. 연성 회로기판(FCB)은 표시 패널(DP)의 비표시 영역(NDA) 상에 배치되어 표시 패널(DP)과 결합될 수 있다. 연성 회로기판(FCB)은 메인 회로기판에 연결될 수 있다. 메인 회로기판은 전자 모듈(EM)을 구성하는 하나의 전자 부품일 수 있다.
표시 패널(DP)의 비표시 영역(NDA) 중 연성 회로기판(FCB)에 인접한 일부 영역은 벤딩 영역(BA)으로 제공될 수 있다. 벤딩 영역(BA)은 제1 방향(DR1)에 나란한 벤딩축을 중심으로 벤딩될 수 있다. 벤딩 영역(BA)의 벤딩에 의해, 연성 회로기판(FCB)은 평면 상에서 표시 패널(DP)의 일 부분과 중첩할 수 있다.
표시 패널(DP)은 비표시 영역(NDA) 내에 배치된 데이터 구동부(DDV)를 포함할 수 있다. 데이터 구동부(DDV)는 표시 영역(DA) 내의 화소를 구동하기 위한 데이터 구동 회로를 포함할 수 있다. 일 실시예에서, 데이터 구동부(DDV)는 표시 패널(DP)의 비표시 영역(NDA) 내에 실장된 직접 회로 칩 형태로 제공될 수 있다. 그러나, 이에 한정되지 않고, 데이터 구동부(DDV)는 연성 회로기판(FCB) 상에 실장될 수도 있다.
윈도우(WM)와 하우징(HAU)은 서로 결합하여 전자 장치(ED)의 외관을 구성할 수 있다. 표시 모듈(DM), 전자 모듈(EM), 및 전원 모듈(PSM)은 윈도우(WM)와 하우징(HAU)이 결합하여 형성하는 내부 공간에 수납될 수 있다.
하우징(HAU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HAU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HAU)은 외부로부터 가해지는 충격을 흡수하거나, 외부로부터 이물질/수분 등이 침투하는 것을 방지하여 하우징(HAU)에 수납된 전자 장치(ED)의 구성들을 보호할 수 있다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 센서(SS)를 포함할 수 있다. 센서(SS)는 입력 센서, 안테나 센서, 및 지문 센서 중 적어도 어느 하나를 포함할 수 있다.
전자 모듈(EM)은 제어 모듈(E-10), 무선통신 모듈(E-20), 영상입력 모듈(E-30), 음향입력 모듈(E-40), 음향출력 모듈(E-50), 메모리(E-60), 및 외부 인터페이스 모듈(E-70) 등을 포함할 수 있다. 전자 모듈(EM)은 메인 회로기판을 포함할 수 있고, 전자 모듈(EM)에 포함된 모듈들은 메인 회로기판에 실장되거나, 플렉서블 회로기판을 통해 메인 회로기판에 전기적으로 연결될 수 있다. 전자 모듈(EM)은 전원 모듈(PSM)과 전기적으로 연결될 수 있다.
제어 모듈(E-10)은 전자 장치(ED)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 모듈(E-10)은 사용자 입력에 부합하게 표시 장치(DD)를 활성화 시키거나, 비활성화 시킬 수 있다. 제어 모듈(E-10)은 사용자 입력에 부합하게 영상입력 모듈(E-30), 음향입력 모듈(E-40), 음향출력 모듈(E-50) 등을 제어할 수 있다. 제어 모듈(E-10)은 적어도 하나의 마이크로 프로세서를 포함할 수 있다.
무선통신 모듈(E-20)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(E-20)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(E-20)은 복수 개의 안테나 모듈을 포함할 수 있다.
영상입력 모듈(E-30)은 영상 신호를 처리하여 표시 장치(DD)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향입력 모듈(E-40)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환할 수 있다. 음향출력 모듈(E-50)은 무선통신 모듈(E-20)로부터 수신된 음향 데이터 또는 메모리(E-60)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.
외부 인터페이스 모듈(E-70)은 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
전원 모듈(PSM)은 전자 장치(ED)의 전반적인 동작에 필요한 전원을 공급할 수 있다. 예를 들어, 전원 모듈(PSM)은 통상의 배터리 장치를 포함할 수 있다.
도 2를 함께 참조하면, 전자광학 모듈(EOM)은 센싱 영역(DP-SA)에 중첩하며, 표시 패널(DP) 아래에 배치될 수 있다. 전자광학 모듈(EOM)은 센싱 영역(DP-SA)을 통해 외부로부터 제공되는 광 신호를 수신하거나, 외부로 광 신호를 출력하는 전자 부품일 수 있다. 예를 들어, 전자광학 모듈(EOM)은 카메라 모듈 및/또는 근접 센서를 포함할 수 있다. 카메라 모듈은 센싱 영역(DP-SA)을 통해 외부의 이미지를 촬영하는 모듈일 수 있다. 근접 센서는 센싱 영역(DP-SA)을 통해 수신되는 정보를 이용하여, 사물과 전자 장치(ED) 사이의 거리를 측정하는 센서일 수 있다. 그러나, 전자광학 모듈(EOM)의 실시예는 이에 한정되지 않고, 사용자의 신체의 일부(예를 들어, 지문, 홍채, 또는 얼굴)를 인식하는 센서, 또는 광을 출력하는 소형 램프를 더 포함할 수 있다.
도 2를 참조하면, 전자 장치(ED)는 표시 패널(DP)의 배면 상에 배치되는 방열층(HM)을 포함할 수 있다. 방열층(HM)은 표시 패널(DP)의 배면 상에 직접 형성되는 것일 수 있다. 즉, 방열층(HM)은 표시 패널(DP)의 배면을 정의하는 구성과 별도의 접착층 없이 결합되는 것일 수 있다. 표시 패널(DP)의 배면 상에 배치되는 전자 모듈(EM), 전원 모듈(PSM), 전자광학 모듈(EOM), 연성 회로기판(FCB)과 같은 전자 부품들은 열을 발생 시킬 수 있고, 방열층(HM)은 상기와 같은 전자 부품들에서 발생한 열이 표시 패널(DP)로 전달되는 것을 방지할 수 있다.
방열층(HM)은 일체로 제공되는 것일 수 있다. 즉, 방열층(HM)은 복수의 기능층들이 제3 방향(DR3)에서 적층되어 제공되는 것이 아닌, 단일층으로 제공되는 것일 수 있다. 일체의 방열층(HM)은 방열뿐 아니라, 표시 패널(DP)의 배면을 향해 전달되는 외부 충격이나 간섭으로부터 표시 패널(DP)을 보호할 수 있다. 예를 들어, 방열층(HM)은 방열 외에도 충격 흡수, 광 차단, 전자파 차단 등의 역할을 하는 것일 수 있다. 구체적으로, 방열층(HM)은 표시 패널(DP)의 배면 상에 배치된 상기 전자 부품들로부터 발생하는 전자파를 차폐하거나 흡수하여, 전자파가 노이즈로써 표시 패널(DP)에 영향을 미치는 것을 방지할 수 있다. 또한, 방열층(HM)은 표시 패널(DP)의 배면으로 방출되는 광을 차단하여, 표시 패널(DP)의 배면 상에 배치된 상기 전자 부품들이 외부에 시인되거나 비치는 문제를 개선할 수 있다.
방열층(HM)이 표시 패널(DP)로 전달되는 열, 충격, 전자파와 같은 외부 요인들로부터 표시 패널(DP)을 보호함으로써, 표시 패널(DP) 및 전자 장치(ED)의 신뢰성이 향상될 수 있다. 또한, 방열층(HM)이 단층 구조를 가지며, 표시 패널(DP)의 배면 상에 직접 형성됨에 따라, 방열층(HM)이 배치된 표시 장치(DD) 및 전자 장치(ED)의 두께가 얇게 제공될 수 있고, 동시에 표시 패널(DP)의 신뢰성을 향상 시킬 수 있다. 방열층(HM)의 구성에 관하여는 이후 도면들을 참조하여 자세히 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 표시 패널(DP)의 평면도이다.
도 4를 참조하면, 표시 패널(DP)은 베이스 기판(SUB), 화소들(PX), 화소들(PX)에 전기적으로 연결된 신호 라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL, CNL), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 발광 구동부(EDV)(emission driver)를 포함할 수 있다.
베이스 기판(SUB)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 평면 상에서 표시 패널(DP)의 소자들 및 배선들이 배치되는 베이스 면을 제공할 수 있다. 베이스 기판(SUB)은 전술한 표시 패널(DP)의 표시 영역(DA) 및 비표시 영역(NDA)에 대응되는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들(PX)이 배치되어 영상을 표시할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)에 인접하며 영상이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)에는 화소들(PX)을 구동하기 위한, 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV) 등이 배치될 수 있다. 그러나, 비표시 영역(NDA)의 면적 감소를 위해, 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV) 중 적어도 하나는 표시 영역(DA)에 배치될 수 있다.
화소들(PX) 각각은 발광 소자와 발광 소자에 연결된 트랜지스터들(예를 들어, 스위칭 트랜지스터, 구동 트랜지스터 등), 및 적어도 하나의 커패시터로 구성되는 화소 구동 회로를 포함할 수 있다. 화소들(PX)은 각각 화소들(PX)에 인가되는 전기적 신호에 대응하여 광을 발광하여 표시 영역(DA) 내에 영상을 표시할 수 있다. 화소들(PX) 중 일부는 비표시 영역(NDA)에 배치된 트랜지스터를 포함할 수도 있으며 어느 하나의 실시예에 한정되지 않는다.
신호 라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL, CNL)은 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 전원 라인(PL), 및 연결 라인들(CNL)을 포함할 수 있다. 여기서, m 및 n은 자연수를 나타낸다.
데이터 라인들(DL1~DLn)은 주사 라인들(SL1~SLm) 및 발광 라인들(EL1~ELm)과 절연되며 교차할 수 있다. 예를 들어, 주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되어, 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장되어 비표시 영역(NDA)에 배치될 수 있다. 일 실시예에서, 전원 라인(PL)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있다. 그러나, 전원 라인(PL)의 배치 위치는 이에 한정되지 않는다.
연결 라인들(CNL)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)을 따라 배열되어 전원 라인(PL) 및 화소들(PX)에 연결될 수 있다. 연결 라인들(CNL) 각각은 전원 라인(PL)과 다른 층 상에 배치되어 컨택홀을 통해 전원 라인(PL)과 전기적으로 연결될 수 있다. 그러나 이에 한정되지 않고, 연결 라인들(CNL)은 전원 라인(PL)과 동일 층 상에서 일체로 형성될 수도 있다. 전원 라인(PL)에 인가된 전원 전압은 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결될 수 있다.
패드들(PD)은 비표시 영역(NDA)의 하단에 인접하게 배치될 수 있다. 패드들(PD)은 데이터 구동부(DDV)보다 표시 패널(DP)의 하단에 더 인접하게 배치될 수 있다. 패드들(PD)은 제1 방향(DR1)을 따라 이격되어 배치될 수 있다. 패드들(PD) 각각은 신호 라인들 중 대응하는 신호 라인에 연결될 수 있다. 예를 들어, 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 전기적으로 연결될 수 있고, 데이터 라인들(DL1~DLn)은 각각 데이터 구동부(DDV)를 통해 대응하는 패드들(PD)에 전기적으로 연결될 수 있다. 패드들(PD)은 전술한 연성 회로기판(FCB, 도 2 참조)이 전기적으로 접속되는 부분일 수 있다. 이에 따라, 연성 회로기판(FCB, 도 2 참조)에서 제공된 전기적 신호는 패드들(PD)을 통해 표시 패널(DP)에 전달될 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 생성할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어 될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 전자 장치(ED)의 단면도이다. 도 5b는 비교 실시예에 따른 전자 장치(ED')의 단면도이다.
도 5a를 참조하면, 전자 장치(ED)는 표시 모듈(DM), 방열층(HM), 및 전자 모듈(EM)을 포함할 수 있다. 각 구성들에 관하여는 전술한 설명이 동일하게 적용될 수 있다. 도 5b를 참조하면, 비교 실시예의 전자 장치(ED')는 표시 모듈(DM'), 방열층(HM'), 및 전자 모듈(EM)을 포함할 수 있다. 실시예의 방열층(HM)과 비교 실시예의 방열층(HM') 간의 차이에 관하여는 이후 자세히 설명하도록 한다.
도 5a를 참조하면, 표시 모듈(DM)은 방열층(HM)과 마주하는 배면(DM-B)을 포함할 수 있다. 표시 모듈(DM)의 배면(DM-B)은 실질적으로 표시 패널(DP)의 배면에 대응될 수 있고, 이하, 표시 패널(DP)의 배면에 관하여 표시 모듈(DM)의 배면(DM-B)과 동일 부호를 부여하여 설명하도록 한다.
표시 모듈(DM)은 표시 패널(DP), 센서층(SSL), 및 반사 방지층(ARL)을 포함할 수 있다. 표시 패널(DP)은 베이스 기판(SUB), 회로층(CL), 표시 소자층(OL), 및 봉지층(TFE)을 포함할 수 있다.
베이스 기판(SUB)은 회로층(CL)이 배치되는 베이스 면을 제공할 수 있다. 베이스 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스 기판(SUB)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스 기판(SUB)은 무기층, 합성 수지층, 또는 복합 재료층을 포함할 수 있다.
베이스 기판(SUB)은 다층 구조를 가질 수 있다. 예를 들어, 베이스 기판(SUB)은 합성 수지층들 및 합성 수지층들 사이에 배치된 다층 또는 단층의 무기층을 포함할 수 있다. 합성 수지층들 각각은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 및 페릴렌계 수지 등을 포함할 수 있으나, 합성 수지층들의 물질이 이에 제한되는 것은 아니다.
회로층(CL)은 베이스 기판(SUB) 상에 배치될 수 있다. 회로층(CL)은 적어도 하나의 절연층과 반도체 패턴, 및 도전 패턴을 포함할 수 있다. 회로층(CL)에 포함된 절연층, 반도체 패턴, 및 도전 패턴은 회로층(CL) 내에 구동 소자들, 신호 라인들, 및 패드들을 형성할 수 있다.
표시 소자층(OL)은 회로층(CL) 상에 배치될 수 있다. 표시 소자층(OL)은 표시 영역(DA)에 배치되는 발광 소자들을 포함할 수 있다. 발광 소자들은 유기 발광 소자, 무기 발광 소자, 마이크로 엘이디, 또는 나노 엘이디 등을 포함할 수 있으며, 특별히 제한되지 않는다. 표시 소자층(OL)의 발광 소자들은 회로층(CL)의 구동 소자들에 전기적으로 연결되어, 구동 소자들이 제공하는 신호에 따라 표시 영역(DA) 내에서 광을 생성할 수 있다.
봉지층(TFE)은 표시 소자층(OL) 상에 배치되어 발광 소자들을 밀봉할 수 있다. 봉지층(TFE)은 표시 소자층(OL)의 광학 효율을 향상 시키거나, 표시 소자층(OL)을 보호하기 위해 적어도 하나의 박막을 포함할 수 있다. 봉지층(TFE)은 무기막 및 유기막 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 봉지층(TFE)은 무기막들 및 무기막들 사이에 배치된 유기막의 적층 구조를 포함할 수 있으나, 이에 특별히 제한되지 않는다. 봉지층(TFE)의 무기막은 수분/산소로부터 발광 소자를 보호할 수 있다. 봉지층(TFE)의 유기막은 먼지 입자와 같은 이물질로부터 발광 소자를 보호할 수 있다.
센서층(SSL)은 표시 패널(DP) 상에 배치될 수 있다. 센서층(SSL)은 연속 공정을 통해 표시 패널(DP) 상에 형성될 수 있다. 이 경우, 센서층(SSL)은 표시 패널(DP) 상에 별도의 접착층 없이 직접 배치될 수 있다. 그러나, 실시예가 반드시 이에 한정되는 것은 아니며, 센서층(SSL)은 접착층을 통해 표시 패널(DP) 상에 결합될 수도 있다.
센서층(SSL)은 입력 센서, 안테나 센서, 및 지문 센서 중 적어도 하나를 포함할 수 있다. 예를 들어, 센서층(SSL)은 입력 센서를 포함할 수 있고, 입력 센서는 외부 입력을 감지하여, 표시 패널(DP)이 외부 입력에 대응하는 영상을 생성할 수 있도록, 외부 입력에 대한 정보를 포함하는 입력 신호를 제공할 수 있다. 입력 센서는 정전용량 방식, 저항막 방식, 적외선 방식, 음파 방식, 또는 압력 방식과 같은 다양한 방식으로 구동될 수 있고, 어느 하나에 한정되지 않는다.
반사 방지층(ARL)은 센서층(SSL) 상에 배치될 수 있다. 예를 들어, 반사 방지층(ARL)은 센서층(SSL) 상에 직접 배치될 수 있다. 그러나, 이에 한정되지 않고, 반사 방지층(ARL)은 센서층(SSL)과 접착층을 통해 결합될 수 있다. 반사 방지층(ARL)은 전자 장치(ED)의 외부로부터 입사되는 외부광의 반사율을 감소 시킬 수 있다. 반사 방지층(ARL)은 외부광의 반사율을 감소 시키는 다양한 실시 형태를 가질 수 있다.
일 실시예에서, 반사 방지층(ARL)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위장 지연자 및 편광자는 각각 필름 타입 또는 액정 코팅 타입으로 제공될 수 있다. 그러나, 이에 한정되지 않고, 위상 지연자 및 편광자는 하나의 편광 필름 형태로 제공될 수도 있다.
일 실시예에 따라, 반사 방지층(ARL)은 상쇄 간섭 구조물을 포함할 수 있다. 예를 들어, 반사 방지층(ARL)은 서로 다른 층 상에 배치되어 반사광들을 상쇄 간섭 시키는 복수의 반사층들을 포함할 수 있다.
일 실시예에서, 반사 방지층(ARL)은 컬러 필터들을 포함할 수 있다. 컬러 필터들은 표시 패널(DP)에 포함된 화소들(PX, 도 4 참조)의 배열 및 발광 컬러에 대응하여 배치될 수 있다. 컬러 필터들은 외부광을 받아들여 화소들(PX, 도 4 참조)이 발광하는 컬러와 동일한 컬러로 외부광을 필터링 할 수 있다. 반사 방지층(ARL)은 컬러 필터들에 인접하게 배치된 블랙 매트릭스를 더 포함할 수 있다.
도 5a는 센서층(SSL) 및 반사 방지층(ARL)이 표시 패널(DP) 상에 순차적으로 배치된 실시예를 도시하였으나 실시예는 이에 한정되지 않는다. 예를 들어, 반사 방지층(ARL)과 센서층(SSL)의 적층 순서가 바뀌거나, 센서층(SSL) 및 반사 방지층(ARL) 중 하나는 생략될 수도 있다.
방열층(HM)은 표시 패널(DP)의 배면(DM-B) 상에 배치될 수 있다. 예를 들어, 방열층(HM)은 표시 패널(DP)의 배면(DM-B)이 제공하는 베이스 면 상에 직접 형성될 수 있다. 방열층(HM)은 베이스부(BP) 및 베이스부(BP) 내부에 분포하는 도전 입자들(MP)을 포함할 수 있다.
베이스부(BP)는 표시 패널(DP)의 배면(DM-B)에 접촉할 수 있다. 예를 들어, 베이스부(BP)는 표시 패널(DP)의 베이스 기판(SUB)에 접촉할 수 있다. 즉, 베이스부(BP)는 표시 패널(DP)의 베이스 기판(SUB)과 베이스부(BP) 사이에 배치되는 별도의 접착층 없이 베이스 기판(SUB)과 결합될 수 있다.
베이스부(BP)는 고분자 수지를 포함할 수 있다. 예를 들어, 베이스부(BP)는 폴리우레탄 수지, 폴리에틸렌 수지, 아크릴레이트 수지 등을 포함할 수 있다. 그러나, 베이스부(BP)에 포함된 고분자 수지의 물질은 상기 예에 제한되지 않는다.
베이스부(BP)가 고분자 수지를 포함함으로써, 도전 입자들(MP)이 베이스부(BP) 내에 분산될 수 있고, 동시에 유연성을 가질 수 있다. 베이스부(BP)가 유연성을 가짐에 따라, 방열층(HM)은 플렉서블한 전자 장치(ED)에도 적용될 수 있다. 또한, 베이스부(BP)가 유연성을 가짐에 따라, 외부로부터 표시 패널(DP)을 향해 전달되는 충격을 흡수할 수 있다. 이로 인해, 표시 패널(DP)의 배면(DM-B) 상에 별도의 충격 흡수층을 배치하지 않고도, 방열층(HM)이 표시 패널(DP)을 보호할 수 있고, 전자 장치(ED)의 적층 구조가 간소화되어 얇은 두께로 제공될 수 있다.
베이스부(BP)는 표시 패널(DP)의 배면(DM-B)과 마주하는 제1 면(HM-U) 및 제1 면(HM-U)에 대향하는 제2 면(HM-B)을 포함할 수 있다. 베이스부(BP)의 제1 면(HM-U)은 베이스부(BP)의 상면에 대응될 수 있고, 표시 패널(DP)의 배면(DM-B)과 접촉할 수 있다. 베이스부(BP)의 제2 면(HM-B)은 베이스부(BP)의 하면에 대응될 수 있고, 표시 패널(DP)의 배면(DM-B)과 이격될 수 있다.
베이스부(BP)의 제1 면(HM-U)은 실질적으로 제3 방향(DR3)에서 표시 패널(DP)의 배면(DM-B)과 마주하는 방열층(HM)의 상면에 대응될 수 있다. 베이스부(BP)의 제2 면(HM-B)은 실질적으로 제3 방향(DR3)에서 방열층(HM)의 상면에 대향되며, 표시 패널(DP)의 배면(DM-B)과 이격되는 방열층(HM)의 하면에 대응될 수 있다.
베이스부(BP)는 상부(U-BP) 및 하부(B-BP)를 포함할 수 있다. 베이스부(BP)의 상부(U-BP)는 하부(B-BP)보다 표시 패널(DP)에 더 인접하며, 표시 패널(DP)에 접촉하는 부분일 수 있다. 베이스부(BP)의 하부(B-BP)는 제3 방향(DR3)에서 베이스부(BP)의 상부(U-BP) 아래에 위치하는 부분일 수 있다. 즉, 베이스부(BP)의 하부(B-BP)는 상부(U-BP)를 사이에 두고 표시 패널(DP)과 이격되는 부분일 수 있다. 베이스부(BP)의 상부(U-BP)는 베이스부(BP)의 제1 면(HM-U)을 정의할 수 있고, 베이스부(BP)의 하부(B-BP)는 베이스부(BP)의 제2 면(HM-B)을 정의할 수 있다.
한편, 베이스부(BP)의 상부(U-BP) 및 하부(B-BP)는 동일 물질로 형성되는 일체의 구성이며, 이에 따라, 베이스부(BP)는 실질적으로 단일층으로 제공되는 것일 수 있다. 본 실시예에서 베이스부(BP)의 상부(U-BP) 및 하부(B-BP)는 도전 입자들(MP)의 분포를 설명하기 위해 구분되는 개념으로 설명하나, 실질적으로 일체로 제공되는 베이스부(BP)의 일 부분들에 해당하는 것일 수 있다.
도전 입자들(MP)은 박막 형태가 아닌 각각이 소정의 크기를 가지며 베이스부(BP)에 분산된 것일 수 있다. 도전 입자들(MP) 각각은 도전성을 갖는 물질을 포함할 수 있다. 예를 들어, 도전 입자들(MP)은 구리(Cu), 은(Ag)과 같은 금속 물질을 포함할 수 있다. 그러나, 도전 입자들(MP)에 포함된 물질은 도전성을 갖는 것이라면, 상기 예에 제한되지 않는다.
도 5a를 참조하면, 도전 입자들(MP)은 베이스부(BP)의 특정 영역에 밀집되어 분포할 수 있다. 구체적으로, 도전 입자들(MP)은 표시 패널(DP)과 이격되는 베이스부(BP)의 특정 영역 내에 밀집되어 분포될 수 있다. 도 5a 도시된 것처럼, 도전 입자들(MP)은 베이스부(BP)의 하부(B-BP)에 밀집되어 분포하며, 상부(U-BP)에는 실질적으로 분포하지 않을 수 있다. 따라서, 동일 체적을 기준으로, 베이스부(BP)의 하부(B-BP) 내에 도전 입자들(MP)의 밀도는 베이스부(BP)의 상부(U-BP) 내에 도전 입자들(MP)의 밀도 대비 클 수 있다. 도 5a에 도시된 도전 입자들(MP)의 분포 형태는 예시적인 것이며, 도전 입자들(MP)의 분포 형태는 베이스부(BP)의 하부(B-BP)에 밀집되어 분포하는 것이라면 어느 하나로 한정되지 않는다.
도전 입자들(MP)은 베이스부(BP)의 제1 면(HM-U)으로부터 이격되며, 베이스부(BP)의 제1 면(HM-U)에 인접한 영역에서 도전 입자들(MP)은 분산되지 않을 수 있다. 베이스부(BP)의 제1 면(HM-U)으로부터 제2 면(HM-B)에 인접해질수록 도전 입자들(MP)의 분포가 밀집할 수 있다. 따라서, 도전 입자들(MP)은 베이스부(BP)의 제2 면(HM-B)에 인접한 영역에서 분산되며, 도전 입자들(MP)의 밀도는 제1 면(HM-U)에 인접한 영역 대비 제2 면(HM-B)에 인접한 영역에서 상대적으로 클 수 있다.
표시 패널(DP) 아래에 배치된 전자 모듈(EM) 또는 전원 모듈(PSM, 도 2 참조)과 같은 전자 부품들은 열(HT)을 발생 시킬 수 있고, 전자 부품들로부터 발생된 열(HT)은 표시 패널(DP)을 향해 확산될 수 있다. 그러나, 방열층(HM)은 표시 패널(DP)과 전자 부품들(예를 들어, 전자 모듈(EM)) 사이에 배치됨으로써, 전자 부품들로부터 발생된 열(HT)을 방열 시켜 표시 패널(DP)로 전달되지 않도록 할 수 있다.
한편, 비교 실시예의 방열층(HM')은 베이스부(BP') 및 도전 입자들(MP')을 포함할 수 있으나, 도전 입자들(MP')의 분포가 일 실시예의 도전 입자들(MP)의 분포와 다를 수 있다. 도 5b를 참조하면, 비교 실시예의 도전 입자들(MP')은 실질적으로 베이스부(BP')의 전 영역 내에 균일하게 분산된 것일 수 있다. 즉, 비교 실시예의 도전 입자들(MP')은 베이스부(BP')의 특정 영역에 밀집되어 분포하지 않고, 베이스부(BP')의 상부 및 하부에 골고루 분포하는 것일 수 있다.
비교 실시예에서, 도전 입자들(MP')은 베이스부(BP') 내에 균일하게 분산됨에 따라, 베이스부(BP')의 제1 면(HM-U')에 인접한 영역 및 베이스부(BP')의 제2 면(HM-B')에 인접한 영역 모두에 실질적으로 동일하게 분산될 수 있다. 이에 따라, 도전 입자들(MP') 중 일부는 표시 패널(DP')의 배면(DM-B')에 인접한 영역에 분포할 수 있다.
도전 입자들(MP')의 분포 차이에 의해 비교 실시예의 방열층(HM')은 일 실시예의 방열층(HM) 대비 전자 모듈(EM)과 같은 전자 부품들로부터 발생한 열(HT')을 효과적으로 방열 시키지 못할 수 있다. 즉, 베이스부(BP) 내에 분산된 도전 입자들(MP)의 분포 형태에 따라 열이 전달되는 경로가 달라질 수 있고, 베이스부(BP)의 특정 영역에 밀집된 도전 입자들(MP)을 갖는 일 실시예의 방열층(HM)은 베이스부(BP')의 전 영역에 균일하게 분포하는 도전 입자들(MP')을 갖는 비교 실시예의 방열층(HM') 대비 표시 패널(DP)로 열(HT)이 전달되는 것을 효과적으로 차단할 수 있다. 설명의 편의를 위해, 도 5a에는 일 실시예의 방열층(HM) 내에 열(HT)이 방열되는 경로를 간략히 도시하였으며, 도 5b에는 비교 실시예의 방열층(HM') 내에 열(HT')이 방열되는 경로를 간략히 도시하였다.
도 5a를 참조하면, 전자 모듈(EM)로부터 발생된 열(HT)은 베이스부(BP)의 하부(B-BP)에 밀집된 도전 입자들(MP)에 의해 이방성을 가지며 열(HT)이 전달될 수 있다. 즉, 열(HT)은 하부(B-BP)에 밀집된 도전 입자들(MP)을 따라 전달되어 표시 패널(DP)의 외측으로 방열될 수 있다. 방열층(HM)의 도전 입자들(MP)이 표시 패널(DP)에 인접한 베이스부(BP)의 상부(U-BP)에 분산되지 않고, 표시 패널(DP)과 이격된 베이스부(BP)의 하부(B-BP)에 분산됨에 따라, 방열층(HM) 내에서 확산된 열(HT)이 표시 패널(DP)로 전달되는 것이 방지될 수 있다.
도 5b를 참조하면, 전자 모듈(EM)로부터 발생된 열(HT')은 베이스부(BP')의 전 영역에 골고루 분산된 도전 입자들(MP')에 의해 등방성을 가지며 방열층(HM') 내에 전달될 수 있다. 표시 패널(DP')의 배면(DM-B')에 인접한 영역에도 도전 입자들(MP')이 분산됨에 따라, 열(HT')은 표시 패널(DP')을 향해 전달될 수 있다. 따라서, 비교 실시예의 방열층(HM')은 표시 패널(DP')로 전달되는 열(HT')을 차단하지 못할 수 있고, 표시 패널(DP')은 열(HT')에 의해 손상될 수 있다.
다시 도 5a를 참조하면, 일 실시예의 방열층(HM)은, 도전 입자들(MP)이 베이스부(BP)의 하부(B-BP)에 밀집됨에 따라, 방열외에 다른 기능을 가질 수 있다. 도전 입자들(MP)이 베이스부(BP)의 상부(U-BP)에 분포되지 않음으로써, 베이스부(BP)의 제1 면(HM-U)에 대응되는 방열층(HM)의 상면은 도전성을 띄지 않을 수 있다. 도전 입자들(MP)이 베이스부(BP)의 하부(B-BP)에 밀집되어 분포됨에 따라, 베이스부(BP)의 제2 면(HM-B)에 대응되는 방열층(HM)의 하면은 도전성을 띌 수 있다. 즉, 도전 입자들(MP)이 하부(B-BP)에 밀집되어 분포됨에 따라, 베이스부(BP)의 하부에 도전층이 배치된 것과 동일 유사한 효과를 가질 수 있다.
방열층(HM)의 하면이 도전성을 띔에 따라, 방열층(HM)의 하면 아래 배치된 전자 모듈(EM), 전원 모듈(PSM, 도 2 참조), 또는 전자광학 모듈(EOM, 도 2 참조)과 같은 전자 부품들로부터 발생하는 전자파를 차폐할 수 있다. 따라서, 방열층(HM)은 표시 패널(DP)의 아래 배치된 전자 부품들로부터 발생하는 전자파가 노이즈로써 표시 패널(DP)에 전달되는 것을 방지할 수 있다. 또한, 표시 패널(DP)의 배면(DM-B) 상에 별도의 전자파 차폐층을 배치하지 않고도, 방열층(HM)이 전자파 차폐 효과를 가짐으로써 표시 패널(DP)을 보호할 수 있고, 전자 장치(ED)의 적층 구조가 간소화될 수 있다.
방열층(HM)의 하면이 도전성을 띔에 따라, 방열층(HM)의 하면에는 정전기 패스가 형성될 수 있다. 따라서, 정전기가 발생하는 경우, 방열층(HM)이 정전기를 방전 시켜 방열층(HM)의 하면에 인접하게 배치되는 연성 회로기판(FCB, 도 2 참조)의 전자 부품들이나, 데이터 구동부(DDV, 도 2 참조) 등이 정전기에 의해 손상되는 것을 방지할 수 있다. 또한, 표시 패널(DP)의 배면(DM-B) 상에 정전기를 방지하기 위한 별도의 도전층을 배치하지 않고도, 방열층(HM)이 정전기 방지 효과를 가짐으로써 표시 패널(DP)을 보호할 수 있고, 전자 장치(ED)의 적층 구조가 간소화될 수 있다.
방열층(HM)의 도전 입자들(MP)이 하부(B-BP)에 밀집되어 분포됨에 따라, 밀집된 도전 입자들(MP)은 표시 패널(DP)의 배면으로 방출되는 광을 차단할 수 있다. 따라서, 방열층(HM)은 표시 패널(DP)의 배면으로 방출되는 광에 의해 표시 패널(DP) 아래 배치된 전자 부품들이 외부에서 시인되거나 비치는 것을 방지할 수 있다.
도 6은 본 발명의 일 실시예에 따른 전자 장치 제조 방법에 관한 순서도이다.
도 6을 참조하면, 일 실시예의 전자 장치 제조 방법은 표시 모듈을 제공하는 단계(S10), 표시 모듈 배면 상에 예비 방열층을 형성하는 단계(S20), 예비 방열층에 자기장을 인가하는 단계(S30), 및 예비 방열층을 경화하여 방열층을 형성하는 단계(S40)를 포함할 수 있다. 각 단계들에 관한 자세한 설명은 이후 도면들을 참조하여 설명하도록 한다.
도 7a 내지 7e는 본 발명의 일 실시예에 따른 전자 장치 제조 방법의 일 단계를 도시한 단면도들이다.
도 7a는 표시 모듈을 제공하는 단계(S10, 도 6 참조)에 대응된다. 도 7a를 참조하면, 표시 패널(DP, 도 5a 참조)을 포함하는 표시 모듈(DM)은 도포 장치(IJ) 아래 제공할 수 있다. 표시 모듈(DM)은 표시 패널(DP, 도 5a 참조)만 포함하는 것이거나, 표시 패널(DP, 도 5a 참조) 상에 센서층(SSL, 도 5a 참조) 및 반사 방지층(ARL, 도 5a 참조) 중 적어도 어느 하나가 더 배치된 것에 대응될 수 있다.
표시 모듈(DM)은 도포 장치(IJ)와 표시 모듈(DM)의 배면(DM-B)이 마주하도록 제공될 수 있다. 전술한 것처럼, 표시 모듈(DM)의 배면(DM-B)은 표시 패널(DP, 도 5a 참조)의 배면(DM-B)에 의해 정의될 수 있다. 즉, 표시 모듈(DM)은 표시 패널(DP, 도 5a 참조)의 배면(DM-B)이 도포 장치(IJ)와 마주하도록 제공될 수 있다.
도포 장치(IJ)는 예비 방열층(P-HM)의 조성물을 표시 모듈(DM)의 배면(DM-B) 상에 도포할 수 있다. 예비 방열층(P-HM)의 조성물은 도전 입자들(MP)이 분산된 베이스 수지(P-BP)를 포함할 수 있다.
베이스 수지(P-BP)는 자외선 경화 물질을 포함할 수 있다. 베이스 수지(P-BP)는 고분자 수지를 포함할 수 있다. 예를 들어, 베이스 수지(P-BP)는 폴리우레탄 수지, 폴리에틸렌 수지, 아크릴레이트 수지 등을 포함할 수 있으나, 이에 제한되지 않는다.
도전 입자들(MP) 각각은 도전성 물질을 포함할 수 있다. 예를 들어, 도전 입자들(MP)은 구리(Cu), 은(Ag)과 같은 금속 물질을 포함할 수 있다. 그러나, 도전 입자들(MP)에 포함된 물질은 도전성을 갖는 것이라면, 상기 예에 제한되지 않는다.
도 7a는 도포 장치(IJ)의 노즐로부터 토출된 잉크젯을 이용하여 예비 방열층(P-HM)을 형성하는 것을 예시적으로 설명하였으나, 예비 방열층(P-HM)을 형성하는 방법은 이에 한정되지 않는다. 예를 들어, 예비 방열층(P-HM)은 잉크젯(inkjet) 방식 외에, 실크 스크린(silk screen) 방식 또는 슬롯 다이(slot-die) 방식 등에 의해 형성될 수 있다. 표시 모듈(DM)의 배면(DM-B) 상에 예비 방열층(P-HM)을 코팅하는 것이라면, 예비 방열층(P-HM)의 형성 방식은 어느 하나로 한정되지 않는다.
도 7b는 예비 방열층(P-HM)이 형성된 단계(S20, 도 6 참조)에 대응된다. 예비 방열층(P-HM)은 표시 모듈(DM)의 배면(DM-B) 상에 코팅될 수 있다. 예비 방열층(P-HM)은 표시 모듈(DM)의 배면(DM-B)과 마주하는 제1 면(P-HM-U) 및 제1 면(P-HM-U)과 제3 방향(DR3)에서 대향되는 제2 면(P-HM-B)을 포함할 수 있다. 제1 면(P-HM-U)은 표시 모듈(DM)의 배면(DM-B)에 접촉할 수 있고, 예비 방열층(P-HM)의 상면에 대응될 수 있다. 제2 면(P-HM-B)은 표시 모듈(DM)과 이격될 수 있고, 예비 방열층(P-HM)의 하면에 대응될 수 있다.
도 7b의 예비 방열층(P-HM)은 베이스 수지(P-BP)가 경화되기 전의 상태에 대응될 수 있다. 베이스 수지(P-BP)는 표시 모듈(DM)의 배면(DM-B)에 직접 형성될 수 있다. 즉, 베이스 수지(P-BP)는 표시 모듈(DM)의 배면(DM-B)에 접촉할 수 있다.
도전 입자들(MP)은 경화되기 전의 베이스 수지(P-BP) 내의 전 영역에 실질적으로 균일하게 분산될 수 있다. 즉, 예비 방열층(P-HM) 내에서 도전 입자들(MP)은 특정 영역에 밀집되어 분포하지 않을 수 있다. 베이스 수지(P-BP)의 내부가 경화되기 전, 도전 입자들(MP)은 베이스 수지(P-BP) 내에서 유동성을 가질 수 있다.
예비 방열층(P-HM)에 자기장을 인가하기 위해, 예비 방열층(P-HM)이 형성된 표시 모듈(DM)은 자기장 발생 장치(MD) 내에 제공될 수 있다. 자기장 발생 장치(MD)는 각각이 자성을 갖는 플레이트들(MF1, MF2)을 포함할 수 있다. 표시 모듈(DM)은 예비 방열층(P-HM)에 자기장이 인가되도록 플레이트들(MF1, MF2) 사이에 배치될 수 있다. 그러나, 자기장 발생 장치(MD)의 구성은 예비 방열층(P-HM)에 특정 방향으로 자기장을 인가하는 것이라면 어느 하나에 한정되지 않는다.
도 7c는 예비 방열층(P-HM)에 자기장을 인가하는 단계(S30, 도 6 참조)에 대응된다. 도 7c는 예비 방열층(P-HM)에 인가되는 자기장의 자기력선(MG)을 간략히 도시하였다.
자기장은 예비 방열층(P-HM) 내에서 예비 방열층의 제1 면(P-HM-U)으로부터 제2 면(P-HM-B)을 향하도록 인가될 수 있다. 이로 인해, 베이스 수지(P-BP) 내에서 유동성을 갖는 도전 입자들(MP)이 제1 면(P-HM-U)으로부터 멀어지며, 제2 면(P-HM-B)을 향해 유동될 수 있다. 이로 인해, 제2 면(P-HM-B)에 인접한 영역 내에서 도전 입자들(MP)은 밀집하여 분포될 수 있고, 제1 면(P-HM-U)에 인접한 영역 내에서 도전 입자들(MP)은 배치되지 않을 수 있다.
즉, 예비 방열층(P-HM) 중에서 표시 모듈(DM)의 배면(DM-B)에 접촉하는 상부에는 도전 입자들(MP)이 거의 분산되지 않을 수 있고, 예비 방열층(P-HM) 중에서 표시 모듈(DM)과 멀리 위치하는 하부에는 도전 입자들(MP)이 밀집하여 분산될 수 있다.
도 7d는 예비 방열층(P-HM)을 경화하는 단계(S40, 도 6 참조)에 대응되고, 도 7e는 예비 방열층(P-HM)을 경화한 후 형성된 방열층(HM)의 단면에 대응된다.
도 7d를 참조하면, 예비 방열층(P-HM)의 베이스 수지(P-BP)를 경화하기 위해, 광 조사 장치(LS)는 예비 방열층(P-HM) 상에 제공될 수 있다. 광 조사 장치(LS)는 예비 방열층(P-HM)의 제2 면(P-HM-B)과 마주하도록 배치될 수 있다. 광 조사 장치(LS)는 예비 방열층(P-HM) 상에 광(LL1)을 조사할 수 있다. 일 실시예에서, 광(LL1)은 자외선 광일 수 있다.
도 7d 및 도 7e를 참조하면, 도전 입자들(MP)이 베이스 수지(P-BP)의 제2 면(P-HM-B)에 인접한 영역 내에 밀집하여 분포된 상태에서 베이스 수지(P-BP)는 광(LL1)에 의해 경화될 수 있다. 베이스 수지(P-BP)는 표면 및 내부까지 경화되어 방열층(HM)의 베이스부(BP)로 형성될 수 있다.
자기장 인가 단계에 의해 방열층(HM)의 베이스부(BP)에 분산된 도전 입자들(MP)은 베이스부(BP)의 제2 면(HM-B)에 인접한 영역에 밀집되도록 분포할 수 있다. 즉, 도전 입자들(MP)은 베이스부(BP) 중 표시 모듈(DM)의 배면(DM-B)과 상대적으로 더 멀리 이격된 영역 내에 밀집되도록 분포할 수 있다. 베이스부(BP) 및 도전 입자들(MP)에 관하여는 전술한 설명이 동일하게 적용될 수 있다.
한편, 일 실시예에 따른 전자 장치 제조 방법은 예비 방열층(P-HM)에 자기장을 인가하는 단계(S30, 도 6 참조) 전, 예비 방열층(P-HM)을 가 경화하는 단계를 더 포함할 수 있다. 이에 관하여는 도 8a 내지 도 8d를 참조하여 자세히 설명하도록 한다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 전자 장치 제조 방법의 일 단계를 도시한 단면도들이다.
도 8a는 예비 방열층(P-HM)을 가 경화하는 단계에 대응한다. 도 8b는 가 경화된 예비 방열층(Pa-HM)이 형성된 것에 대응한다. 도 8a의 예비 방열층(P-HM)은 도 7a에 도시된 예비 방열층(P-HM) 형성 단계(S20, 도 6 참조)를 통해 형성된 것일 수 있다.
도 8a를 참조하면, 예비 방열층(P-HM)을 가 경화하기 위해, 광 조사 장치(LS)를 예비 방열층(P-HM) 상에 제2 면(P-HM-B)과 마주하도록 배치할 수 있다. 광 조사 장치(LS)는 예비 방열층(P-HM) 상에 제1 광(LL0)을 조사할 수 있다. 일 실시예에서, 제1 광(LL0)은 자외선 광일 수 있다.
도 8a 및 도 8b를 참조하면, 예비 방열층(P-HM) 가 경화 단계에서, 제1 광(LL1)은 예비 방열층(P-HM)의 표면만 경화 시킬 수 있다. 즉, 가 경화된 예비 방열층(Pa-HM)의 베이스 수지(Pa-BP)는 표면만 경화되고 내부는 유동성을 갖는 것일 수 있다. 제1 광(LL0)의 세기 또는 조사 시간을 제어하여, 광 조사 장치(LS)는 예비 방열층(P-HM)의 표면만 경화 시키기에 충분하도록 제1 광(LL0)을 조사할 수 있다.
이에 따라, 도전 입자들(MP)은 가 경화된 예비 방열층(Pa-HM) 내에서 유동성을 가질 수 있다. 동시에, 가 경화된 예비 방열층(Pa-HM)의 표면에 대응되는 제1 면(HMa-U) 및 제2 면(HMa-B)이 경화됨으로써, 가 경화된 예비 방열층(Pa-HM)이 표시 모듈(DM)의 외측으로 유동되어 흐르는 것을 방지할 수 있다.
도 8b를 참조하면, 가 경화된 예비 방열층(Pa-HM)이 형성된 표시 모듈(DM)은 자기장 발생 장치(MD) 내에 제공될 수 있다. 예비 방열층(P-HM)의 가 경화 여부 외에는 도 7b를 참조하여 전술한 설명이 동일하게 적용될 수 있다.
도 8c는 가 경화된 예비 방열층(Pa-HM)에 자기장을 인가하는 단계에 대응된다. 도 8c는 가 경화된 예비 방열층(Pa-HM)에 인가되는 자기장의 자기력선(MG)을 간략히 도시하였다. 도 8c에 도시된 단계에 관하여는 예비 방열층(P-HM)의 가 경화 여부 외에는 도 7c를 참조하며 전술한 설명이 동일하게 적용될 수 있다.
가 경화된 예비 방열층(Pa-HM)은 표면(예를 들어, 제1 면(HMa-U) 및 제2 면(HMa-B))만 경화되고 내부는 유동성을 가짐에 따라, 도전 입자들(MP)은 인가되는 자기장에 의해 베이스 수지(Pa-BP) 내부에서 유동될 수 있다. 도전 입자들(MP)은 자기장에 의해 제2 면(HMa-B)에 인접한 영역 내에 밀집하여 분포되도록 유동될 수 있다.
도 8d는 가 경화된 예비 방열층(Pa-HM)을 경화하는 단계에 대응된다. 도 8d를 참조하면, 가 경화된 예비 방열층(Pa-HM)의 베이스 수지(Pa-BP)를 완전히 경화하기 위해, 광 조사 장치(LS)는 가 경화된 예비 방열층(Pa-HM)의 제2 면(HMa-B) 상에 제공될 수 있다. 광 조사 장치(LS)는 베이스 수지(Pa-BP)의 표면 외에 내부까지 경화되도록 제2 광(LL1)을 가 경화된 예비 방열층(Pa-HM)에 조사할 수 있다. 일 실시예에서, 제2 광(LL1)은 자외선 광일 수 있다.
예비 방열층(P-HM, 도 8a 참조)을 가 경화 시키는 단계에서, 제1 광(LL0, 도 8a 참조)을 조사하는 공정 조건과 가 경화된 예비 방열층(Pa-HM)을 완전히 경화 시키는 단계에서, 제2 광(LL1)을 조사하는 공정 조건은 서로 상이할 수 있다. 예를 들어, 제1 광(LL0)이 조사되는 시간이나, 제2 광(LL1)이 조사되는 시간이 서로 상이할 수 있고, 또는 제1 광(LL0)의 세기가 제2 광(LL1)이 세기와 서로 상이할 수도 있다.
제2 광(LL1)을 이용해 가 경화된 예비 방열층(Pa-HM)의 내부까지 경화 시킴으로써, 도 7e에 도시된 방열층(HM)을 표시 모듈(DM)의 배면(DM-B) 상에 형성할 수 있다.
일 실시예에 따른 방열층은 표시 패널의 배면 상에 형성된 베이스 수지 및 표시 패널의 배면과 이격되도록 베이스 수지의 특정 영역에 집중적으로 분포하는 도전 입자들을 포함할 수 있다. 표시 패널의 배면 상에 배치된 전자 모듈이나 전자 부품들로부터 발생되는 열은 베이스 수지의 하부에 밀집된 도전 입자들을 따라 방열됨에 따라, 본 발명의 방열층은 열이 표시 패널에 전달되는 것을 방지할 수 있다.
방열층의 도전 입자들이 베이스 수지의 하부에 밀집됨에 따라, 방열층은 표시 패널의 배면과 이격된 일 면 상에서 도전성을 띌 수 있고, 이로 인해, 방열층은 방열 외에도 전자파 차단, 정전기 차단, 광 차단 등의 역할을 할 수 있다. 또한, 방열층이 표시 패널의 배면 상에 직접 형성됨에 따라, 방열층을 포함하며 두께가 감소된 전자 장치를 제공할 수 있다.
일 실시예에 따른 전자 장치 제조 방법은 표시 패널의 배면 상에 형성되며 도전 입자들이 분산된 베이스 수지에 자기장을 인가함으로써, 도전 입자들을 베이스 수지 내에서 표시 패널과 떨어진 영역 내에 집중 분포 시킬 수 있다. 이에 따라, 방열 기능이 향상된 방열층을 표시 패널의 배면 상에 형성할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ED: 전자 장치 DM: 표시 모듈
WM: 윈도우 ARL: 반사 방지층
SSL: 센서층 DP: 표시 패널
SUB: 베이스 기판 CL: 회로층
OL: 표시 소자층 TFE: 봉지층
EM: 전자 모듈 PSM: 전원 모듈
EOM: 전자광학 모듈 HM: 방열층
BP: 베이스부 U-BP: 상부
B-BP: 하부 MP: 도전 입자
HM-U: 제1 면 HM-B: 제2 면
P-HM: 예비 방열층 Pa-HM: 가 경화된 예비 방열층
P-BP, Pa-BP: 베이스 수지 MD: 자기장 발생 장치
LL0, LL1: 광

Claims (20)

  1. 표시 패널; 및
    상기 표시 패널 배면 상에 배치된 방열층을 포함하고,
    상기 방열층은
    상기 배면과 마주하는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하는 베이스부; 및
    상기 베이스부 내부에 분산된 도전 입자들을 포함하고,
    상기 도전 입자들은 상기 제1 면에 이격되며, 상기 제1 면으로부터 상기 제2 면에 인접할수록 분포가 밀집된 전자 장치.
  2. 제1 항에 있어서,
    상기 베이스부의 상기 제1 면은 상기 표시 패널의 상기 배면에 접촉하는 전자 장치.
  3. 제1 항에 있어서,
    상기 표시 패널은 상기 배면을 정의하는 베이스 기판 및 상기 베이스 기판 상에 배치된 발광 소자들을 포함하고,
    상기 방열층은 상기 베이스 기판에 접촉하는 전자 장치.
  4. 제1 항에 있어서,
    상기 제2 면에서 상기 방열층의 전도성은 상기 제1 면에서 상기 방열층의 전도성보다 큰 전자 장치.
  5. 제1 항에 있어서,
    상기 베이스부는 고분자 수지를 포함하는 전자 장치.
  6. 제1 항에 있어서,
    상기 도전 입자들 각각은 금속 물질을 포함하는 전자 장치.
  7. 제1 항에 있어서,
    상기 표시 패널에 전기적으로 연결되고 상기 베이스부의 상기 제2 면 아래 배치되는 연성 회로기판을 더 포함하는 전자 장치.
  8. 제1 항에 있어서,
    상기 베이스부의 상기 제2 면 아래 배치된 전자 모듈을 더 포함하는 전자 장치.
  9. 제1 항에 있어서,
    상기 표시 패널 상에 배치된 윈도우를 더 포함하는 전자 장치.
  10. 제9 항에 있어서,
    상기 표시 패널과 상기 윈도우 사이에 배치된 센서층을 더 포함하는 전자 장치.
  11. 제9 항에 있어서,
    상기 표시 패널과 상기 윈도우 사이에 배치된 반사 방지층을 더 포함하는 전자 장치.
  12. 표시 패널; 및
    상기 표시 패널 배면 상에 배치된 방열층을 포함하고,
    상기 방열층은
    상기 배면과 접촉하는 상부 및 상기 상부 아래 배치된 하부를 포함하는 베이스부; 및
    상기 상부를 사이에 두고 상기 표시 패널과 이격되며 상기 하부에 분산된 도전 입자들을 포함하고,
    상기 상부 및 상기 하부는 동일 물질의 고분자 수지를 포함하며 일체로 형성되는 전자 장치.
  13. 제12 항에 있어서,
    상기 하부에 대응되는 상기 방열층의 전도성은 상기 상부에 대응되는 상기 방열층의 전도성보다 큰 전자 장치.
  14. 제12 항에 있어서,
    상기 하부와 마주하며 배치되는 전자 모듈 및 전원 모듈을 더 포함하는 전자 장치.
  15. 제12 항에 있어서,
    상기 도전 입자들은 구리 또는 은을 포함하는 전자 장치.
  16. 표시 패널을 포함하는 표시 모듈을 제공하는 단계;
    상기 표시 모듈의 배면 상에 도전 입자들이 분산된 베이스 수지를 코팅하여 예비 방열층을 형성하는 단계;
    상기 예비 방열층에 자기장을 인가하는 단계; 및
    상기 예비 방열층을 경화하여 방열층을 형성하는 단계를 포함하는 전자 장치 제조 방법.
  17. 제16 항에 있어서,
    상기 예비 방열층은 상기 표시 모듈의 상기 배면과 마주하는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하고,
    상기 자기장은 상기 도전 입자들이 상기 제2 면에 인접하여 분산되도록 인가되는 전자 장치 제조 방법.
  18. 제16 항에 있어서,
    상기 자기장을 인가하는 단계 전, 상기 예비 방열층을 가 경화하는 단계를 더 포함하는 전자 장치 제조 방법.
  19. 제18 항에 있어서,
    가 경화된 예비 방열층의 표면의 경화 정도는 상기 가 경화된 예비 방열층의 내부의 경화 정도와 상이한 전자 장치 제조 방법.
  20. 제18 항에 있어서,
    상기 예비 방열층을 가 경화하는 단계는 제1 광을 조사하는 단계를 포함하고,
    가 경화된 상기 예비 방열층을 경화하여 상기 방열층을 형성하는 단계는 제2 광을 조사하는 단계를 포함하며,
    상기 제1 광은 상기 제2 광과 세기 또는 조사되는 시간이 서로 상이한 전자 장치 제조 방법.
KR1020220106672A 2022-08-25 2022-08-25 전자 장치 및 이의 제조 방법 KR20240029607A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220106672A KR20240029607A (ko) 2022-08-25 2022-08-25 전자 장치 및 이의 제조 방법
US18/201,898 US20240074297A1 (en) 2022-08-25 2023-05-25 Electronic apparatus and method of manufacturing for the same
CN202321915194.9U CN220569331U (zh) 2022-08-25 2023-07-20 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220106672A KR20240029607A (ko) 2022-08-25 2022-08-25 전자 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240029607A true KR20240029607A (ko) 2024-03-06

Family

ID=89997162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220106672A KR20240029607A (ko) 2022-08-25 2022-08-25 전자 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240074297A1 (ko)
KR (1) KR20240029607A (ko)
CN (1) CN220569331U (ko)

Also Published As

Publication number Publication date
US20240074297A1 (en) 2024-02-29
CN220569331U (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
CN111341806A (zh) 显示装置
KR102581460B1 (ko) 표시 장치
KR20220031808A (ko) 디지타이저 및 이를 포함한 전자 장치
US20230116734A1 (en) Display module and manufacturing method therefor
CN220569331U (zh) 电子装置
US11668983B2 (en) Display apparatus
KR20210145025A (ko) 전자 장치
KR20220102190A (ko) 전자 장치
US20240215420A1 (en) Electronic apparatus and method for manufacturing the same
KR20210006562A (ko) 표시 장치 및 이의 제조 방법
US20220285657A1 (en) Electronic device
CN217740539U (zh) 显示装置
CN220739806U (zh) 接合装置
KR20240044595A (ko) 전자장치 및 이의 제조 방법
US20220123072A1 (en) Electronic device and method of manufacturing the same
KR20240073205A (ko) 표시 장치
US20240179860A1 (en) Electronic device and method for providing the same
KR20230076913A (ko) 표시 장치 및 이의 제조 방법
KR20230033212A (ko) 표시 모듈 및 표시 장치 제조 방법
CN117423717A (zh) 显示装置和制造该显示装置的方法
KR20230071328A (ko) 표시 장치
KR20230085269A (ko) 표시 패널 및 이를 포함하는 전자 장치
KR20240085959A (ko) 지그 및 이를 포함하는 스크린 프린팅 장치
KR20210143985A (ko) 표시 장치 및 표시 장치 제조 방법
KR20210152066A (ko) 표시장치 및 이의 제조 방법