KR20240024408A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240024408A
KR20240024408A KR1020220102143A KR20220102143A KR20240024408A KR 20240024408 A KR20240024408 A KR 20240024408A KR 1020220102143 A KR1020220102143 A KR 1020220102143A KR 20220102143 A KR20220102143 A KR 20220102143A KR 20240024408 A KR20240024408 A KR 20240024408A
Authority
KR
South Korea
Prior art keywords
light
patterns
layer
organic
display device
Prior art date
Application number
KR1020220102143A
Other languages
English (en)
Inventor
이재훈
서갑종
심준호
정양호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220102143A priority Critical patent/KR20240024408A/ko
Priority to CN202310970843.3A priority patent/CN117596925A/zh
Priority to US18/233,821 priority patent/US20240065079A1/en
Publication of KR20240024408A publication Critical patent/KR20240024408A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 발광 영역 및 발광 영역에 인접한 비발광 영역을 포함하는 기판, 기판 상의 발광 영역에 배치되는 발광층을 포함하는 발광 소자, 발광층 상에 배치되고, 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함하는 봉지층, 및 봉지층 상에 배치되고, 각각이 가상의 중심선을 기준으로 비대칭 형태를 갖는 복수의 차광 패턴들을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 시각 정보를 제공하는 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 중요성이 부각되고 있다. 이에 따라, 액정 표시 장치(liquid crystal display device), 유기 발광 표시 장치(organic light emitting display device), 플라즈마 표시 장치(plasma display device) 등과 같은 표시 장치의 사용이 증가하고 있다.
한편, 표시 장치는 광시야각을 갖는 영상을 표시하거나, 보안상 또는 상 비침 현상을 개선하기 위해 표시 장치에서 표시되는 영상의 시야각이 제한될 수 있다.
본 발명의 일 목적은 효과적으로 시야각을 제한할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 발광 영역 및 상기 발광 영역에 인접한 비발광 영역을 포함하는 기판, 상기 기판 상의 상기 발광 영역에 배치되는 발광층을 포함하는 발광 소자, 상기 발광층 상에 배치되고, 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함하는 봉지층, 및 상기 봉지층 상에 배치되고, 각각이 가상의 중심선을 기준으로 비대칭 형태를 갖는 복수의 차광 패턴들을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 차광 패턴들 각각은 평탄한 제1 측면 및 상기 제1 측면과 마주보고, 일 측이 구부러진 제2 측면을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 차광 패턴들 각각과 상기 봉지층이 이루는 각도는 예각 또는 직각일 수 있다.
일 실시예에 있어서, 상기 복수의 차광 패턴들 각각은 몰리브데늄-탄탈륨 산화물(molybdenum-tantalum oxide, MTO) 또는 흑색 안료를 포함하는 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 차광 패턴들 각각은 상기 발광 영역과 비중첩하고, 상기 비발광 영역과 중첩할 수 있다.
일 실시예에 있어서, 상기 복수의 차광 패턴들 중 일부는 상기 발광 영역과 중첩하고, 상기 복수의 차광 패턴들 중 다른 일부는 상기 비발광 영역과 중첩할 수 있다.
일 실시예에 있어서, 상기 복수의 차광 패턴들 각각은 제1 방향을 따라 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 봉지층 상에 배치되고, 상기 복수의 차광 패턴들을 덮으며, 투명한 유기 물질을 포함하는 광 투과층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 봉지층과 상기 복수의 차광 패턴들 사이에 배치되고, 제1 터치 전극 및 상기 제1 터치 전극 상에 배치되고, 상기 제1 터치 전극과 접속되는 제2 터치 전극을 포함하는 터치 감지층을 더 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 제조 방법은 기판 상에 발광층을 포함하는 발광 소자를 형성하는 단계, 상기 발광층 상에, 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함하는 봉지층을 형성하는 단계, 상기 봉지층 상에 복수의 유기 패턴들을 형성하는 단계, 상기 봉지층 상에 상기 복수의 유기 패턴들 사이를 채우도록 예비 차광 패턴을 형성하는 단계, 상기 복수의 유기 패턴들 각각의 상에 제1 하드 마스크를 형성하는 단계 및 건식 식각 공정을 통해 상기 제1 하드 마스크와 중첩하는 상기 예비 차광 패턴이 남아서 복수의 차광 패턴들을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 유기 패턴들을 형성하는 단계는 상기 봉지층 상에 유기막을 형성하는 단계 및 포토리소그래피 공정을 통해 상기 유기막의 일부를 제거하여 상기 복수의 유기 패턴들을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 복수의 차광 패턴들을 형성하는 단계 이후에, 상기 제1 하드 마스크를 제거하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 하드 마스크는 금속을 사용하여 형성될 수 있다.
일 실시예에 있어서, 상기 복수의 유기 패턴들을 형성하는 단계는 상기 봉지층 상에 유기막을 형성하는 단계, 상기 유기막 상에 복수의 제2 하드 마스크들을 형성하는 단계 및 건식 식각 공정을 통해 상기 제2 하드 마스크들과 중첩하는 상기 유기막이 남아서 상기 복수의 유기 패턴들을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 복수의 유기 패턴들을 형성하는 단계 이후에, 상기 제2 하드 마스크들을 제거하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 봉지층 상에 상기 복수의 차광 패턴을 덮는 유기막을 형성하는 단계 및 상기 유기막이 상기 복수의 유기 패턴들과 합쳐져 광 투과층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 유기 패턴들 각각은 포지티브 감광성 물질 또는 네거티브 감광성 물질을 사용하여 형성될 수 있다.
일 실시예에 있어서, 상기 복수의 유기 패턴들 각각이 포지티브 감광성 물질을 사용하여 형성되는 경우, 상기 복수의 유기 패턴들 각각은 단면 상에서 사다리꼴 형상을 가질 수 있다.
일 실시예에 있어서, 상기 복수의 유기 패턴들 각각이 네거티브 감광성 물질을 사용하여 형성되는 경우, 상기 복수의 유기 패턴들 각각은 단면 상에서 직사각형의 형상을 가질 수 있다.
일 실시예에 있어서, 상기 예비 차광 패턴은 MTO 또는 흑색 안료를 포함하는 유기 물질을 사용하여 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 시야각을 제어하는 별도의 차광 필름을 포함하지 않고, 시야각을 제어하는 차광 패턴들을 포함할 수 있다. 이에 따라, 표시 장치의 두께가 감소되고, 표시 장치의 제조 비용이 절감될 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 기판 상에 복수의 유기 패턴들이 형성되고, 유기 패턴들 사이를 채우는 예비 차광 패턴이 형성되며, 예비 차광 패턴과 부분적으로 중첩하도록 유기 패턴들 상에 하드 마스크가 형성되며, 건식 식각 공정을 통해 하드 마스크와 중첩하는 예비 차광 패턴이 남아서 차광 패턴들이 형성될 수 있다. 이에 따라, 원하는 폭 및 높이를 갖는 차광 패턴들이 형성될 수 있다.
다만, 본 발명의 효과가 상기 효과들로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치의 표시 영역의 일부를 확대 도시한 평면도이다.
도 3은 도 2의 I-I' 라인을 따라 자른 단면도이다.
도 4는 도 3의 A 영역의 일 예를 확대 도시한 단면도이다.
도 5는 도 3의 A 영역의 다른 예를 확대 도시한 단면도이다.
도 6 내지 도 13은 도 3의 표시 장치의 제조 방법의 일 예를 나타내는 단면도들이다.
도 14 및 도 15는 도 3의 표시 장치의 제조 방법의 다른 예를 나타내는 단면도들이다.
도 16은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 영역의 일부를 확대 도시한 평면도이다.
도 18은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 19는 도 18의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다.
도 20은 도 18의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 이의 제조 방법에 대하여 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 복수의 화소들(PX) 각각은 광을 방출할 수 있다. 복수의 화소들(PX)은 제1 화소(PX1) 및 제2 화소(PX2)를 포함할 수 있다. 예를 들어, 제1 화소(PX1) 및 제2 화소(PX2)는 동시에 광을 방출할 수 있다. 선택적으로, 제1 화소(PX1)가 광을 방출하는 경우, 제2 화소(PX2)는 광을 방출하지 않을 수도 있다. 선택적으로, 제1 화소(PX1)가 광을 방출하지 않는 경우, 제2 화소(PX2)는 광을 방출할 수도 있다. 복수의 화소들(PX) 각각이 광을 방출함에 따라, 표시 영역(DA)은 영상을 표시할 수 있다.
복수의 화소들(PX)은 평면 상에서 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다. 예를 들어, 제2 화소(PX2)는 제1 화소(PX1)와 인접할 수 있다. 구체적으로, 제2 화소(PX2)는 제1 화소(PX1)에서 제2 방향(DR2)으로 인접할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 비표시 영역(NDA)에는 구동부가 배치될 수 있다. 상기 구동부는 복수의 화소들(PX)에 신호 및/또는 전압을 제공할 수 있다. 예를 들어, 상기 구동부는 데이터 구동부, 게이트 구동부 등을 포함할 수 있다. 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다.
본 명세서에서, 제1 방향(DR1) 및 제2 방향(DR2)으로 평면이 정의될 수 있다. 예를 들어, 제1 방향(DR1)은 제2 방향(DR2)과 수직일 수 있다.
본 발명의 표시 장치(DD)는 유기 발광 표시 장치(organic light emitting display device, OLED), 액정 표시 장치(liquid crystal display device, LCD), 전계 방출 표시 장치(field emission display device, FED), 플라즈마 표시 장치(plasma display device, PDP), 전기 영동 표시 장치(electrophoretic display device, EPD) 또는 무기 발광 표시 장치(inorganic light emitting display device, ILED)를 포함할 수도 있다.
도 2는 도 1의 표시 장치의 표시 영역의 일부를 확대 도시한 평면도이다.
도 1 및 도 2를 참조하면, 상술한 바와 같이, 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함하고, 표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 복수의 화소들(PX)은 제1 화소(PX1) 및 제2 화소(PX2)를 포함할 수 있다.
제1 화소(PX1) 및 제2 화소(PX2) 각각은 제1 발광 영역(LA1), 제2 발광 영역(LA2), 제3 발광 영역(LA3) 및 비발광 영역(NLA)을 포함할 수 있다.
제1 발광 영역(LA1)은 제1 색의 광을 방출하고, 제2 발광 영역(LA2)은 제2 색의 광을 방출하며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 일 실시예에 있어서, 상기 제1 색은 적색이고, 상기 제2 색은 녹색이며, 상기 제3 색은 청색일 수 있다. 상기 제1 색의 광, 상기 제2 색의 광 및 상기 제3 색의 광이 조합됨에 따라, 제1 화소(PX1) 및 제2 화소(PX2) 각각은 다양한 색의 광을 방출할 수 있다. 비발광 영역(NLA)은 광을 방출하지 않을 수 있다.
일 실시예에 있어서, 표시 장치(DD)는 복수의 차광 패턴들(LP)을 포함할 수 있다. 복수의 차광 패턴들(LP) 각각은 비발광 영역(NLA)과 중첩할 수 있다. 다만, 복수의 차광 패턴들(LP) 각각은 제1 발광 영역(LA1), 제2 발광 영역(LA2) 및 제3 발광 영역(LA3)과 중첩하지 않을 수 있다.
도 3은 도 2의 I-I' 라인을 따라 자른 단면도이다. 도 4는 도 3의 A 영역의 일 예를 확대 도시한 단면도이다. 도 5는 도 3의 A 영역의 다른 예를 확대 도시한 단면도이다.
도 3, 도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(SUB), 버퍼층(BUF), 제1 내지 제3 트랜지스터들(TR1, TR2, TR3), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 화소 정의막(PDL), 제1 및 제2 발광 소자들(LED1, LED2), 봉지층(TFE), 복수의 차광 패턴들(LP) 및 광 투과층(LTL)을 포함할 수 있다.
여기서, 제1 트랜지스터(TR1)는 제1 액티브 패턴(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하고, 제2 트랜지스터(TR2)는 제2 액티브 패턴(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하며, 제3 트랜지스터(TR3)는 제3 액티브 패턴(ACT3), 제3 게이트 전극(GAT3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함할 수 있다.
또한, 제1 발광 소자(LED1)는 제1 화소 전극(PE1), 제1 발광층(EML1) 및 제1 공통 전극(CE1)을 포함하고, 제2 발광 소자(LED2)는 제2 화소 전극(PE2), 제2 발광층(EML2) 및 제2 공통 전극(CE2)을 포함할 수 있다.
기판(SUB)은 투명한 물질 또는 불투명한 물질을 포함할 수 있다. 기판(SUB)은 투명 수지 기판으로 이루어질 수 있다. 상기 투명 수지 기판의 예로는, 폴리이미드 기판 등을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판(SUB)은 제1 유기층, 제1 배리어층, 제2 유기층 등을 포함할 수 있다. 선택적으로, 기판(SUB)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임 유리(sodalime) 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상에 버퍼층(BUF)이 배치될 수 있다. 버퍼층(BUF)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 제1 내지 제3 트랜지스터들(TR1, TR2, TR3)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BUF)은 기판(SUB)의 표면이 균일하지 않을 경우, 기판(SUB)의 표면의 평탄도를 향상시킬 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 사로 조합되어 사용될 수 있다.
버퍼층(BUF) 상에 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)이 배치될 수 있다. 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3) 각각은 금속 산화물 반도체, 무기물 반도체(예를 들어, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)), 또는 유기물 반도체 등을 포함할 수 있다. 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3) 각각은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다. 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
상기 금속 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BUF) 상에 게이트 절연층(GI)이 배치될 수 있다. 게이트 절연층(GI)은 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 충분히 덮을 수 있으며, 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(GI)은 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 덮으며, 균일한 두께로 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3) 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물(SiCx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
게이트 절연층(GI) 상에 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)이 배치될 수 있다. 제1 게이트 전극(GAT1)은 제1 액티브 패턴(ACT1)의 상기 채널 영역과 중첩하고, 제2 게이트 전극(GAT2)은 제2 액티브 패턴(ACT2)의 상기 채널 영역과 중첩하며, 제3 게이트 전극(GAT3)은 제3 액티브 패턴(ACT3)의 상기 채널 영역과 중첩할 수 있다.
제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3) 각각은 금속, 합금 금속 질화물, 도전성 금속 산화물, 투면 도전성 물질 등을 포함할 수 있다. 상기 금속의 예로는, 은(Ag), 몰리브데늄(Mo), 알루미늄(Al), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc) 등을 들 수 있다. 상기 도전성 금속 산화물의 예로는, 인듐 주석 산화물, 인듐 아연 산화물 등을 들 수 있다. 또한, 상기 금속 질화물의 예로는, 알루미늄 질화물(AlNx), 텅스텐 질화물(WNx), 크롬 질화물(CrNx) 등을 들 수 있다. 이들은 각각 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
게이트 절연층(GI) 상에 층간 절연층(ILD)이 배치될 수 있다. 층간 절연층(ILD)은 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)을 충분히 덮을 수 있으며, 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(ILD)은 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)을 덮으며, 균일한 두께로 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3) 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 층간 절연층(ILD)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물, 실리콘 산탄화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
층간 절연층(ILD) 상에 제1 내지 제3 소스 전극들(SE1, SE2, SE3)이 배치될 수 있다. 제1 소스 전극(SE1)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 소스 영역에 접속될 수 있다. 제2 소스 전극(SE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 소스 영역에 접속될 수 있다. 제3 소스 전극(SE3)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제3 액티브 패턴(ACT3)의 상기 소스 영역에 접속될 수 있다.
층간 절연층(ILD) 상에 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)이 배치될 수 있다. 제1 드레인 전극(DE1)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 드레인 영역에 접속될 수 있다. 제2 드레인 전극(DE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 드레인 영역에 접속될 수 있다. 제3 드레인 전극(DE3)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 콘택홀을 통해 제3 액티브 패턴(ACT3)의 상기 드레인 영역에 접속될 수 있다.
예를 들어, 제1 내지 제3 소스 전극들(SE1, SE2, SE3) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3)과 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
이에 따라, 제1 액티브 패턴(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 트랜지스터(TR1)가 기판(SUB) 상에 배치되고, 제2 액티브 패턴(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 트랜지스터(TR2)가 기판(SUB) 상에 배치되며, 제3 액티브 패턴(ACT3), 제3 게이트 전극(GAT3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함하는 제3 트랜지스터(TR3)가 기판(SUB) 상에 배치될 수 있다.
층간 절연층(ILD) 상에 비아 절연층(VIA)이 배치될 수 있다. 비아 절연층(VIA)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3) 및 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)을 충분히 커버할 수 있다. 비아 절연층(VIA)은 유기 물질을 포함할 수 있다. 예를 들어, 비아 절연층(VIA)은 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
비아 절연층(VIA) 상에 제1 및 제2 화소 전극들(PE1, PE2)이 배치될 수 있다. 제1 화소 전극들(PE1)은 제1 발광 영역(LA1)과 중첩하고, 제2 화소 전극(PE2)은 제2 발광 영역(LA2)과 중첩할 수 있다. 제1 화소 전극들(PE1) 각각은 비아 절연층(VIA)을 관통하는 콘택홀을 통해 제1 및 제3 드레인 전극들(DE1) 각각에 접속되고, 제2 화소 전극(PE2)은 비아 절연층(VIA)을 관통하는 콘택홀을 제2 드레인 전극(DE2)에 접속될 수 있다.
예를 들어, 제1 및 제2 화소 전극들(PE1, PE2) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제1 및 제2 화소 전극들(PE1, PE2) 각각은 ITO/Ag/ITO를 포함하는 적층 구조를 가질 수 있다. 제1 및 제2 화소 전극들(PE1, PE2)은 동일한 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다. 예를 들어, 제 제1 및 제2 화소 전극들(PE1, PE2) 각각은 애노드(anode)로 작동할 수 있다.
비아 절연층(VIA) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 비발광 영역(NLA)과 중첩할 수 있다. 화소 정의막(PDL)은 제1 및 제2 화소 전극들(PE1, PE2) 각각의 양측부를 덮을 수 있다. 또한, 화소 정의막(PDL)에는 제1 및 제2 화소 전극들(PE1, PE2) 각각의 상면의 일부를 노출시키는 개구부가 정의될 수 있다. 예를 들어, 화소 정의막(PDL)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에 있어서, 화소 정의막(PDL)은 에폭시 수지, 실록산 수지 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에 있어서, 화소 정의막(PDL)은 블랙 안료, 블랙 염료 등을 함유하는 차광 물질을 더 포함할 수도 있다.
제1 화소 전극(PE1) 상에 제1 발광층(EML1)이 배치되고, 제2 화소 전극(PE2) 상에 제2 발광층이 배치될 수 있다. 제1 및 제2 발광층들(EML1, EML2) 각각은 기 설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 예를 들어, 제1 발광층(EML1)은 적색의 광을 방출하는 유기물을 포함하고, 제2 발광층(EML2)은 녹색의 광을 방출하는 유기물을 포함할 수 있다.
제1 발광층(EML1) 및 화소 정의막(PDL) 상에 제1 공통 전극(CE1)이 배치되고, 제2 발광층(EML2) 및 화소 정의막(PDL) 상에 제2 공통 전극(CE2)이 배치될 수 있다. 제1 및 제2 공통 전극들(CE1, CE2)은 일체로 형성될 수 있다. 예를 들어, 제1 및 제2 공통 전극들(CE1, CE2) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 및 제2 공통 전극들(CE1, CE2)은 캐소드(cathode)로 작동할 수 있다.
이에 따라, 제1 화소 전극(PE1), 제1 발광층(EML1) 및 제1 공통 전극(CE1)을 포함하는 제1 발광 소자(LED1)가 기판(SUB) 상의 제1 발광 영역(LA1)에 배치되고, 제2 화소 전극(PE2), 제2 발광층(EML2) 및 제2 공통 전극(CE2)을 포함하는 제2 발광 소자(LED2)가 기판(SUB) 상의 제2 발광 영역(LA2)에 배치될 수 있다.
제1 및 제2 공통 전극들(CE1, CE2) 상에 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 외부로부터 제1 및 제2 발광 소자들(LED1, LED2)에 불순물, 수분, 외기 등이 침투하는 것을 방지할 수 있다. 봉지층(TFE)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 상기 무기층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용 수 있다. 상기 유기층은 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
봉지층(TFE) 상에 복수의 차광 패턴들(LP)이 배치될 수 있다. 복수의 차광 패턴들(LP)은 서로 이격될 수 있다. 복수의 차광 패턴들(LP) 각각은 복수의 차광 패턴들(LP) 각각은 비발광 영역(NLA)과 중첩할 수 있다.
발광 소자들(LED1, LED2)에서 방출되는 광은 복수의 차광 패턴들(LP)에 입사되거나 복수의 차광 패턴들(LP) 사이를 통과할 수 있다. 복수의 차광 패턴들(LP)에 입사된 광은 복수의 차광 패턴들(LP)에서 반사되거나, 복수의 차광 패턴들(LP)을 투과하거나, 복수의 차광 패턴들(LP)에 흡수될 수 있다. 일 실시예에 있어서, 복수의 차광 패턴들(LP)에 입사된 광의 대부분은 복수의 차광 패턴들(LP)에 흡수될 수 있다. 이에 따라, 복수의 차광 패턴들(LP)은 표시 장치(DD)의 시야각을 제어할 수 있다.
일 실시예에 있어서, 복수의 차광 패턴들(LP) 각각은 몰리브데늄-탄탈륨 산화물(molybdenum-tantalum oxide, MTO)을 포함할 수 있다. 복수의 차광 패턴들(LP) 각각은 다층 구조를 가질 수 있다. 예를 들어, 복수의 차광 패턴들(LP) 각각은 MTO 단일층 구조를 가질 수 있다. 선택적으로, 복수의 차광 패턴들(LP)은 MTO/Mo, MTO/Cu, MTO/Al 등을 포함하는 이중층 구조를 가질 수도 있다. 선택적으로, 복수의 차광 패턴들(LP) 각각은 MTO/Mo/MTO, MTO/Cu/MTO, MTO/Al/MTO 등을 포함하는 삼중층 구조를 가질 수도 있다. 이들은 각각 단독으로 또는 서로 조합되어 사용될 수 있다. 다만, 복수의 차광 패턴들(LP) 각각은 MTO을 포함하는 것에 제한되지 않으며, 복수의 차광 패턴들(LP)은 투과율과 반사율이 상대적으로 낮고, 흡수율이 상대적으로 높은 다양한 물질을 포함할 수 있다. 다른 실시예에 있어서, 복수의 차광 패턴들(LP) 각각은 흑색 안료를 포함하는 유기 물질을 포함할 수도 있다.
일 실시예에 있어서, 복수의 차광 패턴들(LP) 각각은 가상의 중심선(VCL)을 기준으로 비대칭 형태를 가질 수 있다. 예를 들어, 복수의 차광 패턴들(LP) 각각은 제1 측면(S1) 및 제1 측면(S1)과 마주보는 제2 측면(S2)을 포함할 수 있다. 일 실시예에 있어서, 제1 측면(S1)은 평탄하고, 제2 측면(S2)은 일 측이 라운드 지게 구부러질 수 있다.
복수의 차광 패턴들(LP) 각각의 높이(h)는 실질적으로 동일할 수 있다. 또한, 복수의 차광 패턴들(LP) 사이의 거리(d)는 실질적으로 동일할 수 있다.
예를 들어, 복수의 차광 패턴들(LP) 각각의 높이(h)를 복수의 차광 패턴들(LP) 사이의 거리(d)로 나눈 값은 약 2.83 이상일 수 있다. 또한, 복수의 차광 패턴들(LP) 각각의 평균 폭(w)을 복수의 차광 패턴들(LP) 사이의 거리(d)로 나눈 값은 약 0.25 이하일 수 있다. 복수의 차광 패턴들(LP) 각각의 높이(h), 복수의 차광 패턴들(LP) 각각의 평균 폭(w) 및 복수의 차광 패턴들(LP) 사이의 거리(d)의 관계가 전술한 수치 범위를 만족하는 경우, 원하는 시야각에서 원하는 휘도를 얻을 수 있다.
복수의 차광 패턴들(LP) 각각이 봉지층(TFE)과 이루는 각도(θ)는 예각일 수 있다 (도 4 참조). 선택적으로, 복수의 차광 패턴들(LP) 각각과 봉지층(TFE)이 이루는 각도(θ)는 직각일 수도 있다 (도 5 참조).
봉지층(TFE) 상에 광 투과층(LTL)이 배치될 수 있다. 발광 소자들(LED1, LED2)에서 방출된 광은 광 투과층(LTL)을 통과할 수 있다. 광 투과층(LTL)은 실질적으로 평탄한 상면을 가질 수 있다. 광 투과층(LTL)은 복수의 차광 패턴들(LP)을 충분히 덮을 수 있다. 즉, 광 투과층(LTL)의 상면은 복수의 차광 패턴들(LP)의 상면보다 높은 레벨에 위치할 수 있다. 선택적으로, 광 투과층(LTL)의 상면은 복수의 차광 패턴들(LP)의 상면과 동일한 레벨에 위치할 수도 있다.
일 실시예에 있어서, 광 투과층(LTL)은 투명한 유기 물질을 포함할 수 있다. 예를 들어, 광 투과층(LTL)은 에폭시 수지, 실록산 수지, 폴리이미드 수지, 포토레지스트 등과 같은 투명한 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 6 내지 도 13은 도 3의 표시 장치의 제조 방법의 일 예를 나타내는 단면도들이다. 구체적으로, 도 6 내지 도 13은 도 3의 표시 장치(DD)에 포함된 복수의 차광 패턴들(LP)의 제조 방법의 일 예를 나타내는 단면도들이다.
도 3 및 도 6을 참조하면, 기판(SUB) 상에 버퍼층(BUF), 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3), 게이트 절연층(GI), 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3), 층간 절연층(ILD), 제1 내지 제3 소스 전극들(SE1, SE2, SE3), 제1 내지 제3 드레인 전극들(DE1, DE2, DE3), 비아 절연층(VIA), 제1 및 제2 화소 전극들(PE1, PE2), 화소 정의막(PDL), 제1 및 제2 발광층들(EML1, EML2), 제1 및 제2 공통 전극들(CE1, CE2) 및 봉지층(TFE)이 순차적으로 형성될 수 있다.
봉지층(TFE) 상에 얼라인 마크(AM)가 형성될 수 있다. 얼라인 마크(AM)는 후술하는 복수의 차광 패턴들(LP)을 형성하는 공정에서 정렬(align)을 위한 식별 표식으로서 사용될 수 있다.
봉지층(TFE) 상에 유기막(OF)이 형성될 수 있다. 예를 들어, 유기막(OF)은 투명한 유기 물질을 사용하여 형성될 수 있다. 일 실시예에 있어서, 유기막(OF)은 투명한 감광성 유기 물질을 사용하여 형성될 수 있다.
도 7 및 도 8을 참조하면, 포토리소그래피 공정을 통해 유기막(OF)의 일부가 제거됨으로써, 복수의 유기 패턴들(OP)이 형성될 수 있다. 예를 들어, 이 경우, 복수의 유기 패턴들(OP) 각각은 약 10 마이크로미터의 높이(h1)를 갖도록 형성될 수 있다.
일 실시예에 있어서, 도 7에 도시된 바와 같이, 복수의 유기 패턴들(OP) 각각은 단면 상에서 직사각형의 형상을 가질 수 있다. 이 경우, 복수의 유기 패턴들(OP) 각각은 네거티브 감광성 물질을 사용하여 형성될 수 있다. 다른 실시예에 있어서, 도 8에 도시된 바와 같이, 복수의 유기 패턴들(OP) 각각은 단면 상에서 사다리꼴의 형상을 가질 수 있다. 이 경우, 복수의 유기 패턴들(OP) 각각은 포지티브 감광성 물질을 사용하여 형성될 수 있다.
도 9를 참조하면, 봉지층(TFT) 상에 예비 차광 패턴(IL)이 형성될 수 있다. 예를 들어, 예비 차광 패턴(IL)은 MTO 또는 흑색 안료를 포함하는 유기 물질을 사용하여 형성될 수 있다. 예비 차광 패턴(IL)은 복수의 유기 패턴들(OP) 사이를 채울 수 있다. 이때, 예비 차광 패턴(IL)의 상면은 복수의 유기 패턴들(OP) 각각의 상면과 동일한 레벨에 위치할 수 있다.
도 10을 참조하면, 복수의 유기 패턴들(OP) 각각의 상에 하드 마스크(HM)가 형성될 수 있다. 구체적으로, 하드 마스크(HM)는 예비 차광 패턴(IL)과 부분적으로 중첩하도록 형성될 수 있다. 예를 들어, 하드 마스크(HM)는 금속을 사용하여 형성될 수 있다.
도 11을 참조하면, 일 실시예에 있어서, 하드 마스크(HM)를 이용하여 건식 식각 공정을 통해 예비 차광 패턴(IL)의 일부가 제거됨으로써, 복수의 차광 패턴들(LP)이 형성될 수 있다. 즉, 하드 마스크(HM)와 중첩하는 예비 차광 패턴(IL)이 남아서 복수의 차광 패턴들(LP)이 형성되고, 하드 마스크(HM)과 중첩하지 않는 예비 차광 패턴(IL)은 제거될 수 있다. 하드 마스크(HM)를 통해 복수의 차광 패턴들(LP)의 폭이 조절될 수 있다. 즉, 하드 마스크(HM)를 통해 원하는 높이 및 폭을 갖는 복수의 차광 패턴들(LP)이 형성될 수 있다.
도 12를 참조하면, 복수의 차광 패턴들(LP)이 형성된 후, 하드 마스크(HM)는 제거될 수 있다. 선택적으로, 복수의 차광 패턴들(LP)이 형성된 후, 하드 마스크(HM)는 제거되지 않을 수도 있다. 이 경우, 하드 마스크(HM)는 투명한 도전성 물질을 사용하여 형성될 수 있다.
도 13을 참조하면, 봉지층(TFE) 상에 유기막이 형성될 수 있다. 예를 들어, 상기 유기막은 투명한 유기 물질을 사용하여 형성될 수 있다. 즉, 상기 유기막은 복수의 유기 패턴들(OP)과 동일한 물질을 사용하여 형성될 수 있다. 상기 유기막은 복수의 차광 패턴들(LP) 사이를 채울 수 있다. 또한, 상기 유기막은 복수의 차광 패턴들(LP) 및 복수의 유기 패턴들(OP)을 충분히 덮을 수 있다. 이에 따라, 상기 유기막이 복수의 유기 패턴들(OP)과 합쳐짐으로써, 복수의 차광 패턴들(LP)을 충분히 덮는 광 투과층(LTL)이 형성될 수 있다.
도 14 및 도 15는 도 3의 표시 장치의 제조 방법의 다른 예를 나타내는 단면도들이다. 구체적으로, 도 14 내지 도 13은 도 3의 표시 장치(DD)에 포함된 복수의 차광 패턴들(LP)의 제조 방법의 다른 예를 나타내는 단면도들이다.
이하에서는, 도 6 내지 도 13을 참조하여 설명한 표시 장치(DD)에 포함되는 차광 패턴들(LP)의 제조 방법과 중복되는 설명은 생략하거나 간략화한다.
도 14를 참조하면, 봉지층(TFE) 상에 얼라인 마크(AM)가 형성될 수 있다. 봉지층(TFE) 상에 유기막(OF')이 형성될 수 있다. 예를 들어, 유기막(OF')은 투명한 유기 물질을 사용하여 형성될 수 있다.
유기막(OF') 상에 하드 마스크들(HM')이 형성될 수 있다. 하드 마스크들(HM')은 서로 이격될 수 있다. 예를 들어, 하드 마스크들(HM') 각각은 금속을 사용하여 형성될 수 있다.
도 14 및 도 15를 참조하면, 하드 마스크들(HM')을 이용하여 건식 식각 공정을 통해 유기막(OF')의 일부가 제거됨으로써, 복수의 유기 패턴들(OP')이 형성될 수 있다. 즉, 하드 마스크(HM')와 중첩하는 유기막(OF')이 남아서 복수의 유기 패턴들(OP')이 형성되고, 하드 마스크(HM')와 중첩하지 않는 유기막(OF')은 제거될 수 있다. 예를 들어, 복수의 유기 패턴들(OP') 각각은 약 5 마이크로미터의 두께(h2)를 갖도록 형성될 수 있다. 복수의 유기 패턴들(OP')이 형성된 후, 하드 마스크들(HM')은 제거될 수 있다.
이후의 제조 과정은 도 9 내지 도 13을 참조하여 설명한 제조 과정과 실질적으로 동일할 수 있다.
즉, 복수의 유기 패턴들(OP') 사이를 채우도록 봉지층(TFE) 상에 MTO를 포함하는 예비 차광 패턴이 형성될 수 있다.
그 다음, 금속을 포함하는 하드 마스크를 이용하여 건식 식각 공정을 통해 상기 예비 차광 패턴의 일부가 제거됨으로써, 복수의 차광 패턴들이 형성될 수 있다. 상기 차광 패턴들이 형성된 후, 상기 하드 마스크는 제거될 수 있다.
마지막으로, 상기 차광 패턴들을 충분히 덮도록 봉지층(TFE) 상에 복수의 유기 패턴들(OP')과 동일한 물질을 포함하는 유기막이 형성될 수 있다. 이에 따라, 상기 유기막이 복수의 유기 패턴들과 합쳐짐으로써, 상기 차광 패턴들을 충분히 덮는 광 투과층이 형성될 수 있다.
도 16은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 16을 참조하면, 본 발명의 다른 실시예에 따른 상기 표시 장치는 기판(SUB), 버퍼층(BUF), 제1 내지 제3 트랜지스터들(TR1, TR2, TR3), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 화소 정의막(PDL), 제1 및 제2 발광 소자들(LED1, LED2), 봉지층(TFE), 터치 감지층(TL), 복수의 차광 패턴들(LP) 및 광 투과층(LTL)을 포함할 수 있다. 다만, 도 16을 참조하여 설명하는 상기 표시 장치는 터치 감지층(TL)을 더 포함하는 것을 제외하면 도 3을 참조하여 설명한 표시 장치(DD)와 실질적으로 동일하거나 유사할 수 있다. 이하에서는, 중복되는 설명은 생략하거나 간략화한다.
봉지층(TFE) 상에 터치 감지층(TL)이 배치될 수 있다. 터치 감지층(TL)은 제1 터치 전극(TE1), 제1 터치 전극(TE1) 상에 배치되는 제1 터치 절연층(TI1), 제1 터치 절연층(TI1) 상에 배치되는 제2 터치 전극(TE2) 및 제2 터치 전극(TE2) 상에 배치되는 제2 터치 절연층(TI2)을 포함할 수 있다. 제2 터치 절연층(TI1)은 실질적으로 평탄한 상면을 가질 수 있다. 제2 터치 전극(TE2)은 제1 터치 절연층(TI1)을 관통하는 콘택홀을 통해 제1 터치 전극(TE1)에 접속될 수 있다. 터치 감지층(TL)은 상기 표시 장치의 입력 수단으로 기능할 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 영역의 일부를 확대 도시한 평면도이다.
도 17을 참조하면, 본 발명의 또 다른 실시예에 따른 상기 표시 장치는 복수의 차광 패턴들(LP)을 포함할 수 있다. 이하에서는, 도 2를 참조하여 설명한 표시 장치(DD)와 중복되는 설명은 생략하거나 간략화한다.
복수의 차광 패턴들(LP)은 평면 상에서 서로 나란히 배열될 수 있다. 복수의 차광 패턴들(LP) 각각은 제1 방향(DR1)으로 연장될 수 있다. 복수의 차광 패턴들(LP)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 서로 이격될 수 있다. 복수의 차광 패턴들(LP)은 서로 평행할 수 있다. 또한, 복수의 차광 패턴들(LP) 중 일부는 제1 내지 제3 발광 영역들(LA1, LA2, LA3)과 중첩하고, 복수의 차광 패턴들(LP) 중 다른 일부는 비발광 영역(NLA)과 중첩할 수 있다
도 18은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다. 도 19는 도 18의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다. 도 20은 도 18의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 18, 도 19 및 도 20을 참조하면, 일 실시예에 있어서, 전자 기기(900)는 프로세서(910), 메모리 장치(920), 스토리지 장치(930), 입출력 장치(940), 파워 서플라이(950) 및 표시 장치(960)를 포함할 수 있다. 이 경우, 표시 장치(960)는 도 1 내지 도 3을 참조하여 설명한 표시 장치(DD)에 대응될 수 있다. 전자 기기(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다.
일 실시예에 있어서, 도 18에 도시된 바와 같이, 전자 기기(900)는 텔레비전으로 구현될 수 있다. 다른 실시예에 있어서, 도 19에 도시된 바와 같이, 전자 기기(900)는 스마트폰으로 구현될 수 있다. 다만, 전자 기기(900)는 이에 한정되는 것은 아니며, 예를 들어, 전자 기기(900)는 휴대폰, 비디오폰, 스마트 패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(910)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(910)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 프로세서(910)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(920)는 전자 기기(900)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(920)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(930)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(940)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(960)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(960)는 입출력 장치(940)에 포함될 수도 있다
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
DD: 표시 장치
LA1, LA2, LA3: 제1 내지 제3 발광 영역
NLA: 비발광 영역 SUB: 기판
LED1, LED2: 제1 및 제2 발광 소자
EML1, EML2: 제1 및 제2 발광층
TFE: 봉지층 TL: 터치 감지층
TE1, TE2: 제1 및 제2 터치 전극
LP: 복수의 차광 패턴들 LTL: 광 투과층
TFE: 봉지층

Claims (20)

  1. 발광 영역 및 상기 발광 영역에 인접한 비발광 영역을 포함하는 기판;
    상기 기판 상의 상기 발광 영역에 배치되는 발광층을 포함하는 발광 소자;
    상기 발광층 상에 배치되고, 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함하는 봉지층; 및
    상기 봉지층 상에 배치되고, 각각이 가상의 중심선을 기준으로 비대칭 형태를 갖는 복수의 차광 패턴들을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 복수의 차광 패턴들 각각은,
    평탄한 제1 측면; 및
    상기 제1 측면과 마주보고, 일 측이 구부러진 제2 측면을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 복수의 차광 패턴들 각각과 상기 봉지층이 이루는 각도는 예각 또는 직각인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 복수의 차광 패턴들 각각은 몰리브데늄-탄탈륨 산화물(molybdenum-tantalum oxide, MTO) 또는 흑색 안료를 포함하는 유기 물질을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 복수의 차광 패턴들 각각은 상기 발광 영역과 비중첩하고, 상기 비발광 영역과 중첩하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 복수의 차광 패턴들 중 일부는 상기 발광 영역과 중첩하고, 상기 복수의 차광 패턴들 중 다른 일부는 상기 비발광 영역과 중첩하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 복수의 차광 패턴들 각각은 제1 방향을 따라 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 서로 이격되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 봉지층 상에 배치되고, 상기 복수의 차광 패턴들을 덮으며, 투명한 유기 물질을 포함하는 광 투과층을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 봉지층과 상기 복수의 차광 패턴들 사이에 배치되고, 제1 터치 전극 및 상기 제1 터치 전극 상에 배치되고, 상기 제1 터치 전극과 접속되는 제2 터치 전극을 포함하는 터치 감지층을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 기판 상에 발광층을 포함하는 발광 소자를 형성하는 단계;
    상기 발광층 상에, 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함하는 봉지층을 형성하는 단계;
    상기 봉지층 상에 복수의 유기 패턴들을 형성하는 단계;
    상기 봉지층 상에 상기 복수의 유기 패턴들 사이를 채우도록 예비 차광 패턴을 형성하는 단계;
    상기 복수의 유기 패턴들 각각의 상에 제1 하드 마스크를 형성하는 단계; 및
    건식 식각 공정을 통해 상기 제1 하드 마스크와 중첩하는 상기 예비 차광 패턴이 남아서 복수의 차광 패턴들을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  11. 제10 항에 있어서, 상기 복수의 유기 패턴들을 형성하는 단계는,
    상기 봉지층 상에 유기막을 형성하는 단계; 및
    포토리소그래피 공정을 통해 상기 유기막의 일부를 제거하여 상기 복수의 유기 패턴들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제10 항에 있어서, 상기 복수의 차광 패턴들을 형성하는 단계 이후에,
    상기 제1 하드 마스크를 제거하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제10 항에 있어서, 상기 제1 하드 마스크는 금속을 사용하여 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제10 항에 있어서, 상기 복수의 유기 패턴들을 형성하는 단계는,
    상기 봉지층 상에 유기막을 형성하는 단계;
    상기 유기막 상에 복수의 제2 하드 마스크들을 형성하는 단계; 및
    건식 식각 공정을 통해 상기 제2 하드 마스크들과 중첩하는 상기 유기막이 남아서 상기 복수의 유기 패턴들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서, 상기 복수의 유기 패턴들을 형성하는 단계 이후에,
    상기 제2 하드 마스크들을 제거하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제10 항에 있어서,
    상기 봉지층 상에 상기 복수의 차광 패턴을 덮는 유기막을 형성하는 단계; 및
    상기 유기막이 상기 복수의 유기 패턴들과 합쳐져 광 투과층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제10 항에 있어서, 상기 복수의 유기 패턴들 각각은 포지티브 감광성 물질 또는 네거티브 감광성 물질을 사용하여 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서, 상기 복수의 유기 패턴들 각각이 포지티브 감광성 물질을 사용하여 형성되는 경우, 상기 복수의 유기 패턴들 각각은 단면 상에서 사다리꼴 형상을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제17 항에 있어서, 상기 복수의 유기 패턴들 각각이 네거티브 감광성 물질을 사용하여 형성되는 경우, 상기 복수의 유기 패턴들 각각은 단면 상에서 직사각형의 형상을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제10 항에 있어서, 상기 예비 차광 패턴은 MTO 또는 흑색 안료를 포함하는 유기 물질을 사용하여 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020220102143A 2022-08-16 2022-08-16 표시 장치 및 이의 제조 방법 KR20240024408A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220102143A KR20240024408A (ko) 2022-08-16 2022-08-16 표시 장치 및 이의 제조 방법
CN202310970843.3A CN117596925A (zh) 2022-08-16 2023-08-03 显示装置及其制造方法
US18/233,821 US20240065079A1 (en) 2022-08-16 2023-08-14 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220102143A KR20240024408A (ko) 2022-08-16 2022-08-16 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240024408A true KR20240024408A (ko) 2024-02-26

Family

ID=89906518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220102143A KR20240024408A (ko) 2022-08-16 2022-08-16 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240065079A1 (ko)
KR (1) KR20240024408A (ko)
CN (1) CN117596925A (ko)

Also Published As

Publication number Publication date
CN117596925A (zh) 2024-02-23
US20240065079A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
KR20200003332A (ko) 표시 장치
CN115734689A (zh) 显示装置和制造显示装置的方法
KR20240024408A (ko) 표시 장치 및 이의 제조 방법
KR20210055128A (ko) 표시 장치 및 이의 제조 방법
CN111146253A (zh) 显示装置
CN111092087A (zh) 显示设备
CN220402275U (zh) 显示装置
KR20200116568A (ko) 표시 장치
KR20240042321A (ko) 표시 장치 및 이의 제조 방법
US20240105738A1 (en) Display device and method of manufacturing the same
CN220290833U (zh) 显示装置
KR20240099552A (ko) 표시 장치 및 이의 제조 방법
KR20240029674A (ko) 표시 장치
US20240206236A1 (en) Display device and method of manufacturing the same
US20240008314A1 (en) Display device
KR20240021337A (ko) 표시 장치
US20240260441A1 (en) Display apparatus having reduced non-display region
KR20240029602A (ko) 표시 장치 및 이의 제조 방법
US20240099091A1 (en) Display device and method of manufacturing the same
US20210057503A1 (en) Display apparatus
KR20240109334A (ko) 표시 장치 및 이의 제조 방법
KR20240112406A (ko) 표시 장치
KR20240109654A (ko) 표시 장치