KR20240006751A - 구동 컨트롤러 및 이를 포함하는 전자 장치 - Google Patents

구동 컨트롤러 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20240006751A
KR20240006751A KR1020220083194A KR20220083194A KR20240006751A KR 20240006751 A KR20240006751 A KR 20240006751A KR 1020220083194 A KR1020220083194 A KR 1020220083194A KR 20220083194 A KR20220083194 A KR 20220083194A KR 20240006751 A KR20240006751 A KR 20240006751A
Authority
KR
South Korea
Prior art keywords
signal
voltage
driving
frequency
representative frequency
Prior art date
Application number
KR1020220083194A
Other languages
English (en)
Inventor
이동규
김홍수
박세혁
손영하
양진욱
전재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220083194A priority Critical patent/KR20240006751A/ko
Priority to US18/196,659 priority patent/US20240013724A1/en
Publication of KR20240006751A publication Critical patent/KR20240006751A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 전자 장치는 복수의 화소들을 포함하고, 복수의 프레임들 각각에 영상을 표시하는 표시 패널, 상기 복수의 프레임들을 복수의 구동 주파수들로 각각 구동하는 구동 회로, 상기 표시 패널에 전압을 제공하는 전압 발생기, 및 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 상기 복수의 프레임들 중 하나의 프레임 이전의 n회의 구동 주파수들을 근거로 대표 주파수를 출력하는 대표 주파수 산출부 및 상기 대표 주파수 및 상기 하나의 프레임 내의 카운팅 수를 근거로 보상 신호를 출력하는 보상 신호 산출부를 포함하고, 상기 구동 컨트롤러는 상기 전압 발생기에 상기 보상 신호를 송신하고, 상기 전압은 기준 전압을 포함하고, 상기 전압 발생기는 상기 보상 신호를 근거로 상기 기준 전압을 생성하고, 상기 전압 발생기는 상기 복수의 화소들 각각에 상기 기준 전압을 제공할 수 있다.

Description

구동 컨트롤러 및 이를 포함하는 전자 장치{DRIVE CONTROLLER AND ELECTRONIC DEVICE INCLUDING SAME }
본 발명은 표시 품질이 향상된 구동 컨트롤러 및 이를 포함하는 전자 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 다양한 전자 장치들이 개발되고 있다. 특히, 휴대용 전자 장치들은 배터리에 의해 동작하므로 전력 소모를 감소시키기 위한 다양한 노력들이 계속되고 있다.
전력 소모 감소를 위한 노력 가운데 하나는 전자 장치의 구동 주파수를 낮추는 것이다. 예를 들어 정지 영상 표시와 같은 특정 동작 환경에서 전자 장치의 구동 주파수를 낮추면 전자 장치의 소비 전력이 감소할 수 있다.
전자 장치의 전력 소모를 감소시키되 표시 품질 저하를 방지하기 위한 기술이 요구된다.
본 발명은 표시 품질이 향상된 구동 컨트롤러 및 이를 포함하는 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 화소들을 포함하고, 복수의 프레임들 각각에 영상을 표시하는 표시 패널, 상기 복수의 프레임들을 복수의 구동 주파수들로 각각 구동하는 구동 회로, 상기 표시 패널에 전압을 제공하는 전압 발생기, 및 상기 구동 회로의 구동을 제어하는 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 상기 복수의 프레임들 중 하나의 프레임 이전의 n회의 구동 주파수들을 근거로 대표 주파수를 출력하는 대표 주파수 산출부 및 상기 대표 주파수 및 상기 하나의 프레임 내의 카운팅 수를 근거로 보상 신호를 출력하는 보상 신호 산출부를 포함하고, 상기 구동 컨트롤러는 상기 전압 발생기에 상기 보상 신호를 송신하고, 상기 전압은 기준 전압을 포함하고, 상기 전압 발생기는 상기 보상 신호를 근거로 상기 기준 전압을 생성하고, 상기 전압 발생기는 상기 복수의 화소들 각각에 상기 기준 전압을 제공할 수 있다.
상기 대표 주파수는 상기 복수의 프레임들 각각의 시작을 정의하는 동기 신호 및 상기 복수의 프레임들을 일정한 주기로 카운팅하는 카운팅 신호를 근거로 산출되고, 상기 카운팅 수는 상기 카운팅 신호를 근거로 출력될 수 있다.
상기 동기 신호는 수직 동기 신호일 수 있다.
상기 대표 주파수 산출부는 상기 동기 신호 및 상기 카운팅 신호를 수신하는 복수의 시프트 레지스터들을 포함하고, 상기 복수의 시프트 레지스터들은 서로 전기적으로 직렬 연결되고, 상기 복수의 시프트 레지스터들 중 하나의 시프트 레지스터는 상기 카운팅 신호를 수신하면 상기 하나의 시프트 레지스터와 연결된 다른 시프트 레지스터에 출력값을 송신할 수 있다.
상기 대표 주파수는 상기 복수의 시프트 레지스터들의 출력값들에 서로 상이한 가중치를 각각 곱하여 산출될 수 있다.
상기 보상 신호 산출부는 상기 대표 주파수 및 상기 카운팅 수를 근거로 정의된 룩업 테이블을 포함할 수 있다.
상기 보상 신호를 복수로 제공되고, 상기 대표 주파수가 소정의 값 초과인 경우, 상기 대표 주파수에서 상기 카운팅 수를 근거로 정의된 상기 복수의 보상 신호들은 적어도 하나의 서로 상이한 값을 가질 수 있다.
상기 대표 주파수가 상기 소정의 값 이하인 경우, 상기 보상 신호는 기 설정된 값을 가질 수 있다.
상기 복수의 화소들 각각은 제1 노드 및 제2 노드 사이에 연결된 제1 커패시터, 제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터, 제1 전극 및 상기 제1 구동 전압과 상이한 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 상기 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 전기적으로 연결되는 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 및 데이터 라인과 연결된 제1 전극, 상기 제1 노드와 전기적으로 연결된 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터를 포함할 수 있다.
상기 기준 전압은 상기 제1 트랜지스터의 상기 제1 전극에 제공되는 수 있다.
상기 전압은 초기화 전압을 더 포함하고, 상기 전압 발생기는 상기 보상 신호를 근거로 상기 초기화 전압을 생성하며, 상기 초기화 전압은 상기 발광 다이오드의 상기 제1 전극에 제공될 수 있다.
상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극, 및 발광 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 더 포함할 수 있다.
상기 카운팅 신호는 상기 발광 신호를 근거로 정의될 수 있다.
상기 동기 신호는 상기 스캔 신호를 근거로 정의될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 화소들을 포함하고, 복수의 프레임들 각각에 영상을 표시하는 표시 패널, 상기 복수의 프레임들을 복수의 구동 주파수들로 각각 구동하는 구동 회로, 및 상기 구동 회로의 구동을 제어하는 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 상기 복수의 프레임들 중 하나의 프레임 이전의 적어도 하나의 구동 주파수를 근거로 대표 주파수를 출력하는 대표 주파수 산출부 및 상기 대표 주파수 및 상기 하나의 프레임의 구동 주파수를 근거로 보상 신호를 출력하는 보상 신호 산출부를 포함하고, 상기 구동 컨트롤러는 상기 구동 회로에 상기 보상 신호를 송신하고, 상기 구동 회로는 상기 보상 신호를 근거로 발광 신호를 생성하고, 상기 구동 회로는 상기 복수의 화소들 각각에 상기 발광 신호를 제공할 수 있다.
상기 대표 주파수는 상기 복수의 프레임들 각각의 시작을 정의하는 동기 신호 및 상기 복수의 프레임들 각각의 주기를 카운팅하는 카운팅 신호를 근거로 산출될 수 있다.
상기 대표 주파수 산출부는 상기 동기 신호 및 상기 카운팅 신호를 수신하는 복수의 시프트 레지스터들을 포함하고, 상기 복수의 시프트 레지스터들은 서로 전기적으로 직렬 연결되고, 상기 복수의 시프트 레지스터들 중 하나의 시프트 레지스터는 상기 카운팅 신호를 수신하면 상기 하나의 시프트 레지스터와 연결된 다른 시프트 레지스터에 출력값을 송신할 수 있다.
상기 대표 주파수는 상기 복수의 시프트 레지스터들의 출력값들에 서로 상이한 가중치를 각각 곱하여 산출될 수 있다.
상기 보상 신호 산출부는 상기 대표 주파수 및 상기 카운팅 신호 별로 정의된 룩업 테이블을 포함할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러는 각각이 구동 주파수로 구동되는 복수의 프레임들 마다 제공되는 영상 신호를 수신하고, 대표 주파수 산출부 및 보상 신호 산출부를 포함하며, 상기 대표 주파수 산출부는 상기 복수의 프레임들 중 하나의 프레임 이전의 n회의 구동 주파수들을 근거로 대표 주파수를 출력하고, 상기 보상 신호 산출부는 상기 대표 주파수 및 상기 하나의 프레임 내의 카운팅 수를 근거로 보상 신호를 출력할 수 있다.
상술된 바에 따르면, 대표 주파수 산출부는 누적 구동 주파수들을 고려하여 대표 주파수를 출력할 수 있다. 보상 신호 산출부는 대표 주파수를 근거로 최적의 보상 신호를 출력할 수 있다. 표시 패널의 복수의 화소들 각각은 보상 신호에 의해 제어된 전압을 근거로 발광될 수 있다. 전자 장치는 구동 주파수의 변화에 관계없이 일정한 광 파형을 제공할 수 있다. 따라서, 표시 품질이 향상된 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 화소를 구동하기 위한 구동 신호의 파형도들이다.
도 5는 본 발명의 일 실시예에 따른 구동 컨트롤러를 도시한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 대표 주파수 산출부를 도시한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 대표 주파수 산출부의 동작을 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 주파수 가중치 계수들을 도시한 그래프이다.
도 9는 본 발명의 일 실시예에 따른 보상 신호 산출부를 도시한 블록도이다.
도 10은 본 발명의 일 실시예에 따른 전자 장치의 구동 과정을 도시한 것이다.
도 11은 본 발명의 일 실시예에 따른 제2 초기화 전압의 구동을 도시한 것이다.
도 12a는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 12b는 본 발명의 일 실시예에 따른 발광 신호의 구동을 도시한 것이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1을 참조하면, 전자 장치(DD)는 제1 방향(DR1)으로 단변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 장변을 갖는 형상을 가질 수 있다. 하지만, 전자 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 전자 장치(DD)가 제공될 수 있다.
본 발명에 따른 전자 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자 장치를 비롯하여, 휴대 전화, 태블릿, 자동차 내비게이션, 게임기 등과 같은 중소형 전자 장치일 수도 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않는 이상 다른 전자 장치에도 채용될 수 있음은 물론이다.
도 1에 도시된 건과 같이 전자 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(DD)의 전면(front surface)과 대응될 수 있다.
전자 장치(DD)의 표시면(FS)은 복수의 영역들로 구분될 수 있다. 전자 장치(DD)의 표시면(FS)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다.
표시 영역(DA)은 영상(IM)이 표시되는 영역일 수 있으며, 사용자는 표시 영역(DA)을 통해 영상(IM)을 시인할 수 있다. 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것으로, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한 영역으로, 영상(IM)이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)에 의해 전자 장치(DD)의 베젤 영역이 정의될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 가장자리 중 일부에만 인접할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 2를 참조하면, 전자 장치(DD)는 호스트 프로세서(10), 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200), 및 전압 발생기(300)를 포함할 수 있다.
본 발명의 일 실시예에서 호스트 프로세서(10)는 그래픽 처리 유닛(Graphic Processing Unit, GPU)일 수 있다. 호스트 프로세서(10)는 영상 신호(RGB) 및 제어 신호(CTRL)를 구동 컨트롤러(100)에 제공할 수 있다. 호스트 프로세서(10)는 영상 신호(RGB) 및 제어 신호(CTRL)를 통해 표시 패널(DP)의 표시 동작을 제어할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있으나, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널, 퀀텀닷 발광 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀 로드 등을 포함할 수 있다. 마이크로 엘이디 표시 패널의 발광층은 마이크로 엘이디를 포함할 수 있다. 나노 엘이디 표시 패널의 발광층은 나노 엘이디를 포함할 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신할 수 있다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성할 수 있다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS), 발광 구동 제어 신호(ECS), 전압 제어 신호(VCS), 및 보상 신호(CI)를 출력할 수 있다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신할 수 있다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 전압(Vdata, 도 3 참조)로 변환하고, 데이터 전압(Vdata, 도 3 참조)을 복수의 데이터 라인들(DL1-DLm)에 각각 출력할 수 있다. 데이터 전압(Vdata, 도 3 참조)은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압일 수 있다.
본 발명의 일 실시예에서 데이터 구동 회로(200)는 한 프레임의 구동 구간(A, 도 4a 참조) 동안 영상 데이터 신호(DATA)에 대응하는 데이터 전압(Vdata, 도 3 참조)을 데이터 라인들(DL1-DLm)에 출력할 수 있다.
전압 발생기(300)는 구동 컨트롤러(100)로부터 전압 제어 신호(VCS) 및 보상 신호(CI)를 수신할 수 있다. 전압 발생기(300)는 전압 제어 신호(VCS) 및 보상 신호(CI)를 근거로 표시 패널(DP)의 동작에 필요한 전압들을 발생할 수 있다. 전압 발생기(300)는 표시 패널(DP)에 상기 전압을 제공할 수 있다. 본 발명의 일 실시예에서, 상기 전압은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vinit), 제2 초기화 전압(Vainit), 및 기준 전압(Vbias)을 포함할 수 있다.
제1 초기화 전압(Vinit)은 제2 초기화 전압(Vainit)보다 높은 전압 레벨을 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 초기화 전압(Vinit) 및 제2 초기화 전압(Vainit) 각각의 전압 레벨은 이에 제한되지 않는다. 예를 들어, 제1 초기화 전압(Vinit)은 제2 초기화 전압(Vainit)과 동일한 전압 레벨을 가질 수도 있다.
표시 패널(DP)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn), 발광 제어 라인들(EML11-EML1n, EML21-EML2n), 데이터 라인들(DL1-DLm), 및 화소들(PX)을 포함할 수 있다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다.
스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열될 수 있다. 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장될 수 있다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열될 수 있다. 발광 제어 라인들(EML11-EML1n, EML21-EML2n)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장될 수 있다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn) 및 발광 제어 라인들(EML11-EML1n, EML21-EML2n) 각각은 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다.
데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장될 수 있다. 데이터 라인들(DL1-DLm) 각각은 제1 방향(DR1)으로 서로 이격되어 배열될 수 있다.
도 2에 도시된 예에서 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수도 있다. 일 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수도 있다.
복수의 화소들(PX)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn), 발광 제어 라인들(EML11-EML1n, EML21-EML2n), 및 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결될 수 있다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들 및 2개의 발광 제어 라인들에 전기적으로 연결될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 화소들(PX) 각각에 연결되는 라인들의 개수는 이에 제한되지 않는다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn)은 초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 스캔 신호 라인들(GWL1-GWLn), 및 발광 초기화 신호 라인들(EBL1-EBLn)을 포함할 수 있다.
발광 제어 라인들(EML11-EML1n, EML21-EML2n)은 제1 발광 제어 라인들(EML11-EML1n) 및 제2 발광 제어 라인들(EML21-EML2n)을 포함할 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED, 도 3 참조) 및 발광 다이오드(ED, 도 3 참조)의 발광을 제어하는 화소 회로부를 포함할 수 있다.
복수의 화소들(PX) 각각의 발광 다이오드(ED, 도 3 참조)는 서로 다른 컬러광을 생성할 수 있다. 예를 들어, 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 다이오드, 그린 화소의 발광 다이오드, 및 블루 화소의 발광 다이오드는 서로 다른 물질의 발광층을 포함할 수 있다.
화소 회로부는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 이에 대해서는 후술된다. 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소 회로부의 트랜지스터들과 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vinit), 제2 초기화 전압(Vainit), 및 기준 전압(Vbias)을 수신할 수 있다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신할 수 있다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답하여 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn)로 스캔 신호들을 출력할 수 있다.
발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답하여 발광 제어 라인들(EML11-EML1n, EML21-EML2n)로 발광 신호들을 출력할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 데이터 구동 회로(200), 스캔 구동 회로(SD), 및 발광 구동 회로(EDC)를 제어할 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 3을 설명함에 있어서 도 2를 통해 설명된 구성 요소에 대해서는 유사한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 3을 참조하면, 화소(PX)는 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9), 커패시터들(C1, C2), 및 발광 다이오드(ED)를 포함할 수 있다. 본 발명의 일 실시예에 따른 화소(PX)는 9T2C 구조를 가지는 것으로 지칭될 수 있다. 다만, 이는 예시적인 것이고, 본 발명의 일 실시예에 따른 화소(PX)의 회로 구성은 이에 제한되지 않고 다양하게 제공될 수 있다. 예를 들어, 화소(PX)는 10T2C 구조를 가질 수도 있다.
제1 내지 제9 트랜지스터들(T1~T9) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 내지 제9 트랜지스터들(T1~T9) 중 적어도 하나가 P-타입 트랜지스터이고, 나머지는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수도 있다.
스캔 라인들(GIL, GCL, GWL, EBL)은 스캔 신호들(GI, GC, GW, EB)을 각각 전달할 수 있다. 스캔 라인들(GIL, GCL, GWL, EBL)은 초기화 스캔 라인(GIL), 보상 스캔 라인(GCL), 스캔 신호 라인(GWL), 발광 초기화 신호 라인(EBL)을 포함할 수 있다. 초기화 스캔 라인(GIL)은 초기화 스캔 라인들(GIL1-GILn, 도 2 참조) 중 하나일 수 있다. 보상 스캔 라인(GCL)은 보상 스캔 라인들(GCL1-GCLn, 도 2 참조) 중 하나일 수 있다. 스캔 신호 라인(GWL)은 스캔 신호 라인들(GWL1-GWLn, 도 2 참조) 중 하나일 수 있다. 발광 초기화 신호 라인(EBL)은 발광 초기화 신호 라인들(EBL1-EBLn, 도 2 참조) 중 하나일 수 있다.
발광 제어 라인들(EML1, EML2)은 발광 신호들(EM1, EM2)을 전달할 수 있다. 발광 제어 라인들(EML1, EML2)은 제1 발광 제어 라인(EML1) 및 제2 발광 제어 라인(EML2)을 포함할 수 있다. 제1 발광 제어 라인(EML1)은 제1 발광 제어 라인들(EML11-EML1n, 도 2 참조) 중 하나일 수 있다. 제2 발광 제어 라인(EML2)은 제2 발광 제어 라인들(EML21-EML2n, 도 2 참조) 중 하나일 수 있다.
데이터 라인(DL)은 데이터 전압(Vdata)을 전달할 수 있다. 데이터 전압(Vdata)은 전자 장치(DD, 도 1 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 전압 라인(PL1)은 제1 구동 전압(ELVDD)을 전달할 수 있다. 제2 전압 라인(PL2)은 제2 구동 전압(ELVSS)을 전달할 수 있다. 제1 구동 전압(ELVDD)은 제2 구동 전압(ELVSS)보다 높은 레벨의 전압을 가질 수 있다. 제1 초기화 전압 라인(VIL1)은 제1 초기화 전압(Vinit)을 전달할 수 있다. 제2 초기화 전압 라인(VIL2)은 제2 초기화 전압(Vainit)을 전달할 수 있다. 기준 전압 라인(VBL)은 기준 전압(Vbias)을 전달할 수 있다.
제1 커패시터(C1)는 제1 전압 라인(PL1) 및 제1 노드(N1) 사이에 연결될 수 있다.
제2 커패시터(C2)는 제1 노드(N1) 및 제2 노드(N2) 사이에 연결될 수 있다.
발광 다이오드(ED)는 제1 트랜지스터(T1), 제6 트랜지스터(T6), 및 제9 트랜지스터(T9)를 경유하여 제1 전압 라인(PL1)과 전기적으로 연결된 제1 전극 및 제2 전압 라인(PL2)과 연결된 제2 전극을 포함할 수 있다. 발광 다이오드(ED)의 상기 제1 전극은 애노드(anode) 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)는 제9 트랜지스터(T9)를 경유하여 제1 전압 라인(PL1)과 전기적으로 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 제1 전극과 전기적으로 연결된 제2 전극, 및 제2 노드(N2)와 연결된 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 연결된 제1 전극, 제1 노드(N1)와 전기적으로 연결된 제2 전극, 및 제1 스캔 신호(GW)를 수신하는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(T3)는 제2 노드(N2)와 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 전기적으로 연결된 제2 전극, 및 보상 스캔 신호(GC)를 수신하는 게이트 전극을 포함할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 전기적으로 연결된 제1 전극, 제2 초기화 전압 라인(VIL2)과 연결된 제2 전극, 및 초기화 스캔 신호(GI)를 수신하는 게이트 전극을 포함할 수 있다.
제5 트랜지스터(T5)는 제1 노드(N1)와 전기적으로 연결된 제1 전극, 제1 초기화 전압 라인(VIL1)과 연결된 제1 전극, 및 보상 스캔 신호(GC)를 수신하는 게이트 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 연결된 제1 전극, 발광 다이오드(ED)의 제1 전극과 제2 전극, 및 제2 발광 신호(EM2)를 수신하는 게이트 전극을 포함할 수 있다.
제7 트랜지스터(T7)는 제2 초기화 전압 라인(VIL2)과 연결된 제1 전극, 발광 다이오드(ED)의 제1 전극 및 제6 트랜지스터(T6)의 제1 전극 각각과 연결된 제2 전극, 및 제2 스캔 신호(EB)를 수신하는 게이트 전극을 포함할 수 있다. 제2 초기화 전압 라인(VIL2)으로부터 제공되는 제2 초기화 전압(Vainit)은 제1 초기화 전압(Vinit)보다 작은 레벨의 전압을 수 있다.
제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 제1 전극 및 제9 트랜지스터(T9)의 제2 전극과 연결된 제1 전극, 기준 전압 라인(VBL)과 연결된 제2 전극, 및 제2 스캔 신호(EB)를 수신하는 게이트 전극을 포함할 수 있다.
본 발명과 달리, 제1 트랜지스터(T1)의 히스테리시스(hystersis) 특성에 따라, 이전 프레임에서 인가된 데이터 전압(Vdata)에 의해 현재 프레임에서 인가된 데이터 전압(Vdata)에 의한 제1 트랜지스터(T1)의 구동 전류가 영향을 받을 수 있다. 하지만, 본 발명에 따르면, 제8 트랜지스터(T8)을 통해, 기준 전압(Vbias)을 제1 트랜지스터(T1)의 제1 전극에 인가해주어 제1 트랜지스터(T1)의 히스테리시스 특성에 의한 휘도 편차를 제어할 수 있다. 이에 따라 전자 장치(DD)에 영상(IM)을 표시하는데 있어서 깜빡임(flickering) 등의 현상을 제어할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제9 트랜지스터(T9)는 제1 전압 라인(PL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 제1 발광 신호(EM1)를 수신하는 게이트 전극을 포함할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 화소를 구동하기 위한 구동 신호의 파형도들이다. 도 4a는 120Hz(Hertz)의 구동 주파수로 구동되는 것을 예시적으로 도시하였고, 도 4b는 48Hz의 구동 주파수로 구동되는 것을 예시적으로 도시하였다.
도 2 내지 도 4b를 참조하면, 구동 컨트롤러(100)는 가변 주파수 모드를 지원할 수 있다. 호스트 프로세서(10)는 매 프레임마다 가변 프레임 레이트로 영상 신호(RGB)를 구동 컨트롤러(100)에 제공할 수 있다. 가변 주파수 모드를 지원하는 구동 컨트롤러(100)는 가변 프레임 레이트에 동기되어 영상 데이터 신호(DATA)를 데이터 구동 회로(200)에 제공함으로써, 가변 프레임 레이터로 영상(IM, 도 1 참조)이 표시되도록 제어할 수 있다.
스캔 구동 회로(SD)는 복수의 프레임들을 복수의 구동 주파수들로 각각 구동할 수 있다. 복수의 화소들(PX)은 스캔 구동 회로(SD)로부터 출력된 스캔 신호들(GI, GC, GW, EB)이 기입되어, 이에 따라 발광 다이오드(ED)가 발광하게 되는데, 영상 데이터 신호(DATA)가 기입되는 주파수를 구동 주파수로 지칭할 수 있다.
표시 패널(DP)은 프레임 구간들마다 영상(IM, 도 1 참조)를 표시할 수 있다. 한 프레임(1 Frame) 구간은 구동 구간(A) 및 적어도 하나의 스캔 구간(B)을 포함할 수 있다. 구동 구간(A) 및 스캔 구간(B) 각각은 2.1ms(millisecond)의 시간을 갖는 구간일 수 있다. 즉, 구동 구간(A) 및 스캔 구간(B) 각각은 480Hz의 주파수를 가질 수 있다. 다만, 이는 예시적인 것으로 구동 구간(A) 및 스캔 구간(B) 각각의 시간은 이에 한정되지 않는다. 예를 들어, 구동 구간(A) 및 스캔 구간(B) 각각은 4.2ms의 시간을 갖는 구간일 수도 있다.
구동 구간(A) 동안 스캔 신호 라인들(GWL1 내지 GWLn), 보상 스캔 라인들(GCL1 내지 GCLn), 초기화 스캔 라인들(GIL1 내지 GILn), 발광 신호 라인들(EML1 내지 EMLn) 및 발광 초기화 신호 라인들(EBL1 내지 EBLn) 각각은 순차적으로 스캐닝될 수 있다.
스캔 신호들(GI, GC, GW, EB) 및 발광 신호(EM) 각각은 일부 구간 동안 하이 레벨을 갖고, 일부 구간 동안 로우 레벨을 가질 수 있다. 이때, P타입의 트랜지스터들은 대응하는 신호가 로우 레벨을 가질 때 턴-온된다. 이하 본 발명의 실시예에서는, 화소(PX)에 포함된 제1 내지 제9 트랜지스터들(T1 내지 T9)이 P타입의 트랜지스터인 것으로 설명한다. 발광 신호(EM)의 하이 레벨 구간은 비발광 구간으로 지칭되고, 발광 신호(EM)의 로우 레벨 구간은 발광 구간으로 지칭될 수 있다.
발광 신호(EM)는 제1 발광 신호(EM1, 도 3 참조) 및 제2 발광 신호(EM2, 도 3 참조) 중 하나일 수 있다.
도 4a를 참조하면, 호스트 프로세서(10)는 120Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 한 프레임(1 Frame)에 한번의 구동 구간(A) 및 세 번의 스캔 구간(B)을 구동하도록 제어하여 표시 패널(DP)을 120Hz의 구동 주파수로 동작하도록 할 수 있다.
도 4b를 참조하면, 호스트 프로세서(10)는 48Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 한 프레임(1 Frame)에 한번의 구동 구간(A) 및 아홉 번의 스캔 구간(B)을 구동하도록 제어하여 표시 패널(DP)을 48Hz의 구동 주파수로 동작하도록 할 수 있다.
다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 표시 패널(DP)의 동작은 이에 제한되지 않는다. 예를 들어, 호스트 프로세서(10)가 240Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A) 및 스캔 구간(B)을 각각 한번씩 구동하도록 제어하여 표시 패널(DP)이 240Hz의 주파수로 동작하도록 할 수 있다.
본 발명에 따르면, 전자 장치(DD)는 호스트 프로세서(10)의 프레임을 생성하는 타이밍과 표시 패널(DP)의 프레임을 출력하는 타이밍을 동기화시킬 수 있다. 전자 장치(DD)는 스캔 구간(B)의 반복을 통해 표시 패널(DP)의 구동 주파수를 조절할 수 있다. 즉, 상기 구동 주파수에 따라 스캔 구간(B)의 개수가 달라질 수 있다. 표시 패널(DP)은 가변적인 주파수로 동작할 수 있다. 이때, 표시 패널(DP)은 가변 주파수 모드로 동작한다고 지칭될 수 있다. 예를 들어, 정지 영상 표시와 같은 특정 동작 환경에서 전자 장치(DD)의 구동 주파수를 낮추면 전자 장치(DD)의 소비 전력이 감소될 수 있다. 따라서, 소비 전력이 감소된 전자 장치(DD)를 제공할 수 있다.
도 5는 본 발명의 일 실시예에 따른 구동 컨트롤러를 도시한 블록도이다.
도 2 및 도 5를 참조하면, 구동 컨트롤러(100)는 대표 주파수 산출부(110) 및 보상 신호 산출부(120)를 포함할 수 있다. 구동 컨트롤러(100)는 호스트 프로세서(10)로부터 영상 신호(RGB)를 수신할 수 있다.
대표 주파수 산출부(110)는 복수의 프레임들 중 하나의 프레임 이전의 m회의 프레임들의 구동 주파수들을 근거로 대표 주파수(FI)를 출력할 수 있다.
보상 신호 산출부(120)는 대표 주파수(FI) 및 하나의 프레임 내의 카운팅 수를 근거로 보상 신호(CI)를 출력할 수 있다. 상기 카운팅 수는 상기 하나의 프레임 내에 신호가 소정의 주기로 반복된 횟수를 지칭할 수 있다.
본 발명에 따르면, 보상 신호(CI)는 복수의 프레임들 중 하나의 프레임 이전의 m회의 프레임들의 구동 주파수들을 근거로 산출될 수 있다. 즉, 보상 신호 산출부(120)는 누적된 가변 구동 주파수에 의한 영향을 고려하여 보상 신호(CI)를 출력할 수 있다. 전압 발생기(300)는 보상 신호(CI)를 근거로 전압을 표시 패널(DP)에 제공할 수 있다. 표시 패널(DP)은 누적된 가변 구동 주파수에 의한 영향이 반영된 상기 전압을 근거로 복수의 화소들(PX)을 구동할 수 있다. 전자 장치(DD)는 표시 패널(DP)의 휘도 편차를 개선할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD)를 제공할 수 있다.
도 6은 본 발명의 일 실시예에 따른 대표 주파수 산출부를 도시한 블록도이다.
도 5 및 도 6을 참조하면, 제어 신호(CTRL)은 동기 신호(Sync) 및 카운팅 신호(CYC)를 포함할 수 있다. 동기 신호(Sync) 및 카운팅 신호(CYC)는 대표 주파수 산출부(110)에 제공될 수 있다. 대표 주파수(FI)는 동기 신호(Sync) 및 카운팅 신호(CYC)에 근거해서 산출될 수 있다.
동기 신호(Sync)는 매 프레임의 시작 시점에 활성화되어 매 프레임의 시작 시점을 나타낼 수 있다. 동기 신호(Sync)는 수직 동기 신호 를 포함할 수 있다. 본 발명의 일 실시예에 따른 구동 컨트롤러(100, 도 5 참조)는 동기 신호(Sync)로 수직 동기 신호 대신 스캔 신호(GW, 도 4a 참조)를 수신하여 동작할 수도 있으나, 이에 제한되는 것은 아니다.
카운팅 신호(CYC)는 상기 하나의 프레임 내에 소정의 주기로 제공될 수 있다. 본 발명의 일 실시예에 따른 구동 컨트롤러(100, 도 5 참조)는 카운팅 신호(CYC) 대신 발광 신호(EM, 도 4a 참조)를 수신하여 동작할 수도 있으나, 이에 제한되는 것은 아니다.
대표 주파수 산출부(110)는 시프트 레지스터부(111), 가중치 계산부(112), 주파수 계산부(113), 및 대표 주파수 출력부(114)를 포함할 수 있다.
시프트 레지스터부(111)은 동기 신호(Sync) 및 카운팅 신호(CYC)를 수신할 수 있다. 시프트 레지스터부(111)은 제1 내지 제k 시프트 레지스터들(SR0-SRk) 포함할 수 있다. 시프트 레지스터부(111이 때, 상기 k는 128일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 내지 제k 시프트 레지스터들(SR0-SRk)의 개수는 이에 제한되지 않는다. 예를 들어, 상기 k는 16일 수도 있다.
시프트 레지스터부(111)은 서로 전기적으로 직렬 연결될 수 있다. 예를 들어, 제1 시프트 레지스터(SR0)는 제2 시프트 레지스터(SR1)와 연결될 수 있고, 제2 시프트 레지스터(SR1)는 제3 시프트 레지스터(SR2)와 연결될 수 있다.
시프트 레지스터부(111) 중 하나의 시프트 레지스터는 카운팅 신호(CYC)를 수신하면 상기 하나의 시프트 레지스터와 연결된 다른 시프트 레지스터에 출력값을 송신할 수 있다. 예를 들어, 제1 시프트 레지스터(SR0)에 1의 값을 갖는 동기 신호(Sync)가 제공되어 제1 시프트 레지스터(SR0)에 1의 값이 저장될 수 있다. 이후, 카운팅 신호(CYC)가 제1 시프트 레지스터(SR0)에 제공되는 경우, 제1 시프트 레지스터(SR0)는 저장된 1의 출력값을 제2 시프트 레지스터(SR1)에 송신할 수 있다.
가중치 계산부(112)은 시프트 레지스터부(111)과 각각 연결될 수 있다. 가중치 계산부(112)은 제1 내지 제i 가중치 곱셈부들(MP0-MPi)을 포함할 수 있다. 가중치 계산부(112)의 개수는 시프트 레지스터부(111)의 개수에 대응하여 제공될 수 있다.
제1 가중치 곱셈부(MP0)는 제1 시프트 레지스터(SR0)의 출력값을 제1 주파수 가중치 계수(C[0])와 곱하여 제1 계산값을 출력할 수 있다.
제2 가중치 곱셈부(MP1)는 제2 시프트 레지스터(SR1)의 출력값을 제2 주파수 가중치 계수(C[1])와 곱하여 제2 계산값을 출력할 수 있다.
제3 가중치 곱셈부(MP2)는 제3 시프트 레지스터(SR2)의 출력값을 제3 주파수 가중치 계수(C[2])와 곱하여 제3 계산값을 출력할 수 있다.
가중치 계산부(112)은 시프트 레지스터부(111)의 출력값들에 서로 상이한 가중치들을 각각 곱한 계산값들을 주파수 계산부(113)에 제공할 수 있다.
주파수 계산부(113)는 가중치 계산부(112)과 연결될 수 있다. 주파수 계산부(113)는 상기 계산값들을 더하여 출력 주파수(PFI)를 출력할 수 있다.
대표 주파수 출력부(114)는 주파수 계산부(113)와 연결될 수 있다. 대표 주파수 출력부(114)는 출력 주파수(PFI) 및 동기 신호(Sync)를 근거로 대표 주파수(FI)를 출력할 수 있다. 대표 주파수 출력부(114)는 출력 주파수(PFI) 중 매 프레임의 시작 직전에 계산된 출력 주파수(PFI)를 대표 주파수(FI)로 출력할 수 있다.
도 7은 본 발명의 일 실시예에 따른 대표 주파수 산출부의 동작을 도시한 것이고, 도 8은 본 발명의 일 실시예에 따른 주파수 가중치 계수들을 도시한 그래프이다. 도 7 및 도 8에서는 예시적으로 시프트 레지스터부(111, 도 6 참조)은 제1 내지 제16 시프트 레지스터(SR0~SR15)로 제공되는 것을 도시하였다. 도 7에서는 예시적으로 제1 내지 제14 프레임(FP1~FP14)에 대해 도시하였다.
도 6 내지 도 8을 참조하면, 동기 신호(Sync)는 수직 동기 신호(Sync)일 수 있다. 수직 동기 신호(Sync)는 매 프레임(FP1~FP14)의 시작 시점에 활성화되어 매 프레임(FP1~FP14)의 시작 시점을 결정할 수 있다. 프레임 레이트에 따라 수직 동기 신호(Sync)의 활성화 주기도 가변될 수 있다.
카운팅 신호(CYC)는 발광 신호(EM, 도 4a 참조)일 수 있다. 카운팅 신호(CYC)는 소정의 주기마다 반복되어 제공될 수 있다.
W/H는 카운팅 신호(CYC)에 따른 동기 신호(Sync)의 입력을 지칭할 수 있다. W는 동기 신호(Sync)가 1의 값을 가지는 것을 지칭할 수 있고, H는 동기 신호(Sync)가 0의 값을 가지는 것을 지칭할 수 있다. W/H의 값들은 제1 시프트 레지스터(SR0)에 입력되는 값일 수 있다.
카운팅 수(Cycle_cnt)는 상기 하나의 프레임 내에 카운팅 신호(CYC)가 반복된 횟수를 0부터 카운팅한 값으로 지칭될 수 있다. 예를 들어, 제1 프레임(FP1)에서 카운팅 수(Cycle_cnt)는 0 또는 1일 수 있고, 제10 프레임(FP10)에서 카운팅 수(Cycle_cnt)는 0, 1, 2, 또는 3일 수 있다. 제14 프레임(FP14)에서 카운팅 수(Cycle_cnt)는 0, 1, 또는 2일 수 있다.
구동 주파수(DF)는 제1 내지 제14 프레임(FP1~FP14) 각각의 구동 주파수를 지칭할 수 있다. 예를 들어, 제1 프레임(FP1) 내지 제8 프레임(FP8) 각각의 구동 주파수(DF)는 240Hz일 수 있고, 제9 프레임(FP9) 내지 제11 프레임(FP11) 각각의 구동 주파수(DF)는 120Hz일 수 있으며, 제12 프레임(FP12) 내지 제14 프레임(FP14) 각각의 구동 주파수(DF)는 160Hz일 수 있다. 즉, 표시 패널(DP)은 가변적인 주파수로 동작할 수 있다.
동기 신호(Sync) 및 카운팅 신호(CYC)가 입력되었을 때, 카운팅 수(Cycle_cnt)가 0이고, 제1 시프트 레지스터(SR0)에는 1의 값이 입력될 수 있다. 이후 동기 신호(Sync)가 입력되지 않고, 카운팅 신호(CYC)가 입력되면, 카운팅 수(Cycle_cnt)가 1이 되고, 제1 시프트 레지스터(SR0)는 제2 시프트 레지스터(SR1)에 1의 출력값을 출력할 수 있다. 제2 시프트 레지스터(SR1)에는 전달받은 1의 값이 입력될 수 있다. 제1 시프트 레지스터(SR0)에는 동기 신호(Sync)가 입력되지 않았기 때문에 0의 값이 입력될 수 있다. 제2 시프트 레지스터(SR1)는 저장된 값을 제3 시프트 레지스터(SR2)에 출력할 수 있다.
즉, 카운팅 신호(CYC)가 입력되면 제n-1 시프트 레지스터는 저장된 제n-1 값을 제n 시프트 레지스터에 출력할 수 있다. 이 때, 제n 시프트 레지스터는 저장된 제n 값을 제n+1번째 시프트 레지스터에 출력하고, 제n 시프트 레지스터에는 제n-1 값이 저장될 수 있다. 이 때, n은 2보다 큰 자연수이다.
즉, 제1 내지 제16 시프트 레지스터들(SR0~SR15)에는 시프트 레지스터부(111)의 개수만큼 이전 카운팅 신호(CYC)에 따라 제공된 동기 신호(Sync)의 입력이 저장될 수 있다. 예를 들어, 제1 시프트 레지스터(SR0)에는 현재 동기 신호(Sync)의 입력값이 저장될 수 있다. 제2 시프트 레지스터(SR1)에는 1회 이전의 카운팅 신호(CYC)의 동기 신호(Sync)의 입력값이 저장될 수 있다. 제3 시프트 레지스터(SR2)에는 2회 이전의 카운팅 신호(CYC)의 동기 신호(Sync)의 입력값이 저장될 수 있다.
시프트 레지스터부(111)에는 현재 및 이전 동기 신호(Sync)의 값들이 누적되어 저장될 수 있다.
가중치 계산부(112)은 시프트 레지스터부(111)에 저장된 값들에 주파수 가중치 계수들(MI)을 각각 곱할 수 있다. 주파수 가중치 계수들(MI)은 곱해지는 시프트 레지스터의 번호가 클수록 작을 수 있다.
주파수 가중치 계수들(MI)은 제1 내지 제16 주파수 가중치 계수들(C[0]~C[15])을 포함할 수 있다. 주파수 가중치 계수들(MI)은 제1 주파수 가중치 계수(C[0])에서 제16 주파수 가중치 계수(C[15])로 갈수록 작을 수 있다. 예를 들어, 제1 주파수 가중치 계수(C[0])는 100의 값을 가질 수 있다. 제2 주파수 가중치 계수(C[1])는 60의 값을 가질 수 있다. 제3 주파수 가중치 계수(C[2])는 36의 값을 가질 수 있다.
본 발명에 따르면, 구동 주파수(DF)는 직전 구동 주파수에는 큰 영향을 받을 수 있다. 대표 주파수 산출부(110)는 직전 구동 주파수에 상대적으로 큰 주파수 가중치 계수(C[0])를 부여할 수 있다. 대표 주파수 산출부(110)는 시간이 경과한 이전 구동 주파수에 대해서는 상대적으로 작은 주파수 가중치 계수(C[15])를 부여할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
예를 들어, 제9 프레임(FP9)에서 카운팅 수(Cycle_cnt)가 3일 때, 제1 시프트 레지스터(SR0)에는 0이 저장될 수 있다. 제2 시프트 레지스터(SR1)에는 0이 저장될 수 있다. 제3 시프트 레지스터(SR2)에는 0이 저장될 수 있다. 제4 시프트 레지스터(SR3)에는 1이 저장될 수 있다. 제5 시프트 레지스터(SR4)에는 0이 저장될 수 있다. 제6 시프트 레지스터(SR5)에는 1이 저장될 수 있다. 제7 시프트 레지스터(SR6)에는 0이 저장될 수 있다. 제8 시프트 레지스터(SR7)에는 1이 저장될 수 있다. 제9 시프트 레지스터(SR8)에는 0이 저장될 수 있다. 제10 시프트 레지스터(SR9)에는 1이 저장될 수 있다. 제11 시프트 레지스터(SR10)에는 0이 저장될 수 있다. 제12 시프트 레지스터(SR11)에는 1이 저장될 수 있다. 제13 시프트 레지스터(SR12)에는 0이 저장될 수 있다. 제14 시프트 레지스터(SR13)에는 1이 저장될 수 있다. 제15 시프트 레지스터(SR14)에는 0이 저장될 수 있다. 제16 시프트 레지스터(SR15)에는 1이 저장될 수 있다.
이 때, 가중치 곱셈부(112)는 제1 시프트 레지스터(SR0)에 저장된 값에 제1 주파수 가중치 계수(C[0])를 곱할 수 있다. 가중치 곱셈부(112)는 제2 시프트 레지스터(SR1)에 저장된 값에 제2 주파수 가중치 계수(C[1])를 곱할 수 있다. 가중치 곱셈부(112)는 제3 시프트 레지스터(SR2)에 저장된 값에 제3 주파수 가중치 계수(C[2])를 곱할 수 있다. 가중치 곱셈부(112)는 제4 시프트 레지스터(SR3)에 저장된 값에 제4 주파수 가중치 계수(C[3])를 곱할 수 있다. 가중치 곱셈부(112)는 제5 시프트 레지스터(SR4)에 저장된 값에 제5 주파수 가중치 계수(C[4])를 곱할 수 있다. 가중치 곱셈부(112)는 제6 시프트 레지스터(SR5)에 저장된 값에 제6 주파수 가중치 계수(C[5])를 곱할 수 있다. 가중치 곱셈부(112)는 제7 시프트 레지스터(SR6)에 저장된 값에 제7 주파수 가중치 계수(C[6])를 곱할 수 있다. 가중치 곱셈부(112)는 제8 시프트 레지스터(SR7)에 저장된 값에 제8 주파수 가중치 계수(C[7])를 곱할 수 있다. 가중치 곱셈부(112)는 제9 시프트 레지스터(SR8)에 저장된 값에 제9 주파수 가중치 계수(C[8])를 곱할 수 있다. 가중치 곱셈부(112)는 제10 시프트 레지스터(SR9)에 저장된 값에 제10 주파수 가중치 계수(C[9])를 곱할 수 있다. 가중치 곱셈부(112)는 제11 시프트 레지스터(SR10)에 저장된 값에 제11 주파수 가중치 계수(C[10])를 곱할 수 있다. 가중치 곱셈부(112)는 제12 시프트 레지스터(SR11)에 저장된 값에 제12 주파수 가중치 계수(C[11])를 곱할 수 있다. 가중치 곱셈부(112)는 제13 시프트 레지스터(SR12)에 저장된 값에 제13 주파수 가중치 계수(C[12])를 곱할 수 있다. 가중치 곱셈부(112)는 제14 시프트 레지스터(SR13)에 저장된 값에 제14 주파수 가중치 계수(C[13])를 곱할 수 있다. 가중치 곱셈부(112)는 제15 시프트 레지스터(SR14)에 저장된 값에 제15 주파수 가중치 계수(C[14])를 곱할 수 있다. 가중치 곱셈부(112)는 제16 시프트 레지스터(SR15)에 저장된 값에 제16 주파수 가중치 계수(C[15])를 곱할 수 있다.
주파수 계산부(113)는 시프트 레지스터부(111)의 출력값들에 서로 상이한 가중치들을 각각 곱한 계산값들을 더하여 출력 주파수(PFI)를 산출할 수 있다. 이 때, 출력 주파수(PFI)는 65의 값을 가질 수 있다.
이때, 출력 주파수(PFI)는 제10 프레임(FP10)의 시작 직전에 계산된 주파수이므로 제10 프레임(FP10)의 대표 주파수(FI)는 65의 값으로 출력될 수 있다.
본 발명과 달리, 전자 장치(DD, 도 1 참조)는 가변 구동 주파수로 구동될 수 있다. 구동 주파수의 변화로 인해 표시 패널(DP, 도 2 참조)이 발광하는 휘도의 차이가 발생될 수 있다. 하지만, 본 발명에 따르면, 대표 주파수 산출부(110)는 시프트 레지스터부(111)을 이용하여 이전 구동 주파수들을 누적하여 대표 주파수(FI)를 산출할 수 있다. 가중치 계산부(112)은 누적된 구동 주파수들의 고려 정도를 가중치로 제어하여 대표 주파수(FI)를 산출할 수 있다. 구동 컨트롤러(100)는 최적으로 산출된 대표 주파수(FI)를 이용하여 표시 패널(DP, 도 2 참조)이 발광하는 휘도를 제어하는 신호를 출력할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
도 9는 본 발명의 일 실시예에 따른 보상 신호 산출부를 도시한 블록도이다.
도 6 내지 도 9를 참조하면, 보상 신호 산출부(120)는 대표 주파수(FI), 동기 신호(Sync), 및 카운팅 신호(CYC)를 수신할 수 있다.
보상 신호 산출부(120)는 카운트부(121), 룩업 테이블(122), 및 보간부(123)를 포함할 수 있다.
카운트부(121)는 동기 신호(Sync) 및 카운팅 신호(CYC)를 수신할 수 있다. 카운트부(121)는 동기 신호(Sync) 및 카운팅 신호(CYC)를 근거로 카운팅 수(Cycle_cnt)를 출력할 수 있다. 카운팅 수(Cycle_cnt)는 상기 하나의 프레임 내에 카운팅 신호(CYC)가 반복된 횟수를 0부터 카운팅한 값으로 지칭될 수 있다. 상기 하나의 프레임은 동기 신호(Sync)를 근거로 정의될 수 있다. 예를 들어, 동기 신호(Sync)가 1의 값을 가질 때 프레임의 시작 시점으로 정의될 수 있다.
룩업 테이블(122)은 대표 주파수(FI) 및 카운팅 수(Cycle_cnt) 별로 정의될 수 있다. 룩업 테이블(122)은 보상 신호값들(a0~d)을 정의하고, 보상 신호 산출부(120)는 보상 신호값들(a0~d)을 근거로 보상 신호(CI)를 출력할 수 있다.
도 9에서는 예시적으로 카운팅 수(Cycle_cnt)가 0 내지 31의 값을 가지는 것을 도시하였으나, 이에 제한되는 것은 아니다.
대표 주파수(FI)가 기준값보다 크거나 같은 경우, 대표 주파수(FI)에서 카운팅 수(Cycle_cnt) 별로 정의된 보상 신호값들(a0~c31)은 적어도 하나의 상이한 값을 가질 수 있다. 예를 들어, 대표 주파수 산출부(110)에서 출력된 대표 주파수(FI)가 138의 값을 갖는 경우, 카운팅 수(Cycle_cnt)가 0일 때의 제1 보상 신호값(a0)과 카운팅 수(Cycle_cnt)가 31일 때의 제32 보상 신호값(a31)은 서로 상이할 수 있다.
일 실시예에서, 기준값은 40일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 소정의 값은 이에 제한되지 않고 사용자에 의해 다양하게 제공될 수 있다.
대표 주파수(FI)가 기준값보다 작은 경우, 대표 주파수(FI)에서 보상 신호값(d)은 일정한 값을 가질 수 있다. 예를 들어, 대표 주파수 산출부(110)에서 출력된 대표 주파수(FI)가 36의 값을 갖는 경우, 보상 신호값(d)은 고정되어 보상 신호(CI)로 출력될 수 있다.
보간부(123)는 룩업 테이블(122)로부터 수신한 보상 신호값들(a0~d)을 근거로 선형 보간법을 활용하여 보상 신호(CI)를 산출할 수 있다. 상기 선형 보간법은 동일한 카운팅 신호(CYC)에서 대표 주파수(FI) 및 보상 신호값(a0~d)으로 구성된 두 개의 좌표를 근거로 그 사이에 위치한 대표 주파수(FI)에 따른 보상 신호(CI)를 산출하는 방법일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 보간부(123)는 보상 신호(CI)를 산출하기 위한 방법으로 다양한 방법을 선택하여 활용할 수 있다.
예를 들어, 대표 주파수 산출부(110)에서 출력된 대표 주파수(FI)가 65의 값을 갖고, 카운팅 수(Cycle_cnt)가 2인 경우, 룩업 테이블(122)은 65와 인접한 75 및 45에서 카운팅 수(Cycle_cnt)가 2인 보상 신호값들인 b2 및 c2를 보간부(123)에 출력할 수 있다. 보간부(123)는 b2 및 c2를 선형 보간법을 이용하여 보상 신호(CI)를 출력할 수 있다.
본 발명에 따르면, 대표 주파수 산출부(110)는 복수의 누적 구동 주파수들을 고려하여 하나의 대표 주파수(FI)로 출력할 수 있다. 보상 신호 산출부(120)는 대표 주파수(FI)를 근거로 보상 신호(CI)를 출력할 수 있다. 룩업 테이블(122)은 누적되는 구동 주파수의 모든 경우에 대해 제공되는 것이 아닌 산출된 대표 주파수(FI)를 근거로 하나의 룩업 테이블이 정의될 수 있다. 즉, 전자 장치(DD, 도 1 참조)의 누적 주파수의 모든 경우의 수에 대한 룩업 테이블이 불요하여 추가 메모리가 불요할 수 있다. 따라서, 상기 추가 메모리를 배치하는 영역이 불필요하여 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다. 또한, 하나의 룩업 테이블(122) 및 보간부(123)를 이용하여 보상 신호(CI)를 출력하여 소비 전력이 감소될 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
도 10은 본 발명의 일 실시예에 따른 전자 장치의 구동 과정을 도시한 것이다.
도 2, 도 3, 도 5, 및 도 10을 참조하면, 대표 주파수 산출부(110)는 복수의 프레임들 중 하나의 프레임 이전의 n 회의 구동 주파수들(DF)을 근거로 대표 주파수(FI)를 출력할 수 있다. 대표 주파수(FI)는 동기 신호(Sync)를 근거로 산출될 수 있다.
보상 신호 산출부(120)는 대표 주파수(FI) 및 하나의 프레임 내의 카운팅 수(Cycle_cnt)를 근거로 보상 신호(CI)를 출력할 수 있다.
전압 발생기(300)는 제1 트랜지스터(T1)의 제1 전극에 제공되는 기준 전압(Vbias)을 생성할 수 있다. 전압 발생기(300)는 보상 신호(CI)를 근거로 기준 전압(Vbias)의 레벨을 제어할 수 있다.
예를 들어, 카운팅 수(Cycle_cnt)가 증가할수록 기준 전압(Vbias)의 레벨이 증가할 수 있다. 예를 들어, 240Hz에서 60Hz로 바뀐 프레임에서 대표 주파수(FI)는 100일 수 있고, 이 때 카운팅 수(Cycle_cnt)가 0일 때의 기준 전압(Vbias)은 6.00V(Volt)일 수 있고, 카운팅 수(Cycle_cnt)가 7일 때의 기준 전압(Vbias)은 7.30V일 수 있다. 기준 전압(Vbias)에 의해 표시 패널(DP)의 복수의 화소들(PX)의 휘도가 제어될 수 있다.
본 발명에 따르면, 대표 주파수 산출부(110)는 누적 구동 주파수들을 고려하여 대표 주파수(FI)를 출력할 수 있다. 보상 신호 산출부(120)는 대표 주파수(FI)를 근거로 최적의 보상 신호(CI)를 출력할 수 있다. 표시 패널(DP)의 복수의 화소들(PX) 각각은 보상 신호(CI)에 의해 제어된 기준 전압(Vbias)을 근거로 발광될 수 있다. 전자 장치(DD)는 구동 주파수(DF)의 변화에 관계없이 일정한 광 파형(LV)을 제공할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD)를 제공할 수 있다.
본 발명과 달리, 대표 주파수 산출부(110) 및 보상 신호 산출부(120)에 의해 보상되지 않은 경우, 광 파형(LVa)은 고주파에서 저주파로 구동 주파수(DF)가 변할 때, 휘도가 상승하는 현상이 발생될 수 있다. 구동 주파수(DF)가 바뀔 때, 광 파형(LVa)에는 휘도 차이가 발생될 수 있다. 또한, 광 파형(LVa)의 휘도 편차는 누적 구동 주파수에 따라 상이하게 발생할 수 있다. 예를 들어, 한 번의 240Hz의 프레임에서 30Hz의 프레임으로 변했을 때 4.3%의 휘도 편차가 발생될 수 있다. 두 번의 240Hz의 프레임 이후 30Hz의 프레임으로 변했을 때 6.2%의 휘도 편차가 발생될 수 있다. 네 번의 240Hz의 프레임 이후 30Hz의 프레임으로 변했을 때 8.0%의 휘도 편차가 발생될 수 있다. 여섯 번의 240Hz의 프레임 이후 30Hz의 프레임으로 변했을 때 9.8%의 휘도 편차가 발생될 수 있다. 이로 인해 플리커(flicker) 현상이 발생될 수 있다. 하지만, 본 발명에 따르면, 구동 주파수(DF)가 변할 때, 대표 주파수 산출부(110)는 대표 주파수(FI)를 산출하고, 보상 신호 산출부(120)는 대표 주파수(FI)를 근거로 광 파형(LV)을 보상하는 보상 신호(CI)를 출력할 수 있다. 즉, 휘도 편차가 누적 구동 주파수에 따라 상이하게 발생하더라도 대표 주파수(FI)를 근거로 보상 신호(CI)를 출력하여 광 파형(LV)의 휘도를 일정하게 유지할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
도 11은 본 발명의 일 실시예에 따른 제2 초기화 전압의 구동을 도시한 것이다. 도 11에서는 도 10의 240Hz에서 60Hz로 바뀐 프레임에서의 제2 초기화 전압(Vainit)의 레벨을 예시적으로 도시하였다.
도 10 및 도 11을 참조하면, 전압 발생기(300)는 제4 트랜지스터(T4, 도 3 참조)의 제2 전극에 제공되는 제2 초기화 전압(Vainit)을 생성할 수 있다. 전압 발생기(300)는 보상 신호(CI)를 근거로 제2 초기화 전압(Vainit)의 레벨을 제어할 수도 있다.
대표 주파수(FI)가 40 이상일 때, 카운팅 수(Cycle_cnt)가 증가할수록 제2 초기화 전압(Vainit)의 레벨은 감소할 수 있다. 예를 들어, 240Hz에서 60Hz로 바뀐 프레임에서 카운팅 수(Cycle_cnt)가 0일 때의 제2 초기화 전압(Vainit)은 제1 레벨(V1)일 수 있고, 카운팅 수(Cycle_cnt)가 7일 때의 제2 초기화 전압(Vainit)은 제2 레벨(V2)일 수 있다. 대표 주파수(FI)가 100일 때, 제1 레벨(V1)은 제2 레벨(V2)보다 큰 레벨을 가질 수 있다. 제2 초기화 전압(Vainit)에 의해 표시 패널(DP)의 복수의 화소들(PX)의 휘도가 제어될 수 있다.
본 발명에 따르면, 대표 주파수 산출부(110, 도 5 참조)는 누적 구동 주파수들을 고려하여 대표 주파수(FI)를 출력할 수 있다. 보상 신호 산출부(120, 도 5 참조)는 대표 주파수(FI)를 근거로 최적의 보상 신호(CI)를 출력할 수 있다. 표시 패널(DP, 도 2 참조)의 복수의 화소들(PX, 도 2 참조) 각각은 보상 신호(CI)에 의해 제어된 제2 초기화 전압(Vainit)을 근거로 발광될 수 있다. 전자 장치(DD, 도 2 참조)는 구동 주파수(DF)의 변화에 관계없이 일정한 광 파형을 제공할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 2 참조)를 제공할 수 있다.
도 12a는 본 발명의 일 실시예에 따른 전자 장치의 블록도이고, 도 12b는 본 발명의 일 실시예에 따른 발광 신호의 구동을 도시한 것이다. 도 12a를 설명함에 있어서, 도 2를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다. 도 12b에서는 도 10의 240Hz에서 60Hz로 바뀐 프레임에서의 발광 신호(EM)의 레벨을 예시적으로 도시하였다.
도 10, 도 12a, 및 도 12b를 참조하면, 보상 신호 산출부(120, 도 5 참조)는 보상 신호(CIa)를 출력할 수 있다. 발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터 발광 제어 신호(ECS) 및 보상 신호(CIa)를 수신할 수 있다.
발광 구동 회로(EDC)는 발광 신호(EM)를 생성할 수 있다. 발광 구동 회로(EDC)는 보상 신호(CIa)를 근거로 제9 트랜지스터(T9)의 게이트 전극에 제공되는 발광 신호(EM)의 신호 폭을 제어할 수 있다. 상기 신호 폭은 발광 신호(EM)가 인가되는 시간을 지칭할 수도 있다.
대표 주파수(FI)가 40 이상일 때, 카운팅 수(Cycle_cnt)가 증가할수록 발광 신호(EM)의 신호 폭은 감소할 수 있다. 예를 들어, 240Hz에서 60Hz로 바뀐 프레임에서 카운팅 수(Cycle_cnt)가 0일 때의 발광 신호(EM)는 제1 신호 폭(W1)을 가질 수 있고, 카운팅 수(Cycle_cnt)가 7일 때의 발광 신호(EM)는 제2 신호 폭(W2)을 가질 수 있다. 대표 주파수(FI)가 100일 때, 제1 신호 폭(W1)은 제2 신호 폭(W2)보다 큰 폭을 가질 수 있다. 발광 신호(EM)의 신호 폭에 의해 표시 패널(DP)의 복수의 화소들(PX)의 휘도가 제어될 수 있다.
본 발명에 따르면, 대표 주파수 산출부(110, 도 5 참조)는 누적 구동 주파수들을 고려하여 대표 주파수(FI)를 출력할 수 있다. 보상 신호 산출부(120, 도 5 참조)는 대표 주파수(FI)를 근거로 최적의 보상 신호(CIa)를 출력할 수 있다. 표시 패널(DP, 도 2 참조)의 복수의 화소들(PX, 도 2 참조) 각각은 보상 신호(CIa)에 의해 제어된 발광 신호(EM)를 근거로 발광될 수 있다. 전자 장치(DD, 도 2 참조)는 구동 주파수(DF)의 변화에 관계없이 일정한 광 파형을 제공할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 2 참조)를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 전자 장치 DP: 표시 패널
110: 대표 주파수 산출부 FI: 대표 주파수
120: 보상 신호 산출부 CI: 보상 신호

Claims (20)

  1. 복수의 화소들을 포함하고, 복수의 프레임들 각각에 영상을 표시하는 표시 패널;
    상기 복수의 프레임들을 복수의 구동 주파수들로 각각 구동하는 구동 회로;
    상기 표시 패널에 전압을 제공하는 전압 발생기; 및
    상기 구동 회로의 구동을 제어하는 구동 컨트롤러를 포함하고,
    상기 구동 컨트롤러는,
    상기 복수의 프레임들 중 하나의 프레임 이전의 n회의 구동 주파수들을 근거로 대표 주파수를 출력하는 대표 주파수 산출부; 및
    상기 대표 주파수 및 상기 하나의 프레임 내의 카운팅 수를 근거로 보상 신호를 출력하는 보상 신호 산출부를 포함하고,
    상기 구동 컨트롤러는 상기 전압 발생기에 상기 보상 신호를 송신하고,
    상기 전압은 기준 전압을 포함하며,
    상기 전압 발생기는 상기 보상 신호를 근거로 상기 기준 전압을 생성하고,
    상기 전압 발생기는 상기 복수의 화소들 각각에 상기 기준 전압을 제공하는 전자 장치.
  2. 제1 항에 있어서,
    상기 대표 주파수는 상기 복수의 프레임들 각각의 시작을 정의하는 동기 신호 및 상기 복수의 프레임들을 일정한 주기로 카운팅하는 카운팅 신호를 근거로 산출되고,
    상기 카운팅 수는 상기 카운팅 신호를 근거로 출력되는 전자 장치.
  3. 제2 항에 있어서,
    상기 동기 신호는 수직 동기 신호인 전자 장치.
  4. 제2 항에 있어서,
    상기 대표 주파수 산출부는 상기 동기 신호 및 상기 카운팅 신호를 수신하는 복수의 시프트 레지스터들을 포함하고,
    상기 복수의 시프트 레지스터들은 서로 전기적으로 직렬 연결되고,
    상기 복수의 시프트 레지스터들 중 하나의 시프트 레지스터는 상기 카운팅 신호를 수신하면 상기 하나의 시프트 레지스터와 연결된 다른 시프트 레지스터에 출력값을 송신하는 전자 장치.
  5. 제4 항에 있어서,
    상기 대표 주파수는 상기 복수의 시프트 레지스터들의 출력값들에 서로 상이한 가중치를 각각 곱하여 산출되는 전자 장치.
  6. 제2 항에 있어서,
    상기 보상 신호 산출부는 상기 대표 주파수 및 상기 카운팅 수를 근거로 정의된 룩업 테이블을 포함하는 전자 장치.
  7. 제6 항에 있어서,
    상기 보상 신호는 복수로 제공되고,
    상기 대표 주파수가 소정의 값 초과인 경우, 상기 대표 주파수에서 상기 카운팅 수를 근거로 정의된 상기 복수의 보상 신호들은 적어도 하나의 서로 상이한 값을 갖는 전자 장치.
  8. 제7 항에 있어서,
    상기 대표 주파수가 상기 소정의 값 이하인 경우, 상기 보상 신호는 기 설정된 값을 갖는 전자 장치.
  9. 제2 항에 있어서,
    상기 복수의 화소들 각각은,
    제1 노드 및 제2 노드 사이에 연결된 제1 커패시터;
    제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터;
    제1 전극 및 상기 제1 구동 전압과 상이한 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드;
    상기 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 전기적으로 연결되는 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터; 및
    데이터 라인과 연결된 제1 전극, 상기 제1 노드와 전기적으로 연결된 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터를 포함하는 전자 장치.
  10. 제9 항에 있어서,
    상기 기준 전압은 상기 제1 트랜지스터의 상기 제1 전극에 제공되는 전자 장치.
  11. 제9 항에 있어서,
    상기 전압은 초기화 전압을 더 포함하고,
    상기 전압 발생기는 상기 보상 신호를 근거로 상기 초기화 전압을 생성하며,
    상기 초기화 전압은 상기 발광 다이오드의 상기 제1 전극에 제공되는 전자 장치.
  12. 제9 항에 있어서,
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극, 및 발광 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 더 포함하는 전자 장치.
  13. 제12 항에 있어서,
    상기 카운팅 신호는 상기 발광 신호를 근거로 정의되는 전자 장치.
  14. 제12 항에 있어서,
    상기 동기 신호는 상기 스캔 신호를 근거로 정의되는 전자 장치.
  15. 복수의 화소들을 포함하고, 복수의 프레임들 각각에 영상을 표시하는 표시 패널;
    상기 복수의 프레임들을 복수의 구동 주파수들로 각각 구동하는 구동 회로; 및
    상기 구동 회로의 구동을 제어하는 구동 컨트롤러를 포함하고,
    상기 구동 컨트롤러는,
    상기 복수의 프레임들 중 하나의 프레임 이전의 적어도 하나의 구동 주파수를 근거로 대표 주파수를 출력하는 대표 주파수 산출부; 및
    상기 대표 주파수 및 상기 하나의 프레임의 구동 주파수를 근거로 보상 신호를 출력하는 보상 신호 산출부를 포함하고,
    상기 구동 컨트롤러는 상기 구동 회로에 상기 보상 신호를 송신하고,
    상기 구동 회로는 상기 보상 신호를 근거로 발광 신호를 생성하고,
    상기 구동 회로는 상기 복수의 화소들 각각에 상기 발광 신호를 제공하는 전자 장치.
  16. 제15 항에 있어서,
    상기 대표 주파수는 상기 복수의 프레임들 각각의 시작을 정의하는 동기 신호 및 상기 복수의 프레임들 각각의 주기를 카운팅하는 카운팅 신호를 근거로 산출되는 전자 장치.
  17. 제16 항에 있어서,
    상기 대표 주파수 산출부는 상기 동기 신호 및 상기 카운팅 신호를 수신하는 복수의 시프트 레지스터들을 포함하고,
    상기 복수의 시프트 레지스터들은 서로 전기적으로 직렬 연결되고,
    상기 복수의 시프트 레지스터들 중 하나의 시프트 레지스터는 상기 카운팅 신호를 수신하면 상기 하나의 시프트 레지스터와 연결된 다른 시프트 레지스터에 출력값을 송신하는 전자 장치.
  18. 제17 항에 있어서,
    상기 대표 주파수는 상기 복수의 시프트 레지스터들의 출력값들에 서로 상이한 가중치를 각각 곱하여 산출되는 전자 장치.
  19. 제17 항에 있어서,
    상기 보상 신호 산출부는 상기 대표 주파수 및 상기 카운팅 신호 별로 정의된 룩업 테이블을 포함하는 전자 장치.
  20. 각각이 구동 주파수로 구동되는 복수의 프레임들 마다 제공되는 영상 신호를 수신하고, 대표 주파수 산출부 및 보상 신호 산출부를 포함하며,
    상기 대표 주파수 산출부는 상기 복수의 프레임들 중 하나의 프레임 이전의 n회의 구동 주파수들을 근거로 대표 주파수를 출력하고,
    상기 보상 신호 산출부는 상기 대표 주파수 및 상기 하나의 프레임 내의 카운팅 수를 근거로 보상 신호를 출력하는 구동 컨트롤러.
KR1020220083194A 2022-07-06 2022-07-06 구동 컨트롤러 및 이를 포함하는 전자 장치 KR20240006751A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220083194A KR20240006751A (ko) 2022-07-06 2022-07-06 구동 컨트롤러 및 이를 포함하는 전자 장치
US18/196,659 US20240013724A1 (en) 2022-07-06 2023-05-12 Drive controller and electronic device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220083194A KR20240006751A (ko) 2022-07-06 2022-07-06 구동 컨트롤러 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20240006751A true KR20240006751A (ko) 2024-01-16

Family

ID=89431773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220083194A KR20240006751A (ko) 2022-07-06 2022-07-06 구동 컨트롤러 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
US (1) US20240013724A1 (ko)
KR (1) KR20240006751A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577981B1 (ko) * 2016-11-14 2023-09-15 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102544572B1 (ko) * 2018-07-18 2023-06-19 삼성디스플레이 주식회사 표시 장치
CN113838400B (zh) * 2021-09-16 2023-10-03 Tcl华星光电技术有限公司 变频显示装置闪烁调节方法及变频显示装置

Also Published As

Publication number Publication date
US20240013724A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US9601049B2 (en) Organic light emitting display device for generating a porch data during a porch period and method for driving the same
KR101966393B1 (ko) 표시 장치 및 그 구동 방법
KR100857517B1 (ko) 유기 ｅｌ 장치, 회로, 유기 ｅｌ 장치의 구동 방법 및 전자 기기
KR20200081616A (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20180059017A (ko) 전계 발광 표시 장치 및 이의 구동 방법
KR20200058847A (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN112242116A (zh) 驱动显示面板的方法和用于执行该方法的显示装置
KR102647169B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11380269B2 (en) Display device and method of driving the same
KR20060112998A (ko) 발광 표시장치 및 그의 구동 방법
KR102435424B1 (ko) 듀티 구동 기능을 갖는 표시장치 및 이의 구동방법
KR20090021740A (ko) 전자방출표시장치의 영상신호 보정방법
CN112365843B (zh) 像素驱动电路及其驱动方法、显示面板及装置
KR102154814B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US20210090507A1 (en) Display apparatus and method of driving display panel using the same
KR20240006751A (ko) 구동 컨트롤러 및 이를 포함하는 전자 장치
CN115662328A (zh) 显示装置
KR20230082162A (ko) 표시장치 및 데이터 구동 회로
KR20140075352A (ko) 유기발광소자표시장치 및 그 구동방법
KR102392710B1 (ko) 유기발광 표시장치
US11900888B2 (en) Electronic device and driving method of electronic device
US11756482B2 (en) Light emitting display apparatus and driving method thereof
KR20190081470A (ko) 유기 발광 표시장치의 보상 장치 및 그 표시장치
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR102675755B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법