KR20230172837A - 쌍극형 정전척 캐리어 - Google Patents
쌍극형 정전척 캐리어 Download PDFInfo
- Publication number
- KR20230172837A KR20230172837A KR1020220073506A KR20220073506A KR20230172837A KR 20230172837 A KR20230172837 A KR 20230172837A KR 1020220073506 A KR1020220073506 A KR 1020220073506A KR 20220073506 A KR20220073506 A KR 20220073506A KR 20230172837 A KR20230172837 A KR 20230172837A
- Authority
- KR
- South Korea
- Prior art keywords
- electrostatic chuck
- carrier
- bipolar electrostatic
- layer
- insulating layer
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000009713 electroplating Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 238000007747 plating Methods 0.000 claims abstract description 17
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 73
- 239000004065 semiconductor Substances 0.000 description 62
- 239000010408 film Substances 0.000 description 50
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
- B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
- B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrochemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 쌍극형 정전척 캐리어에 관한 것으로
전면으로서의 제 1면과, 제1면의 반대쪽에 위치하는 후면으로서의 제 2면을 갖는 쌍극형 정전척 캐리어에 있어서, 캐리어 층 과, 캐리어 층을 둘러싸는 제 1 전기절연층 과, 2 개의 영역이 전기적으로 서로 절연된 각각이 쌍극형 정전척 캐리어의 전면에는 전극을 쌍극형 정전척 캐리어의 후면에는 전기 접점을 가지며 전기 접점이 전극에 전기적으로 도통하되,
도전층 상에 배치된 제 2 전기절연층으로서, 쌍극형 정전척 캐리어의 전면과, 쌍극형 정전척 캐리어의 전면과 후면 사이의 가장자리 부를 둘러싸는 제 2 전기절연층을 포함하되,
도전층의 영역은 도체부를 가지며 도체부가 쌍극형 정전척 캐리어의 전면에서 캐리어 층의 외연 주위를 통해서 쌍극형 정전척 캐리어의 후면으로 연장함과 동시에 전기 접점과 전극을 전기 적으로 도통하되,
아울러,
성막 공정으로 캐리어 층의 표면에 제 1 전기절연층을 형성하는 단계;
제 1 전기절연층 상에 패터닝된 레지스트 마스크 층을 형성하는 단계;
레지스트 마스크 층으로부터 노출된 개구부에 물리증착 공정으로 도전막을 성막하는 단계;
도전막 상에 전해도금으로 금속도금막을 형성하는 단계: 를 순차적으로 거치는 것을 특징으로 한다.
전면으로서의 제 1면과, 제1면의 반대쪽에 위치하는 후면으로서의 제 2면을 갖는 쌍극형 정전척 캐리어에 있어서, 캐리어 층 과, 캐리어 층을 둘러싸는 제 1 전기절연층 과, 2 개의 영역이 전기적으로 서로 절연된 각각이 쌍극형 정전척 캐리어의 전면에는 전극을 쌍극형 정전척 캐리어의 후면에는 전기 접점을 가지며 전기 접점이 전극에 전기적으로 도통하되,
도전층 상에 배치된 제 2 전기절연층으로서, 쌍극형 정전척 캐리어의 전면과, 쌍극형 정전척 캐리어의 전면과 후면 사이의 가장자리 부를 둘러싸는 제 2 전기절연층을 포함하되,
도전층의 영역은 도체부를 가지며 도체부가 쌍극형 정전척 캐리어의 전면에서 캐리어 층의 외연 주위를 통해서 쌍극형 정전척 캐리어의 후면으로 연장함과 동시에 전기 접점과 전극을 전기 적으로 도통하되,
아울러,
성막 공정으로 캐리어 층의 표면에 제 1 전기절연층을 형성하는 단계;
제 1 전기절연층 상에 패터닝된 레지스트 마스크 층을 형성하는 단계;
레지스트 마스크 층으로부터 노출된 개구부에 물리증착 공정으로 도전막을 성막하는 단계;
도전막 상에 전해도금으로 금속도금막을 형성하는 단계: 를 순차적으로 거치는 것을 특징으로 한다.
Description
본 발명은 박판 반도체 웨이퍼의 핸들링을 위한 쌍극형 정전척 캐리어, 특히 울트라 박판 반도체 웨이퍼를 보강 지지하여 핸들링할 수 있는 쌍극형 정전척 캐리어에 관한 것이다.
박판 반도체 부품은 초소형 전자기술이 필요한 분야에서 널리 사용되고 있다. 가장 잘 알려진 예는 칩 카드용 집적회로이지만, 이러한 회로를 갖는 실리콘 칩의 두께는 현재 150um 이다. 또한 태양 전지를 제조할 때 재료 원가를 절감하기 위하여 태양 전지용 웨이퍼의 두께는 점점 더 얇게, 울트라 박판으로 되어가는 추세이다. 또한 칩 두께가 약 100um 의 전력반도체 시장이 중요한 포션을 차지하고 있다. 칩 두께를 50um 미만까지 더 얇게, 즉 박판으로 하면 몇 가지의 큰 이점을 제공한다. 첫째, 케이스의 형태를 매우 평평하게 제조할 수 있다. 이것은 휴대용 전자기기에 필요한 것이다. RFID(radio frequency identification) 태그의 경우에도 케이스가 없는 얇은 두께 박판 칩이 사용된다. 둘째, 전류를 칩의 뒷면 측으로 수직 방향으로 흐르게 하여 반도체 부품의 성능이 향상된다. 이것은 특히 전력 반도체 및 태양전지에 적용하기 위한 것이다. 셋째, 회로 웨이퍼의 두께를 30um 이하까지 얇게 박판으로 하여 기계적으로 유연한 실리콘 반도체 칩을 제조할 수 있게 되는데 이러한 유연한 실리콘 반도체 칩으로 유연한 플렉서블 기판에 설치하는데 매우 적합하다. 칩을 수직으로 집적 또는 각 웨이퍼를 적층하는 것은 얇은 실리콘 기판을 통해 직접 관통 접촉시킴으로써 수직방향으로 전기적 연결을 하는 경우에는 반도체 웨이퍼의 두께를 10um에서 30um 범위의 얇은 박판의 반도체 웨이퍼 또는 얇은 칩이 필요하다. 이러한 것은 실리콘 반도체 웨이퍼에 한정되는 것은 아니고, 예를 들면 Si-Ge, GaAs, III-V 반도체 등에도 적용된다는 것이다. 이것들을 재료로 한 극도로 얇은 초박형 웨이퍼는 고가의 재료로 실리콘 반도체 웨이퍼보다 가공이 어렵기 때문에 이러한 재료에 대한 새로운 핸들링 장치 및 기술이 시급히 요구되고 있다.
한편, 반도체 웨이퍼의 크기가 증가함에 따라 박막 성장 공정으로부터의 웨이퍼 휨 및 웨이퍼의 무게로 야기되는 새깅(sagging)으로 반도체 웨이퍼 핸들링에 문제점을 안고 있다. 예컨대, 웨이퍼 휨은 제조 공정의 일부로서 반도체 웨이퍼의 표면상에 다양한 박막을 성장시킬 때에 발생한다. 일 예로, Ø 450mm 반도체 웨이퍼는 775um 두께를 갖는 Ø 300mm 반도체 웨이퍼와 같은 새깅 레벨(sagging level)를 유지하기 위해서 1800um 의 두께를 가질 필요가 있다.
다른 예에서, 10nm 질화막이 성장 또는 증착된 Ø 450mm 반도체 웨이퍼는 775um 두께를 갖는 Ø 300mm 반도체 웨이퍼와 거의 같은 레벨로 웨이퍼 휨을 제한하기 위해서 적어도 1180um 의 두께를 가질 필요가 있다.
또한 반도체 웨이퍼에 대한 임계 치수들은 반도체 웨이퍼의 직경 Ø 가 증가되면서, 두께에 있어서 계속해서 감소됨에 따라, 프로세스 챔버에 배치된 울트라 박판 반도체 웨이퍼(ultra thin semiconductor wafer)들을 적절하게 지지할 수 있고, 프로세싱할 수 있는 반도체 프로세스 장비에 대한 필요성이 증가되고 있다. 전형적으로 반도체 웨이퍼는 Ø 300mm 로 핸들링될 수 있을 정도로, 그리고 프로세싱을 위해 프로세스 챔버에 배치되도록 로딩 및 트랜스퍼 시스템들에 지지될 수 있을 정도로 충분히 두꺼웠었다. 정전척은 전향적으로 프로세스 챔버내에 물리적으로 위치되고 고정되며, 일반적으로 반도체 웨이퍼 기판을 챔버내의 고정된 위치에서 지지하고 유지한다. 정전척에 의해 기판이 지지되는 동안에, 예컨대, 박막 재료를 증착하거나 또는 기판의 표면으로부터 재료를 제거하기 위해, 다양한 프로세스들이 기판에 적용된다. 그러나 큰 직경(Ø) 의 울트라 박판(ultra thin) 반도체 웨이퍼(예컨대, 약 10um 내지 200um 의 두께)는 표준 두께의 반도체 웨이퍼(예컨대, 775um 두께를 갖는 Ø 300mm 반도체 웨이퍼)와 동일한 방식으로 핸들링할 수 없게 된다. 게다가 현재의 프로세스 챔버들은 울트라 박판 (ultra thin) 반도체 웨이퍼들의 매엽식 프로세싱을 핸들링하도록 장비되지 않는다.
도 1은 종래의 반도체 웨이퍼 지지장치로 반도체 웨이퍼(55)를 정전기에 의해 흡착하여 유지하는 정전척(60)과, 이 정전척(60)에(보다 구체적으로는 그 전극 (65, 66)에 전압을 인가하여 반도체 웨이퍼(55)를 흡착 유지시키는 흡착용 전원(80)를 갖추고 있다. 이 예의 정전척(60)은 쌍극형(dipole type ESC)이라 불리는 것으로, 두 개의 전극(65, 66)을 절연체(40) 내의 표면 가까이에 임베디드하여 완성된다.
전극 (65, 66)은 예를 들어 모두 반원형을 하고 있어 양자가 서로 마주보며 원형을 이루도록 절연체 (40) 내에 채워져 있다. 흡착용 전원 (80)은 이 예에서는 2개의 직류전원 (70a) 및 (70b)로 이루어진 쌍극 출력형이며 같은 값으로 역극성의 직류전압 + V 및 -V를 출력하여 그것들을 정전척 (60)의 각 전극 (66, 65)에 각각 인가할 수 있다. 정전척(60) 상에 기판(55)을 공급하고 동시에 흡착용 전원(80)에서 해당 정전척 (60)에 상기전압을 인가하면, 기판(55)과 전극(66, 65)간에 정·부전하가 쌓여, 그 사이에 작용하는 정전력(또는 존슨 라벡력)에 의해 기판(55)가 정전척(60)에 흡착 유지된다. 그 상태에서 기판(55)에 이온빔(22) 를 조사하여 기판(55)에 이온주입 등의 처리를 할 수 있다.
종래부터, 반도체 웨이퍼를 지지하는 지지장치로서는 진공척이 일반적으로 이용되고 있지만 얇은 박형 반도체 웨이퍼를 지지하는 경우에는 그 주변이 휘는 결점이 있다. 이에 대하여, 정전척 등의 정전 지지장치에 의하면, 전극면 전체의 정전력에 의해 반도체 웨이퍼를 지지할 수 있기 때문에, 박판을 핸들링하여도 주변이 휘는 경우가 있다. 이러한 정전 지지장치로서, 예컨대 도 2 및 도 3에 도시되는 정전척이 알려져 있다. 이 정전척은, 도 2에 도시하는 바와 같이, 베이스판(201)과, 이 베이스판에 부착된 지지부(110)를 갖는다. 지지부(110)는, 전극 요소군(202a)과 전극 요소군(202b)으로 이루어지는 전극과, 이 전극을 덮는 절연층(203)으로 형성되어 있다. 이 절연층(203)의 이면(203b)에는 베이스판(201)이 고정되어 있다. 또한 이들 전극 요소군(202a, 202b)은 각각 스위치(121a, 121b)를 통해 직류 고압 전원(122)에 전기적으로 접속되어 있다.
도 2는 종래의 정전척의 구성으로 지지부(110)는, 도 3에 도시하는 바와 같이, 전하를 축적시키는 콘덴서(112)와 저항(111)을 갖는다. 이러한 정전척 캐리어(carrier)에 의하면, 스위치(121a, 121b)의 온(on)조작에 의해, 전극 요소군(202a)에는 +V 볼트, 전극 요소군(202b)에는 -V 볼트의 고전압이 인가된다. 이에 따라, 스위치(121a, 121b)의 온(on)시에는, 절연층(203)의 표면(203a)이 지지면이 되어 핸들링 대상물(205) 사이에 정전 흡인력이 유발(induce)되어 반도체 웨이퍼(205)가 정전 흡인력으로 지지면(203a)에 흡인되어 지지된다. 이 사이에 지지부(110)에서는, 콘덴서(112)에는 정전 흡인력의 원인으로서의 전위가 유지되고, 또한 저항(111)[전극 요소군(202a)과 전극 요소군(202b) 사이의 절연층(203)]에는 정상적인 누설 전류가 발생하고 있다. 저항(111)[절연층(203)]의 체적 저항율은 일반적으로 1014 Ωm이상이고, 200 mm×200 mm의 면 치수를 갖는 전극을 이용하는 경우, 이 정상적인 누설 전류는 1 nA 정도 이하로 아주 낮다.
다음에, 스위치(121a, 121b)의 오프(off)시에는 직류 고압 전원(122)의 전압은 차단된다. 전극 요소군(202a)과 전극 요소군(202b) 사이의 누설 전류는 계속해서 발생하고 있다. 이 누설 전류는 1 nA 정도의 극히 낮은 전류이지만, 전극 요소군(202a) 및 전극 요소군(202b)의 전위를 서서히 저하시키고, 정전 흡인력을 저하시킨다. 이 사이에 전기적 개략도의 지지부(110)에서는, 콘덴서(112)의 전위는 고저항(111)을 통해 서서히 누출되는 전하의 소비에 의해 저하된다.
이에 따라, 스위치(121a, 121b)의 오프(off)시에는, 지지부(110)의 정전 흡인력은 저하되고, 반도체 웨이퍼(205)의 지지력이 저하되어, 결국 핸들링되는 반도체 웨이퍼(205)는 이탈한다. 이러한 정전척에 의하면, 스위치(121a, 121b)의 온(on), 오프(off) 조작에 의해, 온(on)시에는 일정한 고전압[예컨대 전극 요소군(202a)에는 +V 볼트, 전극 요소군(202b)에는 -V 볼트]을 출력하고, 오프(off)시에는 이들 전압은 차단된다. 이에 따라, 스위치(121a, 121b)의 온(on)시에는 절연층(203)의 표면(203a)이 지지면이 되어 핸들링되는 반도체 웨이퍼(205)사이에 정전 흡인력이 유발되어 핸들링되는 반도체 웨이퍼(205)가 정전 흡인력으로 지지면(203a)에 흡인되어 지지된다. 스위치(121a, 121b)의 오프(off)시에는, 이들 정전 흡인력은 해소되고, 핸들링 대상물(205)의 릴리즈를 행할 수 있다. 이에 따라 도체, 반도체 또는 고저항체 등의 핸들링 대상물을 정전 흡인력에 의해 흡인하여 지지(로드)하고, 릴리즈(release)시에는 핸들링 대상물을 탈착(언로드)할 수 있다.
그러나, 이러한 정전척의 전극 요소군(전극)에 인가하는 전압은, 예컨대 ±1 KV 정도 이상으로 고전압의 직류 전압이 필요했다. 이 때문에 직류 고압 전원으로서 저전압의 건전지나 상용 교류 전원을 이용하는 경우에는, 승압 회로나 전압 안정화 회로를 병용해야 했다. 그러나, 이러한 승압 회로 및 전압 안정화 회로는 일반적으로 소비 전력이 크기 때문에, 저전압 전원으로서 전지를 이용하는 경우에는, 예컨대 1시간을 넘는 장시간의 핸들링 조작은 실질적으로 어려워진다. 이 때문에 ±1 KV와 같은 직류 고전압을 장시간에 걸쳐 확보하기 위해서는, 외부로부터 대용량의 전원을 항상 공급해야 했다.
최근의 반도체칩의 제조 공정에서는, 두께가 50 ㎛ 내지 150 ㎛ 정도의 얇은 베어 웨이퍼(bare wafer)가 도입되고 있다. 이러한 박판 반도체 웨이퍼(얇은 베어 웨이퍼)는 깨지기 쉽기 때문에 핸들링이 어렵다. 또한 박판 반도체 웨이퍼(얇은 베어 웨이퍼)에서는 휨이 발생하기 쉬어, 이 휨을 수정한 상태에서 다음 제조공정에 이행되어야 한다. 그래서, 예컨대 얇은 웨이퍼의 이면을, 양면 테이프를 통해 지지 기판에 접착함으로써, 기계적인 강도를 보강하여 휨을 억제 또는 수정한 상태로, 박판 반도체 웨이퍼(얇은 베어 웨이퍼)를 다음 제조 공정에 이행시키는 것이 제안되어 있다.
여기서, 이러한 반도체칩의 제조 공정에 지지면으로서 평활면을 갖는 정전척을 도입하면, 전원의 온/오프에 의해 웨이퍼의 지지 및 제거를 쉽게 하면서, 휨을 억제하거나, 수정하는 것도 동시에 할 수 있다고 하는 이점을 갖는다. 그러나 종래형의 정전척에서는, 고전압의 직류 고압 전원을 항상 확보해야 하기 때문에, 조작의 간소화를 요구하는 반도체칩의 제조 공정에의 정전척의 도입에는 큰 지장이 예상된다.
본 발명의 목적은 반도체 웨이퍼로 된 캐리어 층을 갖는 쌍극형 정전척 캐리어를 제공하는 것이다.
본 발명의 목적은 사용 웨이퍼인 울트라 박판 반도체를 파손, 손상하지 않고 신뢰할 수 있는 방법으로 사용 웨이퍼를 핸들링 할 수 있는 쌍극형 정전척 캐리어를 제공하는 것이다.
상기 목적을 달성하기 위한 쌍극형 정전척 캐리어는
전면으로서의 제 1면과, 상기 제1면의 반대쪽에 위치하는 후면으로서의 제 2면을 갖는 쌍극형 정전척 캐리어에 있어서,
캐리어 층 과, 상기 캐리어 층을 둘러싸는 제 1 전기절연층 과, 상기 제 1 전기절연층에 배치하여 2 개의 영역으로 구조화한 도전층으로, 상기 2 개의 영역이 전기적으로 서로 절연되고 상기 영역의 각각이 상기 쌍극형 정전척 캐리어의 상기 전면에는 전극을 상기 쌍극형 정전척 캐리어의 상기 후면에는 전기 접점을 가지며 상기 전기 접점이 상기 전극에 전기적으로 도통하되,
상기 도전층 상에 배치된 제 2 전기절연층으로서, 상기 쌍극형 정전척 캐리어의 상기 전면과, 상기 쌍극형 정전척 캐리어의 상기 전면과 상기 후면 사이의 가장자리부를 둘러싸는 상기 제 2 전기절연층을 포함하되,
상기 도전층의 상기 영역은 도체부를 가지며 상기 도체부가 상기 쌍극형 정전척 캐리어의 전면에서 상기 캐리어 층의 외연 주위를 통해서 상기 쌍극형 정전척 캐리어의 상기 후면으로 연장함과 동시에 상기 전기 접점과 상기 전극을 전기적으로 도통하되,
아울러,
성막 공정으로 상기 캐리어 층의 표면에 상기 제 1 전기절연층을 형성하는 단계;
상기 제 1 전기절연층 상에 패터닝된 레지스트 마스크 층을 형성하는 단계;
상기 레지스트 마스크 층으로부터 노출된 개구부에 물리증착 공정으로 도전막을 성막하는 단계;
상기 도전막 상에 전해도금으로 금속도금막을 형성하는 단계:
를 순차적으로 거치는 것을 특징으로 한다.
바람직하게는 상기 전해도금은 상기 2개의 영역에 상기 물리증착 공정으로 성막된 각각의 도전막에 전해도금 장치의 전원을 전기적으로 접속하여 상기 전해도금이 진행되어 상기 도전막의 표면에 금속도금막이 성막되는 것을 특징으로 한다.
바람직하게는 상기 도체부는 상기 도전막과 상기 금속도금막으로 구성되어 이루어지는 것을 특징으로 한다.
바람직하게는 상기 금속도금막이 형성된 상기 캐리어 층의 표면에 상기 제 2 전기 절연층을 스퍼터링 방법으로 형성하는 단계;
상기 제 2 전기절연층의 후면을 패터닝 공정으로 에칭하여 상기 전기 접점을 갖는 상기 금속도금막을 형성하는 단계;
를 순차적으로 거치는 것을 특징으로 한다.
본 발명에 따르면, 반도체 웨이퍼로 된 캐리어 층을 갖는 쌍극형 정전척 캐리어 와 울트라 박형 사용 웨이퍼를 끼움 구조로 일체화하여 통상의 두께를 갖는 반도체 웨이퍼처럼 반도체 팹 라인의 장비에서 가공하고 핸들러에서 반송하여 웨이퍼 랙에 보관하는 것이 가능하다.
도 1은 종래의 반도체 웨이퍼 지지장치의 일례를 보여주는 구성도이다.
도 2는 종래의 정전척의 구성을 설명하는 도면이다.
도 3은 도 2의 정전척의 지지부를 전기적 구성 요소를 설명하는 개략도이다.
도 4는 본 발명에 따른 쌍극형 정전척 캐리어 구성을 보여주는 단면도이다.
도 5는 본 발명에 따른 쌍극형 정전척 캐리어 구성을 보여주는 평면도이다.
도 6은 본 발명에 따른 다른 쌍극형 정전척 캐리어 구성을 보여주는 평면도이다.
도 7은 본 발명에 따른 접촉면을 갖춘 쌍극형 정전척 캐리어의 뒷면도이다.
도 8은 본 발명에 따른 쌍극형 정전척 캐리어의 구조화한 도전층을 제조할 때의 플로우 차트이다.
도 9는 도 8의 플로우 차트의 각각의 공정 종료 후 구조를 보여주는 단면도이다.
도 10은 본 발명에 따른 도전막상에 금속 도금막을 전해도금하는 전해도금 장치의 개략 단면도이다.
도 2는 종래의 정전척의 구성을 설명하는 도면이다.
도 3은 도 2의 정전척의 지지부를 전기적 구성 요소를 설명하는 개략도이다.
도 4는 본 발명에 따른 쌍극형 정전척 캐리어 구성을 보여주는 단면도이다.
도 5는 본 발명에 따른 쌍극형 정전척 캐리어 구성을 보여주는 평면도이다.
도 6은 본 발명에 따른 다른 쌍극형 정전척 캐리어 구성을 보여주는 평면도이다.
도 7은 본 발명에 따른 접촉면을 갖춘 쌍극형 정전척 캐리어의 뒷면도이다.
도 8은 본 발명에 따른 쌍극형 정전척 캐리어의 구조화한 도전층을 제조할 때의 플로우 차트이다.
도 9는 도 8의 플로우 차트의 각각의 공정 종료 후 구조를 보여주는 단면도이다.
도 10은 본 발명에 따른 도전막상에 금속 도금막을 전해도금하는 전해도금 장치의 개략 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 쌍극형 정전척 캐리어 및 구성의 몇 가지 예는 다음과 같다.
도 4는 본 발명에 따른 쌍극형 정전척 캐리어 구성을 보여주는 단면도이다.
본 구성은 쌍극형 정전척 캐리어(bipolar electrostatic carrier, 1)를 포함하고, 쌍극형 정전척 캐리어(1)의 전면에는 사용 웨이퍼(usable wafer)로 울트라 박판 반도체 웨이퍼(15)를 지지한다. 쌍극형 정전척 캐리어(1) 는 단결정 실리콘으로 이루어진 캐리어 층(2)을 갖는다. 캐리어 층(2)은 단결정 실리콘 뿐만 아니라 III-V 반도체, AlGaAsP, Ge, GaAs, SiC, InP, 또는 InGaAs 중에서 원반상으로 두께가 적당한 것이며 캐리어 층(2)으로 사용할 수 있다.
캐리어 층(2)의 주위는 실리콘 산화막(SiO2)의 제 1 전기절연층(3)으로 둘러싸여 있다. 제 1 전기절연층(3)은 유전체층(dielectric layer)으로 실리콘 산화막뿐만 아니라 질화규소, 이산화티타늄 중에서 쌍극형 정전척 캐리어(1)의 어셈블리를 위한 프로세싱을 고려하여 선택하여 사용할 수 있다. 유전체층(3) 위에 도전층을 배치하고, 전기적으로 이격된 2개의 영역으로 구조화한다. 도전층(4a, 4b, 5a, 5b, 6a, 6b, 7a, 7b)은 금속, 합금, 금속 실리사이드로 제조할 수 있다. 그리고 재료를 적절하게 도핑시켜 재료 전도성이 우수하면 도전층으로 사용할 수 있다. 도전 영역은 전면 영역(5a, 5b), 캐리어 층 (2)의 가장자리(edge)를 둘러싸는 횡측 영역(6a, 6b) 및 후면 영역(7a, 7b)를 가진다. 도전 영역에서 (4a), (5a), (6a) 및 (7a)를 포함하는 영역은 서로 전기적으로 도통되게 접속하고 있으며, 한편 도전 영역에서 (4b), (5b), (6b) 및 (7b)도 서로 전기적으로 도통되게 접속하고 있다. 두 개의 전기적 도통부는 서로 전기적으로 절연상태에 있다. 예를 들면 (4a)와 (4b)는 전기적으로 절연상태에 있으며, (5a)와 (4b)도 전기적으로 절연상태에 있다. 후면의 접점으로 사용하는 영역(7a)에 적절한 전압을 가한 경우에는 전면의 도전 영역인 전면 영역(5a)를 양극으로 처리하고 한편 후면의 접점으로 사용하는 영역(7b)에 전압을 가한 경우에는 전면 영역(5b)를 음극으로 간주한다. 후면 접점(7a) 및 전면 전극(5a) 및 후면 접점 (7b) 및 전면 전극(5b)는 각각 가장자리 주위 영역(6a) 또는 영역 (6b)를 통해 접촉한다. 사용 웨이퍼(15)를 쌍극형 정전척 캐리어(1)의 표면에 안정적으로 유지하는 전계가 전면 전극(5a) 및 전면 전극(5b) 사이에 형성된다. 쌍극형 정전척 캐리어(1)는 그 주위가 한층 더 제 2 전기절연층(8)로 둘러싸여 있기 때문에 도전 코팅 영역 (4a), (5a), (6a) 및 (4b), (5b), (6b)는 사용 웨이퍼(15)에서 전기적으로 분리된다. 후면 접점 영역(7a) 또는 후면 접점 영역(7b)만은 실리콘 산화막을 포함하는 제 2 전기절연층(8)과 접촉하지 않기 때문에 제 2 전기 절연층(8)의 개구부(9a) 및 개구부(9b)를 통해 후면 접점 영역(7a) 및 후면 접점 영역(7b)에 전압을 걸 수 있다.
도 5는 본 발명에 따른 쌍극형 정전척 캐리어 구성을 보여주는 평면도이다.
쌍극형 정전척 캐리어의 앞면에 도전 코팅부를 구조화하며, 도전 코팅부의 직경은 쌍극형 정전척 캐리어의 가장자리부(edge, 12)에 의해 특징지어지며 쌍극형 정전척 캐리어의 전체 직경보다 약간 작다. 전기적으로 분리된 영역 (5a) 및 (5b)에서는 부채 모양으로 코팅부를 구조화한다. 각각의 부채 모양에 대해서는 (10a) 또는 (10b)로 표시하며, 각각 인접한 부채 모양은 다른 코팅 영역(5a) 또는 코팅 영역(5b)의 일부이다. 코팅 영역(5a)의 일부인 부채 모양 (10a)는 공통의 도전 영역 (11a)를 통해 서로 전기적으로 도통되어 연결되고 쌍극형 정전척 캐리어(1)의 가장자리부(12)에 따른 스트립 도체(strip conductor, 6a)를 통해 쌍극형 정전척 캐리어(1)의 후면에 관통 접촉한다. 도전 영역(5b)에 관련 있는 부채 모양(10b)은 스트립 도체(6b)를 통해 서로 도전되어 접속하여 스트립 도체(6b)를 통해 쌍극형 정전척 캐리어(1)의 후면에 관통 접촉한다. 스트립 도체는 쌍극형 정전척 캐리어(1)의 어셈블리를 위한 프로세싱을 고려하여 부채 모양 뿐만 아니라, 빗 모양 및/또는 동심형 고리 모양 또는 고리 부분 모양으로 구성하여 사용한다. 스트립 도체(6b)는 쌍극형 정전척 캐리어(1)의 가장자리 부(12)에 걸쳐 배치된다. 이렇게 구조화 된 쌍극형 정전척 캐리어 상에 얇은 박형의 사용 웨이퍼를 지지할 수 있음으로, 특히 유리하다.
도 6은 본 발명에 따른 다른 쌍극형 정전척 캐리어 구성을 보여주는 평면도이다.
도 6은 도전 영역(5a) 또는 도전 영역(5b)에 관련되는 도전 영역(13a), 도전 영역(14a) 또는 도전 영역(13b), 도전 영역(14b)를 환상 구조로 되어있다. 도전 영역(13a) 또는 도전 영역(13b)는 환상이며, 방사 방향의 도전 영역(14a) 또는 도전 영역(14b)에 따라 쌍극형 정전척 캐리어(1)의 원주를 따른 일정한 장소에서 서로 전기적으로 도통하여 접속한다. 방사 방향의 도전 영역(14a)와 도전 영역(14b)는 쌍극형 정전척 캐리어(1)의 대각선상에 배치되어 정쌍극형 전척 캐리어(1)의 가장자리 (12)에 이르기까지 각각 반대 방향으로 연장되어 이어진다. 각각의 장소에서 도전 영역(14a) 및 도전 영역(14b)은 쌍극형 정전척 캐리어(1)의 가장자리부(12)의 스트립 도체(6a) 또는 스트립 도체(6b)에 의해 그 뒤편에 관통 접촉한다.
도 7은 접촉 면을 갖춘 쌍극형 정전척 캐리어의 뒷면도이다.
환상 영역(13a), (14a), (13b) 및 (14b)에 전압을 인가할 수 있도록 쌍극형 정전척 캐리어(1)의 앞면에서 가장자리에 걸리는 스트립 도체(6a) 및 (6b)에 전기적으로 도통 연결하는 접점을 (7a) 또는 (7b)로 표기한다. 접점(7a)는 양극을 형성하고, 한편 접점(7b)는 음극을 형성한다.
도 8은 본 발명에 따른 쌍극형 정전척 캐리어의 구조화한 도전층을 제조할 때의 플로우 차트를 개략적으로 나타내고 있다.
도 8에 도시된 와 같이, 본 발명의 쌍극형 정전척 캐리어의 구조화한 도전층의 제조방법은 제 1 전기절연층 성막공정(S1)과 포토 레지스트 도포공정(S2)과 노광공정(S3)과 현상공정(S4)과 믈리 증착공정(S5)과 포토 레지스트 제거공정(S6)과 전해도금 공정(S7)과 제 2 전기절연층 성막공정(S8)과 후면영역 패터닝 공정(S9)을 수행하여 제조하는 방법이다. 이하, 이러한 공정에 대해 상세하게 설명한다.
도 9a는 본 발명에 따른 제 1 전기절연층 성막공정(S1) 종료 후 구조를 보여주는 단면도이다. 제 1 전기절연층 성막공정(S1)에서는 도 9a 에 나타낸 바와 같이 단결정 실리콘으로 이루어진 캐리어 층(2)의 전면(all sides)에 실리콘 산화막(3)을 성막한다. 이 실리콘 산화막(3)은 유전체층으로 형성 방법으로서는 캐리어 층(2)인 실리콘 웨이퍼의 열산화(thermal oxidation)로 실리콘 웨이퍼(2) 표면에 얇고 균일한 실리콘 산화막(3)을 형성한다. 또한 그 막 두께는 수 nm 에서 수 ㎛ 범위인 것이 바람직하다.
다음으로 포토 레지스트 도포공정(S2)을 실시한다. 포토 레지스트 층(22)을 수십 ㎛를 도포한다. 도포방법으로는 액상 포토 레지스트를 이용한 스핀코트법, 스프레이 코트법, 인쇄법 등이 있는데 필름형 포토 레지스트인 드라이필름 포토레지스트를 열압착 등에 의해 부착하는 방법도 이 공정에 채용할 수 있다. 또한 포토 레지스트로서 네거티브 타입, 포지티브 타입 모두 적용할 수 있으나 본 실시 형태에서는 네거티브 타입 포토 레지스트를 사용한 예에 대해 기술한다.
다음으로 노광공정(S3) 과 이어서 현상 공정(S4)을 실시한다. 도 9b 는 본 발명에 따른 현상공정(S4) 종료 후 구조를 보여주는 단면도이다. 현상공정(S4)에서는 도시하지 않는 현상액에 의해 미노광부(non-exposed area)를 현상(development)함으로써 미노광부 영역의 포토 레지스트를 제거한다. 현상공정(S4)으로 도 9b에 나타낸 바와 같이 포토 레지스트 층(22)으로 둘러싸여 있으며 저부에 실리콘 산화막(3)이 노출된 개구부인 도전 영역(4a,4b, 5a, 5b, 6a, 6b, 7a, 7b)을 얻을 수 있다.
도 9c 는 본 발명에 따른 물리 중착공정(S5) 종료 후 구조를 보여주는 단면도이다. 다음으로 물리 증착공정(S5)을 실시한다. 도 9c 에 나타낸 바와 같이 물리 증착공정(S5)에 의해 캐리어 층(2)의 전면(all sides)에 수 ㎛ 내지 수십 ㎛ 두께의 도전막(55)을 성막한다. 물리 증착공정(S5) 방법에는 진공증착, 이온 플레이팅, 스퍼터 증착방법 등이 있으며, 물리 증착공정(S5)에서 성막된 도전막(55)은 시드(seed) 층으로 동(Cu), 또는 니켈(Ni) 금속을 포함한다. 그리고 물리 증착장치(도시하지 않음)을 이용한 증착공정은 물리 증착장치내에 대상물인 캐리어 층(2)을 회전시킬 수 있는 지그(도시하지 않음)로 개구부인 도전 영역(4a,4b, 5a, 5b, 6a, 6b, 7a, 7b)에 도전막(55)을 증착한다. 그리고 이 증착공정으로 포토 레지스트 층(22)의 상부에도 도전막(55)이 증착된다.
도 9d 는 본 발명에 따른 포토 레지스트 제거공정(S6) 종료 후 구조를 보여주는 단면도이다. 다음으로 포토 레지스트 제거공정(S6)을 실시한다. 도 9c 의 구조를 갖는 캐리어 층(2)을 레지스트 박리액(도시하지 않음)에 침지하여 포토 레지스트 층(22)를 제거함으로써 도 9d 에 나타낸 바와 같이 캐리어 층(2)의 도전 영역(4a,4b, 5a, 5b, 6a, 6b, 7a, 7b)에 증착된 도전막(55)으로 이루어진 캐리어 층(2)을 얻는다.
도 9e 는 본 발명에 따른 전해도금 공정(S7) 종료 후 구조를 보여주는 단면도이다. 다음으로, 전해도금 공정(S7)을 실시한다. 도 9d 의 구조를 갖는 캐리어 층(2)을 전해도금 장치에 침지하여 캐리어 층(2)의 일부에, 즉 도전막(55)이 증착된 도전 영역(4a,4b, 5a, 5b, 6a, 6b, 7a, 7b)에 전해도금 공정으로 동(Cu) 등의 금속도금막(56)을 형성한다.
도 9f 는 본 발명에 따른 제 2 전기절연층 성막공정(S8) 종료 후 구조를 보여주는 단면도이다. 다음으로, 제 2 전기절연층 성막공정(S8)을 실시한다. 제 2 전기절연층 성막공정(S8)에서는 도 9f 에 나타낸 바와 같이 캐리어 층(2)의 표면에 제 2 전기절연층으로 실리콘 산화막(33)을 성막한다. 이 실리콘 산화막(33)은 유전체층으로 형성 방법으로서는 스퍼터링 방법으로 캐리어 층(2)의 전면(all sides)에 얇고 균일한 실리콘 산화막(33)을 형성한다. 제 2 전기절연층 성막공정(S8)은 스퍼터링 장치내에 대상물인 캐리어 층(2)을 회전시킬 수 있는 지그(도시하지 않음)로 캐리어 층(2)의 전면(all sides)에 유전체층으로 실리콘 산화막(33)을 스퍼터링 한다.
도 9g 는 본 발명에 따른 후면영역 패터닝 공정(S9) 종료 후 구조를 보여주는 단면도이다. 다음으로, 후면영역 패터닝 공정(S9)을 실시한다. 포토 레지스트 도포공정과 노광공정과 현상 공정으로 노출된 후면영역(7a, 7b)의 실리콘 산화막(33)을 에칭(etching)한 후 포토 레지스트(도시하지 않음)를 제거하여 후면영역 패터닝 공정(S9)을 실행한다. 이것으로 도 4에서 같이 후면 접점(7a)와 후면 접점(7b)을 노출시켜 후면 접점(7a) 또는 후면 접점(7b)에 전압을 가하여 전면 영역의 전면 전극 (5a) 또는 전면 영역의 전면 전극(5b)에 전기적으로 도통되게 한다.
도 10은 본 발명에 따른 도전막(55)상에 금속도금막(56)을 전해도금하는 전해도금 장치의 개략 단면도이다. 도전막(55)이 증착된 캐리어 층(2)은 전해도금 장치(25)의 전해액(26) 내에 담겨 있으며, 도전막(55)의 표면에는, 전원(27)에 전기적으로 접속되어 있는 도선(29a)이 전기적으로 접속되어 있다. 전해액(26)내에, 대향전극(28)이 설치되고, 대향전극(28)에는 전원(27)에 접속되어 있는 도선(29b)이 접속되어 있다. 전해액(26)은 동 이온(Cu ion)을 포함하고, 도선(29a)에 도선(29b)보다 소정의 전위차만큼 낮은 전위를 인가함으로써, 캐리어 층(2)의 도전 영역(4a,4b, 5a, 5b, 6a, 6b, 7a, 7b)에 증착된 도전막(55)의 표면에 동(Cu)이 석출되어 전해 도금이 진행된다. 대향전극(28)으로서는, 동판(copper plate)을 사용한다. 도 9e에서 같이 전해도금 공정(S7)으로 도전막(55) 상에 금속도금막(56)이 형성된다.
본 발명에 의해 제작한 쌍극형 정전척 캐리어에 의해, 예를 들어 극히 얇은 웨이퍼를 지지하고 반도체 산업에 사용되는 장비로 가공, 운반 및 보관을 할 수 있다. 쌍극형 정전척 캐리어의 도전층인 금속도금막(56)에 전압을 인가함으로써 쌍극형 정전척 캐리어의 앞면에서 극이 다른 전극(5a, 5b) 간에 쌍극성의 정전계가 생성되고 이로 인해 울트라 박형 반도체 웨이퍼가 안정적으로 유지되게 된다.
쌍극형 정전척 캐리어(1) 및 반도체 라인에서 프로세싱되는 울트라 박형 사용 웨이퍼(15)를 포함한 이러한 끼움 구조를 통상의 두께를 갖는 반도체 웨이퍼처럼 반도체 팹 라인의 장비에서 가공하고 핸들러에서 반송하여 웨이퍼 랙에 보관할 수 있다.
이상의 설명으로부터, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이와 관련하여, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1 : 쌍극형 정전척 캐리어
2 : 캐리어 층, 실리콘 웨이퍼
3 : 제 1 전기절연층, 실리콘산화막, 유전체층
4 : 도전층
4a, 4b : 도전영역, 도전코팅영역, 도전층, 도전코팅부, 2개의 영역
5a, 5b : 전면영역, 도전영역, 도전층, 전면전극, 도전코팅영역, 도전코팅부
6a, 6b : 횡측영역, 도전영역, 도전층, 도전코팅영역, 도전코팅부, 스트립도체
7a, 7b : 후면영역, 도전영역, 도전층, 접점, 후면접점영역
8 : 제 2 전기절연층, 유전체층
9a, 9b : 개구부 10a, 10b : 부채모양
11a : 공통의 도전영역 12 : 가장자리부, 가장자리
13a, 13b : 도전영역 14a, 14b : 도전영역
15 : 사용웨이퍼, 박판 반도체 웨이퍼 22 : 포토 레지스트 층
25 : 전해도금 장치 26 : 전해액
27 : 전원 28 : 대향전극
29a : 도선 29b : 도선
33 : 실리콘산화막, 제 2 전기절연층, 유전체층
55 : 도전막
56 : 금속도금막
2 : 캐리어 층, 실리콘 웨이퍼
3 : 제 1 전기절연층, 실리콘산화막, 유전체층
4 : 도전층
4a, 4b : 도전영역, 도전코팅영역, 도전층, 도전코팅부, 2개의 영역
5a, 5b : 전면영역, 도전영역, 도전층, 전면전극, 도전코팅영역, 도전코팅부
6a, 6b : 횡측영역, 도전영역, 도전층, 도전코팅영역, 도전코팅부, 스트립도체
7a, 7b : 후면영역, 도전영역, 도전층, 접점, 후면접점영역
8 : 제 2 전기절연층, 유전체층
9a, 9b : 개구부 10a, 10b : 부채모양
11a : 공통의 도전영역 12 : 가장자리부, 가장자리
13a, 13b : 도전영역 14a, 14b : 도전영역
15 : 사용웨이퍼, 박판 반도체 웨이퍼 22 : 포토 레지스트 층
25 : 전해도금 장치 26 : 전해액
27 : 전원 28 : 대향전극
29a : 도선 29b : 도선
33 : 실리콘산화막, 제 2 전기절연층, 유전체층
55 : 도전막
56 : 금속도금막
Claims (4)
- 전면으로서의 제 1면과, 상기 제1면의 반대쪽에 위치하는 후면으로서의 제 2면을 갖는 쌍극형 정전척 캐리어에 있어서,
캐리어 층 과, 상기 캐리어 층을 둘러싸는 제 1 전기절연층 과, 상기 제 1 전기절연층에 배치하여 2 개의 영역으로 구조화한 도전층으로, 상기 2 개의 영역이 전기적으로 서로 절연되고 상기 영역의 각각이 상기 쌍극형 정전척 캐리어의 상기 전면에는 전극을 상기 쌍극형 정전척 캐리어의 상기 후면에는 전기 접점을 가지며 상기 전기 접점이 상기 전극에 전기적으로 도통하되,
상기 도전층 상에 배치된 제 2 전기절연층으로서, 상기 쌍극형 정전척 캐리어의 상기 전면과, 상기 쌍극형 정전척 캐리어의 상기 전면과 상기 후면 사이의 가장자리부를 둘러싸는 상기 제 2 전기절연층을 포함하되,
상기 도전층의 상기 영역은 도체부를 가지며 상기 도체부가 상기 쌍극형 정전척 캐리어의 상기 전면에서 상기 캐리어 층의 외연 주위를 통해서 상기 쌍극형 정전척 캐리어의 상기 후면으로 연장함과 동시에 상기 전기 접점과 상기 전극을 전기적으로 도통하되,
아울러,
성막 공정으로 상기 캐리어 층의 표면에 상기 제 1 전기절연층을 형성하는 단계;
상기 제 1 전기절연층 상에 패터닝된 레지스트 마스크 층으로부터 노출된 개구부에 물리증착 공정으로 도전막을 성막하는 단계;
상기 도전막 상에 전해도금으로 금속도금막을 형성하는 단계:
를 순차적으로 거치는 것을 특징으로 하는 쌍극형 정전척 캐리어. - 제1항에 있어서,
상기 2개의 영역에 상기 물리증착 공정으로 성막된 각각의 도전막에 전해도금 장치의 전원을 전기적으로 접속하여 상기 도전막 상에 전해도금으로 상기 금속도금막이 형성하는 것을 특징으로 하는 쌍극형 정전척 캐리어. - 제2항에 있어서,
상기 도체부는 상기 도전막과 상기 금속도금막으로 이루어지는 것을 특징으로 하는 쌍극형 정전척 캐리어. - 제3항에 있어서,
상기 금속도금막이 형성된 상기 캐리어 층의 표면에 상기 제 2 전기절연층을 스퍼터링 방법으로 형성하는 단계;
상기 제 2 전기절연층의 후면을 패터닝 공정으로 에칭하여 상기 금속도금막으로 된 상기 전기 접점을 형성하는 단계;
를 순차적으로 거치는 것을 특징으로 하는 쌍극형 정전척 캐리어.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220073506A KR20230172837A (ko) | 2022-06-16 | 2022-06-16 | 쌍극형 정전척 캐리어 |
| KR1020240047509A KR20240058804A (ko) | 2022-06-16 | 2024-04-08 | 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220073506A KR20230172837A (ko) | 2022-06-16 | 2022-06-16 | 쌍극형 정전척 캐리어 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240047509A Division KR20240058804A (ko) | 2022-06-16 | 2024-04-08 | 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230172837A true KR20230172837A (ko) | 2023-12-26 |
Family
ID=89320289
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220073506A KR20230172837A (ko) | 2022-06-16 | 2022-06-16 | 쌍극형 정전척 캐리어 |
| KR1020240047509A KR20240058804A (ko) | 2022-06-16 | 2024-04-08 | 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240047509A KR20240058804A (ko) | 2022-06-16 | 2024-04-08 | 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR20230172837A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100227821B1 (ko) | 1996-06-11 | 1999-11-01 | 윤종용 | 웨이퍼 고정용 정전척의 전원공급장치 |
| KR100859061B1 (ko) | 2005-03-31 | 2008-09-17 | 니혼도꾸슈도교 가부시키가이샤 | 정전 척 |
| KR101142000B1 (ko) | 2004-06-28 | 2012-05-17 | 쿄세라 코포레이션 | 정전척 |
| KR101531647B1 (ko) | 2007-08-02 | 2015-06-25 | 가부시키가이샤 알박 | 정전 척 기구의 제조 방법 |
-
2022
- 2022-06-16 KR KR1020220073506A patent/KR20230172837A/ko not_active Application Discontinuation
-
2024
- 2024-04-08 KR KR1020240047509A patent/KR20240058804A/ko active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100227821B1 (ko) | 1996-06-11 | 1999-11-01 | 윤종용 | 웨이퍼 고정용 정전척의 전원공급장치 |
| KR101142000B1 (ko) | 2004-06-28 | 2012-05-17 | 쿄세라 코포레이션 | 정전척 |
| KR100859061B1 (ko) | 2005-03-31 | 2008-09-17 | 니혼도꾸슈도교 가부시키가이샤 | 정전 척 |
| KR101531647B1 (ko) | 2007-08-02 | 2015-06-25 | 가부시키가이샤 알박 | 정전 척 기구의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240058804A (ko) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7736462B2 (en) | Installation for processing a substrate | |
| US7667945B2 (en) | Bipolar carrier wafer and mobile bipolar electrostatic wafer arrangement | |
| US8730644B2 (en) | Bipolar electrostatic chuck | |
| JP5082009B2 (ja) | ウェハ搬送用トレイ及びこのトレイ上にウェハを固定する方法 | |
| JP4988263B2 (ja) | ウェハー補強裏打ち用可搬静電チャック（ｅｓｃ） | |
| CN101802998B (zh) | 静电夹具 | |
| TW200405443A (en) | Electrostatic absorbing apparatus | |
| KR19980024679A (ko) | 정전 척과 그것을 이용한 시료처리방법 및 장치 | |
| KR20120067934A (ko) | 반도체 웨이퍼 프로세싱을 위한 고 효율 정전 척 조립체 | |
| EP2330619B1 (en) | Substrate processing apparatus and substrate processing method | |
| CN213366557U (zh) | 多层静电卡盘组合件 | |
| US7782593B2 (en) | Mobile electrostatic carrier wafer with electrically isolated charge storage | |
| US20170103910A1 (en) | Method of using a wafer cassette to charge an electrostatic carrier | |
| KR20230172837A (ko) | 쌍극형 정전척 캐리어 | |
| JPH08191099A (ja) | 静電チャック及びその製造方法 | |
| US20210262108A1 (en) | Maintenance member, substrate holding module, plating apparatus, and maintenance method | |
| KR20230008343A (ko) | 정전척 캐리어 | |
| JPH11251419A (ja) | 基板保持用静電チャック及び基板保持方法 | |
| KR20230172838A (ko) | 쌍극형 정전척 캐리어의 제조방법 | |
| KR101319765B1 (ko) | 미세전극 구조의 정전 척 | |
| WO2023148950A1 (ja) | めっき装置 | |
| JPH06177078A (ja) | 静電チャック | |
| KR101467107B1 (ko) | 미세전극으로 된 정전 척의 탈부착 시스템 | |
| KR20150005864A (ko) | 미세전극으로 된 정전 척의 탈부착 시스템 | |
| KR20070117747A (ko) | 스퍼터링장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |